JPH06165260A - Signal converter - Google Patents

Signal converter

Info

Publication number
JPH06165260A
JPH06165260A JP31678492A JP31678492A JPH06165260A JP H06165260 A JPH06165260 A JP H06165260A JP 31678492 A JP31678492 A JP 31678492A JP 31678492 A JP31678492 A JP 31678492A JP H06165260 A JPH06165260 A JP H06165260A
Authority
JP
Japan
Prior art keywords
circuit
signal
current
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31678492A
Other languages
Japanese (ja)
Inventor
Takamasa Nagaki
敬昌 永木
Shinichi Nakamura
慎一 中村
Toshihiro Yanagihara
利裕 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi High Tech Control Systems Corp
Original Assignee
Hitachi Ltd
Hitachi Naka Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Naka Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP31678492A priority Critical patent/JPH06165260A/en
Publication of JPH06165260A publication Critical patent/JPH06165260A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Selective Calling Equipment (AREA)

Abstract

PURPOSE:To provide a reset circuit by simple constitution by connecting a reset voltage lower than input signals at normal time when a unidirectional semiconductor element is serially connected parallelly to an input signal line. CONSTITUTION:This converter is provided with an optical composite element 5 and the reset circuit 4 by a constant voltage source and the unidirectional semiconductor element. The light emitting element part of the optical composite element 5 is inserted to an output line, a light receiving element part is inserted to the input signal line and the reset circuit 4 of the constant voltage source and the unidirectional semiconductor element is parallelly connected to the input signal line. Then, at the normal time, since the input signals higher then the reset voltage, the direction of a current is reversed for the unidirectional semiconductor element and the reset voltage Vres is cut off. Also, at the time of opening an output circuit, the input signals lower than the reset voltage, the direction of the current is in a forward direction for the unidirection semiconductor element and the reset signals are supplied. Thus, the reset circuit can be realized by the simple constitution using the unidirectional semiconductor element.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、信号の絶縁を目的とす
る工業電子機器に係り、特に、電流信号の絶縁を行う信
号変換器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an industrial electronic device intended for signal insulation, and more particularly to a signal converter for isolating current signals.

【0002】[0002]

【従来の技術】プロセス計測制御における統一したプロ
セス信号としては、直流電圧信号のDC1〜5V、又は
直流電流信号のDC4〜20mAが用いられる。
2. Description of the Related Art As a unified process signal in process measurement control, a DC voltage signal of 1 to 5 VDC or a DC current signal of 4 to 20 mA is used.

【0003】前記プロセス信号としての電流信号は、長
距離伝送に適し、一般にバルブや電磁弁などの操作端を
直接駆動する信号として用いられる。このため、前記電
流信号ラインの断線異常は、直接操作端の動作異常へと
つながる。このため、電流信号ラインの開放異常を監視
し、そのリードバック信号を上位コンピュータにフイー
ドバックさせ、操作端を安全サイドに制御する必要があ
る。
The current signal as the process signal is suitable for long-distance transmission and is generally used as a signal for directly driving an operating end such as a valve or a solenoid valve. Therefore, the disconnection abnormality of the current signal line directly leads to the operation abnormality of the operating end. Therefore, it is necessary to monitor the open abnormality of the current signal line and feed back the readback signal to the host computer to control the operating end on the safe side.

【0004】以下、電流信号回路の開放異常監視として
公知される例を図2を用いて説明する。
An example of what is known as open circuit abnormality monitoring of a current signal circuit will be described below with reference to FIG.

【0005】図2において、CPUは上位コンピュー
タ、Isはプロセス電流信号Iiを出力する電流信号
源、Roは接続される負荷(操作端)、Rは開放異常検出
抵抗、該抵抗Rの両端に発生するVrは上位コンピュー
タへのリードバック信号、Vcoは操作端への制御信号
である。
In FIG. 2, CPU is a host computer, Is is a current signal source for outputting a process current signal Ii, Ro is a load (operating end) to be connected, R is an open abnormality detection resistor, and both ends of the resistor R are generated. Vr is a readback signal to the host computer, and Vco is a control signal to the operating end.

【0006】定常時、電流信号源Isは、プロセス電流
信号Iiを負荷Roに供給していると共に、開放異常検
出抵抗Rの両端には、リードバック信号Vrとして数1
に示す電圧が発生している。
In a steady state, the current signal source Is supplies the process current signal Ii to the load Ro, and at the both ends of the open abnormality detection resistor R, the readback signal Vr is given as a formula 1.
The voltage shown in is generated.

【0007】[0007]

【数1】 Vr=R×Ii …(数1) 次に、何らかの原因で電流閉回路が開放になった場合、
Ii=0となってしまうので数1は、Vr=0となる。
Vr = R × Ii (Equation 1) Next, when the current closed circuit is opened for some reason,
Since Ii = 0, the number 1 becomes Vr = 0.

【0008】つまり、前記リードバック信号Vrの値が
ある値以下(定常時の電流値によって異なる)になった
時、前記電流閉回路に異常があったと上位コンピュータ
CPUが判断し、制御信号Vcoにより操作端を安全サイ
ドへ制御する。
That is, when the value of the readback signal Vr becomes less than a certain value (it varies depending on the current value in the steady state), it is determined that there is an abnormality in the current closed circuit.
The CPU judges and controls the operating end to the safe side by the control signal Vco.

【0009】一般に、プロセス制御において、図2に示
す電流信号源Is、及びコンピュータCPUとバルブな
どの操作端は、離れた場所となることが多く、基準電位
の不一致、及びノイズ対策等の理由から絶縁が必要な場
合が多くみられる。
Generally, in the process control, the current signal source Is shown in FIG. 2 and the operating end of the computer CPU and the valve are often separated from each other, so that the reference potentials do not match and noise is prevented. Insulation is often required.

【0010】このために、絶縁を行う信号変換器を前記
操作端側と上位コンピュータ側との間に挿入すること
が、公知されている。
To this end, it is known to insert a signal converter for insulation between the operating end side and the host computer side.

【0011】以下、図3を用いて従来の出力端開放検出
機能付信号変換器を用いた場合の電流閉回路の開放異常
監視について説明する。
Hereinafter, the open abnormality monitoring of the current closed circuit in the case of using the conventional signal converter with the output open circuit detection function will be described with reference to FIG.

【0012】図3において、図2と同じ部分は同符号で
表す。
In FIG. 3, the same parts as those in FIG. 2 are represented by the same symbols.

【0013】まず定常時は、電流信号源Isからの入力
電流Iiは、開放異常検出抵抗R、及び光複合素子5の
受光素子部(定常時はON)を介して、信号変換器1の
入力抵抗Riに流れ込む。ここで、入力電流Iiは、数
2の如く電圧信号Vriに変換される。
First, in the steady state, the input current Ii from the current signal source Is is input to the signal converter 1 through the open abnormality detection resistor R and the light receiving element section of the optical composite element 5 (ON in the steady state). It flows into the resistor Ri. Here, the input current Ii is converted into the voltage signal Vri as shown in Equation 2.

【0014】[0014]

【数2】 Vri=Ii×Ri …(数2) それぞれR1,R2を介して並列に接続された該Vri
と定電圧源であるリセット信号Vres は、オペアンプO
P1と抵抗R1〜R4を用いて、加算器を構成している
リセット回路4の前記オペアンプOP1の非反転入力端
子に印加され、加算が行われる。ここで、定常時は光複
合素子6の受光素子部もONであることから、リセット
信号Vresは接地され、Vres=0でとある。従って、前
記オペアンプOP1の出力は、Vriとなる。ここに、
抵抗R5は、前記リセット信号が接地されたときの電流
制限抵抗である。
Vri = Ii × Ri (Equation 2) The Vri connected in parallel via R1 and R2, respectively.
And a reset signal Vres which is a constant voltage source
By using P1 and resistors R1 to R4, the voltage is applied to the non-inverting input terminal of the operational amplifier OP1 of the reset circuit 4 which constitutes the adder, and the addition is performed. Here, in the steady state, the light receiving element portion of the optical composite element 6 is also ON, so the reset signal Vres is grounded and Vres = 0. Therefore, the output of the operational amplifier OP1 becomes Vri. here,
The resistor R5 is a current limiting resistor when the reset signal is grounded.

【0015】該OP1の出力Vriは、絶縁回路2で絶
縁され、電圧−電流変換回路3を介して再び電流出力信
号Ioに変換され、負荷Roに供給される。尚、該電流
出力信号Ioにより、出力信号ラインに挿入された光複
合素子5、及び光複合素子6の発光素子部がONとなっ
ている。
The output Vri of the OP1 is insulated by the insulation circuit 2, converted again into the current output signal Io via the voltage-current conversion circuit 3, and supplied to the load Ro. The light output element Io of the optical composite element 5 and the optical composite element 6 inserted in the output signal line is turned on by the current output signal Io.

【0016】次に、図3に示す出力回路のA点で開放異
常が起こったとする。
Next, it is assumed that an opening abnormality occurs at point A of the output circuit shown in FIG.

【0017】A点が開放されると出力電流Ioは、Io
=0となるので光複合素子5,6の発光素子部はOFF
となる。これより前記光複合素子5の受光素子部は、O
FFとなり、入力信号回路を開放し、図2で説明したよ
うにリードバック信号Vr=0となることから、前記出
力電流閉回路に異常があったことと上位コンピュータC
PUが判断し、制御信号Vcoにより負荷Ro(バルブ)
を安全サイドへ制御する。また、光複合素子6の受光素
子部もOFFとなり、前記リセット信号Vresが前記抵
抗R2を介して前記オペアンプOP1の非反転入力端子
に印加される。ここで、出力端が開放された時、前記V
riは入力端も開放されることから、入力電流Ii=0
となりVri=0となる。従って前記加算器を構成して
いるOP1の出力はVresとなる。
When the point A is opened, the output current Io becomes Io.
= 0, so the light-emitting elements of the optical composite elements 5 and 6 are off
Becomes Therefore, the light receiving element portion of the optical composite element 5 is O
Since it becomes FF, the input signal circuit is opened, and the readback signal Vr = 0 as described with reference to FIG. 2, there is an abnormality in the output current closed circuit and the host computer C
PU judges and loads Ro (valve) by control signal Vco
Control to the safe side. Further, the light receiving element portion of the optical composite element 6 is also turned off, and the reset signal Vres is applied to the non-inverting input terminal of the operational amplifier OP1 via the resistor R2. Here, when the output end is opened, V
Since the input terminal of ri is also opened, the input current Ii = 0
And Vri = 0. Therefore, the output of OP1 forming the adder becomes Vres.

【0018】これより、出力回路の開放異常が改善され
た時、該OP1の出力Vres は、絶縁回路2、及び電圧
−電流変換回路3を介して電流信号に変換され、出力信
号ラインに挿入された前記光複合素子5、及び光複合素
子6の発光素子部をONとし、該光複合素子5、及び光
複合素子6の受光素子部がONとなり、入力回路を閉路
する。これより、入力信号Iiは再び入力抵抗Riに供
給される。また、リセット回路4の光複合素子6の受光
素子部もONとなることから、前記加算器に供給してい
たVresは、接地されVres=0となる。
As a result, when the open circuit abnormality of the output circuit is improved, the output Vres of the OP1 is converted into a current signal through the insulating circuit 2 and the voltage-current conversion circuit 3 and inserted into the output signal line. Further, the light emitting element portions of the optical composite element 5 and the optical composite element 6 are turned on, the light receiving element portions of the optical composite element 5 and the optical composite element 6 are turned on, and the input circuit is closed. As a result, the input signal Ii is supplied again to the input resistor Ri. Further, since the light receiving element section of the optical composite element 6 of the reset circuit 4 is also turned on, Vres supplied to the adder is grounded and Vres = 0.

【0019】従って、前記オペアンプOP1の非反転入
力端子には、入力信号Vriのみが印加され、絶縁回路
2、及び電圧−電流回路3を介して出力電流Ioに変換
されて、負荷Roに供給される。以上のようにして、定
常状態へと復帰する。
Therefore, only the input signal Vri is applied to the non-inverting input terminal of the operational amplifier OP1, converted into the output current Io through the insulating circuit 2 and the voltage-current circuit 3, and supplied to the load Ro. It As described above, the steady state is restored.

【0020】また、前記信号変換器の電源投入時、電流
信号源Isからの入力電流Iiは、光複合素子の受光素
子部、及び開放異常検出抵抗Rを介して信号変換器1の
入力抵抗Riに流れ込もうとするが、出力回路に挿入さ
れた光複合素子5の発光素子部は入力信号が与えられて
いないため、OFF状態であることから前記光複合素子
5の受光素子部は、OFF状態のままである。従って、
前記入力回路は開放されたままで、一向に定常動作に移
行しないことになる。このため、最初の起動について
も、前記出力端の開放異常が改善されたときと同様に、
リセット回路4の前記リセット電圧Vres により出力信
号ラインに挿入された前記光複合素子5、及び光複合素
子6の発光素子部をONとし入力回路を閉路し、定常動
作に移行する。
When the power of the signal converter is turned on, the input current Ii from the current signal source Is passes through the light receiving element portion of the optical composite element and the open abnormality detection resistor R, and the input resistance Ri of the signal converter 1. However, since the light emitting element portion of the optical composite element 5 inserted in the output circuit is in the OFF state because the input signal is not applied, the light receiving element portion of the optical composite element 5 is turned off. It remains in the state. Therefore,
The input circuit remains open and does not shift to steady operation. Therefore, also at the first startup, as in the case where the opening abnormality at the output end is improved,
By the reset voltage Vres of the reset circuit 4, the light-emitting element portions of the optical composite element 5 and the optical composite element 6 inserted in the output signal line are turned on, the input circuit is closed, and the operation shifts to the steady operation.

【0021】以上のように構成することで、出力端の開
放異常検出を行っている。
With the above configuration, the open abnormality of the output end is detected.

【0022】[0022]

【発明が解決しようとする課題】前記、従来例に示す構
成には以下の問題があった。
The structure shown in the conventional example has the following problems.

【0023】(1)リセット回路4は、定常時において
は不必要な回路であるにもかかわらず、その構成が複雑
である。
(1) Although the reset circuit 4 is an unnecessary circuit in a steady state, its structure is complicated.

【0024】(2)定常時における入力信号は、不必要
であるリセット回路のオペアンプOP1を介すことになる
ので、オフセット誤差等、変換精度に与える影響を考慮
しなければならない。
(2) Since the input signal in the steady state passes through the unnecessary operational amplifier OP1 of the reset circuit, it is necessary to consider the influence on the conversion accuracy such as offset error.

【0025】(3)出力端開放検出に用いている光複合
素子5,6の発光素子部は、それ自体が電圧降下をもつ
ため許容できる負荷抵抗Roの値が低くなってしまう。
(3) Since the light emitting element portions of the optical composite elements 5 and 6 used for detecting the output end opening have a voltage drop themselves, the allowable load resistance Ro becomes low.

【0026】ここに、出力電流源が出力可能な電圧をV
p,光複合素子5の電圧降下をVf5,光複合素子6の電圧
降下をVf6とすると、負荷抵抗Roは数3となる。
Here, the voltage that the output current source can output is V
p, the voltage drop of the optical composite element 5 is Vf5, and the voltage drop of the optical composite element 6 is Vf6, the load resistance Ro is given by Equation 3.

【0027】[0027]

【数3】 [Equation 3]

【0028】[0028]

【課題を解決するための手段】本発明の要点は、前記リ
セット回路4の構成において、一方向性半導体素子と直
列に接続した定常時の入力信号よりも低いリセット電圧
Vres を、入力信号ラインに並列に接続する構成とした
点にある。
The essential point of the present invention is that, in the configuration of the reset circuit 4, a reset voltage Vres lower than the input signal in the steady state connected in series with the unidirectional semiconductor element is applied to the input signal line. The point is that they are connected in parallel.

【0029】[0029]

【作用】すなわち定常時は、入力信号>リセット電圧と
なるため、前記一方向性半導体素子は電流の向きが逆方
向となり、リセット電圧Vresは切り離される。
In other words, in a steady state, the input signal> the reset voltage, so that the unidirectional semiconductor element has a reverse current direction, and the reset voltage Vres is cut off.

【0030】また、出力回路開放時は、入力信号<リセ
ット電圧となり、前記一方向性半導体素子は電流の向き
が順方向となり、リセット信号が供給される。以上のよ
うに構成することで単純なリセット回路が実現できる。
Further, when the output circuit is opened, the input signal becomes smaller than the reset voltage, and the unidirectional semiconductor element is supplied with the reset signal because the current flows in the forward direction. With the above configuration, a simple reset circuit can be realized.

【0031】[0031]

【実施例】以下、本発明に係る出力端開放検出機能付信
号変換器について、図1の実施例を用いて、詳しく説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A signal converter with an output end open detection function according to the present invention will be described in detail below with reference to the embodiment of FIG.

【0032】図1は、本発明に係る出力端開放検出機能
付信号変換器を用いた出力電流回路の開放異常監視を示
す。ここに、電流信号源Isは、プロセス制御における
標準統一信号であるDC4〜20mAを用いるものとす
る。また、入力抵抗Ri=250Ωとし(定常時のVr
i=DC1〜5V)、リセット電圧Vres は、前記課題
を解決するための手段で示したように定常時の入力信号
Vriよりも低いVres=0.5Vとする。
FIG. 1 shows an open circuit abnormality monitoring of an output current circuit using a signal converter with an output terminal open detection function according to the present invention. Here, the current signal source Is uses DC4 to 20 mA which is a standard unified signal in process control. Further, the input resistance Ri is set to 250Ω (Vr at steady state)
i = DC1 to 5V), and the reset voltage Vres is set to Vres = 0.5V, which is lower than the input signal Vri in the steady state, as shown in the means for solving the above problems.

【0033】まず定常時は、光複合素子5の受光素子部
はONであり、入力回路は閉路されているので、入力電
流Ii=DC4〜20mAは入力抵抗Riへと流れ込み
電圧信号Vri=DC1〜5Vに変換される。これよ
り、Vri>Vres となり、一方向性半導体素子D1の
電流の向きが逆方向となるためリセット信号Vres は切
り離される。これより絶縁回路2には、前記入力信号D
C1〜5Vが印加され、電圧−電流変換回路3にて電流
出力信号Io=DC4〜20mAに変換されて、負荷R
oに供給される。尚、該電流出力信号Ioにより、出力
信号ラインに挿入された光複合素子5の発光素子部がO
Nとなっている。
First, in a steady state, the light receiving element portion of the optical composite element 5 is ON and the input circuit is closed, so that the input current Ii = DC4 to 20 mA flows into the input resistance Ri and the voltage signal Vri = DC1 to DC1. Converted to 5V. As a result, Vri> Vres and the direction of the current of the unidirectional semiconductor element D1 is reversed, so that the reset signal Vres is disconnected. As a result, the input signal D
C1 to 5V is applied, and the voltage-current conversion circuit 3 converts the current output signal Io = DC4 to 20mA to load R.
supplied to the o. It should be noted that the current output signal Io causes the light-emitting element portion of the optical composite element 5 inserted in the output signal line to be turned on.
It is N.

【0034】ここで前記信号変換器の出力回路のA点が
開放されたとすると、出力電流Io=0mAとなる。こ
れより、前記光複合素子5の発光素子部はOFFとなる
ことから、光複合素子5の受光素子部もOFFとなり、
入力回路を開放する。従って、入力端に挿入された出力
端開放検出抵抗Rの両端の電圧リードバック信号Vr=
0Vとなり、コンピュータCPUは開放異常と判断し、
制御信号Vcoにより、操作端Roを安全サイドへと制
御する。一方、入力端が開放されたことによりVri=
0Vとなることから、Vri<Vres となるので電源起
動時と同様にリセット電圧Vres が絶縁回路2に印加さ
れ、電圧−電流変換回路3は前記リセット信号Vres に
よる出力電流Io=2mAを出力しようと、前記A点の
開放異常の復帰待ちスタンバイ状態となっている。
If the point A of the output circuit of the signal converter is opened, the output current Io becomes 0 mA. As a result, since the light emitting element portion of the optical composite element 5 is turned off, the light receiving element portion of the optical composite element 5 is also turned off,
Open the input circuit. Therefore, the voltage readback signal Vr = across the output end open detection resistor R inserted in the input end
It becomes 0V, and the computer CPU judges that there is an open abnormality,
The control signal Vco controls the operating end Ro to the safe side. On the other hand, Vri =
Since it becomes 0V, Vri <Vres, so that the reset voltage Vres is applied to the insulation circuit 2 as in the case of power supply startup, and the voltage-current conversion circuit 3 tries to output the output current Io = 2mA according to the reset signal Vres. The standby state for waiting for recovery from the open abnormality at point A is set.

【0035】そしてA点の開放異常状態が改善され、出
力回路が接続されると、前記リセット信号Vres による
出力電流Io=2mAにより光複合素子5の発光素子部
がONとなり、これに伴って光複合素子5の受光素子部
がONとなって、入力端を閉じる。従って、入力電流I
i=DC4〜20mAは入力抵抗Riへと流れ込み電圧
信号Vri=DC1〜5Vに変換される。これより、再
びVri>Vres となり、一方向性半導体素子D1の電
流の向きが逆方向となるためリセット信号Vres は切り
離される。これより絶縁回路2には、前記入力信号DC
1〜5Vが印加され、電圧−電流変換回路3にて電流出
力信号Io=DC4〜20mAに変換されて、負荷Ro
に供給され、定常動作へと復帰する。
When the open abnormal condition at the point A is improved and the output circuit is connected, the light emitting element portion of the optical composite element 5 is turned on by the output current Io = 2 mA due to the reset signal Vres, and the light is accordingly emitted. The light receiving element portion of the composite element 5 is turned on and the input end is closed. Therefore, the input current I
i = DC4 to 20 mA flows into the input resistance Ri and is converted into a voltage signal Vri = DC1 to 5V. From this, Vri> Vres again, and the direction of the current of the unidirectional semiconductor element D1 is reversed, so that the reset signal Vres is disconnected. As a result, the input signal DC is applied to the insulation circuit 2.
1 to 5 V is applied, and the voltage-current conversion circuit 3 converts the current output signal Io = DC4 to 20 mA to load Ro.
And is returned to the normal operation.

【0036】また、前記信号変換器の電源投入時は、入
力回路は開放されたままであるのでVri=0(V)で
あるが、リセット電圧Vres=0.5(V)が起動するの
で、Vri<Vres となり一方向性半導体素子D1を介
して前記リセット電圧が絶縁回路2に印加され、電圧−
電流変換回路3にて電流出力信号Io=2(mA)に変
換される。前記電流出力信号により、出力端開放検出用
光複合素子5の発光素子部がONとなり、これに伴って
光複合素子5の受光素子部がONとなって、入力端を閉
じる。従って、入力電流Ii=DC4〜20mAは入力
抵抗Riへと流れ込み電圧信号Vri=DC1〜5Vに
変換される。これより、Vri>Vresとなり、一方向
性半導体素子D1の電流の向きが逆方向となるためリセ
ット信号Vres は切り離される。これより絶縁回路2に
は、前記入力信号DC1〜5Vが印加され、電圧−電流
変換回路3にて電流出力信号Io=DC4〜20mAに
変換されて、負荷Roに供給される。以上のようにし
て、信号変換器は定常動作にはいる。
When the power of the signal converter is turned on, Vri = 0 (V) because the input circuit remains open, but since the reset voltage Vres = 0.5 (V) is activated, Vri becomes Vri. <Vres, and the reset voltage is applied to the insulating circuit 2 via the unidirectional semiconductor element D1, and the voltage −
The current conversion circuit 3 converts the current output signal Io to 2 (mA). By the current output signal, the light emitting element portion of the output end open detection optical composite element 5 is turned on, and accordingly, the light receiving element portion of the optical composite element 5 is turned on to close the input end. Therefore, the input current Ii = DC4 to 20 mA flows into the input resistor Ri and is converted into a voltage signal Vri = DC1 to 5V. As a result, Vri> Vres, and the direction of the current of the unidirectional semiconductor element D1 is reversed, so that the reset signal Vres is disconnected. As a result, the input signals DC1 to 5V are applied to the insulation circuit 2, converted into the current output signal Io = DC4 to 20mA by the voltage-current conversion circuit 3, and supplied to the load Ro. As described above, the signal converter enters the normal operation.

【0037】以上のように、出力端開放検出機能付信号
変換器を構成している。
As described above, the signal converter with the output end opening detection function is configured.

【0038】なお、本実施例では出力回路の開放異常を
検出し、入力回路を開放するために光半導体素子を用い
たが、この限りではない。リレー等、入出力回路を絶縁
し、制御できる素子、及び構成であれば適用可能であ
る。
In this embodiment, the optical semiconductor element is used to detect the open abnormality of the output circuit and open the input circuit. However, the present invention is not limited to this. Any element and structure that can control the input / output circuit by insulating it, such as a relay, can be applied.

【0039】[0039]

【発明の効果】本発明によれば、出力端開放検出機能付
信号変換器を従来例に示す構成よりも簡単な構成で実現
できる。
According to the present invention, the signal converter with the output end open detection function can be realized with a simpler structure than the structure shown in the conventional example.

【0040】また、一方向性半導体素子を用いた単純な
リセット回路の構成とすることにより、従来入力信号ラ
インに挿入していたオペアンプも不要となり、計器精度
に与える影響もない。
Further, by adopting a simple reset circuit configuration using a unidirectional semiconductor element, an operational amplifier which is conventionally inserted in an input signal line is not required, and there is no influence on instrument accuracy.

【0041】さらに本発明によるリセット回路は、光複
合素子による出力端開放検出信号を必要としないので、
従来出力信号ラインに挿入していた光複合素子6が不要
である。従って、前記光複合素子の発光素子部の電圧降
下分だけさらに負荷Roの許容値を増やすことができ
る。ここに、(数3)で示した負荷Roの値は(数4)
となる。
Further, since the reset circuit according to the present invention does not require the output end open detection signal by the optical composite element,
The optical composite element 6 conventionally inserted in the output signal line is unnecessary. Therefore, the allowable value of the load Ro can be further increased by the amount of the voltage drop of the light emitting element section of the optical composite element. Here, the value of the load Ro shown in (Equation 3) is (Equation 4)
Becomes

【0042】[0042]

【数4】 [Equation 4]

【0043】かくの如く、本発明によれば従来例にあっ
たすべての問題を解決できる出力端開放検出機能付信号
変換器を簡単な構成でしかも安価に実現することができ
る。
As described above, according to the present invention, it is possible to realize a signal converter with an output end open detection function which can solve all the problems in the conventional example with a simple structure and at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る出力端開放検出機能付信号変換器
を用いた電流閉回路の開放異常監視を示す図である。
FIG. 1 is a diagram showing an open abnormality monitoring of a current closed circuit using a signal converter with an output end open detection function according to the present invention.

【図2】電流閉回路の開放異常監視の公知例を示す図で
ある。
FIG. 2 is a diagram showing a known example of open abnormality monitoring of a current closed circuit.

【図3】従来の出力端開放検出機能付信号変換器を用い
た電流閉回路の開放異常監視を示す図である。
FIG. 3 is a diagram showing an open abnormality monitoring of a current closed circuit using a conventional signal converter with an output open circuit detection function.

【符号の説明】[Explanation of symbols]

1…信号変換器、2…絶縁回路、3…電圧−電流変換回
路、4…リセット回路、5…光複合素子(入力端開閉
用)、6…光複合素子(リセット回路用)。
DESCRIPTION OF SYMBOLS 1 ... Signal converter, 2 ... Insulation circuit, 3 ... Voltage-current conversion circuit, 4 ... Reset circuit, 5 ... Optical composite element (for opening and closing an input end), 6 ... Optical composite element (for reset circuit).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳原 利裕 茨城県東茨城郡内原町三湯字訳山500番地 日立那珂エレクトロニクス株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshihiro Yanagihara 500 Mt. Yamayama, Uchihara-cho, Higashi-Ibaraki-gun, Ibaraki Prefecture, 500 Hitachi Naka Electronics Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】電流信号を電圧信号に変換する電流−電圧
変換回路と、入出力信号間を絶縁する絶縁回路、及び前
記絶縁された電圧信号を再び電流信号に変換し、出力す
る電圧−電流変換回路を有する信号変換器において、光
複合素子を具備すると共に定電圧源と一方向性半導体素
子との直列回路を具備し、前記光複合素子の発光素子部
を出力信号ラインに、また、受光素子部を入力信号ライ
ンにおのおの挿入し、前記定電圧源と一方向性半導体素
子との直列回路を入力信号ラインに並列接続し、出力回
路が開放したときに、前記光複合素子により入力回路を
開放するとともに、出力回路が閉路したときに、前記定
電圧源と一方向性半導体素子で、前記光複合素子を駆動
し、入力回路を閉路させることを特徴とする信号変換装
置。
1. A current-voltage conversion circuit for converting a current signal into a voltage signal, an insulating circuit for insulating between input and output signals, and a voltage-current for converting the insulated voltage signal into a current signal again and outputting the current signal. A signal converter having a conversion circuit, comprising an optical composite element and a series circuit of a constant voltage source and a unidirectional semiconductor element, wherein the light emitting element section of the optical composite element is an output signal line, and a light receiving element The element unit is inserted into each input signal line, the series circuit of the constant voltage source and the unidirectional semiconductor element is connected in parallel to the input signal line, and when the output circuit is opened, the input circuit is connected by the optical composite element. A signal conversion device, characterized in that, when the output circuit is closed while being opened, the optical composite device is driven by the constant voltage source and the unidirectional semiconductor device to close the input circuit.
【請求項2】請求項1において、出力回路の開放異常を
検知し入力回路を開放するための光複合素子のかわり
に、リレー,パルストランス等の入出力回路を絶縁し、
制御できる構成を用いて、前記出力回路の開放異常検出
を行うことを特徴とする信号変換装置。
2. An input / output circuit such as a relay or a pulse transformer is insulated instead of an optical composite element for detecting an open circuit abnormality of an output circuit and opening an input circuit according to claim 1.
A signal converter characterized by performing open circuit abnormality detection of the output circuit using a controllable structure.
JP31678492A 1992-11-26 1992-11-26 Signal converter Pending JPH06165260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31678492A JPH06165260A (en) 1992-11-26 1992-11-26 Signal converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31678492A JPH06165260A (en) 1992-11-26 1992-11-26 Signal converter

Publications (1)

Publication Number Publication Date
JPH06165260A true JPH06165260A (en) 1994-06-10

Family

ID=18080880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31678492A Pending JPH06165260A (en) 1992-11-26 1992-11-26 Signal converter

Country Status (1)

Country Link
JP (1) JPH06165260A (en)

Similar Documents

Publication Publication Date Title
JP4296811B2 (en) Physical quantity sensor device
US8154312B2 (en) Sensor system
KR100213845B1 (en) Power supply monitor circuit
US6324040B1 (en) Sensor supply open load detector circuit
JPH06165260A (en) Signal converter
JPH10257799A (en) Output open-circuiting detection device of multichannel output device
JP2008002835A (en) Disconnection detector for connector
JP3166141B2 (en) Interface circuit
JP2005214925A (en) Power failure detection circuit
JP3289815B2 (en) Disconnection detection device
JP3338929B2 (en) Power supply low voltage abnormality detection circuit
US6990967B2 (en) Potentiometer device for determination of valve positions
JP3531262B2 (en) Voltage detection circuit
JPS584505B2 (en) Logical signal transmission device
JP2005017111A (en) Power failure detection circuit
JPS6145542Y2 (en)
KR970006537Y1 (en) Alarm interface circuit of video switcher
JPH1068747A (en) Source voltage fluctuation detecting circuit
JP2022125458A (en) Field apparatus
JPH03262981A (en) Wire breaking detection system
JPH0875811A (en) Disconnection detecting circuit
JPH05312852A (en) Electric power source voltage detecting cirucit
JP3210127B2 (en) Voltage pulse width conversion circuit
JP2005300284A (en) Supply voltage drop detection circuit of analog input circuit
JP2008107170A (en) Analog output device