JPH06163568A - ポリエミッタ構造 - Google Patents
ポリエミッタ構造Info
- Publication number
- JPH06163568A JPH06163568A JP4282813A JP28281392A JPH06163568A JP H06163568 A JPH06163568 A JP H06163568A JP 4282813 A JP4282813 A JP 4282813A JP 28281392 A JP28281392 A JP 28281392A JP H06163568 A JPH06163568 A JP H06163568A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- silicon
- film
- polysilicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- 238000000576 coating method Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 30
- 239000013078 crystal Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 32
- 229910021419 crystalline silicon Inorganic materials 0.000 description 22
- 230000008021 deposition Effects 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 8
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000003917 TEM image Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 241000183290 Scleropages leichardti Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- VQKFNUFAXTZWDK-UHFFFAOYSA-N alpha-methylfuran Natural products CC1=CC=CO1 VQKFNUFAXTZWDK-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- NNPKVBBGSBIZFD-UHFFFAOYSA-N phosphane silane Chemical compound [SiH4].P NNPKVBBGSBIZFD-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
- H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
- Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
- Y10T428/264—Up to 3 mils
- Y10T428/265—1 mil or less
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、ＳｉＯx層を再成長させず
に、ポリシリコンのエミッタ接点と結晶シリコンのエミ
ッタの間に付着させた薄い界面層を有するポリエミッタ
構造を形成することにより、再現性と性能特性を改善す
ること。 【構成】ｎ型にドーピングした水素化微結晶シリコン皮
膜５を、結晶シリコンのエミッタ３と多結晶シリコン接
点７の間に界面皮膜として付着させる。
に、ポリシリコンのエミッタ接点と結晶シリコンのエミ
ッタの間に付着させた薄い界面層を有するポリエミッタ
構造を形成することにより、再現性と性能特性を改善す
ること。 【構成】ｎ型にドーピングした水素化微結晶シリコン皮
膜５を、結晶シリコンのエミッタ３と多結晶シリコン接
点７の間に界面皮膜として付着させる。
Description
【０００１】
【産業上の利用分野】本発明は、一般にポリエミッタ構
造に関するものであり、詳細にはポリエミッタ構造中の
界面層およびその製造方法に関するものである。
造に関するものであり、詳細にはポリエミッタ構造中の
界面層およびその製造方法に関するものである。
【０００２】
【従来の技術】多結晶シリコン（ポリシリコン）および
単結晶シリコンは、半導体デバイスの製造に重要である
ため、多年にわたって研究されている。ポリシリコン皮
膜はこれまで、トランジスタのエミッタおよびベースへ
の接点として使用されている。ポリシリコンとエミッタ
との間に界面層を存在させると、バイポーラ・トランジ
スタの電流ゲインが増大する（デグラフ（de Graff）
他、IEEE Trans. Electron. Devices、ED-26、p.1771、
1979年参照）。ロンスハイム（Ronsheim）他、J. Appl.
Phys.、69(1)、p.495〜498、1991年に記載されている
ように、酸化物界面層は、ベースからエミッタ接点への
正孔の注入を減少させるバリアとなる。
単結晶シリコンは、半導体デバイスの製造に重要である
ため、多年にわたって研究されている。ポリシリコン皮
膜はこれまで、トランジスタのエミッタおよびベースへ
の接点として使用されている。ポリシリコンとエミッタ
との間に界面層を存在させると、バイポーラ・トランジ
スタの電流ゲインが増大する（デグラフ（de Graff）
他、IEEE Trans. Electron. Devices、ED-26、p.1771、
1979年参照）。ロンスハイム（Ronsheim）他、J. Appl.
Phys.、69(1)、p.495〜498、1991年に記載されている
ように、酸化物界面層は、ベースからエミッタ接点への
正孔の注入を減少させるバリアとなる。
【０００３】界面酸化物を使用してバイポーラ・トラン
ジスタの電流ゲインを調節するには、デバイスの均一性
を得たい場合、酸化物皮膜の厚みと連続性を制御する必
要がある。しかし、良好な制御を得るのは困難なことが
多く、ポリエミッタの加工に問題を生じる。洗浄後のシ
リコン・ウェーハが空気に触れると、酸素のほかに少量
の炭素、フッ素、アルミニウム、塩素、およびヒ素を含
有するＳｉＯxが自然に生成する。カーン（Kern）他、
R.C.A. Rev.に記載されているように、ウェーハは通
常、シリコン・ウェーハを、ＮａＯＨ、Ｈ2Ｏ2、Ｈ
2Ｏ、ＨＣｌ、Ｈ2Ｏ2、およびＨ2Ｏに順次浸漬した後、
できるかぎりＨＦおよびＨ2Ｏですすぐ「ＲＣＡ」洗浄
法を用いて洗浄する。洗浄後に自然に成長するＳｉＯx
層の厚みは、シリコン・ウェーハの洗浄からポリシリコ
ンの付着までの時間と、付着前にウェーハがさらされる
温度およびＨ2ＯとＯ2の分圧に依存する。酸化物層全体
の大きな部分が、ウェーハを低圧化学蒸着（ＬＰＣＶ
Ｄ）チェンバに装入する間に生じる。装入工程で、Ｓｉ
Ｏx層の厚みの大きなばらつきも生じる。これは、最初
にＬＰＣＶＤチェンバに装着されたウェーハが、最後に
装入されたウェーハより長時間高温にさらされるためで
ある。一般に、自然に生成する層の厚みは、３〜１２Å
である。
ジスタの電流ゲインを調節するには、デバイスの均一性
を得たい場合、酸化物皮膜の厚みと連続性を制御する必
要がある。しかし、良好な制御を得るのは困難なことが
多く、ポリエミッタの加工に問題を生じる。洗浄後のシ
リコン・ウェーハが空気に触れると、酸素のほかに少量
の炭素、フッ素、アルミニウム、塩素、およびヒ素を含
有するＳｉＯxが自然に生成する。カーン（Kern）他、
R.C.A. Rev.に記載されているように、ウェーハは通
常、シリコン・ウェーハを、ＮａＯＨ、Ｈ2Ｏ2、Ｈ
2Ｏ、ＨＣｌ、Ｈ2Ｏ2、およびＨ2Ｏに順次浸漬した後、
できるかぎりＨＦおよびＨ2Ｏですすぐ「ＲＣＡ」洗浄
法を用いて洗浄する。洗浄後に自然に成長するＳｉＯx
層の厚みは、シリコン・ウェーハの洗浄からポリシリコ
ンの付着までの時間と、付着前にウェーハがさらされる
温度およびＨ2ＯとＯ2の分圧に依存する。酸化物層全体
の大きな部分が、ウェーハを低圧化学蒸着（ＬＰＣＶ
Ｄ）チェンバに装入する間に生じる。装入工程で、Ｓｉ
Ｏx層の厚みの大きなばらつきも生じる。これは、最初
にＬＰＣＶＤチェンバに装着されたウェーハが、最後に
装入されたウェーハより長時間高温にさらされるためで
ある。一般に、自然に生成する層の厚みは、３〜１２Å
である。
【０００４】界面層が、高い電子伝導性を維持しなが
ら、ベースからエミッタ接点への正孔の移動を減少させ
るバリアとしての電気的機能を満たすには、酸化物層は
総合酸素含有量が１０15ｃｍ-2程度である必要がある。
総合酸素含有量の重要性については、上記のロンスハイ
ム他、J. Appl. Phys.、69(1)、p.495〜498、1991年に
記載されている。シリコン・ウェーハを洗浄し、ＨＦに
浸漬した後、さらに水洗しまたは大気にさらすことなく
窒素中で乾燥すると、シリコン上に残る酸化物層の厚み
は７×１０14ｃｍ-2未満となるが、これは界面層の最適
酸素含有量の約１／３である。ポリシリコン・エミッタ
を、このように酸素含有量の低い酸化物層の上に付着さ
せるとすると、ベースからエミッタ接点への正孔の過剰
な逆注入のため、β値の低い（β＜５０）装置が形成さ
れる。
ら、ベースからエミッタ接点への正孔の移動を減少させ
るバリアとしての電気的機能を満たすには、酸化物層は
総合酸素含有量が１０15ｃｍ-2程度である必要がある。
総合酸素含有量の重要性については、上記のロンスハイ
ム他、J. Appl. Phys.、69(1)、p.495〜498、1991年に
記載されている。シリコン・ウェーハを洗浄し、ＨＦに
浸漬した後、さらに水洗しまたは大気にさらすことなく
窒素中で乾燥すると、シリコン上に残る酸化物層の厚み
は７×１０14ｃｍ-2未満となるが、これは界面層の最適
酸素含有量の約１／３である。ポリシリコン・エミッタ
を、このように酸素含有量の低い酸化物層の上に付着さ
せるとすると、ベースからエミッタ接点への正孔の過剰
な逆注入のため、β値の低い（β＜５０）装置が形成さ
れる。
【０００５】最近では、ｎ型微結晶水素化シリコン（ｎ
−μｃ−Ｓｉ：Ｈと略記することもある）が研究されて
いる。ｎ−μｃ−Ｓｉ：Ｈと結晶シリコン（ｃ−Ｓｉ）
の間のバンド構造に関するこれまでの報告では、エネル
ギー帯の不連続は、ほとんどすべてが価電子帯中で生じ
るとされている。伝導帯では不連続は最少であるため、
電子伝導の抑制は最少である。たとえば、フジツおよび
タラサキ（Fujitsu &Talasaki）、"Characteristics of
Si HBT with Hydrogenated Micro-Crystalline Si Emi
tter"、Fujitsu Sci. Tech. J.、No.24、1988年、p.391
〜7では、たとえば、プラズマＣＶＤシステム中で結晶
Ｓｉ上にｎ−μｃ−Ｓｉ：Ｈ皮膜を付着させ、エミッタ
接点としてＡｌをスパッタリングで付着させた広バンド
・ギャップ・エミッタが開示されている。この論文で
は、ポリエミッタに薄膜もしくはｎ−μｃ−Ｓｉ：Ｈを
使用すること、またはｎ−μｃ−Ｓｉ：Ｈをポリシリコ
ン接点と組み合わせて使用することを開示しておらず、
ｎ−μｃ−Ｓｉ：Ｈの薄膜を形成するのに必要なガス、
電力密度および圧力の臨界比についても記載していな
い。これまでのｎ−μｃ−Ｓｉ：Ｈエミッタ接点に関す
る報告は、厚い（３５０Å）接触層に集中している。ｎ
−μｃ−Ｓｉ：Ｈの厚い層は、エミッタ抵抗を増大させ
るので望ましくない。
−μｃ−Ｓｉ：Ｈと略記することもある）が研究されて
いる。ｎ−μｃ−Ｓｉ：Ｈと結晶シリコン（ｃ−Ｓｉ）
の間のバンド構造に関するこれまでの報告では、エネル
ギー帯の不連続は、ほとんどすべてが価電子帯中で生じ
るとされている。伝導帯では不連続は最少であるため、
電子伝導の抑制は最少である。たとえば、フジツおよび
タラサキ（Fujitsu &Talasaki）、"Characteristics of
Si HBT with Hydrogenated Micro-Crystalline Si Emi
tter"、Fujitsu Sci. Tech. J.、No.24、1988年、p.391
〜7では、たとえば、プラズマＣＶＤシステム中で結晶
Ｓｉ上にｎ−μｃ−Ｓｉ：Ｈ皮膜を付着させ、エミッタ
接点としてＡｌをスパッタリングで付着させた広バンド
・ギャップ・エミッタが開示されている。この論文で
は、ポリエミッタに薄膜もしくはｎ−μｃ−Ｓｉ：Ｈを
使用すること、またはｎ−μｃ−Ｓｉ：Ｈをポリシリコ
ン接点と組み合わせて使用することを開示しておらず、
ｎ−μｃ−Ｓｉ：Ｈの薄膜を形成するのに必要なガス、
電力密度および圧力の臨界比についても記載していな
い。これまでのｎ−μｃ−Ｓｉ：Ｈエミッタ接点に関す
る報告は、厚い（３５０Å）接触層に集中している。ｎ
−μｃ−Ｓｉ：Ｈの厚い層は、エミッタ抵抗を増大させ
るので望ましくない。
【０００６】
【発明が解決しようとする課題】本発明の目的は、ポリ
シリコン接点を付着させる前に、シリコン・エミッタ上
に界面を制御されない形で自然に形成させるのとは異な
り、制御された特性を有する界面皮膜を付着させること
を特徴とする、高性能ポリエミッタ構造を製造する方法
を提供することにある。
シリコン接点を付着させる前に、シリコン・エミッタ上
に界面を制御されない形で自然に形成させるのとは異な
り、制御された特性を有する界面皮膜を付着させること
を特徴とする、高性能ポリエミッタ構造を製造する方法
を提供することにある。
【０００７】本発明の他の目的は、ポリシリコン接点
と、ｎ型微結晶水素化シリコン（ｎ−μｃ−Ｓｉ：Ｈ）
の界面皮膜とを有するポリエミッタ構造を提供すること
にある。
と、ｎ型微結晶水素化シリコン（ｎ−μｃ−Ｓｉ：Ｈ）
の界面皮膜とを有するポリエミッタ構造を提供すること
にある。
【０００８】本発明の他の目的は、ｎ−μｃ−Ｓｉ：Ｈ
の連続した界面層を付着させるための、制御可能で再現
性のある方法を提供することにある。
の連続した界面層を付着させるための、制御可能で再現
性のある方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば、ウェー
ハ上の結晶シリコン・エミッタを、ＲＣＡ洗浄法を用い
て洗浄した後、ＨＦで酸処理して、Ｏ2が７×１０14ｃ
ｍ-2未満のきわめて薄いＳｉＯ2層を生成させる。次に
界面広バンド・ギャップ皮膜をウェーハ上に連続的に付
着させる。付着させた広バンド・ギャップ皮膜は、従来
の技術によるポリエミッタで偶然または自然に成長した
ＳｉＯ2界面皮膜と同様の電気的機能、すなわち、ベー
スからエミッタ接点への正孔の注入を減少させるバリア
としての機能を果たす。しかし、この広バンド・ギャッ
プ皮膜は制御された条件で付着させるので、その特性
は、偶然または自然に成長したＳｉＯ2を有するポリエ
ミッタ構造に見られるばらつきが少ない。特定の実施例
では、界面皮膜は厚みが５０Å未満のｎ−μｃ−Ｓｉ：
Ｈである。ｎ−μｃ−Ｓｉ：Ｈ皮膜の厚みを減少させる
ことにより、エミッタ抵抗が最少になる。次に、この界
面皮膜を空気にさらさないように、その場でドーピング
したｎ型ポリシリコンを付着させて、エミッタ接点とす
る。
ハ上の結晶シリコン・エミッタを、ＲＣＡ洗浄法を用い
て洗浄した後、ＨＦで酸処理して、Ｏ2が７×１０14ｃ
ｍ-2未満のきわめて薄いＳｉＯ2層を生成させる。次に
界面広バンド・ギャップ皮膜をウェーハ上に連続的に付
着させる。付着させた広バンド・ギャップ皮膜は、従来
の技術によるポリエミッタで偶然または自然に成長した
ＳｉＯ2界面皮膜と同様の電気的機能、すなわち、ベー
スからエミッタ接点への正孔の注入を減少させるバリア
としての機能を果たす。しかし、この広バンド・ギャッ
プ皮膜は制御された条件で付着させるので、その特性
は、偶然または自然に成長したＳｉＯ2を有するポリエ
ミッタ構造に見られるばらつきが少ない。特定の実施例
では、界面皮膜は厚みが５０Å未満のｎ−μｃ−Ｓｉ：
Ｈである。ｎ−μｃ−Ｓｉ：Ｈ皮膜の厚みを減少させる
ことにより、エミッタ抵抗が最少になる。次に、この界
面皮膜を空気にさらさないように、その場でドーピング
したｎ型ポリシリコンを付着させて、エミッタ接点とす
る。
【００１０】
【実施例】図面、特に図１ないし図３を参照して、本発
明によるポリエミッタ構造について説明する。図では、
同様の部分は同じ番号で示す。ｐ型ベース１の上に結晶
Ｓｉエミッタ３からなるシリコン・ウェーハが形成され
ている。結晶Ｓｉエミッタ３は、ポリシリコンその他の
拡散源からエピタキシまたは拡散とその後の拡散源の除
去など様々な方法で形成することができる。次に、ウェ
ーハをＮａＯＨ（ＮＨ4ＯＨまたはＫＯＨ）、ＨＣｌ、
およびＨ2Ｏ2試薬を用いてＲＣＡ法で洗浄した後、ＨＦ
水溶液に浸漬し、系外での蒸気処理または系内での蒸気
ＨＦあるいはその両者またはＨ2処理を使用して、自然
に成長した酸化物を除去する。この洗浄および除去工程
により、結晶Ｓｉエミッタ上にはわずかしかＳｉＯ2が
残留せず、酸素含有量は７×１０14ｃｍ-2程度となる。
次に、Ｓｉエミッタ３の表面上にＳｉＯxが再成長する
前に、連続した広バンド・ギャップ界面皮膜５を結晶Ｓ
ｉエミッタ３上に付着させる。結晶Ｓｉ３を系外で洗浄
する場合は、付着前にＨ2Ｏですすがずに、ただちに付
着チェンバに入れる必要がある。皮膜５は、化学蒸着
（ＣＶＤ）、分子線エピタキシ（ＭＢＥ）、物理蒸着な
ど、従来のどんな方法で付着させてもよい。広バンド・
ギャップ皮膜５は、ｎ−μｃ−Ｓｉ：Ｈ、ＳｉＣ、Ｓｉ
ＮxおよびＳｉＯx（非晶質または単結晶、真または系内
ドーピング）を含む、多数の異なるシリコン化合物から
選択することができる。
明によるポリエミッタ構造について説明する。図では、
同様の部分は同じ番号で示す。ｐ型ベース１の上に結晶
Ｓｉエミッタ３からなるシリコン・ウェーハが形成され
ている。結晶Ｓｉエミッタ３は、ポリシリコンその他の
拡散源からエピタキシまたは拡散とその後の拡散源の除
去など様々な方法で形成することができる。次に、ウェ
ーハをＮａＯＨ（ＮＨ4ＯＨまたはＫＯＨ）、ＨＣｌ、
およびＨ2Ｏ2試薬を用いてＲＣＡ法で洗浄した後、ＨＦ
水溶液に浸漬し、系外での蒸気処理または系内での蒸気
ＨＦあるいはその両者またはＨ2処理を使用して、自然
に成長した酸化物を除去する。この洗浄および除去工程
により、結晶Ｓｉエミッタ上にはわずかしかＳｉＯ2が
残留せず、酸素含有量は７×１０14ｃｍ-2程度となる。
次に、Ｓｉエミッタ３の表面上にＳｉＯxが再成長する
前に、連続した広バンド・ギャップ界面皮膜５を結晶Ｓ
ｉエミッタ３上に付着させる。結晶Ｓｉ３を系外で洗浄
する場合は、付着前にＨ2Ｏですすがずに、ただちに付
着チェンバに入れる必要がある。皮膜５は、化学蒸着
（ＣＶＤ）、分子線エピタキシ（ＭＢＥ）、物理蒸着な
ど、従来のどんな方法で付着させてもよい。広バンド・
ギャップ皮膜５は、ｎ−μｃ−Ｓｉ：Ｈ、ＳｉＣ、Ｓｉ
ＮxおよびＳｉＯx（非晶質または単結晶、真または系内
ドーピング）を含む、多数の異なるシリコン化合物から
選択することができる。
【００１１】広バンド・ギャップ皮膜５の電気的機能
は、エミッタ接点への正孔の注入を減少させるバリアと
して機能することである。具体的には、皮膜５は、全エ
ミッタ（エミッタおよびエミッタ接点）抵抗を実質的に
増大させることなく、ベースからの正孔の注入を制限す
る機能を果たす。これは、従来の技術で、接点の付着前
にウェーハが大気にさらされる状態で、洗浄後に自動的
に形成するＳｉＯx層の再成長によって果たされる機能
と同じである。しかし、皮膜５はＳｉＯxの再成長より
前に結晶Ｓｉエミッタ上に付着し、その化学組成が正確
に制御できるので、ポリエミッタ構造の界面層として機
能する皮膜５の電気的機能は、自然のまたは再成長した
ＳｉＯx層に比べて、性能のばらつきがはるかに少な
い。
は、エミッタ接点への正孔の注入を減少させるバリアと
して機能することである。具体的には、皮膜５は、全エ
ミッタ（エミッタおよびエミッタ接点）抵抗を実質的に
増大させることなく、ベースからの正孔の注入を制限す
る機能を果たす。これは、従来の技術で、接点の付着前
にウェーハが大気にさらされる状態で、洗浄後に自動的
に形成するＳｉＯx層の再成長によって果たされる機能
と同じである。しかし、皮膜５はＳｉＯxの再成長より
前に結晶Ｓｉエミッタ上に付着し、その化学組成が正確
に制御できるので、ポリエミッタ構造の界面層として機
能する皮膜５の電気的機能は、自然のまたは再成長した
ＳｉＯx層に比べて、性能のばらつきがはるかに少な
い。
【００１２】好ましい実施例では、皮膜５としてｎ−μ
ｃ−Ｓｉ：Ｈを使用し、これは非晶質Ｓｉと直径４０Å
以下の小さな結晶Ｓｉ粒子の混合相の微細構造を含むべ
きである。非晶質の基質中に小さな結晶粒子が存在する
ことにより、この材料は広いバンド・ギャップ（約１．
８ｅＶ）を維持しながら、高い導電性（σ＞５０（Ω−
ｃｍ）-1）を得る。ｎ−μｃ−Ｓｉ：Ｈが帯域不連続で
あり、結晶Ｓｉがほとんどすべて価電子帯にあるので、
ｎ−μｃ−Ｓｉ：Ｈは、ベースからエミッタ接点への正
孔の逆拡散を減少させるための理想的な正孔バリアとな
る。系内ドーピングしたｎ−μｃ−Ｓｉ：Ｈ皮膜の厚み
を５０Å未満にすることにより、皮膜が全エミッタ抵抗
を増加させることはない。ｎ−μｃ−Ｓｉ：Ｈの薄膜の
付着については、下記の例の部で詳述する。
ｃ−Ｓｉ：Ｈを使用し、これは非晶質Ｓｉと直径４０Å
以下の小さな結晶Ｓｉ粒子の混合相の微細構造を含むべ
きである。非晶質の基質中に小さな結晶粒子が存在する
ことにより、この材料は広いバンド・ギャップ（約１．
８ｅＶ）を維持しながら、高い導電性（σ＞５０（Ω−
ｃｍ）-1）を得る。ｎ−μｃ−Ｓｉ：Ｈが帯域不連続で
あり、結晶Ｓｉがほとんどすべて価電子帯にあるので、
ｎ−μｃ−Ｓｉ：Ｈは、ベースからエミッタ接点への正
孔の逆拡散を減少させるための理想的な正孔バリアとな
る。系内ドーピングしたｎ−μｃ−Ｓｉ：Ｈ皮膜の厚み
を５０Å未満にすることにより、皮膜が全エミッタ抵抗
を増加させることはない。ｎ−μｃ−Ｓｉ：Ｈの薄膜の
付着については、下記の例の部で詳述する。
【００１３】ｎ−μｃ−Ｓｉ：Ｈの界面皮膜５の付着
後、エミッタ接点として、系内ドーピングしたｎ型のポ
リシリコン７を、皮膜５をＯ2またはＨ2Ｏ蒸気（すなわ
ち空気）にさらさせずに付着させる。皮膜５と、系内ド
ーピングしたポリシリコン７を順次付着させることによ
り、界面材料とポリシリコンの間の境界に第２の自然の
酸化物層が形成するのが防止され、これにより皮膜５の
制御されない酸化が防止される。性能の向上に加えて、
ポリシリコンのエミッタ接点と結晶Ｓｉエミッタとの間
に制御された界面層を付着させると、ＳｉＯx界面層に
固有の変数を除くことにより、デバイスの収率が向上す
る。
後、エミッタ接点として、系内ドーピングしたｎ型のポ
リシリコン７を、皮膜５をＯ2またはＨ2Ｏ蒸気（すなわ
ち空気）にさらさせずに付着させる。皮膜５と、系内ド
ーピングしたポリシリコン７を順次付着させることによ
り、界面材料とポリシリコンの間の境界に第２の自然の
酸化物層が形成するのが防止され、これにより皮膜５の
制御されない酸化が防止される。性能の向上に加えて、
ポリシリコンのエミッタ接点と結晶Ｓｉエミッタとの間
に制御された界面層を付着させると、ＳｉＯx界面層に
固有の変数を除くことにより、デバイスの収率が向上す
る。
【００１４】例１ 本発明によるポリエミッタ構造を製造する好ましい方法
では、制御された界面層（図１ないし図３の皮膜５）と
して系内ドーピングした水素化微結晶シリコン（ｎ−μ
ｃ−Ｓｉ：Ｈ）を使用する。この方法によれば、Ｓｉの
エミッタをＲＣＡ洗浄法などの従来の方法で洗浄する。
基板はただちにＰＥＣＶＤチェンバに装入する。ＰＥＣ
ＶＤチェンバを真空にしてＳｉＯxの再成長を防止し、
基板の温度を２００〜３５０℃に上昇させる。広バンド
・ギャップ皮膜を付着させる前に、シラン・水素（Ｓｉ
Ｈ4／Ｈ2）、ホスフィン・シラン・水素（ＰＨ3／Ｓｉ
Ｈ4／Ｈ2）、もしくはアルシン・シラン・水素（ＡｓＨ
3／ＳｉＨ4／Ｈ2）などの混合気体、または他のドーパ
ント前駆体を、流速それぞれ約０．１：１０：（５００
〜２０００）ｓｃｃｍの比で基板上に流し、全体の圧力
を約０．５〜１．０トルにして、反応気体が混合するの
に十分な時間を与える。微結晶構造を生成させるには、
付着の間、水素原子を形成させる必要がある。洗浄され
た結晶Ｓｉエミッタ上へのｎ−μｃ−Ｓｉ：Ｈ皮膜の付
着は、電力密度約０．０５〜０．２Ｗ／ｃｍ2の高周波
プラズマを発生させると開始し、プラズマと反応気体を
除去することにより終了する。電力密度は、水素原子が
ｎ−μｃ−Ｓｉ：Ｈ皮膜の成長を促進させるのに十分な
密度である必要があるが、高過ぎると気相反応が生じ、
皮膜ではなく粉末が生成するので、高過ぎてはならな
い。皮膜の厚みを５０Å以下に保つと、エミッタ抵抗の
増加は無視できる程度となる。次に、系内成長または真
性のポリシリコンをｎ−μｃ−Ｓｉ：Ｈ上に付着させ
る。ポリシリコンの付着を同じチェンバで行って、ｎ−
μｃ−Ｓｉ：Ｈとポリシリコンのエミッタ接点との間の
境界に第２の自然酸化物層が形成されるのを防止するこ
とが好ましい。代表的なポリシリコン付着条件は、温度
Ｔ＝６００〜６７５℃、ドーパント源としてアルシン、
ホスフィン等、ＳｉＨ4およびキャリア・ガスの流量１
０〜５００ｓｃｃｍ、圧力Ｐ＝０．２〜１０トルであ
る。その結果、シリコン微結晶エミッタ、非晶質シリコ
ンとシリコン微結晶（粒子径３５Å以下）が混合した厚
み５０Å以下のｎ−μｃ−Ｓｉ：Ｈの薄膜と、ｎ−μｃ
−Ｓｉ：Ｈの上に付着させた厚み１５００Åのポリシリ
コンとからなる半導体デバイスが得られる。このポリエ
ミッタ構造は、付着温度が約６７５℃以下の場合、微結
晶層の組成を変化させずに微結晶層の上に多結晶層が成
長する点が注目に値する。
では、制御された界面層（図１ないし図３の皮膜５）と
して系内ドーピングした水素化微結晶シリコン（ｎ−μ
ｃ−Ｓｉ：Ｈ）を使用する。この方法によれば、Ｓｉの
エミッタをＲＣＡ洗浄法などの従来の方法で洗浄する。
基板はただちにＰＥＣＶＤチェンバに装入する。ＰＥＣ
ＶＤチェンバを真空にしてＳｉＯxの再成長を防止し、
基板の温度を２００〜３５０℃に上昇させる。広バンド
・ギャップ皮膜を付着させる前に、シラン・水素（Ｓｉ
Ｈ4／Ｈ2）、ホスフィン・シラン・水素（ＰＨ3／Ｓｉ
Ｈ4／Ｈ2）、もしくはアルシン・シラン・水素（ＡｓＨ
3／ＳｉＨ4／Ｈ2）などの混合気体、または他のドーパ
ント前駆体を、流速それぞれ約０．１：１０：（５００
〜２０００）ｓｃｃｍの比で基板上に流し、全体の圧力
を約０．５〜１．０トルにして、反応気体が混合するの
に十分な時間を与える。微結晶構造を生成させるには、
付着の間、水素原子を形成させる必要がある。洗浄され
た結晶Ｓｉエミッタ上へのｎ−μｃ−Ｓｉ：Ｈ皮膜の付
着は、電力密度約０．０５〜０．２Ｗ／ｃｍ2の高周波
プラズマを発生させると開始し、プラズマと反応気体を
除去することにより終了する。電力密度は、水素原子が
ｎ−μｃ−Ｓｉ：Ｈ皮膜の成長を促進させるのに十分な
密度である必要があるが、高過ぎると気相反応が生じ、
皮膜ではなく粉末が生成するので、高過ぎてはならな
い。皮膜の厚みを５０Å以下に保つと、エミッタ抵抗の
増加は無視できる程度となる。次に、系内成長または真
性のポリシリコンをｎ−μｃ−Ｓｉ：Ｈ上に付着させ
る。ポリシリコンの付着を同じチェンバで行って、ｎ−
μｃ−Ｓｉ：Ｈとポリシリコンのエミッタ接点との間の
境界に第２の自然酸化物層が形成されるのを防止するこ
とが好ましい。代表的なポリシリコン付着条件は、温度
Ｔ＝６００〜６７５℃、ドーパント源としてアルシン、
ホスフィン等、ＳｉＨ4およびキャリア・ガスの流量１
０〜５００ｓｃｃｍ、圧力Ｐ＝０．２〜１０トルであ
る。その結果、シリコン微結晶エミッタ、非晶質シリコ
ンとシリコン微結晶（粒子径３５Å以下）が混合した厚
み５０Å以下のｎ−μｃ−Ｓｉ：Ｈの薄膜と、ｎ−μｃ
−Ｓｉ：Ｈの上に付着させた厚み１５００Åのポリシリ
コンとからなる半導体デバイスが得られる。このポリエ
ミッタ構造は、付着温度が約６７５℃以下の場合、微結
晶層の組成を変化させずに微結晶層の上に多結晶層が成
長する点が注目に値する。
【００１５】例２ 図４は、結晶シリコン１２の表面上にｎ−μｃ−Ｓｉ：
Ｈの薄膜１０が付着できることを示している。結晶配向
が（１００）のシリコン基板、すなわちＳｉ（１００）
をＲＣＡ法で洗浄し、１０〜２０秒間１０：１のＨＦに
浸漬し、水洗せずに乾燥させた。その後ただちにＳｉ基
板をプラズマ強化化学蒸着（ＰＥＣＶＤ）チェンバに入
れ、基板を加熱するため、加熱したサセプタ・ブロック
上に置いた。１０分以内にチェンバを約１０-5未満に減
圧し、サセプタの温度を２００℃に上げた。付着の１０
分前に、ホスフィン・シラン・水素（ＰＨ3／ＳｉＨ4／
Ｈ2）の混合気体を流速約０．１：１０：１０００ｓｃ
ｃｍの比で基板上に流し、全体の圧力を約１．０トルに
して、反応気体が混合するのに十分な時間を与えた。ｎ
−μｃ−Ｓｉ：Ｈの付着は、高周波プラズマを発生させ
ることにより開始した。ｎ−μｃ−Ｓｉ：Ｈ皮膜は、Ｒ
Ｆ電力密度約０．１Ｗ／ｃｍ2で付着させた。こうした
条件の下で、３５秒間付着させると、厚み約４５Åの皮
膜が生成した。厚み４５Åの皮膜上に非晶質窒化シリコ
ンのキャップ（ＳｉＮ）を付着させて、高解像度の透過
型電子顕微鏡（ＨＲＴＥＭ）が使用できるようにし、４
５Åのｎ−μｃ−Ｓｉ：Ｈ皮膜が非晶質相と微粒子結晶
シリコン相を含むことを確認した。図４の透過型電子顕
微鏡写真に示すように、ｎ−μｃ−Ｓｉ：Ｈ皮膜１０は
均一で、結晶シリコン１２と連続していた。窒化シリコ
ンのキャップ１４は、図４のｎ−μｃ−Ｓｉ：Ｈ皮膜１
０の上面を画定するのに役立つ。界面には、ＳｉＯx皮
膜は見られなかった。
Ｈの薄膜１０が付着できることを示している。結晶配向
が（１００）のシリコン基板、すなわちＳｉ（１００）
をＲＣＡ法で洗浄し、１０〜２０秒間１０：１のＨＦに
浸漬し、水洗せずに乾燥させた。その後ただちにＳｉ基
板をプラズマ強化化学蒸着（ＰＥＣＶＤ）チェンバに入
れ、基板を加熱するため、加熱したサセプタ・ブロック
上に置いた。１０分以内にチェンバを約１０-5未満に減
圧し、サセプタの温度を２００℃に上げた。付着の１０
分前に、ホスフィン・シラン・水素（ＰＨ3／ＳｉＨ4／
Ｈ2）の混合気体を流速約０．１：１０：１０００ｓｃ
ｃｍの比で基板上に流し、全体の圧力を約１．０トルに
して、反応気体が混合するのに十分な時間を与えた。ｎ
−μｃ−Ｓｉ：Ｈの付着は、高周波プラズマを発生させ
ることにより開始した。ｎ−μｃ−Ｓｉ：Ｈ皮膜は、Ｒ
Ｆ電力密度約０．１Ｗ／ｃｍ2で付着させた。こうした
条件の下で、３５秒間付着させると、厚み約４５Åの皮
膜が生成した。厚み４５Åの皮膜上に非晶質窒化シリコ
ンのキャップ（ＳｉＮ）を付着させて、高解像度の透過
型電子顕微鏡（ＨＲＴＥＭ）が使用できるようにし、４
５Åのｎ−μｃ−Ｓｉ：Ｈ皮膜が非晶質相と微粒子結晶
シリコン相を含むことを確認した。図４の透過型電子顕
微鏡写真に示すように、ｎ−μｃ−Ｓｉ：Ｈ皮膜１０は
均一で、結晶シリコン１２と連続していた。窒化シリコ
ンのキャップ１４は、図４のｎ−μｃ−Ｓｉ：Ｈ皮膜１
０の上面を画定するのに役立つ。界面には、ＳｉＯx皮
膜は見られなかった。
【００１６】例３ 図５は、ｎ−μｃ−Ｓｉ：Ｈ皮膜３１の上に付着させた
真性ポリシリコン皮膜３３の断面の透過型電子顕微鏡写
真であり、ｎ−μｃ−Ｓｉ：Ｈ皮膜の構造を変化させず
に、ｎ−μｃ−Ｓｉ：Ｈ上に多結晶シリコンを温度６２
０℃でＬＰＣＶＤにより付着できることを示している。
図５の多結晶シリコン皮膜３３は、従来の装置を使って
形成したが、現在では、同じチェンバ内でｎ−μｃ−Ｓ
ｉ：Ｈと系内ドーピング・ポリシリコンの両方が付着で
きる装置も入手できる。図５の構造を形成する際、上記
のようにＰＥＣＶＤチェンバ内で結晶シリコン基板３０
の上に厚み１０００Åの厚いｎ−μｃ−Ｓｉ：Ｈ層３１
を付着させた。ＰＥＣＶＤチェンバから構造を取り出
し、空気にさらしてある程度ＳｉＯxを再成長させた。
次に構造をＲＣＡ法を用いて洗浄しＬＰＣＶＤ炉に入れ
て、ｎ−μｃ−Ｓｉ：Ｈ皮膜３１上にポリシリコン層３
３を付着させた。付着させた１０００Åのｎ−μｃ−Ｓ
ｉ：Ｈ層３１の厚みは、ポリシリコン層３３の付着の
間、１０００Åに維持された。したがって、ポリシリコ
ンの付着は、ｎ−μｃ−Ｓｉ：Ｈの薄膜に悪影響を与え
ないと結論できる。
真性ポリシリコン皮膜３３の断面の透過型電子顕微鏡写
真であり、ｎ−μｃ−Ｓｉ：Ｈ皮膜の構造を変化させず
に、ｎ−μｃ−Ｓｉ：Ｈ上に多結晶シリコンを温度６２
０℃でＬＰＣＶＤにより付着できることを示している。
図５の多結晶シリコン皮膜３３は、従来の装置を使って
形成したが、現在では、同じチェンバ内でｎ−μｃ−Ｓ
ｉ：Ｈと系内ドーピング・ポリシリコンの両方が付着で
きる装置も入手できる。図５の構造を形成する際、上記
のようにＰＥＣＶＤチェンバ内で結晶シリコン基板３０
の上に厚み１０００Åの厚いｎ−μｃ−Ｓｉ：Ｈ層３１
を付着させた。ＰＥＣＶＤチェンバから構造を取り出
し、空気にさらしてある程度ＳｉＯxを再成長させた。
次に構造をＲＣＡ法を用いて洗浄しＬＰＣＶＤ炉に入れ
て、ｎ−μｃ−Ｓｉ：Ｈ皮膜３１上にポリシリコン層３
３を付着させた。付着させた１０００Åのｎ−μｃ−Ｓ
ｉ：Ｈ層３１の厚みは、ポリシリコン層３３の付着の
間、１０００Åに維持された。したがって、ポリシリコ
ンの付着は、ｎ−μｃ−Ｓｉ：Ｈの薄膜に悪影響を与え
ないと結論できる。
【００１７】
【発明の効果】以上述べたように、本発明によれば、ポ
リシリコンの付着前に、シリコン・エミッタ上に制御さ
れた特性を有する界面皮膜を付着させることにより、高
性能のポリエミッタ構造を製造する、制御可能で再現性
のある、改善された方法が得られる。
リシリコンの付着前に、シリコン・エミッタ上に制御さ
れた特性を有する界面皮膜を付着させることにより、高
性能のポリエミッタ構造を製造する、制御可能で再現性
のある、改善された方法が得られる。
【図面の簡単な説明】
【図１】本発明により製造したポリエミッタ構造の断面
図である。
図である。
【図２】本発明により製造した代替ポリエミッタ構造の
断面図である。
断面図である。
【図３】本発明により製造した代替ポリエミッタ構造の
断面図である。
断面図である。
【図４】結晶シリコン上に付着させた厚み４５Åのｎ−
μｃ−Ｓｉ：Ｈ皮膜の断面の、透過型電子顕微鏡写真で
ある。
μｃ−Ｓｉ：Ｈ皮膜の断面の、透過型電子顕微鏡写真で
ある。
【図５】ＬＰＣＶＤを用いてｎ−μｃ−Ｓｉ：Ｈ皮膜の
上面に付着させた内因性ポリシリコン皮膜の透過型電子
顕微鏡写真である。
上面に付着させた内因性ポリシリコン皮膜の透過型電子
顕微鏡写真である。
【手続補正書】
【提出日】平成５年１２月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明により製造したポリエミッタ構造の断面
図である。
図である。
【図２】本発明により製造した代替ポリエミッタ構造の
断面図である。
断面図である。
【図３】本発明により製造した代替ポリエミッタ構造の
断面図である。
断面図である。
【図４】結晶シリコン上に付着させた厚み４５Åのｎ−
μｃ−Ｓｉ：Ｈ皮膜の断面の金属組織を示す写真であ
る。
μｃ−Ｓｉ：Ｈ皮膜の断面の金属組織を示す写真であ
る。
【図５】ＬＰＣＶＤを用いてｎ−μｃ−Ｓｉ：Ｈ皮膜の
上面に付着させた内因性ポリシリコン皮膜の金属組織を
示す写真である。
上面に付着させた内因性ポリシリコン皮膜の金属組織を
示す写真である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イェジー・カニッキ アメリカ合衆国10536、ニューヨーク州カ トナバレー・ポンド・ロード（番地なし) (72)発明者 デーヴィッド・イー・コテッキ アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、シルバン・ レーク・ロード 37 (72)発明者 クリストファー・カー・パークス アメリカ合衆国12508、ニューヨーク州ビ ーコン、マッキン・アベニュー 12 (72)発明者 ツ＝ジャン・ティエン アメリカ合衆国95070、カリフォルニア州 サラトガ、キルブライド・ドライブ 20152
Claims (5)
- 【請求項１】単結晶シリコンのエミッタと、 多結晶シリコンのエミッタ接点と、 上記単結晶シリコンのエミッタと上記多結晶シリコンの
エミッタ接点の間に位置する、ｎ型にドーピングした水
素化微結晶シリコンの界面皮膜とを備える、ポリエミッ
タ構造。 - 【請求項２】上記のｎ型にドーピングした水素化微結晶
シリコンの界面皮膜の厚みが、最高で５０Åであること
を特徴とする、請求項１のポリエミッタ構造。 - 【請求項３】シリコン・ベース上の単結晶シリコンのエ
ミッタと、 エミッタ接点と、 上記単結晶シリコンのエミッタと上記エミッタ接点の間
に位置し、全エミッタ抵抗を実質的に増大させずに、上
記シリコン基板から上記エミッタ接点への正孔の注入を
制限する、非ＳｉＯx皮膜とを備える、ポリエミッタ構
造。 - 【請求項４】シリコン基板のベース上に単結晶シリコン
のエミッタを形成する工程と、 上記単結晶シリコンのエミッタの表面を、上記表面上に
形成されたＳｉＯxがほとんど除去されるように洗浄す
る工程と、 上記表面上にＳｉＯx層が再成長する前に、上記表面上
に、全エミッタ抵抗を実質的に増大させずに上記シリコ
ン基板から上記エミッタ接点への正孔の注入を制限する
機能を果たす界面皮膜を付着させる工程と、 上記界面皮膜上にエミッタ接点を付着させる工程と、 を含む、ポリエミッタ構造の製造方法。 - 【請求項５】上記界面皮膜が、ドーピングされたものま
たはドーピングされないもののいずれかで、水素化微結
晶シリコン、二酸化シリコン、炭化シリコン、窒化シリ
コンからなる群から選択されたものであることを特徴と
する、請求項４の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US79493391A | 1991-11-20 | 1991-11-20 | |
| US794933 | 1991-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163568A true JPH06163568A (ja) | 1994-06-10 |
| JPH0766924B2 JPH0766924B2 (ja) | 1995-07-19 |
Family
ID=25164126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4282813A Expired - Lifetime JPH0766924B2 (ja) | 1991-11-20 | 1992-10-21 | ポリエミッタ構造およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5374481A (ja) |
| EP (1) | EP0543759A3 (ja) |
| JP (1) | JPH0766924B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0712151A1 (de) * | 1994-11-11 | 1996-05-15 | Siemens Aktiengesellschaft | Verfahren zur Einstellung der Stromverstärkung von Polyemitter-Bipolartransistoren |
| WO1997022141A1 (fr) * | 1995-12-14 | 1997-06-19 | Seiko Epson Corporation | Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| DE19940278A1 (de) * | 1999-08-26 | 2001-03-08 | Inst Halbleiterphysik Gmbh | Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung |
| JP5933188B2 (ja) * | 2010-05-14 | 2016-06-08 | 株式会社半導体エネルギー研究所 | 微結晶シリコン膜及びその作製方法、並びに半導体装置 |
| US9356114B2 (en) * | 2013-10-01 | 2016-05-31 | Globalfoundries Inc. | Lateral heterojunction bipolar transistor with low temperature recessed contacts |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03244157A (ja) * | 1990-02-22 | 1991-10-30 | Canon Inc | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1399163A (en) * | 1972-11-08 | 1975-06-25 | Ferranti Ltd | Methods of manufacturing semiconductor devices |
| US4208781A (en) * | 1976-09-27 | 1980-06-24 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer |
| US4133701A (en) * | 1977-06-29 | 1979-01-09 | General Motors Corporation | Selective enhancement of phosphorus diffusion by implanting halogen ions |
| US4357179A (en) * | 1980-12-23 | 1982-11-02 | Bell Telephone Laboratories, Incorporated | Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique |
| US4441249A (en) * | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
| US4668530A (en) * | 1985-07-23 | 1987-05-26 | Massachusetts Institute Of Technology | Low pressure chemical vapor deposition of refractory metal silicides |
| US4755480A (en) * | 1986-02-03 | 1988-07-05 | Intel Corporation | Method of making a silicon nitride resistor using plasma enhanced chemical vapor deposition |
| US4874716A (en) * | 1986-04-01 | 1989-10-17 | Texas Instrument Incorporated | Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface |
| JPS63274175A (ja) * | 1987-05-01 | 1988-11-11 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合素子及びその製造方法 |
| JP2706469B2 (ja) * | 1988-06-01 | 1998-01-28 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2672607B2 (ja) * | 1988-11-22 | 1997-11-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US5028973A (en) * | 1989-06-19 | 1991-07-02 | Harris Corporation | Bipolar transistor with high efficient emitter |
-
1992
- 1992-10-09 EP EP19920480148 patent/EP0543759A3/en not_active Withdrawn
- 1992-10-21 JP JP4282813A patent/JPH0766924B2/ja not_active Expired - Lifetime
-
1993
- 1993-08-05 US US08/102,399 patent/US5374481A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03244157A (ja) * | 1990-02-22 | 1991-10-30 | Canon Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766924B2 (ja) | 1995-07-19 |
| EP0543759A2 (en) | 1993-05-26 |
| US5374481A (en) | 1994-12-20 |
| EP0543759A3 (en) | 1993-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7547615B2 (en) | Deposition over mixed substrates using trisilane | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| CA2105342C (en) | Method of forming silicon carbide | |
| US5378651A (en) | Comprehensive process for low temperature epitaxial growth | |
| US4598304A (en) | Thin film devices of silicon | |
| JPH04293228A (ja) | 多結晶シリコン層の製造方法 | |
| EP0253611A2 (en) | Method of epitaxially growing gallium arsenide on silicon | |
| US4270960A (en) | Method of manufacturing a semiconductor device utilizing a mono-polycrystalline deposition on a predeposited amorphous layer | |
| Racanelli et al. | Low‐temperature selective epitaxy by ultrahigh‐vacuum chemical vapor deposition from SiH4 and GeH4/H2 | |
| US4859626A (en) | Method of forming thin epitaxial layers using multistep growth for autodoping control | |
| JPH06163568A (ja) | ポリエミッタ構造 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| JPH04245419A (ja) | 半導体基板の製造方法 | |
| Goulding | The selective epitaxial growth of silicon | |
| JP2003528443A5 (ja) | ||
| EP0374544A1 (en) | A hetero bipolar transistor and a fabricating method thereof | |
| JP2929084B2 (ja) | 化合物半導体低接触抵抗電極の形成方法 | |
| JPS63274175A (ja) | ヘテロ接合素子及びその製造方法 | |
| JPH031541A (ja) | 半導体装置及びその製造方法 | |
| JP2003528443A (ja) | バイポーラトランジスタの層状構造体およびその製造法 | |
| JPH02102520A (ja) | 気相エピタキシヤル成長方法 | |
| EP1887617B1 (en) | Deposition method over mixed substrates using trisilane | |
| JPS62283624A (ja) | 半導体装置の製造方法 | |
| JPH05136156A (ja) | 半導体装置及びその製造方法 |