JPH06152062A - Manufacture of semiconductor laser - Google Patents

Manufacture of semiconductor laser

Info

Publication number
JPH06152062A
JPH06152062A JP32477392A JP32477392A JPH06152062A JP H06152062 A JPH06152062 A JP H06152062A JP 32477392 A JP32477392 A JP 32477392A JP 32477392 A JP32477392 A JP 32477392A JP H06152062 A JPH06152062 A JP H06152062A
Authority
JP
Japan
Prior art keywords
face
groove
manufacturing
semiconductor
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32477392A
Other languages
Japanese (ja)
Inventor
Yasuo Nakajima
康雄 中島
Shogo Takahashi
省吾 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP32477392A priority Critical patent/JPH06152062A/en
Publication of JPH06152062A publication Critical patent/JPH06152062A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To acquire highly accurate laser diode edge face of easy wafer process. CONSTITUTION:An LD edge face groove 6 is first formed by dry etching in an epitaxial wafer after crystal formation, and the groove 6 is filled with dissimilar semiconductor material 13. After electrode formation process is finished, the dissimilar material 13 inside the groove is removed and an LD edge face 6 is formed. Thereby, edge face formation process becomes easy, and a highly accurate LD edge face of good flatness and less damage can be formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は半導体レーザの製造方
法に関し、特に半導体レーザ及び半導体レーザを含む機
能素子の端面形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor laser, and more particularly to a method for forming an end face of a semiconductor laser and a functional element including the semiconductor laser.

【0002】[0002]

【従来の技術】図7は従来の劈開により半導体レーザの
端面を形成する方法を示す図であり、従来の半導体レー
ザの端面形成においては、ウェハプロセス終了後、特に
電極形成終了後、結晶面51、例えば(100)面を有
するウェハにおいては{110}面,に沿ってウェハを
劈開することにより、レーザ端面、即ちレーザ共振器の
端面ミラーを形成していた。また、レーザ端面の形成に
は劈開だけではなく、ウェットエッチング又はドライエ
ッチングにより、結晶面を得ていた。
2. Description of the Related Art FIG. 7 is a diagram showing a conventional method for forming an end face of a semiconductor laser by cleavage. In the conventional end face formation of a semiconductor laser, a crystal plane 51 is formed after a wafer process is completed, especially after an electrode is formed. For example, a laser end face, that is, an end face mirror of a laser resonator is formed by cleaving the wafer along the {110} face in a wafer having a (100) face. In addition, not only cleavage but also wet etching or dry etching was used to form the laser facet to obtain the crystal face.

【0003】図5及び図6は、例えばMicroelectronic
Engineering 9 (1989) p485 〜p489に示された、従来の
ドライエッチングによりレーザ端面を形成する方法を示
す図である。図5において、1は基板、2は活性層、3
は上クラッド層である。4は上クラッド層3上に複数形
成された表面電極、5は各表面電極4上のAuメッキ、
6は上記表面電極4間の領域にドライエッチングで形成
された溝で、レーザダイオード(LD)端面に相当する
ものである。
FIGS. 5 and 6 show, for example, Microelectronic.
It is a figure which shows the method of forming the laser end surface by the conventional dry etching shown by Engineering 9 (1989) p485-p489. In FIG. 5, 1 is a substrate, 2 is an active layer, 3
Is the upper cladding layer. 4 is a surface electrode formed on the upper clad layer 3, 5 is Au plating on each surface electrode 4,
Reference numeral 6 denotes a groove formed by dry etching in the region between the surface electrodes 4 and corresponds to the end face of the laser diode (LD).

【0004】また、図6において、21はハードベーク
レジスト、22はSiOまたはSiNからなるからなる
絶縁膜、23はレジスト、24はハードベークレジスト
21、絶縁膜22、レジスト23で構成された多層マス
クである。
Further, in FIG. 6, reference numeral 21 is a hard bake resist, 22 is an insulating film made of SiO or SiN, 23 is a resist, and 24 is a multilayer mask composed of the hard bake resist 21, the insulating film 22 and the resist 23. Is.

【0005】次に製造方法について説明する。図5にお
いて、基板1上にバッファ層、及び下クラッド層(図示
せず),活性層2,及び上クラッド層3をMOCVD
(Metal Organic Chemical Vapor Deposition )法、又
はMBE(Molecular Beam Epitaxy)法等の気相成長法
にて積層成長する(図5(a))。LDの構造によっては、
幅数μmの導波路、又はリッジを形成し、その後ブロッ
ク層で導波路、又はリッジを埋め込み、コンタクト層を
成長する。ここでLD構造によって、その詳細な構造が
変わるので、図5では構造は単なるDH(Double Heter
ostructure)構造としている。
Next, the manufacturing method will be described. In FIG. 5, a buffer layer, a lower clad layer (not shown), an active layer 2, and an upper clad layer 3 are formed on the substrate 1 by MOCVD.
Lamination growth is performed by a vapor phase growth method such as a (Metal Organic Chemical Vapor Deposition) method or an MBE (Molecular Beam Epitaxy) method (FIG. 5 (a)). Depending on the structure of the LD,
A waveguide or ridge having a width of several μm is formed, and then the waveguide or ridge is embedded in a block layer to grow a contact layer. Here, since the detailed structure changes depending on the LD structure, the structure is simply DH (Double Heter) in FIG.
ostructure) structure.

【0006】次に、ウェハ表面に表面電極4を形成し、
さらにワイヤボンド用のAuメッキ5を形成する(図5
(b))。次に、図6に示すように、ウェハ表面にハードベ
ークレジスト21,絶縁膜22,レジスト23からなる
多層レジスト24を塗布する。この多層レジスト構造2
4により、最上層レジスト23はほぼ平坦となるので、
このレジスト23に端面形成用のマスクパターンを転写
する。
Next, a surface electrode 4 is formed on the wafer surface,
Further, Au plating 5 for wire bond is formed (FIG. 5).
(b)). Next, as shown in FIG. 6, a multilayer resist 24 including a hard bake resist 21, an insulating film 22, and a resist 23 is applied on the surface of the wafer. This multilayer resist structure 2
4, the uppermost layer resist 23 becomes almost flat,
The mask pattern for forming the end face is transferred to the resist 23.

【0007】次に、このレジスト23をマスクとしてC
F4 及びO2 ガスにてRIE法で、絶縁膜22及びハー
ドベークレジスト21をエッチングすることにより、端
面形成用のマスクを完成する。
Next, using this resist 23 as a mask, C
The insulating film 22 and the hard bake resist 21 are etched by the RIE method using F4 and O2 gas to complete the end face forming mask.

【0008】最後に、Cl2 /Arガスを用い、CAI
BE(Chemically Ion Beam Etching )法で半導体層
1,2,3をエッチングすることにより、垂直で、かつ
平坦なエッチング端面6を形成でき、その部分はレーザ
端面として用いることができる(図5(c))。
Finally, using Cl 2 / Ar gas, CAI
By etching the semiconductor layers 1, 2 and 3 by the BE (Chemically Ion Beam Etching) method, a vertical and flat etching end face 6 can be formed, and that portion can be used as a laser end face (FIG. 5 (c )).

【0009】[0009]

【発明が解決しようとする課題】上記のような従来のエ
ッチングによるレーザの端面形成方法においては、端面
の汚染を防ぐために、表面電極4及びAuメッキ5から
なる電極を形成する工程の終了後、最後に端面形成を行
う必要があった。そのため、Auメッキ部5の段差の影
響により、単層レジストでは、均一なレジストパターン
の形成を行うことができなかった。ここでマスクの形状
はエッチング時の端面形状を反映するため、マスクは均
一な形状にする必要があるものである。そのため、従来
は多層レジスト構造24により最終レジスト23を平坦
にすることにより、マスク形状の均一化を図っていた。
しかるに、この多層レジスト構造24では、レジストが
ミキシングするのを防止するために、中間層22を設け
る必要があること、レジスト塗布及びベークの回数が増
えること、さらに中間層22及びハードベークレジスト
層21を別途エッチングする必要があること等、単層レ
ジストマスクに比べ工程が非常に複雑になるという問題
があった。
In the conventional laser end face forming method by etching as described above, in order to prevent the end face from being contaminated, after the step of forming the electrode made of the surface electrode 4 and the Au plating 5 is completed, Finally, it was necessary to form the end face. Therefore, it was not possible to form a uniform resist pattern with a single-layer resist due to the influence of the step of the Au plated portion 5. Here, since the shape of the mask reflects the shape of the end face at the time of etching, the mask needs to have a uniform shape. Therefore, conventionally, the mask shape is made uniform by flattening the final resist 23 by the multilayer resist structure 24.
However, in this multilayer resist structure 24, it is necessary to provide the intermediate layer 22 in order to prevent the resist from being mixed, the number of times of resist coating and baking is increased, and further, the intermediate layer 22 and the hard bake resist layer 21. There is a problem that the process becomes very complicated as compared with the single-layer resist mask because it is necessary to separately etch.

【0010】また、このように多層レジストを用いて
も、段差の影響を完全に除去することはできないため、
やはり均一な形状を得にくいなどの問題点があった。
Further, even if the multi-layer resist is used as described above, the influence of the step difference cannot be completely removed.
After all, there was a problem that it was difficult to obtain a uniform shape.

【0011】この発明は以上のような問題点を解消する
ためになされたもので、多層レジスト構造を用いなくて
も、容易にエッチングで端面形成を行うことができると
ともに、エッチング端面の平坦性も向上でき、かつ端面
の汚染を受けずに、またLDの素子特性,素子寿命に影
響を与えずに、劈開で形成したLD端面と同等のレーザ
端面を得ることのできる半導体レーザの製造方法を提供
することを目的としている。
The present invention has been made in order to solve the above problems. It is possible to easily form an end face by etching without using a multi-layer resist structure, and the flatness of the end face of etching is also achieved. Provided is a method for manufacturing a semiconductor laser, which can be improved and which can obtain a laser end face equivalent to an LD end face formed by cleaving without being contaminated on the end face and without affecting the device characteristics and device life of the LD. The purpose is to do.

【0012】[0012]

【課題を解決するための手段】この発明に係る半導体レ
ーザの製造方法は、結晶成長後のウェハに端面形成を行
い、これにより形成された溝内を上記エピタキシャルウ
ェハ材料と異なる異種半導体材料で選択的に埋め込み平
坦化し、その後、電極形成を行い、最後に選択エッチャ
ントにより再度溝の形成を行うようにしたものである。
In the method of manufacturing a semiconductor laser according to the present invention, an end face is formed on a wafer after crystal growth, and a groove formed thereby is selected with a different semiconductor material different from the epitaxial wafer material. By embedding and flattening it, the electrode is formed, and finally the groove is formed again by the selective etchant.

【0013】また、この発明は、上記異種半導体材料
を、レーザ端面形成のためのドライエッチングのマスク
を用いて、気相成長法により選択的に埋め込むものであ
る。
Further, according to the present invention, the heterogeneous semiconductor material is selectively embedded by a vapor phase epitaxy method using a dry etching mask for forming a laser end face.

【0014】また、この発明は、上記溝を、SOG又は
ポリイミド樹脂等の半導体基板材料と異なる材料により
埋め込むものである。
Further, according to the present invention, the groove is filled with a material different from the semiconductor substrate material such as SOG or polyimide resin.

【0015】また、この発明は、上記異種材料を、スピ
ンコートにより塗布し、ハードベークにより溝に埋め込
むものである。
Further, according to the present invention, the above-mentioned different materials are applied by spin coating and hard-baked to fill the grooves.

【0016】また、この発明は、絶縁膜により上記端面
の保護を行ってから上記溝を異種材料により選択的に埋
め込むものである。
Further, according to the present invention, the end face is protected by an insulating film and then the groove is selectively filled with a different material.

【0017】また、この発明は、上記異種材料を、電極
形成工程の後に、選択エッチングにより除去するもので
ある。
Further, according to the present invention, the dissimilar material is removed by selective etching after the electrode forming step.

【0018】[0018]

【作用】この発明においては、結晶成長後のエピタキシ
ャルウェハに直接端面形成溝を形成するようにしたか
ら、ウェハがフラットであることによって、単層レジス
トをマスクとすることができ、これにより均一なマスク
が得られ、またエッチングで形成した溝の側壁(端面)
も平坦となる。また、溝を異種材料で選択的に埋め込む
ことにより、以降の電極形成工程においても、端面を保
護することができ、かつウェハも平坦となるため、加工
精度も向上することができる。
In the present invention, since the end face forming groove is formed directly on the epitaxial wafer after crystal growth, since the wafer is flat, the single layer resist can be used as a mask, and thus the uniform resist can be formed. Side wall (end face) of the groove where the mask is obtained and formed by etching
Also becomes flat. Further, by selectively filling the groove with a different material, the end face can be protected and the wafer becomes flat even in the subsequent electrode forming process, so that the processing accuracy can be improved.

【0019】さらに、溝内に埋め込まれた材料は選択エ
ッチャントで容易に除去することができるので、最終的
に均一で、かつ平坦で信頼性の高いLD端面を得ること
ができる。
Further, since the material buried in the groove can be easily removed by the selective etchant, it is possible to finally obtain a uniform and flat LD end face.

【0020】[0020]

【実施例】以下、この発明の一実施例を図について説明
する。 実施例1.図1はこの発明の一実施例による半導体レー
ザの製造方法のフローを示す図であり、図において、1
はGaAs又はInPからなる半導体基板、2は活性
層、3は上クラッド層、6はドライエッチングで形成し
たLD端面形成溝、11はエッチングマスクとなる絶縁
膜、13は異種半導体材料である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. Example 1. FIG. 1 is a diagram showing a flow of a method for manufacturing a semiconductor laser according to an embodiment of the present invention.
Is a semiconductor substrate made of GaAs or InP, 2 is an active layer, 3 is an upper cladding layer, 6 is an LD end face forming groove formed by dry etching, 11 is an insulating film serving as an etching mask, and 13 is a heterogeneous semiconductor material.

【0021】次に本製造方法の工程フローについて説明
する。まず、n−GaAs基板1上にn−GaAsバッ
ファ層、n−AlGaAs下クラッド層(ともに図示せ
ず)、バルク又はQW(量子井戸)構造よりなるアンド
ープ活性層2,及びp−AlGaAs上クラッド層3
を、MOCVD法、又はMBE法等の気相成長法により
結晶成長する。一般に、LD構造により層構造が異なる
ため、図1においては、単なるDH構造としている。ま
た、LDの構造によっては、電流注入を効率よく行うた
めに、上記DH構造部に幅数μmのリッジを形成し、両
脇を電流ブロック層にて埋め込み、最後にp−GaAs
コンタクト層(図示せず)を成長する。
Next, the process flow of this manufacturing method will be described. First, on an n-GaAs substrate 1, an n-GaAs buffer layer, an n-AlGaAs lower clad layer (both not shown), an undoped active layer 2 having a bulk or QW (quantum well) structure, and a p-AlGaAs upper clad layer. Three
Are crystal-grown by a vapor phase growth method such as MOCVD or MBE. In general, since the layer structure differs depending on the LD structure, only the DH structure is shown in FIG. Further, depending on the structure of the LD, in order to efficiently perform current injection, a ridge having a width of several μm is formed in the DH structure portion, both sides are filled with a current block layer, and finally p-GaAs is formed.
A contact layer (not shown) is grown.

【0022】このようにして、LDを作製するための結
晶成長が完了する。次に、図1(a) に示すように、結晶
成長終了後のエピタキシャルウェハにエッチングマスク
となるSiO2 等の絶縁膜11を形成し、その上に単層
レジストによりLD端面形成用溝6を形成するためのレ
ジストマスク(図示せず)を作製する。該単層レジスト
にはポジティブタイプのレジストを用い、ステッパ等に
より露光し、レジストパターンを形成する。さらに、C
F4 をガスとしてRIE法にて絶縁膜11をエッチング
し、O2 ガスによるプラズマアッシングによりレジスト
を除去することにより、図1(a) に示すエッチング用マ
スク11を形成できる。
Thus, the crystal growth for producing the LD is completed. Next, as shown in FIG. 1 (a), an insulating film 11 of SiO2 or the like, which serves as an etching mask, is formed on the epitaxial wafer after the crystal growth is completed, and an LD end face forming groove 6 is formed thereon by a single layer resist. A resist mask (not shown) for forming is prepared. A positive type resist is used as the single-layer resist, and the resist pattern is formed by exposure using a stepper or the like. Furthermore, C
By etching the insulating film 11 by RIE using F4 as a gas and removing the resist by plasma ashing with O2 gas, the etching mask 11 shown in FIG. 1A can be formed.

【0023】次に、Cl2 系ガスを用いた、RIE法,
RIBE(Reactive Ion Beam Etching )法又はCAI
BE法等のドライエッチングにより、深さ5μm程度
で、溝底が活性層2を通過し基板1に達する程度に、幅
数μm〜十数μmの溝6を形成する。溝6を形成した
後、上記絶縁膜11を選択成長マスクとして、再度、該
溝6内をGaInPあるいはAlGaInP等の異種半
導体材料13にて選択成長する(図1(b))。
Next, the RIE method using Cl 2 gas,
RIBE (Reactive Ion Beam Etching) method or CAI
By dry etching such as BE method, a groove 6 having a width of several μm to several tens of μm is formed with a depth of about 5 μm so that the groove bottom passes through the active layer 2 and reaches the substrate 1. After forming the groove 6, the insulating film 11 is used as a selective growth mask, and the inside of the groove 6 is selectively grown again with a different semiconductor material 13 such as GaInP or AlGaInP (FIG. 1B).

【0024】次に絶縁膜11をHF系エッチャントでウ
ェットエッチングにより除去し、表面電極4を形成し、
さらにワイヤボンディング用Auメッキ5を形成する
(図1(c))。
Next, the insulating film 11 is removed by wet etching with an HF-based etchant to form the surface electrode 4,
Further, Au plating 5 for wire bonding is formed (FIG. 1 (c)).

【0025】次にウェハを厚さ100μm程度に研磨
し、裏面電極7を形成する。最後に、エピタキシャルウ
ェハ材料であるGaAs(又はAlGaAs)と、埋め
込んだ異種半導体材料であるGaInP(又はAlGa
InP)とを選択的にエッチングする選択エッチャント
を用いて、GaInP(又はAlGaInP)埋め込み
層13のみを選択エッチングすると、図1(d) に示すよ
うに、クリーンな端面を有し、かつフラットネス(平坦
性)に優れたLD端面6を形成できる。
Next, the wafer is polished to a thickness of about 100 μm to form the back electrode 7. Finally, GaAs (or AlGaAs) which is an epitaxial wafer material and GaInP (or AlGa) which is a heterogeneous semiconductor material embedded therein.
When only the GaInP (or AlGaInP) embedded layer 13 is selectively etched using a selective etchant that selectively etches InP), as shown in FIG. 1 (d), it has a clean end face and has flatness ( The LD end surface 6 having excellent flatness can be formed.

【0026】このような本実施例1では、結晶成長後の
エピタキシャルウェハに直接端面形成溝を形成するの
で、ウェハがフラットであることによって、マスクの形
成において単層レジストを使用でき、これにより均一な
マスクを、即ち、フラットな絶縁膜11を、またこれを
エッチングするためのレジストもフラットなレジスト
を、あるいは絶縁膜11に代えてレジストで半導体層の
エッチングを行う場合も、フラットで均一な該レジスト
によるマスクが得られ、かつエッチングで形成した溝の
側壁(端面)も平坦なものが得られる。また、溝を異種
半導体材料13で選択的に埋め込むので、以降の電極形
成工程においても、端面6を保護することができ、これ
によりウェハも平坦となるため、表面電極4等の加工精
度も向上することができる。さらに、溝内に埋め込まれ
た材料13は選択エッチャントで容易に除去することが
できるので、最終的に均一で、かつ平坦で信頼性の高い
LD端面6を得ることができる。
In Example 1 as described above, since the end face forming groove is formed directly on the epitaxial wafer after crystal growth, since the wafer is flat, the single layer resist can be used for forming the mask, and thus the uniform resist can be formed. Even when the semiconductor layer is etched with a different mask, that is, the flat insulating film 11 and the resist for etching the same is also a flat resist, or a resist in place of the insulating film 11, the semiconductor layer is flat and uniform. A resist mask can be obtained, and the side walls (end faces) of the grooves formed by etching can be flat. Further, since the groove is selectively filled with the heterogeneous semiconductor material 13, the end face 6 can be protected even in the subsequent electrode forming process, and the wafer can be flattened accordingly, so that the processing accuracy of the surface electrode 4 and the like is improved. can do. Further, since the material 13 embedded in the groove can be easily removed by the selective etchant, the LD end surface 6 which is uniform, flat and highly reliable can be finally obtained.

【0027】実施例2.上記実施例1では、溝内に、溝
形成用絶縁マスク11を用いて異種半導体材料13を直
接選択成長する例を示したが、これは図2の実施例2に
示すように、LD端面部に厚さλ/2n(λ:LD波
長、n:屈折率)等の絶縁膜12を形成した後、異種半
導体材料13で埋め込むようにしてもよい。この場合、
絶縁膜12は、端面6を保護するパッシベーション膜と
して形成するものである。
Example 2. In the first embodiment described above, the example in which the heterogeneous semiconductor material 13 is directly selectively grown in the groove by using the insulating mask 11 for forming a groove is shown. However, as shown in the second embodiment in FIG. The insulating film 12 having a thickness of λ / 2n (λ: LD wavelength, n: refractive index) or the like may be formed and then filled with the heterogeneous semiconductor material 13. in this case,
The insulating film 12 is formed as a passivation film that protects the end surface 6.

【0028】本実施例2では、上記実施例と同様の効果
が得られるとともに、上記実施例1に比し、さらに良く
レーザ端面6を保護することができる。
In the second embodiment, the same effect as that of the above-described embodiment can be obtained, and the laser end face 6 can be protected more than in the first embodiment.

【0029】実施例3.また、上記実施例1,2を示す
図1及び図2では、溝内に埋め込む材料を、エピタキシ
ャルウェハ材料と異なる異種半導体材料13とし、選択
成長により溝を埋め込み平坦化するようにしたが、これ
は図3の実施例3に示すように、SOG(Spin on Glas
s )やポリイミド樹脂等14を用いてスピンコート等に
より埋め込み、ハードベークにより平坦化し、上記実施
例1,2と同様、電極形成プロセスの終了後、除去する
ようにしてもよい。
Example 3. Further, in FIGS. 1 and 2 showing Examples 1 and 2 above, the material to be buried in the groove is different semiconductor material 13 different from the epitaxial wafer material, and the groove is flattened by the selective growth. As shown in Example 3 of FIG. 3, SOG (Spin on Glas
s) or polyimide resin or the like 14 may be embedded by spin coating or the like, flattened by hard baking, and removed after the electrode forming process is completed, as in the first and second embodiments.

【0030】本実施例3では、上記実施例1と同様の効
果が得られる。 実施例4.さらに、図4に示す本実施例4におけるよう
に、図2に示す実施例2におけると同様にレーザ端面に
パッシベーション膜12を形成した後、SOGや樹脂等
14により溝を埋め込むようにしてもよい。本実施例4
においては、上記実施例2とほぼ同様の効果が得られ
る。
In the third embodiment, the same effect as that of the first embodiment can be obtained. Example 4. Further, as in the fourth embodiment shown in FIG. 4, after forming the passivation film 12 on the laser end face as in the second embodiment shown in FIG. 2, the groove may be filled with SOG, resin or the like 14. . Example 4
In, the effect similar to that of the above-described second embodiment can be obtained.

【0031】[0031]

【発明の効果】以上のように、この発明にかかる半導体
レーザの製造方法によれば、結晶成長後のエピタキシャ
ルウェハにLD端面用の溝を形成するようにしたので、
単層レジストプロセスでもって容易に均一なエッチング
マスクを形成することができ、かつ平坦なLD端面を形
成することができる。さらに、溝形成後に溝内を異種半
導体材料もしくは異種材料で埋め込み、表面を平坦化す
ることにより、溝形成を電極形成に先立って行っても容
易に電極形成プロセスを行うことができ、かつ端面を汚
染することなく、LD端面を形成することができる効果
がある。
As described above, according to the method of manufacturing a semiconductor laser of the present invention, the groove for the LD end face is formed in the epitaxial wafer after crystal growth.
A uniform etching mask can be easily formed by a single-layer resist process, and a flat LD end face can be formed. Further, by filling the inside of the groove with a different semiconductor material or different material after the groove is formed and flattening the surface, the electrode forming process can be easily performed even if the groove is formed prior to the electrode formation, and the end face is There is an effect that the LD end face can be formed without being contaminated.

【0032】また、溝内を異種材料で埋め込む前に絶縁
層で溝側壁を保護することにより、上記絶縁膜はLDの
パッシベーション膜として利用することができるばかり
でなく、異種材料を除去する時の汚染防止層となり、よ
り信頼性の高いLD端面を得ることができる効果があ
る。
Further, by protecting the sidewall of the groove with an insulating layer before filling the inside of the groove with a different material, the insulating film can be used not only as a passivation film for the LD, but also when removing the different material. There is an effect that it becomes a pollution prevention layer and a more reliable LD end face can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例による半導体レーザの製造
方法のプロセスフローを示す図である。
FIG. 1 is a diagram showing a process flow of a method for manufacturing a semiconductor laser according to an embodiment of the present invention.

【図2】この発明の第2の実施例による半導体レーザの
製造方法のプロセスフローを示す図である。
FIG. 2 is a diagram showing a process flow of a method for manufacturing a semiconductor laser according to a second embodiment of the present invention.

【図3】この発明の第3の実施例による半導体レーザの
製造方法のプロセスフローを示す図である。
FIG. 3 is a diagram showing a process flow of a method for manufacturing a semiconductor laser according to a third embodiment of the present invention.

【図4】この発明の第4の実施例による半導体レーザの
製造方法のプーセスフローを示す図である。
FIG. 4 is a diagram showing a process flow of a method for manufacturing a semiconductor laser according to a fourth embodiment of the present invention.

【図5】従来の半導体レーザの端面形成方法のプロセス
フローを示す図である。
FIG. 5 is a diagram showing a process flow of a conventional semiconductor laser end face forming method.

【図6】従来の端面形成用マスクを形成する方法を示す
図である。
FIG. 6 is a diagram showing a method for forming a conventional end face forming mask.

【図7】従来の他のLD端面を形成する方法を示す図で
ある。
FIG. 7 is a diagram showing another conventional method for forming an LD end face.

【符号の説明】 1 半導体基板 2 活性層 3 上クラッド層 4 表面電極 5 Auメッキ 6 LD端面用エッチング溝 7 裏面電極 11 絶縁膜 12 絶縁膜 13 異種半導体材料 14 SOG又はポリイミド樹脂 21 レジスト 22 絶縁膜 23 レジスト 51 劈開面[Description of Reference Signs] 1 semiconductor substrate 2 active layer 3 upper cladding layer 4 front surface electrode 5 Au plating 6 LD end face etching groove 7 back surface electrode 11 insulating film 12 insulating film 13 different semiconductor material 14 SOG or polyimide resin 21 resist 22 insulating film 23 Resist 51 Cleaved Surface

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 ドライエッチングによりレーザ端面を形
成する工程を含む半導体レーザの製造方法において、 半導体活性層を含むレーザを構成する半導体層を有する
エピタキシャルウェハを結晶成長する工程と、 上記エピタキシャルウェハに対しドライエッチングによ
りレーザ端面を形成する工程と、 該レーザ端面形成工程により形成された溝を所望の材料
で埋め込む工程と、 その後、上記エピタキシャルウェハの上記レーザ端面形
成部以外の領域上に電極を形成する工程とを備えたこと
を特徴とする半導体レーザの製造方法。
1. A method of manufacturing a semiconductor laser including a step of forming a laser end face by dry etching, the step of crystal-growing an epitaxial wafer having a semiconductor layer constituting a laser including a semiconductor active layer, and the step of: A step of forming a laser end face by dry etching, a step of filling the groove formed by the laser end face forming step with a desired material, and then forming an electrode on a region other than the laser end face forming part of the epitaxial wafer. A method of manufacturing a semiconductor laser, comprising:
【請求項2】 請求項1記載の半導体レーザの製造方法
において、 上記溝を埋め込む工程は、半導体基板材料と異なる半導
体材料にて埋め込むことを特徴とする半導体レーザの製
造方法。
2. The method for manufacturing a semiconductor laser according to claim 1, wherein the step of filling the groove is performed by filling with a semiconductor material different from a semiconductor substrate material.
【請求項3】 請求項2記載の半導体レーザの製造方法
において、 上記異種半導体材料を埋め込む工程は、上記レーザ端面
形成のためのドライエッチングのマスクを用いて、気相
成長法により選択的に埋め込むことを特徴とする半導体
レーザの製造方法。
3. The method for manufacturing a semiconductor laser according to claim 2, wherein in the step of burying the heterogeneous semiconductor material, a mask for dry etching for forming the laser end face is used to selectively bury by a vapor phase epitaxy method. A method for manufacturing a semiconductor laser, comprising:
【請求項4】 請求項1記載の半導体レーザの製造方法
において、 上記溝を埋め込む工程は、SOG又はポリイミド樹脂等
の半導体基板材料と異なる材料により埋め込むことを特
徴とする半導体レーザの製造方法。
4. The method for manufacturing a semiconductor laser according to claim 1, wherein the step of filling the groove is performed by filling with a material different from a semiconductor substrate material such as SOG or polyimide resin.
【請求項5】 請求項4記載の半導体レーザの製造方法
において、 上記異種材料は、スピンコートにより塗布し、ハードベ
ークにより溝を埋め込むことを特徴とする半導体レーザ
の製造方法。
5. The method for manufacturing a semiconductor laser according to claim 4, wherein the different material is applied by spin coating, and the groove is filled by hard baking.
【請求項6】 請求項2ないし5のいずれかに記載の半
導体レーザの製造方法において、 上記異種材料で上記溝を埋め込む前に、絶縁膜により上
記ドライエッチングにより形成したレーザ端面を保護す
ることを特徴とする半導体レーザの製造方法。
6. The method for manufacturing a semiconductor laser according to claim 2, further comprising protecting the laser end face formed by the dry etching with an insulating film before filling the groove with the different material. A method for manufacturing a characteristic semiconductor laser.
【請求項7】 請求項2ないし6のいずれかに記載の半
導体レーザの製造方法において、 上記異種材料は、電極形成工程の後に、選択エッチング
により除去することを特徴とする半導体レーザの製造方
法。
7. The method of manufacturing a semiconductor laser according to claim 2, wherein the different material is removed by selective etching after the electrode forming step.
JP32477392A 1992-11-09 1992-11-09 Manufacture of semiconductor laser Pending JPH06152062A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32477392A JPH06152062A (en) 1992-11-09 1992-11-09 Manufacture of semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32477392A JPH06152062A (en) 1992-11-09 1992-11-09 Manufacture of semiconductor laser

Publications (1)

Publication Number Publication Date
JPH06152062A true JPH06152062A (en) 1994-05-31

Family

ID=18169518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32477392A Pending JPH06152062A (en) 1992-11-09 1992-11-09 Manufacture of semiconductor laser

Country Status (1)

Country Link
JP (1) JPH06152062A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243067A (en) * 2006-03-10 2007-09-20 Mitsubishi Electric Corp Method for manufacturing optical semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243067A (en) * 2006-03-10 2007-09-20 Mitsubishi Electric Corp Method for manufacturing optical semiconductor device

Similar Documents

Publication Publication Date Title
US8009711B2 (en) Etched-facet ridge lasers with etch-stop
JPH11274637A (en) Transverse coupling distribution feedback ridge semiconductor laser and manufacture thereof
US7542497B2 (en) AlGaInN-based lasers with dovetailed ridge
JP2001053384A (en) Semiconductor laser and manufacture thereof
JP2002204031A (en) Semiconductor laser diode, and manufacturing method therefor
JP2001244560A (en) Semiconductor light emitting device and its manufacturing method
JPH06152062A (en) Manufacture of semiconductor laser
JP2564813B2 (en) A (1) GaInP semiconductor light emitting device
JPH09237940A (en) Semiconductor device and manufacture thereof
JPH09232678A (en) Semiconductor device, manufacturing method thereof, semiconductor laser and manufacturing method thereof
JPH08130343A (en) Manufacture of semiconductor laser
JPH0437598B2 (en)
JP3133555B2 (en) Semiconductor laser device
JPH07312462A (en) Surface laser beam emitting diode and manufacturing method thereof
JPH11251679A (en) Semiconductor laser
JP2002344080A (en) Method for manufacturing polygonal semiconductor ring laser
JP3081363B2 (en) Red semiconductor laser
JP2001284734A (en) Method for covering step part of semiconductor device and semiconductor device using it
JP2005166718A (en) Semiconductor laser device and its manufacturing method
JP2001352130A (en) Semiconductor laser and its manufacturing method
JP5264764B2 (en) Etched facet ridge laser with etch stop
JP2810518B2 (en) Semiconductor laser device and method of manufacturing the same
JP2004014819A (en) Semiconductor laser element
JPS63100789A (en) Manufacture of semiconductor light-emitting device
JP2008098362A (en) Semiconductor laser device and method of manufacturing the same