JP2008098362A - Semiconductor laser device and method of manufacturing the same - Google Patents
Semiconductor laser device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2008098362A JP2008098362A JP2006277721A JP2006277721A JP2008098362A JP 2008098362 A JP2008098362 A JP 2008098362A JP 2006277721 A JP2006277721 A JP 2006277721A JP 2006277721 A JP2006277721 A JP 2006277721A JP 2008098362 A JP2008098362 A JP 2008098362A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- damage
- semiconductor laser
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、光ディスク装置及び情報処理装置等において光源として使用される半導体レーザ装置及びその製造方法に関する。 The present invention relates to a semiconductor laser device used as a light source in an optical disk device, an information processing device, and the like, and a manufacturing method thereof.
DVD等の光ディスクの高密度記録化の進展に伴い、再生だけでなく、DVD−RAM又はDVD−RW等の記録用DVDドライブが製品化されてきている。そして、その記録倍速は高速化の一途をたどっている。 With the progress of high-density recording of optical discs such as DVDs, not only reproduction but also recording DVD drives such as DVD-RAM or DVD-RW have been commercialized. And the recording double speed is steadily increasing.
このような記録用DVDドライブの記録倍速の高速化に対応するため、その光源として使用される高出力半導体レーザの開発が活発に行われている。半導体レーザの高出力化の手段としては様々な提案がなされているが、そのひとつとして、共振器長を長くしてチップ面積を大きくすることにより、高出力動作時に発生する熱を効率良く放出させることが挙げられる。 In order to cope with the high recording speed of such a recording DVD drive, development of a high-power semiconductor laser used as the light source is being actively carried out. Various proposals have been made as means for increasing the output power of semiconductor lasers. One of them is to efficiently release the heat generated during high-power operation by increasing the cavity length and increasing the chip area. Can be mentioned.
しかしながら、チップ面積が大きくなると、半導体レーザウェハ1sl(1枚)当たりのチップ数が減少するため、チップコストが高くなる。 However, when the chip area is increased, the number of chips per semiconductor laser wafer 1sl (one) is decreased, and the chip cost is increased.
そこで、従来AlInP等の化合物半導体層のエピタキシャル成長により形成していた電流ブロック層に代えて、SiN又はSiO2 等の誘電体膜からなる電流ブロック層を用いることにより、結晶成長回数を減らして低コスト化する技術が提案されている(例えば、特許文献1を参照)。 Therefore, in place of the current blocking layer formed by epitaxial growth of a compound semiconductor layer such as AlInP in the past, a current blocking layer made of a dielectric film such as SiN or SiO 2 is used, thereby reducing the number of times of crystal growth and reducing the cost. (See, for example, Patent Document 1).
ここで、特許文献1の第1の実施の形態に示された、従来技術における半導体レーザ装置及びその製造方法について、図4(a)〜(d)を用いて説明する。図4(d)は特許文献1の第1の実施の形態に記載の半導体レーザ装置の構造を示し、図4(a)〜(c)はその製作工程を示す。これらは、いずれもリッジ型ストライプの長手方向に垂直な方向から見た断面図である。 Here, the semiconductor laser device and its manufacturing method in the prior art shown in the first embodiment of Patent Document 1 will be described with reference to FIGS. FIG. 4D shows the structure of the semiconductor laser device described in the first embodiment of Patent Document 1, and FIGS. 4A to 4C show the manufacturing process. These are all cross-sectional views seen from the direction perpendicular to the longitudinal direction of the ridge-type stripe.
まず、図4(a)に示すように、基板11上に、n型クラッド層12、第1ガイド層13、活性層14、第2ガイド層15、電子障壁層16、第1p型クラッド層17、エッチングストップ層18、第2p型クラッド層19及びp型コンタクト層20を下からこの順に積層して形成する。このためには、有機金属化学気相成長法(以下MOCVD法と記す)を用いて順次エピタキシャル成長させる。
First, as shown in FIG. 4A, an n-
その後、p型コンタクト層20の表面上にフォトレジストを塗布し、フォトリソグラフィー技術により、フォトレジストのストライプパターン21を形成する。
Thereafter, a photoresist is applied on the surface of the p-
次に図4(b)に示すように、ストライプパターン21をマスクとして用い、p型コンタクト層20及び第2p型クラッド層19を順にエッチングし、リッジを形成する。
Next, as shown in FIG. 4B, using the
次に図4(c)に示すように、フォトレジスト21を除去した後、化学気相成長法(Chemical vapor deposition 法、以下CVD法と記す)により、基板全面にSiO2 又はSiNからなる誘電体膜22を形成する。
Next, as shown in FIG. 4C, after removing the
次に、フォトリソグラフィー技術を用いて、p型コンタクト層20上に形成された誘電体膜22の少なくとも一部をエッチング除去し、電流注入領域を形成する。続いて、p側電極23及びn側電極24を形成し、図4(d)に示す半導体レーザウェハを完成させる。
Next, using a photolithography technique, at least a part of the
以上の製造方法を用いると、エピタキシャル成長により形成していた半導体層からなる電流ブロック層に代わり、電流ブロック層にSiO2 又はSiN等の誘電体膜を用いることにより、結晶成長回数を減らすことができ、低コスト化を実現できる。
前記のように電流ブロック層としてSiO2 又はSiN等の誘電体を用いた場合、電流注入領域を形成する工程において、p型コンタクト層上に形成された誘電体膜の少なくとも一部をエッチングにより除去して電流注入領域を開口する。次に、該開口により露出したp型コンタクト層上にp側電極を形成する。 As described above, when a dielectric such as SiO 2 or SiN is used as the current blocking layer, at least a part of the dielectric film formed on the p-type contact layer is removed by etching in the step of forming the current injection region. Then, the current injection region is opened. Next, a p-side electrode is formed on the p-type contact layer exposed through the opening.
この際、半導体レーザのコンタクト抵抗及び動作電圧を極力低減するためには、p型コンタクト層とp側電極との界面を清浄な状態にすることが不可欠である。 At this time, in order to reduce the contact resistance and operating voltage of the semiconductor laser as much as possible, it is indispensable to clean the interface between the p-type contact layer and the p-side electrode.
図4(a)〜(d)に示した特許文献1の第1の実施の形態に記載の製造方法においては、電流注入領域を形成する際にp型コンタクト層上に形成された誘電体膜の少なくとも一部をエッチング除去する方法として、ドライエッチング技術とウェットエッチング技術とが挙げられる。 In the manufacturing method described in the first embodiment of Patent Document 1 shown in FIGS. 4A to 4D, the dielectric film formed on the p-type contact layer when forming the current injection region As a method for etching and removing at least a part of the above, there are a dry etching technique and a wet etching technique.
ドライエッチング技術を用いると、誘電体膜を寸法精度良くエッチングすることができる。しかし、ドライエッチングは物理現象であるスパッタがエッチングの主要因であるため、電流注入領域において、p型コンタクト層表面にドライエッチング時のプラズマによる物理ダメージに起因した結晶欠陥が発生する。このような結晶欠陥は、コンタクト抵抗の増加及び動作電圧の増加といった素子劣化の原因となっている。 When the dry etching technique is used, the dielectric film can be etched with high dimensional accuracy. However, since dry etching is a physical phenomenon, sputter is the main cause of etching, crystal defects due to physical damage due to plasma during dry etching occur on the surface of the p-type contact layer in the current injection region. Such crystal defects cause device deterioration such as an increase in contact resistance and an increase in operating voltage.
この一方、ウェットエッチング技術を用いた場合、物理ダメージによる結晶欠陥は発生しない。しかしながら、p型コンタクト層はウェハ最表面であるため、大気に長時間露出し、p型コンタクト層表面に自然酸化膜及び変性層が形成されてしまう。このため、コンタクト抵抗の増加及び動作電圧の増加といった素子劣化が避けられない。 On the other hand, when the wet etching technique is used, crystal defects due to physical damage do not occur. However, since the p-type contact layer is the outermost surface of the wafer, it is exposed to the atmosphere for a long time, and a natural oxide film and a modified layer are formed on the surface of the p-type contact layer. For this reason, element degradation such as an increase in contact resistance and an increase in operating voltage is inevitable.
ここで、p型コンタクト層表面に発生した結晶欠陥、自然酸化膜及び変性層等を除去するためには、誘電体膜をエッチングした後に、続けてウェットエッチング技術を用い、p型コンタクト層表面を除去する方法が考えられる。 Here, in order to remove crystal defects, natural oxide films, modified layers, and the like generated on the surface of the p-type contact layer, after etching the dielectric film, a wet etching technique is used to continuously remove the surface of the p-type contact layer. A method of removing it is conceivable.
しかし、エッチングは主として時間制御により行なわれるため、ウエハに対して垂直な方向に関するエッチング量について、ウエハ面内及びウエハ間における均一で且つ精密な制御は難しい。この結果、エッチング量が過剰になってp型コンタクト層20が消失してしまうことがあり、これは歩留り低下の原因となる。よって、このようなことの解決が課題となっている。
However, since etching is mainly performed by time control, it is difficult to control the etching amount in the direction perpendicular to the wafer uniformly and precisely within the wafer surface and between the wafers. As a result, the etching amount becomes excessive and the p-
以上の課題に鑑み、本発明の目的は、p側電極と接触するリッジ上のp型コンタクト層表面における結晶欠陥、自然酸化膜及び変性層の残留を抑制することにより、コンタクト抵抗の増加及び動作電圧増加等の素子特性の劣化が抑制された半導体レーザ装置及びその製造方法を提供することである。 In view of the above problems, an object of the present invention is to increase contact resistance and operate by suppressing crystal defects, natural oxide film, and residual layer on the surface of the p-type contact layer on the ridge in contact with the p-side electrode. It is an object to provide a semiconductor laser device in which deterioration of element characteristics such as voltage increase is suppressed and a method for manufacturing the same.
前記の目的を達成するため、本発明のリッジストライプ型の半導体レーザ装置は、基板上に形成された第1導電型の第1クラッド層と、第1クラッド層上に形成された活性層と、活性層上に形成され且つストライプ状のリッジを有する第2導電型の第2クラッド層と、リッジ上に形成された第2導電型のコンタクト層と、コンタクト層上の所定の領域に形成されたダメージ吸収層と、第2クラッド層上に形成され且つコンタクト層上に開口を有する電流ブロック層とを備える。 To achieve the above object, a ridge stripe semiconductor laser device of the present invention includes a first conductivity type first cladding layer formed on a substrate, an active layer formed on the first cladding layer, A second conductivity type second cladding layer formed on the active layer and having a stripe-shaped ridge; a second conductivity type contact layer formed on the ridge; and a predetermined region on the contact layer. A damage absorbing layer; and a current blocking layer formed on the second cladding layer and having an opening on the contact layer.
本発明の半導体レーザ装置によると、コンタクト層上にダメージ吸収層が設けられていることにより、コンタクト層における結晶欠陥、自然酸化膜及び変性層等のダメージの発生が防止される。つまり、製造工程において、コンタクト層をダメージ吸収層によって覆うことにより、前記のようなダメージはダメージ吸収層において生じるようにする。その後、ダメージ吸収層の少なくとも一部を除去すると、ダメージの生じていないコンタクト層を得ることができる。 According to the semiconductor laser device of the present invention, since the damage absorbing layer is provided on the contact layer, the occurrence of damage such as crystal defects, natural oxide film and modified layer in the contact layer is prevented. In other words, in the manufacturing process, the contact layer is covered with the damage absorbing layer so that the damage as described above occurs in the damage absorbing layer. Thereafter, when at least a part of the damage absorbing layer is removed, a non-damaged contact layer can be obtained.
尚、ダメージ吸収層が形成される所定の領域は、リッジの幅方向に関して両端の領域であることが好ましい。 The predetermined region where the damage absorbing layer is formed is preferably a region at both ends in the width direction of the ridge.
また、電流ブロック層は、ダメージ吸収層上面の少なくとも一部を覆っていることが好ましい。 The current blocking layer preferably covers at least a part of the top surface of the damage absorbing layer.
また、電流ブロック層は、誘電体材料からなることが好ましい。更に、前記誘電体材料は、SiN、SiO2 及びAl2 O3 の少なくとも1つを含むことが好ましい。 The current blocking layer is preferably made of a dielectric material. Furthermore, it is preferable that the dielectric material includes at least one of SiN, SiO 2 and Al 2 O 3 .
電流ブロック層は、例えば、SiN等の誘電体材料を用い、プラズマCVD法又は常圧CVD法により形成される。このとき、面方位が基板の主面に対して平行である面に形成するのに比べ、面方位が基板の主面に対して垂直である面に形成する方が誘電体膜の密着性が高くなる。そこで、コンタクト層の両端上にダメージ吸収層を残し、該ダメージ吸収層上面の少なくとも一部を覆うように電流ブロック層を形成する。これにより、面方位が基板の主面に対して垂直な面であるダメージ吸収層上面の上に電流ブロック層の一部を形成することになり、このような部分の面積を確保することによって電流ブロック層の密着性を向上することができる。 The current blocking layer is formed by a plasma CVD method or an atmospheric pressure CVD method using a dielectric material such as SiN, for example. At this time, compared with the case where the surface orientation is parallel to the main surface of the substrate, the adhesion of the dielectric film is better when the surface orientation is formed perpendicular to the main surface of the substrate. Get higher. Therefore, a current blocking layer is formed so as to leave at least part of the upper surface of the damage absorbing layer while leaving the damage absorbing layer on both ends of the contact layer. As a result, a part of the current blocking layer is formed on the top surface of the damage absorbing layer whose plane orientation is a plane perpendicular to the main surface of the substrate. The adhesion of the block layer can be improved.
へき開を行なう際又は組立の際にリッジに加わる応力により、電流ブロック層は半導体レーザ装置から剥がれてしまうことがある。しかし、本発明の半導体レーザ装置において、この問題は前記のように密着性を向上することにより抑制されている。 The current blocking layer may be peeled off from the semiconductor laser device due to stress applied to the ridge during cleavage or assembly. However, in the semiconductor laser device of the present invention, this problem is suppressed by improving the adhesion as described above.
尚、リッジ上に電流を注入するための領域を確保すると共に電流ブロック層の密着性を向上する効果を確実にするために、リッジの幅方向について両端の領域にダメージ吸収層を残し、その上に電流ブロック層を設けるようにするのがよい。ここで、リッジの幅方向とは、半導体レーザ装置の共振器の方向に垂直で且つ基板の主面に平行な方向である。 In order to secure a region for injecting current on the ridge and to ensure the effect of improving the adhesion of the current blocking layer, a damage absorbing layer is left in the region at both ends in the width direction of the ridge, It is preferable to provide a current blocking layer. Here, the width direction of the ridge is a direction perpendicular to the direction of the resonator of the semiconductor laser device and parallel to the main surface of the substrate.
また、コンタクト層は、Alx Ga1-x As(0≦x≦1)の組成を有する化合物半導体からなることが好ましい。 The contact layer is preferably made of a compound semiconductor having a composition of Al x Ga 1-x As (0 ≦ x ≦ 1).
また、ダメージ吸収層は、半導体材料、有機材料又は誘電体材料からなる層を少なくとも一層含むことが好ましい。 The damage absorbing layer preferably includes at least one layer made of a semiconductor material, an organic material, or a dielectric material.
また、ダメージ吸収層は、少なくとも1つの化合物半導体層を含み、該化合物半導体層は、Alx Ga1-x As(0≦x≦1)又は(Alx Ga1-x )y In1-y P(0≦x≦1、0≦y≦1)の組成を有する化合物半導体からなることが好ましい。 The damage absorbing layer includes at least one compound semiconductor layer, and the compound semiconductor layer includes Al x Ga 1-x As (0 ≦ x ≦ 1) or (Al x Ga 1-x ) y In 1-y. It is preferably made of a compound semiconductor having a composition of P (0 ≦ x ≦ 1, 0 ≦ y ≦ 1).
コンタクト層及びダメージ吸収層は、例えばこのような材料からなる層として形成される。但し、このとき、コンタクト層とダメージ吸収層とがエッチングに対して高い選択比を有するように選択する。例えば、AlGaAsをコンタクト層、AlGaInPをダメージ吸収層の材料としてそれぞれ選ぶと、材料系が異なるためにエッチングに対する高い選択性が得られる。このため、ダメージ吸収層の選択的な除去が可能である。また、コンタクト層及びダメージ吸収層をいずれもAlGaAsとする場合であっても、ダメージ吸収層のAl組成を大きくすることにより高い選択性が得られ、選択的なエッチングが可能である。これは、一般にAl組成が大きい方がエッチレートが大きくなるためである。 The contact layer and the damage absorbing layer are formed as layers made of such materials, for example. However, at this time, the contact layer and the damage absorbing layer are selected so as to have a high selectivity with respect to etching. For example, if AlGaAs is selected as the material for the contact layer and AlGaInP is selected as the material for the damage absorbing layer, a high selectivity to etching can be obtained because the material system is different. For this reason, it is possible to selectively remove the damage absorbing layer. Further, even when both the contact layer and the damage absorption layer are made of AlGaAs, high selectivity can be obtained by increasing the Al composition of the damage absorption layer, and selective etching is possible. This is because the etch rate generally increases as the Al composition increases.
また、ダメージ吸収層は、二層以上の化合物半導体層を含む多層構造であり、多層構造のうちの最上層は、Alx Ga1-x As(0≦x≦1)の組成を有する化合物半導体からなることが好ましい。 The damage absorbing layer has a multilayer structure including two or more compound semiconductor layers, and the uppermost layer of the multilayer structure has a composition of Al x Ga 1-x As (0 ≦ x ≦ 1). Preferably it consists of.
このように、熱力学的に安定なAlx Ga1-x As(0≦x≦1)の組成を有する化合物半導体層を形成することにより、製造プロセスにおけるPの蒸発が抑制される。 In this way, by forming the compound semiconductor layer having a thermodynamically stable composition of Al x Ga 1-x As (0 ≦ x ≦ 1), evaporation of P in the manufacturing process is suppressed.
また、化合物半導体層は、コンタクト層上に直接形成されていることが好ましい。 The compound semiconductor layer is preferably formed directly on the contact layer.
つまり、コンタクト層上に、他の層を介することなく化合物半導体層が形成されていることが好ましい。このようにすると、コンタクト層に対して連続的に化合物半導体層が成長するため、コンタクト層と化合物半導体層との界面が清浄に保たれる。 That is, it is preferable that the compound semiconductor layer is formed on the contact layer without interposing another layer. By doing so, the compound semiconductor layer grows continuously with respect to the contact layer, so that the interface between the contact layer and the compound semiconductor layer is kept clean.
また、基板表面の面方位は、(100)面から傾斜した面方位であることが好ましい。このようにすると、自然超格子の形成を防止することができる。自然超格子は、発振波長の制御を困難にする等の問題を生じるため、発生を防ぐことが望まれる。 The plane orientation of the substrate surface is preferably a plane orientation inclined from the (100) plane. In this way, formation of natural superlattices can be prevented. The natural superlattice causes problems such as difficulty in controlling the oscillation wavelength, and thus it is desired to prevent the generation of the natural superlattice.
更に、該(100)面から傾斜した面方位は、[011]方向であることが好ましい。これにより、自然超格子の形成をより確実に防止することができる。 Furthermore, the plane orientation inclined from the (100) plane is preferably the [011] direction. Thereby, formation of a natural superlattice can be prevented more reliably.
次に、前記の目的を達成するため、本発明の半導体レーザ装置の製造方法は、基板上に、第1導電型の第1クラッド層と、活性層と、第2導電型の第2クラッド層と、第2導電型のコンタクト層と、ダメージ吸収層とをこの順に積層する工程(a)と、第2クラッド層、コンタクト層及びダメージ吸収層を加工し、ストライプ状のリッジを形成する工程(b)と、工程(b)の後に、第2クラッド層及びリッジを覆うように、誘電体材料からなる電流ブロック層を形成する工程(c)と、ダメージ吸収層上の電流ブロック層の少なくとも一部を除去することにより、電流注入領域を形成する工程(d)と、コンタクト層上の電流注入領域の部分のダメージ吸収層を除去する工程(e)とを備える。 Next, in order to achieve the above object, a method of manufacturing a semiconductor laser device according to the present invention includes a first conductivity type first cladding layer, an active layer, and a second conductivity type second cladding layer on a substrate. A step (a) of laminating a second conductivity type contact layer and a damage absorbing layer in this order, and a step of processing the second cladding layer, the contact layer and the damage absorbing layer to form a striped ridge ( b), a step (c) of forming a current blocking layer made of a dielectric material so as to cover the second cladding layer and the ridge after the step (b), and at least one of the current blocking layers on the damage absorbing layer. A step (d) of forming a current injection region by removing the portion, and a step (e) of removing the damage absorption layer in the portion of the current injection region on the contact layer.
尚、工程(e)では、ウェットエッチング技術によりダメージ吸収層を選択的に除去することが好ましい。 In the step (e), it is preferable to selectively remove the damage absorbing layer by a wet etching technique.
また、工程(e)において、電流ブロック層をマスクとしてダメージ吸収層の除去を行なうことが好ましい。 In the step (e), it is preferable to remove the damage absorbing layer using the current blocking layer as a mask.
本発明の半導体レーザ装置の製造方法によると、コンタクト層上にダメージ吸収層を設けると共に、リッジの形成、電流ブロック層の形成及び電流注入領域の形成を行なった後に該ダメージ吸収層を除去する。 According to the method for manufacturing a semiconductor laser device of the present invention, a damage absorbing layer is provided on the contact layer, and after the ridge is formed, the current blocking layer is formed, and the current injection region is formed, the damage absorbing layer is removed.
従来、リッジ上のコンタクト層上面には、リッジ形成等のために行なうドライエッチング時のプラズマによって物理ダメージが生じる場合があり、また、大気に露出することによって自然酸化膜及び変性層が生じる場合もあった。しかし、本発明の半導体レーザ装置においては、コンタクト層上にダメージ吸収層が形成されているため、物理ダメージ及び自然酸化膜等は該ダメージ吸収層に対して生じる。ダメージ吸収層は除去されるため、コンタクト層上面については物理ダメージ及び自然酸化膜等が生じることはなく、後にコンタクト層上に形成する電極との界面を清浄にすることができる。 Conventionally, physical damage may occur on the upper surface of the contact layer on the ridge due to plasma during dry etching performed for ridge formation or the like, and a natural oxide film and a modified layer may be generated by exposure to the atmosphere. there were. However, in the semiconductor laser device of the present invention, since the damage absorbing layer is formed on the contact layer, physical damage, natural oxide film and the like are generated on the damage absorbing layer. Since the damage absorbing layer is removed, physical damage and a natural oxide film do not occur on the upper surface of the contact layer, and the interface with an electrode to be formed on the contact layer later can be cleaned.
このため、コンタクト層と電極との間におけるコンタクト抵抗の増加及び動作電圧増加等の素子特性劣化を抑制することができる。 For this reason, it is possible to suppress deterioration of element characteristics such as an increase in contact resistance and an increase in operating voltage between the contact layer and the electrode.
また、ダメージ吸収層のみを選択的に除去するようにすると、そのためのエッチング量をウェハ面内及びウェハ間において均一で且つ精密に制御することができる。よって、エッチングの過剰によってコンタクト層が消失するのを抑制することができる。 If only the damage absorbing layer is selectively removed, the etching amount for that purpose can be controlled uniformly and precisely within the wafer surface and between the wafers. Therefore, the contact layer can be prevented from disappearing due to excessive etching.
また、電流ブロック層をマスクとしてダメージ吸収層の除去を行なうことにより、電流注入領域に相当する部分のダメージ吸収層を確実に除去することができる。 Further, by removing the damage absorbing layer using the current blocking layer as a mask, the portion of the damage absorbing layer corresponding to the current injection region can be surely removed.
本発明の半導体レーザ装置及びその製造方法によると、コンタクト層上に形成するダメージ吸収層の利用により、コンタクト抵抗及び動作電圧の低減等のように素子特性が改善されると共に、ウェハ面内及びウェハ間において均一性良く電流注入領域を形成することができ、製造歩留りが向上する。 According to the semiconductor laser device and the method of manufacturing the same of the present invention, the use of the damage absorbing layer formed on the contact layer improves the element characteristics such as reduction of contact resistance and operating voltage, as well as in the wafer surface and the wafer. Thus, the current injection region can be formed with good uniformity, and the manufacturing yield is improved.
以下、本発明の各実施形態について、図面を参照しながら説明する。ここでは、AlGaInP系の材料からなるリッジストライプ型赤色半導体レーザ装置を一例として用いて説明するが、本発明はこれに限定されるものではなく、その他種々のリッジストライプ型半導体レーザ装置に適用可能である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Here, a ridge stripe type red semiconductor laser device made of an AlGaInP-based material will be described as an example. However, the present invention is not limited to this and can be applied to various other ridge stripe type semiconductor laser devices. is there.
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体レーザ装置及びその製造方法について説明する。図1(a)〜(g)は、本実施形態のリッジストライプ型半導体レーザ装置の製造工程を模式的な断面図である。
(First embodiment)
Hereinafter, a semiconductor laser device and a manufacturing method thereof according to the first embodiment of the present invention will be described. FIGS. 1A to 1G are schematic cross-sectional views showing the manufacturing process of the ridge stripe semiconductor laser device of this embodiment.
まず、図1(a)のように、GaAsからなるn型基板102(厚さ400〜500μm程度)の上に、MOCVD法により、(Al0.7 Ga0.3 )0.5 In0.5 Pからなるn型クラッド層103(厚さ1〜3μm程度)、GaInP系材料からなる活性層104(厚さ5〜6nm程度)、(Al0.7 Ga0.3 )0.5 In0.5 Pからなるp型クラッド層105(厚さ1〜2μm程度)、Ga0.5 In0.5 Pからなるp型中間層109(厚さ40〜60nm程度)、GaAsからなるp型コンタクト層110(厚さ0.1〜0.3μm程度)を下から(n型基板102の側から)この順に積層して形成する。
First, as shown in FIG. 1A, an n-type cladding layer made of (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P is formed on an n-type substrate 102 (thickness of about 400 to 500 μm) made of GaAs by MOCVD. 103 (thickness of about 1 to 3 μm),
更に、p型コンタクト層110上に、Ga0.5 In0.5 Pからなるp型ダメージ吸収層111(厚さ10〜100nm程度)を形成し、更にその上に、SiO2 膜113(厚さ0.2〜0.6μm程度)を形成する。
Further, a p-type damage absorbing layer 111 (thickness of about 10 to 100 nm) made of Ga 0.5 In 0.5 P is formed on the p-
ここで、GaAsからなるn型基板としては、いわゆるオフ角を有する半導体基板を用いることが一般的である。例えば発振波長650nm帯の可視光半導体レーザの場合、Ga0.3 In0.3 P層における自然超格子(秩序化構造)形成を抑制するため、[011]方向に10°程度傾斜した(100)面を表面とする基板を用いる。 Here, as the n-type substrate made of GaAs, a semiconductor substrate having a so-called off-angle is generally used. For example, in the case of a visible light semiconductor laser having an oscillation wavelength band of 650 nm, in order to suppress the formation of a natural superlattice (ordered structure) in the Ga 0.3 In 0.3 P layer, the (100) plane inclined about 10 ° in the [011] direction is the surface A substrate is used.
傾斜する角度としては、基板上に第1クラッド層をエピタキシャル成長させたとき、つまり、基板と結晶軸が揃うように結晶成長させたとき、自然超格子が形成されないよう角度とする。通常は、5°以上で且つ20°以下であることが好ましい。 The inclination angle is set so that a natural superlattice is not formed when the first cladding layer is epitaxially grown on the substrate, that is, when the crystal growth is performed so that the crystal axis is aligned with the substrate. Usually, it is preferably 5 ° or more and 20 ° or less.
具体的な一例として、GaAs(100)基板状にAlGaInP系の半導体層(AlP、GaP、InPの混晶半導体)をエピタキシャル成長する場合を考える。このようにする場合、自然超格子、つまり、GaP(AlP)とInPとが周期的に積層された構造が形成される。自然超格子が形成されると、通常の状態(自然超格子の無い状態)よりもエネルギーギャップが減少し、発振するレーザ光の波長が長くなる。例えば、発振する赤色のレーザ光の波長が通常は650nmであるのに対し、685nmになる。 As a specific example, consider a case where an AlGaInP-based semiconductor layer (AlP, GaP, InP mixed crystal semiconductor) is epitaxially grown on a GaAs (100) substrate. In this case, a natural superlattice, that is, a structure in which GaP (AlP) and InP are periodically stacked is formed. When the natural superlattice is formed, the energy gap is reduced as compared with the normal state (the state without the natural superlattice), and the wavelength of the oscillating laser light becomes longer. For example, the wavelength of the oscillating red laser light is usually 650 nm, but becomes 685 nm.
また、混晶半導体の場合、半導体を構成する成分の組成比を変えることによりエネルギーギャップを制御することができる。しかし、自然超格子が形成されると結晶構造によるエネルギーギャップ変化が優勢になるため、組成比の変化によるエネルギーギャップの制御ができなるなる。これは、発振波長の制御ができなくなることを意味する。 In the case of a mixed crystal semiconductor, the energy gap can be controlled by changing the composition ratio of components constituting the semiconductor. However, when the natural superlattice is formed, the energy gap change due to the crystal structure becomes dominant, and the energy gap cannot be controlled by changing the composition ratio. This means that the oscillation wavelength cannot be controlled.
そこで、自然超格子の形成を防止するため、基板表面の面方位は(100)面から傾斜していることが望ましい。更に、[011]方向であると自然超格子の形成を確実に防止することができる。 Therefore, in order to prevent formation of a natural superlattice, it is desirable that the plane orientation of the substrate surface is inclined from the (100) plane. Furthermore, formation of a natural superlattice can be reliably prevented when the direction is [011].
しかし、本発明においては、基板オフ角は特に限定することなく使用可能であり、本実施形態のn型基板102はオフ角を有していない。
However, in the present invention, the substrate off angle can be used without any particular limitation, and the n-
また、活性層104は、GaInPを井戸層としAlGaInPを障壁層とする多重量子井戸構造の活性層であってもよい。
The
次に、図1(b)に示すように、SiO2 膜113をフォトリソグラフィ技術及びドライエッチング技術により加工することによって、SiO2 ストライプ114を形成する。 Next, as shown in FIG. 1B, the SiO 2 film 114 is processed by a photolithography technique and a dry etching technique to form a SiO 2 stripe 114.
次に、図1(c)のように、p型クラッド層105、p型中間層109、p型コンタクト層110及びp型ダメージ吸収層111に対してSiO2 ストライプ114をマスクとするドライエッチングを行なう。
Next, as shown in FIG. 1C, the p-
これにより、ストライプマスク114にマスクされていない部分はp型クラッド層105の途中までエッチングされ、エッチングされずに残された部分のp型クラッド層105としてリッジ105aが形成される。リッジ105a上には、リッジ105aと同様にストライプマスク114の形状に応じてp型中間層109、p型コンタクト層110及びp型ダメージ吸収層111がエッチングされずに残り、リッジ105aと合わせてリッジ構造120を構成する。
As a result, the portion not masked by the
このようにドライエッチング量を制御する方法としては、例えば、時間制御によりエッチングを停止する方法、つまり、所定の時間だけエッチングを行なうという方法がある。また、n型基板102に対して単色光を当て、その反射光から得られる干渉強度と時間の関係からエッチング残厚を算出しながらエッチングを行なう方法も挙げられる。この場合、エッチング残厚が所望の値になった時にエッチングを停止すれば良い。
As a method of controlling the dry etching amount in this way, for example, there is a method of stopping etching by time control, that is, a method of performing etching for a predetermined time. Another example is a method in which monochromatic light is applied to the n-
また、本実施形態におけるドライエッチング技術としては、異方性のプラズマエッチングが好適である。例としては、誘導結合型プラズマ(ICP)及びエレクトロン・サイクロトロン・レゾナンス(ECR)プラズマを用いた方法が挙げられる。 Also, anisotropic plasma etching is suitable as the dry etching technique in the present embodiment. Examples include methods using inductively coupled plasma (ICP) and electron cyclotron resonance (ECR) plasma.
また、エッチングガスとしては、SiCl4 とArとの混合ガスが代表的である。ただし、SiCl4 に代えて、塩素ガス又は三塩化ホウ素ガス等を用いても良い。 An etching gas is typically a mixed gas of SiCl 4 and Ar. However, chlorine gas or boron trichloride gas may be used instead of SiCl 4 .
尚、本実施の形態1で用いたドライエッチング技術はICP法であり、エッチングガスとしてSiCl4 とArの混合ガスを用いている。 The dry etching technique used in the first embodiment is an ICP method, and a mixed gas of SiCl 4 and Ar is used as an etching gas.
次に、フッ素系薬液を用いてSiO2 ストライプ114を除去した後、図1(d)に示すように、例えばプラズマCVD法を用いて、厚さ80nm〜300nmのSiN膜107を成長させる。このSiN膜107は、電流ブロック層として機能する膜である。
Next, after removing the SiO 2 stripe 114 using a fluorine chemical solution, as shown in FIG. 1D, an
ここで、SiN膜107に代えて、他の材料からなる膜を電流ブロック層として設けることも可能である。絶縁性を有し且つ(Al0.7 Ga0.3 )0.5 In0.5 Pからなるp型クラッド層105よりも屈折率の小さい材料であれば用いることができ、具体例としては、SiO2 、Al2 O3 のような誘電体膜が挙げられる。また、SiN膜107の膜厚についても、80nm〜300nmは好適な値ではあるが、これに限るわけではない。
Here, instead of the
尚、以上の膜を成膜する手段としては、CVD法(例えばプラズマCVD、常圧CVD、低圧CVD及びMOCVD)及びPVD法(スパッタ及び蒸着等)が挙げられる。その中でも、本実施形態の場合、高い膜厚均一性を実現できると共に成膜が容易であるプラズマCVD法が特に好ましい。ここで、CVD法とは化学気相成長(Chemical vapor deposition 法)法の略称であり、PVD法とは物理的蒸着(Physical vapor deposition )法の略称である。 Examples of means for forming the above film include a CVD method (for example, plasma CVD, atmospheric pressure CVD, low pressure CVD and MOCVD) and a PVD method (sputtering and vapor deposition). Among these, in the case of the present embodiment, a plasma CVD method that can achieve high film thickness uniformity and is easy to form is particularly preferable. Here, the CVD method is an abbreviation for a chemical vapor deposition method, and the PVD method is an abbreviation for a physical vapor deposition method.
次に、図1(e)に示すように、フォトリソグラフィ技術を用いて、リッジ構造120上の少なくとも一部分におけるSiN膜107をウェットエッチングにより除去する。これにより、電流注入領域116を形成する。本実施形態では、リッジ構造120上の全面が電流注入領域116になっている。
Next, as shown in FIG. 1E, the
尚、ウェットエッチングに代えて、ドライエッチングを行なうこともできる。 Note that dry etching can be performed instead of wet etching.
次に、図1(f)に示すように、例えば塩酸と水の混合液である塩酸系薬液(薬液中の塩酸の体積含有率が例えば15〜40%であるもの)を用い、SiN膜107をマスクとするエッチングを行なう。これにより、Ga0.5 In0.5 Pからなるp型ダメージ吸収層111を、p型コンタクト層110に至るまでエッチングして除去する。この際、GaAsからなるp型コンタクト層110は塩酸系薬液に対して耐性があるため、この層が露出すると、n型基板102の表面に対して垂直な方向のエッチングは停止する。
Next, as shown in FIG. 1 (f), for example, a hydrochloric acid chemical solution that is a mixed solution of hydrochloric acid and water (with a volume content of hydrochloric acid in the chemical solution of, for example, 15 to 40%) is used. Etching using as a mask. Thereby, the p-type
尚、本実施形態ではp型ダメージ吸収層111のウェットエッチングに塩酸系薬液を用いているが、これには限らず、高いエッチング選択性を有する薬液であれば使用可能である。つまり、ここではp型ダメージ吸収層111についてエッチング速度が高く且つp型コンタクト層110及びSiN膜107についてはエッチング速度が低い薬液であれば良い。例えば硫酸系薬液を用いることもできる。また、塩酸系薬液についても、薬液中の塩酸の体積分率は15〜40%には限らず、他の値であっても良い。
In this embodiment, a hydrochloric acid-based chemical solution is used for wet etching of the p-type
更に、p型ダメージ吸収層111の除去は、ウェットエッチングに代えてドライエッチングを用いても良い。この際、プラズマダメージが小さい方法が望ましく、例えばケミカルドライエッチングを用いるのがよい。
Further, the p-type
次に、蒸着法により、p型コンタクト層110及びSiN膜107を覆うようにp側電極112を形成する。更に、n型基板102の裏面(n型クラッド層が形成されているのと反対側の面)に、n側電極101を形成する。これにより、図1(g)に示す構造がウェハ上に形成されたリッジストライプ型半導体レーザウェハが得られる。この後、へき開及び光出射端面コーティング等の工程を経てレーザ装置が完成する。
Next, the p-
以上に説明したように、本実施形態によると、SiN膜107を除去して電流注入領域116を形成する工程(図1(e)の工程)までは、p型ダメージ吸収層111がリッジ構造120において最も上に位置する層となっている。このような状態をもって製造プロセスが進行するため、p型ダメージ吸収層111の表面には、例えばドライエッチングダメージ、自然酸化膜及び変性層等が発生しやすい。
As described above, according to the present embodiment, the p-type
しかし、p型ダメージ吸収層111は、図1(f)の工程においてウェットエッチングにより除去される。そのため、ここに発生していたドライエッチングダメージ、自然酸化膜及び変性層等は除去され、半導体レーザ装置に残留するのを抑制されている。
However, the p-type
従って、これに続く図1(g)の工程においてp側電極112が形成される際、p側電極112とp型コンタクト層110との界面は清浄に保たれる。この結果、ドライエッチングダメージ、自然酸化膜及び変性層等の残留に起因する素子特性の劣化、具体例としてはコンタクト抵抗の増加及び動作電圧の増加等を抑制することができる。
Therefore, when the p-
また、本実施形態において、GaInP系材料からなるp型ダメージ吸収層111を用いている。このため、GaAs系材料からなるp型コンタクト層110とはウェットエッチング速度が大きく異なり、選択的にp型ダメージ吸収層111を除去することができる。また、このときのエッチング量をウェハ面内及びウェハ間において均一に精度良く制御することができる。
In this embodiment, the p-type
但し、p型ダメージ吸収層111としては、GaInP系材料に代えて、例えばGaP、InP、GaInP、AlInP、AlGaInP又はAlGaAs等の組成からなる材料を用いてもよい。GaAsからなるp型コンタクト層110に対して選択的に除去することのできる材料であれば良い。
However, for the p-type
また、本実施形態では、p型ダメージ吸収層111の厚さを10nm〜100nmとしたが、これも例示するものであり、他の値を選択することもできる
また、本実施形態ではドライエッチングによりリッジ構造120を形成したが、これには限らず、ドライエッチングとウェットエッチングとを併用する方法を用いることも可能である。
In this embodiment, the thickness of the p-type
更に、本実施形態ではAlGaInP系材料からなる赤色半導体レーザ装置例として説明したが、これには限らない。例えば、GaNを組成とする化合物半導体層をp型コンタクト層110として用いるAlGaInN系材料からなる青色半導体レーザ装置等、混晶化合物半導体を利用した種々のリッジストライプ型半導体レーザ装置に適用することができる。
Furthermore, although this embodiment has been described as an example of a red semiconductor laser device made of an AlGaInP-based material, the present invention is not limited to this. For example, the present invention can be applied to various ridge stripe semiconductor laser devices using a mixed crystal compound semiconductor such as a blue semiconductor laser device made of an AlGaInN-based material using a compound semiconductor layer having a GaN composition as the p-
(実施例1)
次に、第1の実施形態において説明した発明の半導体レーザ装置及びその製造方法について、実施例1として、図1(a)〜(g)を参照しながら更に具体的に説明する。但し、当然ながら、本発明をこの例に限定するものではない。
(Example 1)
Next, the semiconductor laser device of the invention described in the first embodiment and the manufacturing method thereof will be described more specifically as Example 1 with reference to FIGS. However, as a matter of course, the present invention is not limited to this example.
まず、図1(a)のように、GaAsからなるn型基板102(厚さ460μm)の上に、MOCVD法により、(Al0.7 Ga0.3 )0.5 In0.5 Pからなるn型クラッド層103(厚さ2.5μm)、GaInP系材料からなる活性層104(厚さ5nm)、(Al0.7 Ga0.3 )0.5 In0.5 Pからなるp型クラッド層105(厚さ1.5μm)、Ga0.5 In0.5 Pからなるp型中間層109(厚さ40nm)、GaAsからなるp型コンタクト層110(厚さ0.23μm)及びGa0.5 In0.5 Pからなるp型ダメージ吸収層111(厚さ50nm)を下から(n型基板102の側から)この順に積層して形成した。更にその上に、SiO2 膜113(厚さ0.5μm)をプラズマCVD法により形成した。
First, as shown in FIG. 1A, an n-type cladding layer 103 (thickness) made of (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P is formed on an n-type substrate 102 (thickness: 460 μm) made of GaAs by MOCVD. 2.5 μm), active layer 104 (thickness 5 nm) made of GaInP-based material, p-type cladding layer 105 (thickness 1.5 μm) made of (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P, Ga 0.5 In 0.5 P A p-type intermediate layer 109 (thickness 40 nm) made of GaAs, a p-type contact layer 110 (thickness 0.23 μm) made of GaAs and a p-type damage absorbing layer 111 (thickness 50 nm) made of Ga 0.5 In 0.5 P The layers were stacked in this order (from the n-
尚、ここで用いたn型基板102は、オフ角を有する基板(傾斜基板)ではない。
The n-
次に、図1(b)に示すように、SiO2 膜113をフォトリソグラフィ技術及びドライエッチング技術により加工し、幅2μmのSiO2 ストライプ114を形成した。 Next, as shown in FIG. 1B, the SiO 2 film 113 was processed by a photolithography technique and a dry etching technique to form a SiO 2 stripe 114 having a width of 2 μm.
次に、図1(c)に示すように、p型クラッド層105、p型中間層109、p型コンタクト層110及びp型ダメージ吸収層111に対してSiO2 ストライプ114をマスクとするドライエッチングを行なう。これにより、リッジ105aを形成してリッジ構造120を得た。
Next, as shown in FIG. 1C, dry etching using the SiO 2 stripe 114 as a mask for the p-
ここで、リッジ構造120以外の部分について、活性層104の上面の上にp型クラッド層105を230nmの膜厚で残すようにエッチングを行なった。このためのエッチングの停止は、時間制御により行なっている。また、ドライエッチングの方法は、SiCl4 とArとの混合ガスをエッチングガスとするICP法を用いた。
Here, the portions other than the
次に、図1(d)に示すように、フッ素系薬液を用いてSiO2 ストライプ114を除去した後、プラズマCVD法により厚さ100nmのSiN膜107を成長させた。
Next, as shown in FIG. 1D, after removing the SiO 2 stripe 114 using a fluorine-based chemical solution, a 100 nm
次に、図1(e)に示すように、フォトリソグラフィ技術を用いてリッジ構造120上の少なくとも一部分におけるSiN膜107をウェットエッチングにより除去した。これにより、電流注入領域116を形成した。また、p型クラッド層105上及びリッジ構造120の側面を覆うp型クラッド層105は、電流ブロック層として機能する。
Next, as shown in FIG. 1E, the
次に、図1(f)に示すように、塩酸と水との混合溶液を用いて、p型コンタクト層110が露出するまでp型ダメージ吸収層111をエッチングした。この際、混合溶液における塩酸の体積含有率は15%とした。この工程において、p型コンタクト層110がエッチングされることはなかった。
Next, as shown in FIG. 1F, the p-type
次に、蒸着法により、p型コンタクト層110上面、リッジ構造120の側面及びp型クラッド層105上面を覆うようにp側電極112を形成すると共に、n型基板102の裏面に、n側電極101を形成した。これにより、図1(g)に示すリッジストライプ型半導体レーザウェハを形成した。
Next, a p-
本実施例において、p型コンタクト層110上に形成したp型ダメージ吸収層111をウェットエッチングによって除去し、その後にp側電極112を形成した。このため、p型コンタクト層110とp側電極112との界面に自然酸化膜及び変性層等が残留することなく、コンタクト抵抗及び動作電圧の小さいリッジストライプ型半導体レーザ装置を安定して形成することができた。
In this example, the p-type
また、本実施例において、GaInP系材料からなるp型ダメージ吸収層111を用いたため、塩酸系の薬液を用いたウェットエッチングに対する選択比がGaAs系材料からなるp型コンタクト層110に対して十分に大きい。このため、ウェハ面内及びウェハ間におけるばらつきを抑制しながらp型ダメージ吸収層111を選択的に除去することができた。
In this embodiment, since the p-type
(第2の実施形態)
次に、本発明の第2に実施形態に係る発明の半導体レーザ装置及びその製造方法について、図面を参照して説明する。但し、第1の実施形態と共通する部分については簡略に説明し、相違点について詳しく述べる。
(Second Embodiment)
Next, a semiconductor laser device and a manufacturing method thereof according to the second embodiment of the present invention will be described with reference to the drawings. However, portions common to the first embodiment will be described briefly, and differences will be described in detail.
具体的には、本実施形態においては、p型コンタクト層110の幅方向についての両端付近の上にp型ダメージ吸収層111を残し、該p型ダメージ吸収層111上の少なくとも一部に電流ブロック層を形成することにより、電流ブロック層の密着性を向上している。
Specifically, in the present embodiment, the p-type
図2(a)〜(g)は、本実施形態の発明の半導体レーザ装置の製造工程を説明する図である。これらの図において、図1(a)〜(g)に示すのと同等の構成要素については、同じ符号を用いている。 2A to 2G are views for explaining a manufacturing process of the semiconductor laser device of the invention of this embodiment. In these drawings, the same reference numerals are used for components equivalent to those shown in FIGS.
まず、本実施形態において、第1の実施形態において図1(a)〜(d)によって示される工程にそれぞれ順に相当する、図2(a)〜(d)に示される工程を行なう。これにより、n型基板102上に、n型クラッド層103、活性層104、p型クラッド層105、p型中間層109、p型コンタクト層110及びp型ダメージ吸収層111が下から(n型基板102の側から)この順に積層されると共にリッジ105aを含むリッジ構造120が形成され、更に、リッジ構造120上及び側面と、p型クラッド層105のうちのリッジ105a以外の部分の上面とを覆うSiN膜107が形成された構造が得られる。それぞれの層の厚さ、材料及び形成方法等についても、例えば第1の実施形態と同様にすればよい。
First, in this embodiment, the steps shown in FIGS. 2A to 2D corresponding to the steps shown in FIGS. 1A to 1D in the first embodiment are sequentially performed. Thereby, the n-
この次に、図2(e)に示すように、フォトリソグラフィ技術を用いて、リッジ構造120上面の少なくとも一部分におけるSiN膜107をウェットエッチングにより除去する。このとき、リッジ構造120の幅方向(リッジの長さ方向に垂直で且つn型基板102の主面に平行な方向)の両端において、リッジ構造120上に一部SiN膜107を残すようにする。
Next, as shown in FIG. 2E, the
これにより、リッジ構造120上のSiN膜107が除去された部分として電流注入領域116aを形成する。
Thereby, a
この際に用いるドライエッチングとしては、反応性イオンエッチング法(以下RIE法)、ICP法又はECR法等の異方性エッチングであればよい。また、エッチングガスとしては、CF4 とCHF3 の混合ガス等、CF系ガスを用いることができる。 The dry etching used at this time may be anisotropic etching such as reactive ion etching (hereinafter referred to as RIE), ICP, or ECR. As the etching gas, a CF-based gas such as a mixed gas of CF 4 and CHF 3 can be used.
本実施形態では、具体的なエッチング法として、CF4 とCHF3 とO2 との混合ガスをエッチングガスとするRIE法を用いる。また、混合ガス中のCF4 及びCHF3 の体積含有率は、それぞれ順に1〜10%及び30〜50%とする。更に、圧力は40〜60Paとし、ステージ温度は10〜20℃とする。但し、これらは例示であって限定するものではなく、適宜設定すればよい。また、ドライエッチングに代えて、ウェットエッチングを行なうことも可能である。 In this embodiment, as a specific etching method, an RIE method using a mixed gas of CF 4 , CHF 3, and O 2 as an etching gas is used. The volume contents of CF 4 and CHF 3 in the mixed gas are 1 to 10% and 30 to 50%, respectively. Further, the pressure is 40 to 60 Pa, and the stage temperature is 10 to 20 ° C. However, these are examples and are not limited, and may be set as appropriate. Further, wet etching can be performed instead of dry etching.
次に、図2(f)に示すように、塩酸系薬液(薬液中の塩酸の体積含有率が例えば15〜35%であるもの)を用い、SiN膜107をマスクとしてエッチングを行なう。これにより、Ga0.5 In0.5 Ppからなるp型ダメージ吸収層111を、p型コンタクト層110に至るまでエッチングして除去する。但し、リッジ構造120上の幅方向の両端に残っているSiN膜107の下において、p型ダメージ吸収層111がエッチングされずに残り、リッジ構造120上の内側の領域に開口を有することになる。
Next, as shown in FIG. 2F, etching is performed using a hydrochloric acid chemical solution (having a volume content of hydrochloric acid in the chemical solution of, for example, 15 to 35%) and the
また、GaAsからなるp型コンタクト層110は塩酸系薬液に対して耐性があるため、この層が露出すると、n型基板102の表面に対して垂直な方向のエッチングは停止する。
Further, since the p-
このように垂直方向のエッチングが停止した直後には、リッジ構造120上の両端に残っているp型ダメージ吸収層111におけるリッジ構造120の幅方向の中央に近い側面111x(ウェットエッチングにより形成される側面)は傾いた曲面となっている。これにより、p型ダメージ吸収層111に形成された開口は、上(n型基板102とは反対側)に向かって広がった形状を有することになる。
Immediately after the vertical etching is stopped in this way, the
これに対し、側面111xがほぼ平面状になるまで、つまり、全体的に(111)面が露出するまで、ウェットエッチングを続行することが好ましい。p型ダメージ吸収層111の側面111xのうち(111)面が露出した部分においては、ウェットエッチングの速度が低下する。このため、(111)面の露出していない部分が優先してエッチングされることになり、側面111xをほぼ平面とすることができる。
On the other hand, it is preferable to continue the wet etching until the
この結果、p型ダメージ吸収層111が除去されて露出する部分のp型コンタクト層110の面積を制御することができ、ウェハ面内及びウェハ間における該面積の制御を均一に精度良く行なうことができる。尚、かかる基板表面に対して垂直方向のウェットエッチング量は、適宜選択すればよい。
As a result, the area of the p-
また、ここでは塩酸系薬液における塩酸の体積含有率を15〜35%としているが、これには限らず、適宜他の値に設定しても良い。更に、第1の実施形態と同様に、硫酸系薬液等の他のエッチング液を用いることもできる。 Here, the volume content of hydrochloric acid in the hydrochloric acid-based chemical solution is set to 15 to 35%. However, the present invention is not limited to this, and other values may be set as appropriate. Furthermore, as in the first embodiment, other etching solutions such as a sulfuric acid chemical solution can be used.
更に、やはり第1の実施形態と同様に、ウェットエッチングに代えてケミカルドライエッチング等のドライエッチングを行なっても良い。 Furthermore, as in the first embodiment, dry etching such as chemical dry etching may be performed instead of wet etching.
次に、図2(g)に示すように、蒸着法により、p型コンタクト層110及びSiN膜107を覆うようにp側電極112を形成する。更に、n型基板102の裏面に、n側電極101を形成する。これにより、リッジストライプ型半導体レーザ装置が完成する。
Next, as shown in FIG. 2G, a p-
以上のような製造工程により、第1の実施形態と同様の効果が実現する。つまり、p型ダメージ吸収層111の形成とその除去によって、p型コンタクト層110とp側電極112との界面を清浄にすることができる。この結果、コンタクト抵抗の増加及び動作電圧の増加等の素子特性劣化を抑制することができる。また、GaInP系材料からなるp型ダメージ吸収層111と、GaAs系材料からなるp型コンタクト層110とは選択比の大きなウェットエッチングが可能であるため、選択的にp型ダメージ吸収層111を除去できると共に、ウェハ面内及びウェハ間において精度良く均一に制御することができる。
By the manufacturing process as described above, the same effect as in the first embodiment is realized. That is, by forming and removing the p-type
また、本実施形態において、p型コンタクト層110の両端上にp型ダメージ吸収層111を一部残し、この上を覆うように電流ブロック層であるSiN膜107を形成している。このため、リッジ構造120上において、面方位がn型基板102の主面に垂直である面に形成されるSiN膜107が一定面積存在することになり、これはSiN膜107の密着性向上に貢献する。
In the present embodiment, the p-type
尚、p型ダメージ吸収層111の材料及び厚さについて、以上に説明したものには限らず、第1の実施形態と同様に適宜設定することができる。更に、赤色発明の半導体レーザ装置を例として説明したが、これに限らないことも第1の実施形態と同様である。
Note that the material and thickness of the p-type
(実施例2)
次に、第2の実施形態において説明した発明の半導体レーザ装置及びその製造方法について、実施例2として、図2(a)〜(g)を参照しながら更に具体的に説明する。但し、本発明をこの例に限定するものでないことは当然である。
(Example 2)
Next, the semiconductor laser device of the invention described in the second embodiment and the manufacturing method thereof will be described more specifically as Example 2 with reference to FIGS. However, it is natural that the present invention is not limited to this example.
まず、図2(a)のように、GaAsからなるn型基板102(厚さ450μm)の上に、MOCVD法により、(Al0.7 Ga0.3 )0.5 In0.5 Pからなるn型クラッド層103(厚さ2μm)、GaInP系材料からなる活性層104(厚さ5nm)、(Al0.7 Ga0.3 )0.5 In0.5 Pからなるp型クラッド層105(厚さ1.4μm)、Ga0.5 In0.5 Pからなるp型中間層109(厚さ50nm)、GaAsからなるp型コンタクト層110(厚さ0.2μm)及びGa0.5 In0.5 Pからなるp型ダメージ吸収層111(厚さ50nm)を下から(n型基板102の側から)この順に積層して形成した。更にその上に、SiO2 膜113(厚さ0.5μm)をプラズマCVD法により形成した。
First, as shown in FIG. 2A, an n-type cladding layer 103 (thickness) made of (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P is formed on an n-type substrate 102 (thickness 450 μm) made of GaAs by MOCVD. 2 μm), active layer 104 (thickness 5 nm) made of GaInP-based material, p-type cladding layer 105 (thickness 1.4 μm) made of (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P, and Ga 0.5 In 0.5 P A p-type intermediate layer 109 (thickness 50 nm), a p-type contact layer 110 (thickness 0.2 μm) made of GaAs and a p-type damage absorption layer 111 (thickness 50 nm) made of Ga 0.5 In 0.5 P are formed from the bottom (n The layers were formed in this order (from the
尚、ここで用いたn型基板102は、オフ角を有する基板ではない。
Note that the n-
次に、図1(b)に示すように、SiO2 膜113をフォトリソグラフィ技術及びドライエッチング技術により加工し、幅2μmのSiO2 ストライプ114を形成した。 Next, as shown in FIG. 1B, the SiO 2 film 113 was processed by a photolithography technique and a dry etching technique to form a SiO 2 stripe 114 having a width of 2 μm.
次に、図1(c)に示すように、p型クラッド層105、p型中間層109、p型コンタクト層110及びp型ダメージ吸収層111に対してSiO2 ストライプ114をマスクとするドライエッチングを行ない、リッジ105aを含むリッジ構造120を形成した。
Next, as shown in FIG. 1C, dry etching using the SiO 2 stripe 114 as a mask for the p-
ここで、リッジ構造120以外の部分について、活性層104の上面の上にp型クラッド層105を250nmの膜厚で残すようにエッチングを行なった。このためのエッチングの停止は、時間制御により行なっている。また、ドライエッチングの方法は、SiCl4 とArとの混合ガスをエッチングガスとするICP法を用いた。
Here, the portions other than the
次に、図2(d)に示すように、フッ素系薬液を用いてSiO2 ストライプ114を除去した後、プラズマCVD法により厚さ200nmのSiN膜107を成長させた。
Next, as shown in FIG. 2D, after removing the SiO 2 stripe 114 using a fluorine chemical solution, a 200 nm
次に、図2(e)に示すように、フォトリソグラフィ技術を用いてリッジ構造120上の少なくとも一部分におけるSiN膜107をウェットエッチングにより除去した。これにより、リッジ構造120上の幅方向の両端部分にはSiN膜107を残し、SiN膜107を除去した部分に電流注入領域116aを形成した。また、リッジ構造120上の幅方向の両端部分、p型クラッド層105上及びリッジ構造120の側面を覆うp型クラッド層105は、電流ブロック層として機能する。
Next, as shown in FIG. 2E, the
ここで、ドライエッチング法としてRIE法を用い、CF4 とCHF3 とO2 との混合ガスをエッチングガスとした。また、ドライエッチングの条件として、混合ガス中のCF4 及びCHF3 の体積含有率は順に5%及び40%であり、圧力は50Paであり、ステージ温度は17℃である。 Here, RIE was used as a dry etching method, and a mixed gas of CF 4 , CHF 3, and O 2 was used as an etching gas. Further, as dry etching conditions, the volume contents of CF 4 and CHF 3 in the mixed gas are 5% and 40% in order, the pressure is 50 Pa, and the stage temperature is 17 ° C.
次に、図2(f)に示すように、示すように、塩酸と水との混合溶液を用い且つSiN膜107をマスクとして、p型コンタクト層110が露出するまでp型ダメージ吸収層111をエッチングした。この際、混合溶液における塩酸の体積含有率は20%とした。この工程において、p型コンタクト層110がエッチングされることはなかった。
Next, as shown in FIG. 2F, as shown, a p-type
次に、蒸着法により、p型コンタクト層110上面、リッジ構造120側面及びp型クラッド層105上面を覆うようにp側電極112を形成すると共に、n型基板102の裏面に、n側電極101を形成した。これにより、図2(g)に示すリッジストライプ型半導体レーザウェハを形成した。
Next, a p-
本実施例において、p型コンタクト層110上に形成したp型ダメージ吸収層111をウェットエッチングによって除去し、その後にp側電極112を形成した。このため、p型コンタクト層110とp側電極112との界面に自然酸化膜及び変性層等が残留することなく、コンタクト抵抗及び動作電圧の小さいリッジストライプ型半導体レーザ装置を安定して形成することができた。
In this example, the p-type
また、本実施例において、GaInP系材料からなるp型ダメージ吸収層111を用いたため、塩酸系の薬液を用いたウェットエッチングに対する選択比がGaAs系材料からなるp型コンタクト層110に対して十分に大きい。このため、ウェハ面内及びウェハ間におけるばらつきを抑制しながらp型ダメージ吸収層111を選択的に除去することができた。
In this embodiment, since the p-type
更に、本実施例では、p型コンタクト層110上(リッジ構造120上の幅方向の両端部分)にp型ダメージ吸収層111を残留させて、SiN膜107の一部がその上を覆うようになっている。このことから、SiN膜107の密着性が向上し、安定して半導体レーザ装置の製造を行なうことが可能となっている。
Furthermore, in this embodiment, the p-type
(第3の実施形態)
次に、本発明の第3の実施形態に係る発明の半導体レーザ装置及びその製造方法について、図面を参照して説明する。但し、ここでも、第1又は第2の実施形態と共通する部分については簡略に説明し、相違点について詳しく述べる。
(Third embodiment)
Next, a semiconductor laser device and a manufacturing method thereof according to the third embodiment of the present invention will be described with reference to the drawings. However, here too, the parts common to the first or second embodiment will be described briefly, and the differences will be described in detail.
具体的には、本実施形態においては、2層構造のダメージ吸収層を用いている。また、第2の実施形態と同様に、リッジ上の幅方向の両端部分にダメージ吸収層を残し、その上をSiN膜で覆う部分が存在するようになっている。以下に、詳しく説明する。 Specifically, in the present embodiment, a damage absorption layer having a two-layer structure is used. Further, as in the second embodiment, a damage absorbing layer is left at both end portions in the width direction on the ridge, and a portion where the damage absorbing layer is covered with a SiN film is present. This will be described in detail below.
図3(a)〜(h)は、本実施形態の発明の半導体レーザ装置の製造工程を説明する図である。これらの図において、図1(a)〜(g)に示すのと同等の構成要素については、同じ符号を用いている。 3A to 3H are views for explaining the manufacturing process of the semiconductor laser device of the invention of this embodiment. In these drawings, the same reference numerals are used for components equivalent to those shown in FIGS.
まず、図3(a)に示す工程において、GaAsからなるn型基板102(厚さ400〜500μm程度)の上に、MOCVD法により、(Al0.7 Ga0.3 )0.5 In0.5 Pからなるn型クラッド層103(厚さ1〜3μm程度)、GaInP系材料からなる活性層104(厚さ5〜6nm程度)、(Al0.7 Ga0.3 )0.5 In0.5 Pからなるp型クラッド層105(厚さ1〜2μm程度)、Ga0.5 In0.5 Pからなるp型中間層109(厚さ40〜60nm程度)、GaAsからなるp型コンタクト層110(厚さ0.1〜0.3μm程度)を下から(n型基板102の側から)この順に積層して形成する。これらの工程は、第1の実施形態における図1(a)に示す工程と同様である。
First, in the step shown in FIG. 3A, an n-type cladding made of (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P is formed on an n-type substrate 102 (thickness of about 400 to 500 μm) made of GaAs by MOCVD. A layer 103 (thickness of about 1 to 3 μm), an active layer 104 (thickness of about 5 to 6 nm) made of a GaInP-based material, and a p-type cladding layer 105 (thickness of 1 to 5) of (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P P-type intermediate layer 109 (thickness of about 40 to 60 nm) made of Ga 0.5 In 0.5 P, p-type contact layer 110 (thickness of about 0.1 to 0.3 μm) made of GaAs from below (n The layers are formed in this order (from the
次に、p型コンタクト層110上に、Ga0.5 In0.5 Pからなるp型第1ダメージ吸収層111a(厚さ10〜100nm程度)を形成し、更にその上に、GaAsからなるp型第2ダメージ吸収層111bを形成する。このように、本実施形態におけるダメージ吸収層は、第1及び第2のダメージ吸収層からなる2層構造を有している。
Next, a p-type first
続いて、p型第2ダメージ吸収層111bの上に、SiO2 膜113(厚さ0.2〜0.6μm程度)を形成する。
Subsequently, an
尚、半導体レーザ装置を形成するためのn型基板として、いわゆるオフ角を有する半導体基板を用いることが一般的であるのは第1の実施形態において説明した通りである。しかし、本実施形態においても、基板オフ角は特に限定することなく使用可能であり、オフ角を有しないn型基板102を用いている。
As described in the first embodiment, it is common to use a semiconductor substrate having a so-called off angle as an n-type substrate for forming a semiconductor laser device. However, also in this embodiment, the substrate off angle can be used without any particular limitation, and the n-
また、活性層104は、GaInPを井戸層としAlGaInPを障壁層とする多重量子井戸構造の活性層とすることも、第1の実施形態等と同様に可能である。
The
次に、図3(b)に示すように、SiO2 膜113をフォトリソグラフィ技術及びドライエッチング技術により加工することによって、SiO2 ストライプ114を形成する。 Next, as shown in FIG. 3B, the SiO 2 film 114 is processed by the photolithography technique and the dry etching technique to form the SiO 2 stripe 114.
次に、図3(c)のように、p型クラッド層105、p型中間層109、p型コンタクト層110、p型第1ダメージ吸収層111a及びp型第2ダメージ吸収層111bに対してSiO2 ストライプ114をマスクとするドライエッチングを行なう。これにより、p型クラッド層105のうちのSiO2 ストライプ114にマスクされた部分がリッジ105aとなり、その上に残される部分のp型クラッド層105、p型中間層109、p型コンタクト層110、p型第1ダメージ吸収層111a及びp型第2ダメージ吸収層111bと合わせてリッジ構造120が構成される。リッジ構造120の他の部分では、p型クラッド層105の途中までエッチングされる。
Next, as shown in FIG. 3C, with respect to the p-
ここで、ドライエッチング量を制御する方法として、第1の実施形態と同様、時間制御による方法及びn型基板102に単色光をあててエッチング残厚を算出しながらエッチングを行なう方法等が利用できる。
Here, as a method for controlling the dry etching amount, a method based on time control and a method of performing etching while calculating the remaining etching thickness by applying monochromatic light to the n-
また、本実施形態において好適なドライエッチングの技術は異方性プラズマドライエッチングであり、例としては、ICPプラズマ又はECRプラズマを用いた方法がある。また、エッチングガスとしては、SiCl4 とArとの混合ガス等が用いられる。SiCl4 ガス成分に代えて、塩素ガス又は三塩化ホウ素ガスを用いることもできる。ここでは、ドライエッチング技術はICP法であり、エッチングガスとしてSiCl4 とArの混合ガスを用いている。 A suitable dry etching technique in this embodiment is anisotropic plasma dry etching, and examples include a method using ICP plasma or ECR plasma. As the etching gas, a mixed gas of SiCl 4 and Ar or the like is used. Instead of the SiCl 4 gas component, chlorine gas or boron trichloride gas can also be used. Here, the dry etching technique is an ICP method, and a mixed gas of SiCl 4 and Ar is used as an etching gas.
次に、フッ素系薬液を用いてSiO2 ストライプ114を除去した後、図4(d)に示すように、例えばプラズマCVD法を用いて、厚さ80nm〜300nmのSiN膜107を成長させる。このSiN膜107は、電流ブロック層として機能する膜である。
Next, after removing the SiO 2 stripe 114 using a fluorine chemical solution, as shown in FIG. 4D, an
ここで、電流ブロック層として、SiN膜とは異なる材料を用いても良い。この点も第1の実施形態と同様であり、絶縁性を有し且つp型クラッド層105よりも屈折率の小さい材料であれば良い。具体例としてSiO2 、Al2 O3 のような誘電体膜が挙げられる。また、SiN膜107の膜厚についても、80nm〜300nmは好適な値ではあるが、これに限るわけではない。
Here, a material different from the SiN film may be used for the current blocking layer. This is the same as in the first embodiment, and any material having an insulating property and a refractive index smaller than that of the p-
また、以上の膜を成膜する手段についても、第1の実施形態と同様に各種のCVD法及びPVD法が挙げられ、高い膜厚均一性を実現できると共に成膜が容易であるプラズマCVD法が特に好ましい。 As for the means for forming the above film, various CVD methods and PVD methods can be used as in the first embodiment, and plasma CVD method that can realize high film thickness uniformity and easy film formation. Is particularly preferred.
次に、図3(e)に示すように、フォトリソグラフィ技術を用いて、リッジ構造120上の少なくとも一部分におけるSiN膜107をウェットエッチングにより除去する。このとき、第2の実施形態と同様に、リッジ構造120の幅方向(リッジ構造120の長さ方向に垂直で且つn型基板102の主面に平行な方向)の両端において、リッジ構造120上に一部SiN膜107を残すようにする。
Next, as shown in FIG. 3E, the
これにより、リッジ構造120上のSiN膜107が除去された部分として電流注入領域116bを形成する。
Thereby, a
この際に用いるドライエッチングとしては、RIE法、ICP法又はECR法等の異方性ドライエッチングであればよい。また、エッチングガスとしては、CF4 とCHF3 の混合ガス等、CF系ガスを用いることができる。 The dry etching used at this time may be anisotropic dry etching such as RIE, ICP, or ECR. As the etching gas, a CF-based gas such as a mixed gas of CF 4 and CHF 3 can be used.
本実施形態では、具体例としてRIE法を用い、エッチングガスにはCF4 とCHF3 とO2 の混合ガスを用いる。また、ドライエッチングの条件として、混合ガス中のCF4 及びCHF3 の体積含有率をそれぞれ順に1〜10%及び30〜50%、圧力を40〜60Pa、ステージ温度を10〜20℃とする。但し、これらは例示であって限定するものではなく、適宜設定すればよい。また、ドライエッチングに代えて、ウェットエッチングを行なうことも可能である。 In this embodiment, a RIE method is used as a specific example, and a mixed gas of CF 4 , CHF 3, and O 2 is used as an etching gas. Further, as dry etching conditions, the volume contents of CF 4 and CHF 3 in the mixed gas are 1 to 10% and 30 to 50%, the pressure is 40 to 60 Pa, and the stage temperature is 10 to 20 ° C., respectively. However, these are examples and are not limited, and may be set as appropriate. Further, wet etching can be performed instead of dry etching.
次に、図3(f)に示すように、硫酸と過酸化水素水と水の混合液である過酸化水素水系薬液(薬液中の硫酸の体積含有率が0.1〜15%であり且つ過酸化水素水の体積含有率が0.1〜15%であるもの)を用い、SiN膜107をマスクとしてエッチングを行なう。これにより、GaAsからなるp型第2ダメージ吸収層111bを、Ga0.5 In0.5 Pからなるp型第1ダメージ吸収層111aに至るまでエッチングして除去する。Ga0.5 In0.5 Pは過酸化水素水系薬液に対して耐性があるため、p型第1ダメージ吸収層111aの露出により、n型基板102の主面に垂直な方向についてのp型第2ダメージ吸収層111bのエッチングは停止する。
Next, as shown in FIG. 3 (f), a hydrogen peroxide-based chemical solution that is a mixed solution of sulfuric acid, hydrogen peroxide solution, and water (the volume content of sulfuric acid in the chemical solution is 0.1 to 15%, and Etching is performed using the
このように垂直方向のエッチングが停止した直後には、リッジ構造120上の両端に残っているp型第2ダメージ吸収層111bにおけるリッジ構造120の中央に近い側面111y(ウェットエッチングにより形成される側面)は傾いた曲面となっている。これにより、p型第2ダメージ吸収層111bに形成された開口は、上(n型基板102とは反対側)に向かって広がった形状を有することになる。
Immediately after the etching in the vertical direction is stopped in this way, the side surface 111y (side surface formed by wet etching) near the center of the
これに対し、側面111yがほぼ直線状になるまで、つまり、全体的に(111)面が露出するまで、ウェットエッチングを続行することが好ましい。p型第2ダメージ吸収層111bの側面111yのうち(111)面が露出した部分においては、ウェットエッチングの速度が低下する。このため、(111)面の露出していない部分が優先してエッチングされることになり、側面111yをほぼ平面とすることができる。
On the other hand, it is preferable to continue the wet etching until the side surface 111y becomes substantially linear, that is, until the (111) plane is exposed as a whole. In the portion of the side surface 111y of the p-type second
この結果、p型第2ダメージ吸収層111bが除去されて露出する部分のp型第1ダメージ吸収層111aの面積を制御することができ、ウェハ面内及びウェハ間における該面積の制御を均一に精度良く行なうことができる。
As a result, the area of the p-type first
尚、過酸化水素水系薬液中の硫酸及び過酸化水素水の体積含有率について、上に示した値には限定されず、適宜設定すればよい。更に、過酸化水素水系薬液には限らず、他の薬液を用いても良い。エッチング選択性が高い、つまり、ここではp型第2ダメージ吸収層111bに対するエッチング速度が高く且つp型第1ダメージ吸収層111a及びSiN幕107に対するエッチング速度が低い薬液であれば使用可能である。
The volume content of sulfuric acid and hydrogen peroxide solution in the hydrogen peroxide solution is not limited to the values shown above, and may be set as appropriate. Further, the chemical solution is not limited to the hydrogen peroxide solution, and other chemical solutions may be used. Any chemical solution having high etching selectivity, that is, a high etching rate for the p-type second
尚、かかる基板表面に対して垂直方向のウェットエッチング量は、適宜選定すればよい。 The wet etching amount in the direction perpendicular to the substrate surface may be selected as appropriate.
次に、図3(g)に示すように、塩酸系薬液(薬液中の塩酸の体積含有率が例えば15〜35%であるもの。他の値とすることも可能である)を用い、p型第2ダメージ吸収層111bをマスクとしてエッチングを行なう。これにより、Ga0.5 In0.5 Ppからなるp型第1ダメージ吸収層111aを、p型コンタクト層110に至るまでエッチングして除去する。但し、リッジ構造120上の幅方向の両端に残っているSiN膜107及びその下のp型第2ダメージ吸収層111bの下において、p型第1ダメージ吸収層111aがエッチングされずに残り、リッジ構造120の内側の領域に開口を有することになる。
Next, as shown in FIG. 3 (g), a hydrochloric acid-based chemical solution (with a volume content of hydrochloric acid in the chemical solution of, for example, 15 to 35%, which can be set to other values) is used. Etching is performed using the mold second
また、GaAsからなるp型コンタクト層110は塩酸系薬液に対して耐性があるため、この層が露出すると、n型基板102の表面に対して垂直な方向のエッチングは停止する。
Further, since the p-
ここで、図3(f)に示すp型第2ダメージ吸収層111bのエッチングの際と同様、垂直方向のエッチングが停止した直後には、リッジ構造120上の両端に残っているp型第1ダメージ吸収層111aにおけるリッジ構造120の中央に近い側面111z(ウェットエッチングにより形成される側面)は傾いた曲面となっている。
Here, as in the etching of the p-type second
これに対し、側面111zがほぼ平面状になるまでウェットエッチングを続行することが好ましい。側面111zのうち(111)面が露出した部分においては、ウェットエッチングの速度が低下する。このため、(111)面の露出していない部分が優先してエッチングされることになり、側面111zをほぼ平面とすることができる。 On the other hand, it is preferable to continue the wet etching until the side surface 111z becomes substantially planar. In the portion of the side surface 111z where the (111) surface is exposed, the wet etching rate is reduced. For this reason, the unexposed portion of the (111) plane is preferentially etched, and the side surface 111z can be made substantially flat.
この結果、p型第1ダメージ吸収層111aが除去されて露出する部分のp型コンタクト層110の面積を制御することができ、ウェハ面内及びウェハ間における該面積の制御を均一に精度良く行なうことができる。
As a result, the area of the p-
尚、ウェットエッチングに用いる薬液は、塩酸系薬液には限らない。p型第1ダメージ吸収層111aについてエッチング速度が高く且つp型第2ダメージ吸収層111b、SiN膜107及びp型コンタクト層110についてエッチング速度の低い、選択性の高いエッチングを行なうことのできる薬液であれば使用可能である。
The chemical used for wet etching is not limited to a hydrochloric acid chemical. A chemical solution that can perform highly selective etching with a high etching rate for the p-type first
尚、かかる基板表面に対して垂直方向のウェットエッチング量は、薬液の種類・混合比に応じて、適宜選定すればよい。 The amount of wet etching in the direction perpendicular to the substrate surface may be appropriately selected according to the type and mixing ratio of the chemical solution.
また、ウェットエッチングに代えて、ドライエッチングを用いることも可能である。プラズマダメージが小さいことが望まれ、例えばケミカルドライエッチングを用いても良い。 Further, dry etching can be used instead of wet etching. It is desired that plasma damage is small, and for example, chemical dry etching may be used.
次に、図3(h)に示すように、p型コンタクト層110及びSiN膜107を覆うようにp側電極112を形成する。更に、n型基板102の裏面に、n側電極101を形成する。これにより、リッジストライプ型半導体レーザ装置が完成する。
Next, as shown in FIG. 3H, a p-
以上のような製造工程により、まず、本実施形態においても第1の実施形態と同様の効果が得られる。つまり、p型第1ダメージ吸収層111a及びp型第2ダメージ吸収層111bの形成とその除去によって、p型コンタクト層110とp側電極112との界面を清浄にすることができる。この結果、コンタクト抵抗の増加及び動作電圧の増加等の素子特性劣化を抑制することができる。また、GaInP系材料からなるp型第1ダメージ吸収層111aと、GaAs系材料からなるp型コンタクト層110とは選択比の大きなウェットエッチングが可能であるため、選択的にp型ダメージ吸収層を除去できると共に、ウェハ面内及びウェハ間において精度良く均一に制御することができる。
By the manufacturing process as described above, the same effects as those of the first embodiment can be obtained in the present embodiment. That is, the interface between the p-
また、GaInP系材料からなるp型第1ダメージ吸収層111aからPが蒸発するのを抑制することを目的として、p型第1ダメージ吸収層111aの上にGaAs系材料からなる安定なp型第2ダメージ吸収層111bを形成している。
Further, for the purpose of suppressing the evaporation of P from the p-type first
このような2層構造のダメージ吸収層を用いることにより、Pの蒸発を防ぐことができる。但し、2層構造に限るものではなく、3層以上の構造を有するダメージ吸収層としても良い。 By using such a damage absorbing layer having a two-layer structure, evaporation of P can be prevented. However, it is not limited to a two-layer structure, and a damage absorbing layer having a structure of three or more layers may be used.
2層以上の構造を有するダメージ吸収層を用いる場合、その最下層については、例えばGaP、InP、GaInP、AlInP、AlGaInP又はAlGaAs等を組成とする化合物半導体であることが好ましい。より一般には、Alx Ga1-x As(0≦x≦1)又は(Alx Ga1-x )y In1-y P(0≦x≦1、0≦y≦1)のような組成を有する化合物半導体層である。このようにすると、GaAs系材料からなるp型コンタクト層110上のダメージ吸収層を選択的に除去することができる。
When using a damage absorption layer having a structure of two or more layers, the lowermost layer is preferably a compound semiconductor having a composition of, for example, GaP, InP, GaInP, AlInP, AlGaInP, or AlGaAs. More generally, a composition such as Al x Ga 1-x As (0 ≦ x ≦ 1) or (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0 ≦ y ≦ 1). A compound semiconductor layer having In this way, the damage absorbing layer on the p-
また、最上層については、GaAs又はAlGaAs、つまり、Alx Ga1-x As(0≦x≦1)等の熱力学的に安定な化合物半導体であることが好ましい。このようにすると、下層からのPの蒸発を確実に抑制することができる。 The uppermost layer is preferably a thermodynamically stable compound semiconductor such as GaAs or AlGaAs, that is, Al x Ga 1-x As (0 ≦ x ≦ 1). If it does in this way, evaporation of P from a lower layer can be suppressed reliably.
また、本実施形態において、p型第1ダメージ吸収層111aと、p型コンタクト層110とは、大きく異なるウェットエッチング速度を有する。このため、p型第1ダメージ吸収層111aを選択的に除去することができると共に、そのエッチング量についてもウェハ面内及びウェハ間において期に津に精度良く制御することができる。
In the present embodiment, the p-type first
このため、p型第1ダメージ吸収層111aのエッチング残り及びp型コンタクト層110のエッチング過剰による消失をいずれも確実に抑制することができる。この結果、半導体レーザ装置の製造を安定して行なうことができる。
For this reason, both the etching residue of the p-type first
また、本実施形態においても、第2の実施形態と同様、リッジ構造120上の幅方向の両端部分にはp型第1ダメージ吸収層111a及びp型第2ダメージ吸収層111bを残している。電流ブロック層であるSiN膜107は、面方位がn型基板102の主面に垂直な方向であるこの部分の上に形成されるため、密着性が向上している。
Also in this embodiment, as in the second embodiment, the p-type first
尚、本実施形態において示した各層の厚さは、いずれも単に例示するものであり、限定されることなく設定可能である。 It should be noted that the thicknesses of the layers shown in the present embodiment are merely illustrative and can be set without limitation.
また、本実施形態ではAlGaInP系材料からなる赤色半導体レーザ装置を例としたが、これには限らない。例えば、GaNを組成とする化合物半導体層をp型コンタクト層として用いるAlGaInN系材料からなる青色半導体レーザ装置であっても良い。その他、混晶化合物半導体を利用した種々のリッジストライプ型半導体レーザ装置であれば適用が可能である。 In the present embodiment, a red semiconductor laser device made of an AlGaInP-based material is taken as an example, but the present invention is not limited to this. For example, a blue semiconductor laser device made of an AlGaInN-based material using a compound semiconductor layer having a composition of GaN as a p-type contact layer may be used. In addition, various ridge stripe semiconductor laser devices using mixed crystal compound semiconductors are applicable.
(実施例3)
次に、第3の実施形態において説明した発明の半導体レーザ装置及びその製造方法について、実施例3として、図3(a)〜(h)を参照しながら更に具体的に説明する。但し、本発明をこの例に限定するものでないことは当然である。
(Example 3)
Next, the semiconductor laser device of the invention described in the third embodiment and the manufacturing method thereof will be described more specifically as Example 3 with reference to FIGS. However, it is natural that the present invention is not limited to this example.
まず、図3(a)に示すように、GaAsからなるn型基板102(厚さ470μm)の上に、MOCVD法により、(Al0.7 Ga0.3 )0.5 In0.5 Pからなるn型クラッド層103(厚さ2.3μm)、GaInP系材料からなる活性層104(厚さ5nm)、(Al0.7 Ga0.3 )0.5 In0.5 Pからなるp型クラッド層105(厚さ1.85μm)、Ga0.5 In0.5 Pからなるp型中間層109(厚さ55nm)、GaAsからなるp型コンタクト層110(厚さ0.2μm)を下から(n型基板102の側から)この順に積層して形成した。尚、ここで用いたn型基板102は、オフ角を有する基板(傾斜基板)ではない。
First, as shown in FIG. 3A, an n-type cladding layer 103 (of Al 0.7 Ga 0.3 ) 0.5 In 0.5 P is formed on an n-type substrate 102 (thickness: 470 μm) made of GaAs by MOCVD. Active layer 104 (thickness 5 nm) made of GaInP-based material, p-type cladding layer 105 (thickness 1.85 μm) made of (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P, Ga 0.5 In 0.5 A p-type intermediate layer 109 (thickness 55 nm) made of P and a p-type contact layer 110 (thickness 0.2 μm) made of GaAs were laminated in this order from the bottom (from the n-
次に、p型コンタクト層110上に、同じくMOCVD法を用いて、p型第1ダメージ吸収層111a(厚さ25nm)及びp型第2ダメージ吸収層111b(厚さ25nm)を順に積層して形成した。
Next, the p-type first
更に、p型第2ダメージ吸収層111bの上に、SiO2 膜113(厚さ0.55μm)を形成した。
Further, an SiO 2 film 113 (thickness 0.55 μm) was formed on the p-type second
次に、図3(b)に示すように、SiO2 膜113をフォトリソグラフィ技術及びドライエッチング技術により加工し、幅2μmのSiO2 ストライプ114を形成した。 Next, as shown in FIG. 3B, the SiO 2 film 113 was processed by a photolithography technique and a dry etching technique to form a SiO 2 stripe 114 having a width of 2 μm.
次に、図3(c)に示すように、p型クラッド層105、p型中間層109、p型コンタクト層110、p型第1ダメージ吸収層111a及びp型第2ダメージ吸収層111bに対してSiO2 ストライプ114をマスクとするドライエッチングを行ない、リッジ105aを含むリッジ構造120形成した。
Next, as shown in FIG. 3C, for the p-
ここで、リッジ構造120以外の部分について、活性層104の上面の上にp型クラッド層105を300nmの膜厚で残すようにエッチングを行なった。このためのエッチングの停止は、時間制御により行なっている。また、ドライエッチングの方法は、SiCl4 とArとの混合ガスをエッチングガスとするICP法を用いた。
Here, the portions other than the
次に、図3(d)に示すように、フッ酸系薬液を用いてSiO2 ストライプ114を除去した後、プラズマCVD法により、基板全面に厚さ130nmのSiN膜107を成長させた。
Next, as shown in FIG. 3D, after removing the SiO 2 stripe 114 using a hydrofluoric acid chemical solution, a 130 nm
次に、図3(e)に示すように、フォトリソグラフィ技術を用いてリッジ構造120上の少なくとも一部分におけるSiN膜107をウェットエッチングにより除去した。これにより、電流注入領域116bを形成した。また、p型クラッド層105上及びリッジ構造120の側面を覆うp型クラッド層105は、電流ブロック層として機能する。
Next, as shown in FIG. 3E, the
ここでは、RIE法によりドライエッチングを行なった。エッチングガスはCF4 とCHF3 とO2 との混合ガスである。エッチングの条件として、混合ガス中のCF4 及びCHF3 の体積含有率は順に7%及び3%、圧力は45Pa、ステージ温度は15℃とした。 Here, dry etching was performed by the RIE method. The etching gas is a mixed gas of CF 4 , CHF 3 and O 2 . As etching conditions, the volume contents of CF 4 and CHF 3 in the mixed gas were 7% and 3% in order, the pressure was 45 Pa, and the stage temperature was 15 ° C.
次に、図3(f)に示すように、硫酸と過酸化水素水と水との混合薬液を用い、SiN膜107をマスクとして、GaInP系材料からなるp型第1ダメージ吸収層111aが露出するまでGaAs系材料かななるp型第2ダメージ吸収層111bをエッチングした。このとき、リッジ構造120上の幅方向の両端部分には、SiN膜107にマスクされてp型第2ダメージ吸収層111bが残される。また、薬液中の硫酸の体積含有率を1%、過酸化水素水の体積含有率を1%とした。
Next, as shown in FIG. 3F, a p-type first
次に、図3(g)に示すように、塩酸と水との混合薬液を用い、リッジ構造120上に残っている部分のp型第2ダメージ吸収層111bをマスクとして、p型コンタクト層110が露出するまでp型第1ダメージ吸収層111aをエッチングした。リッジ構造120上の幅方向の両端部分には、p型第1ダメージ吸収層111aの一部が残される。尚、薬液中の塩酸の体積含有率を15%とした。
Next, as shown in FIG. 3G, a mixed chemical solution of hydrochloric acid and water is used and the p-type second
次に、蒸着法により、p型コンタクト層110上面、リッジ構造120側面及びp型クラッド層105上面を覆うようにp側電極112を形成すると共に、n型基板102の裏面に、n側電極101を形成した。これにより、図3(h)に示すリッジストライプ型半導体レーザウェハを形成した。
Next, a p-
本実施例において、p型コンタクト層110に形成したp型第1ダメージ吸収層111a及びp型第2ダメージ吸収層111bをウェットエッチングによって除去し、その後にp側電極112を形成した。このため、p型コンタクト層110とp側電極112との界面に自然酸化膜及び変性層等が残留することなく、コンタクト抵抗及び動作電圧の小さいリッジストライプ型半導体レーザ装置を安定して形成することができた。
In this example, the p-type first
また、GaInP系材料からなるp型第1ダメージ吸収層111aを、GaAs系材料からなるp型コンタクト層110上に形成したため、塩酸系の薬液によりウェハ面内及びウェハ間におけるばらつきを抑制しながらp型第1ダメージ吸収層111aを選択的に除去することができた。このとき、p型コンタクト層110がエッチングされることはなかった。
Further, since the p-type first
また、p型コンタクト層110上に残したp型第2ダメージ吸収層111b上をSiN膜107が覆うことにより、SiN膜107の密着性が向上している。
Further, the
また、GaInP系材料からなるp型第1ダメージ吸収層111a上に、熱力学的に安定なGaAs系材料からなるp型第2ダメージ吸収層111bを形成している。これにより、p型第1ダメージ吸収層111aからのPの蒸発を抑制することができる。
A p-type second
本発明の半導体レーザ装置及びその製造方法によると、コンタクト層と電極との界面が清浄なリッジストライプ型半導体レーザ装置とすることができると共に、ウェハ面内及びウェハ間において均一且つ高精度にエッチングを制御することができ、リッジストライプ型半導体レーザ及びその製造の歩留り向上に有用である。 According to the semiconductor laser device and the manufacturing method thereof of the present invention, a ridge stripe semiconductor laser device with a clean interface between the contact layer and the electrode can be obtained, and etching can be performed uniformly and with high precision within and between wafers. It can be controlled and is useful for improving the yield of the ridge stripe semiconductor laser and its manufacture.
101 n側電極
102 n型基板
103 n型クラッド層
104 活性層
105 p型クラッド層
107 SiN膜
109 p型中間層
110 p型コンタクト層
111 p型ダメージ吸収層
111a p型第1ダメージ吸収層
111b p型第2ダメージ吸収層
111x 側面
111y 側面
111z 側面
112 p側電極
113 SiO2 膜
114 ストライプ
116、116a、116b 電流注入領域
101 n-side electrode 102 n-type substrate 103 n-
Claims (15)
前記第1クラッド層上に形成された活性層と、
前記活性層上に形成され且つストライプ状のリッジを有する第2導電型の第2クラッド層と、
前記リッジ上に形成された第2導電型のコンタクト層と、
前記コンタクト層上の所定の領域に形成されたダメージ吸収層と、
前記第2クラッド層上に形成され且つ前記コンタクト層上に開口を有する電流ブロック層とを備えることを特徴とする半導体レーザ装置。 A first cladding layer of a first conductivity type formed on a substrate;
An active layer formed on the first cladding layer;
A second cladding layer of a second conductivity type formed on the active layer and having a striped ridge;
A second conductivity type contact layer formed on the ridge;
A damage absorbing layer formed in a predetermined region on the contact layer;
A semiconductor laser device comprising: a current blocking layer formed on the second cladding layer and having an opening on the contact layer.
前記所定の領域は、前記リッジの幅方向に関して両端の領域であることを特徴とする半導体レーザ装置。 In claim 1,
2. The semiconductor laser device according to claim 1, wherein the predetermined region is a region at both ends in the width direction of the ridge.
前記電流ブロック層は、前記ダメージ吸収層上面の少なくとも一部を覆っていることを特徴とする半導体レーザ装置。 In claim 1 or 2,
The semiconductor laser device, wherein the current blocking layer covers at least a part of an upper surface of the damage absorbing layer.
前記電流ブロック層は、誘電体材料からなることを特徴とする半導体レーザ装置。 In any one of Claims 1-3,
The semiconductor laser device, wherein the current blocking layer is made of a dielectric material.
前記誘電体材料は、SiN、SiO2 及びAl2 O3 の少なくとも1つを含むことを特徴とする半導体レーザ装置。 In claim 4,
The semiconductor laser device, wherein the dielectric material includes at least one of SiN, SiO 2, and Al 2 O 3 .
前記コンタクト層は、Alx Ga1-x As(0≦x≦1)の組成を有する化合物半導体からなることを特徴とする半導体レーザ装置。 In any one of Claims 1-5,
The contact layer is made of a compound semiconductor having a composition of Al x Ga 1-x As (0 ≦ x ≦ 1).
前記ダメージ吸収層は、半導体材料、有機材料又は誘電体材料からなる層を少なくとも一層含むことを特徴とする半導体レーザ装置。 In any one of Claims 1-6,
The damage-absorbing layer includes at least one layer made of a semiconductor material, an organic material, or a dielectric material.
前記ダメージ吸収層は、少なくとも1つの化合物半導体層を含み、
前記化合物半導体層は、Alx Ga1-x As(0≦x≦1)又は(Alx Ga1-x )y In1-y P(0≦x≦1、0≦y≦1)の組成を有する化合物半導体からなることを特徴とする半導体レーザ装置。 In any one of Claims 1-7,
The damage absorbing layer includes at least one compound semiconductor layer,
The compound semiconductor layer has a composition of Al x Ga 1-x As (0 ≦ x ≦ 1) or (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0 ≦ y ≦ 1). A semiconductor laser device comprising a compound semiconductor having
前記ダメージ吸収層は、二層以上の化合物半導体層を含む多層構造であり、
前記多層構造のうちの最上層は、Alx Ga1-x As(0≦x≦1)の組成を有する化合物半導体からなることを特徴とする半導体レーザ装置。 In any one of Claims 1-8,
The damage absorbing layer has a multilayer structure including two or more compound semiconductor layers,
The uppermost layer of the multilayer structure is made of a compound semiconductor having a composition of Al x Ga 1-x As (0 ≦ x ≦ 1).
前記化合物半導体層は、前記コンタクト層上に直接形成されていることを特徴とする半導体レーザ装置。 In claim 8 or 9,
The semiconductor laser device, wherein the compound semiconductor layer is formed directly on the contact layer.
前記基板表面の面方位は、(100)面から傾斜した面方位であることを特徴とする半導体レーザ装置。 In any one of Claims 1-10,
2. A semiconductor laser device according to claim 1, wherein the surface orientation of the substrate surface is a surface orientation inclined from the (100) plane.
前記(100)面から傾斜した面方位は、[011]方向であることを特徴とする半導体レーザ装置。 In claim 11,
The semiconductor laser device characterized in that the plane orientation inclined from the (100) plane is the [011] direction.
前記第2クラッド層、前記コンタクト層及び前記ダメージ吸収層を加工し、ストライプ状のリッジを形成する工程(b)と、
前記工程(b)の後に、前記第2クラッド層及び前記リッジを覆うように、誘電体材料からなる電流ブロック層を形成する工程(c)と、
前記ダメージ吸収層上の前記電流ブロック層の少なくとも一部を除去することにより、電流注入領域を形成する工程(d)と、
前記工程(d)の後に、前記コンタクト層上の前記電流注入領域の部分の前記ダメージ吸収層を除去する工程(e)とを備えることを特徴とする半導体レーザ装置の製造方法。 A step of laminating a first conductivity type first clad layer, an active layer, a second conductivity type second clad layer, a second conductivity type contact layer, and a damage absorption layer in this order on a substrate ( a) and
Processing the second cladding layer, the contact layer, and the damage absorbing layer to form a striped ridge (b);
After the step (b), a step (c) of forming a current blocking layer made of a dielectric material so as to cover the second cladding layer and the ridge;
(D) forming a current injection region by removing at least a part of the current blocking layer on the damage absorbing layer;
And (e) removing the damage absorbing layer in the portion of the current injection region on the contact layer after the step (d).
前記工程(e)では、ウェットエッチング技術により前記ダメージ吸収層を選択的に除去することを特徴とする半導体レーザ装置の製造方法。 In claim 13,
In the step (e), the damage absorbing layer is selectively removed by a wet etching technique.
前記工程(e)において、前記電流ブロック層をマスクとして前記ダメージ吸収層の除去を行なうことを特徴とする半導体レーザ装置の製造方法。 In claim 13 or 14,
In the step (e), the damage absorbing layer is removed using the current blocking layer as a mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277721A JP2008098362A (en) | 2006-10-11 | 2006-10-11 | Semiconductor laser device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277721A JP2008098362A (en) | 2006-10-11 | 2006-10-11 | Semiconductor laser device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008098362A true JP2008098362A (en) | 2008-04-24 |
Family
ID=39380906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006277721A Pending JP2008098362A (en) | 2006-10-11 | 2006-10-11 | Semiconductor laser device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008098362A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013110366A (en) * | 2011-11-24 | 2013-06-06 | Fujitsu Ltd | Optical semiconductor device manufacturing method |
-
2006
- 2006-10-11 JP JP2006277721A patent/JP2008098362A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013110366A (en) * | 2011-11-24 | 2013-06-06 | Fujitsu Ltd | Optical semiconductor device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7456039B1 (en) | Method for manufacturing semiconductor optical device | |
JP2008124438A (en) | Method of manufacturing semiconductor optical element | |
JP2007158195A (en) | Semiconductor laser element and manufacturing method therefor | |
JP2008251683A (en) | Manufacturing method of semiconductor optical element | |
JP4040192B2 (en) | Manufacturing method of semiconductor light emitting device | |
US20050271108A1 (en) | Semiconductor laser device | |
JP2004119772A (en) | Method for manufacturing gallium nitride-based compound semiconductor element and method for processing gallium nitride-based compound semiconductor layer | |
KR20070105829A (en) | Semiconductor laser device and method for fabricating the same | |
JP4966591B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2009212386A (en) | Method of manufacturing semiconductor light element | |
JP4752867B2 (en) | Semiconductor optical device manufacturing method | |
JP4589080B2 (en) | Etching method | |
JP2008042131A (en) | Semiconductor optical element, and manufacturing method thereof | |
JP5273459B2 (en) | Manufacturing method of semiconductor laser | |
JP2006093682A (en) | Semiconductor laser and method of manufacturing the same | |
JP2008282880A (en) | Method of manufacturing semiconductor optical device | |
JP4226515B2 (en) | Manufacturing method of semiconductor device | |
JP2008098362A (en) | Semiconductor laser device and method of manufacturing the same | |
US7180925B2 (en) | Semiconductor laser device and manufacturing method therefor | |
JP2008066384A (en) | Semiconductor laser device and its manufacturing method | |
JP2009088441A (en) | Semiconductor laser device and method for manufacturing the semiconductor laser device | |
JP2001223438A (en) | Method of manufacturing semiconductor laser device | |
JP2014220440A (en) | Semiconductor laser element and method for manufacturing the same | |
JP3908471B2 (en) | Manufacturing method of semiconductor laser device | |
JP2005159229A (en) | Manufacturing method of semiconductor laser device |