JP2005159229A - Manufacturing method of semiconductor laser device - Google Patents

Manufacturing method of semiconductor laser device Download PDF

Info

Publication number
JP2005159229A
JP2005159229A JP2003399070A JP2003399070A JP2005159229A JP 2005159229 A JP2005159229 A JP 2005159229A JP 2003399070 A JP2003399070 A JP 2003399070A JP 2003399070 A JP2003399070 A JP 2003399070A JP 2005159229 A JP2005159229 A JP 2005159229A
Authority
JP
Japan
Prior art keywords
layer
conductivity type
etching
etching stop
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003399070A
Other languages
Japanese (ja)
Inventor
Takayuki Kajima
孝之 鹿嶋
Koji Makita
幸治 牧田
Hideto Adachi
秀人 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003399070A priority Critical patent/JP2005159229A/en
Publication of JP2005159229A publication Critical patent/JP2005159229A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide the manufacturing method of a semiconductor laser having a ridge structure wherein a dry etching is used and the generations of crystal defects and plasma damages are prevented. <P>SOLUTION: In the manufacturing method of a semiconductor laser, there are formed by an MOCVD method successively on an n-type substrate 101 an n-type buffer layer 102, an n-type clad layer 103, an active layer 104, a first p-type clad layer 105, a p-type etching stop layer 106, and a second p-type clad layer 107. Then, the second p-type clad layer 107 is dry-etched until reaching the etching stop layer 106, by using as a mask a stripe-form SiO<SB>2</SB>film 109 formed on the second p-type clad layer 107. Thereafter, deposition substances stuck on the layer 107 by the dry etching are removed therefrom, and only the etching stop layer 106 exposed to the periphery of the ridge of the semiconductor laser is removed selectively by using a sulfuric-acid-based etchant. Further, a thermal cleaning is performed in order to remove the plasma damages of the semiconductor laser. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、光ディスクの光源として使用される半導体レーザ装置とその製造方法に関する。   The present invention relates to a semiconductor laser device used as a light source of an optical disc and a method for manufacturing the same.

DVDの登場により光ディスクの高密度化が進展している。DVD用ドライブとして、再生のみでなく、記録書き換え可能なDVD−RAMやDVD−RW等に対応したものが製品化されてきており、その記録倍速も高速化してきている。   With the advent of DVD, the density of optical discs is increasing. As DVD drives, products that support not only reproduction but also recordable / rewritable DVD-RAM, DVD-RW, and the like have been commercialized, and the recording speed has been increased.

このように光ディスク機器の多様化が進むに伴い、その光源である半導体レーザにも高機能化が要望されている。特に記録用途に対して半導体レーザの高出力化が強く望まれている。高出力化を達成するための手段として、いくつか提案されているが、活性層上部のクラッド層を非対称性がなく垂直性の高いリッジストライプ形状とすることが有効な手段の一つである。   As the optical disc equipment is diversified as described above, the semiconductor laser as the light source is also required to have higher functionality. In particular, high output of a semiconductor laser is strongly desired for recording applications. Although several proposals have been made as means for achieving high output, it is one of the effective means to make the cladding layer above the active layer into a ridge stripe shape having no asymmetry and high perpendicularity.

リッジの垂直性を上げることで電流分布と光分布を同じになるよう近づける事で高出力化の妨げになっていたキンクレベル向上が図れる。   By increasing the verticality of the ridge, the kink level that hindered high output can be improved by bringing the current distribution and the light distribution close to each other.

しかし、650nm帯の波長を有する可視光半導体レーザは、基板表面の面方位に対してその法線が結晶主軸からずれたオフ角を有する基板上に形成されるのが一般的であるため、ウエットエッチング技術を用いてリッジ形状の加工を行うと、基板のオフ角を反映した非対称な形状が得られ、リッジの非対称性を改善するのは困難であった。   However, a visible light semiconductor laser having a wavelength in the 650 nm band is generally formed on a substrate having an off-angle whose normal is deviated from the crystal principal axis with respect to the plane orientation of the substrate surface. When the ridge shape is processed using the etching technique, an asymmetric shape reflecting the off-angle of the substrate is obtained, and it is difficult to improve the ridge asymmetry.

近年、ドライエッチング技術とウエットエッチング技術を併用して、リッジストライプを形成する技術が提案されている(例えば、特許文献1参照)。   In recent years, a technique for forming a ridge stripe by using a dry etching technique and a wet etching technique together has been proposed (see, for example, Patent Document 1).

この技術を用いることにより、リッジの非対称性がウエットエッチング処理のみで加工する場合に比べて改善されたリッジストライプ形状が得られている。   By using this technique, a ridge stripe shape in which the asymmetry of the ridge is improved as compared with the case of processing only by wet etching is obtained.

また、リッジストライプの安定した形状を得るために、クラッド層の直下にクラッド層よりもエッチングされにくい材質からなるエッチングストップ層を設けるのが一般的である。レーザ発光特性や活性層への電流注入に影響を与えないように、エッチングストップ層は、活性層に対して光吸収の起こらない材料で数十nm程度の厚さを持つことが望ましい。   In order to obtain a stable shape of the ridge stripe, an etching stop layer made of a material that is less easily etched than the cladding layer is generally provided immediately below the cladding layer. The etching stop layer is preferably made of a material that does not absorb light with respect to the active layer and has a thickness of about several tens of nanometers so as not to affect the laser emission characteristics and current injection into the active layer.

リッジストライプを高精度で、かつ再現性良く加工するには、クラッド層とエッチングストップ層との選択性を高くすることが重要である。   In order to process the ridge stripe with high accuracy and good reproducibility, it is important to increase the selectivity between the cladding layer and the etching stop layer.

選択性をあげるために、特許文献1に示されたようなGaInP単層のエッチングストップ層に代えて、GaInP/AlGaInP多重量子井戸構造にすることが提案されており、これによって光吸収抑制と選択性向上がなされている(例えば、特許文献2参照)。   In order to increase the selectivity, it has been proposed to use a GaInP / AlGaInP multiple quantum well structure instead of the GaInP single-layer etching stop layer as shown in Patent Document 1, thereby suppressing light absorption and selection. (See, for example, Patent Document 2).

このようにエッチングストップ層を多層構造とすることは、GaAs系材料を用いた赤外レーザにおいても提案されている(例えば、特許文献3参照)。   Making the etching stop layer into a multilayer structure in this way has also been proposed for an infrared laser using a GaAs-based material (see, for example, Patent Document 3).

別の構成として、AlGaInP系の半導体レーザにおいて、エッチングストップ層をAlGaAsとする例も示されている(特許文献4参照)。   As another configuration, an example in which an etching stop layer is AlGaAs in an AlGaInP semiconductor laser is also shown (see Patent Document 4).

このうち、特許文献1に示された従来の技術における半導体レーザ装置の製造方法について図3を用いて説明する。   Among these, the manufacturing method of the semiconductor laser device in the prior art disclosed in Patent Document 1 will be described with reference to FIG.

図3(a)に示すように、n型GaAs基板301上に有機金属気相成長法(以下、MOCVD法という)により、n型GaAsバッファ層302、n型(Al0.7Ga0.30.5In0.5Pクラッド層303、GaInP/AlGaInP多重量子井戸構造活性層304、p型(Al0.7Ga0.30.5In0.5P第1クラッド層305、p型Ga0.5In0.5Pエッチングストップ層306、p型(Al0.7Ga0.30.5In0.5P第2クラッド層307、p型Ga0.5In0.5P中間層308を順次エピタキシャル成長させる。なお、特許文献3に示されるように、エッチングストップ層としてGaInP/AlGaInP多重量子井戸構造の多層膜を形成してもよい。 As shown in FIG. 3A, an n-type GaAs buffer layer 302, an n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 layer are formed on an n-type GaAs substrate 301 by metal organic vapor phase epitaxy (hereinafter referred to as MOCVD method). P cladding layer 303, GaInP / AlGaInP multiple quantum well structure active layer 304, p-type (Al 0.7 Ga 0.3) 0.5 In 0.5 P first cladding layer 305, p-type Ga 0.5 an In 0.5 P etching stop layer 306, p-type (Al A 0.7 Ga 0.3 ) 0.5 In 0.5 P second cladding layer 307 and a p-type Ga 0.5 In 0.5 P intermediate layer 308 are epitaxially grown sequentially. As shown in Patent Document 3, a multilayer film having a GaInP / AlGaInP multiple quantum well structure may be formed as an etching stop layer.

次に、図3(b)に示すようにSiO2膜309などの誘電体膜もしくはレジストを堆積させ、フォトリソグラフィー技術あるいはエッチング技術を併用してこれをストライプ状に加工した後、ドライエッチング技術を用いてp型Ga0.5In0.5P中間層308とp型(Al0.7Ga0.30.5In0.5P第2クラッド層307の一部をエッチングする。 Next, as shown in FIG. 3B, a dielectric film such as a SiO 2 film 309 or a resist is deposited and processed into a stripe shape by using a photolithography technique or an etching technique, and then a dry etching technique is used. The p-type Ga 0.5 In 0.5 P intermediate layer 308 and the p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second cladding layer 307 are partially etched.

次に、p型(Al0.7Ga0.30.5In0.5P第2クラッド層307をエッチングストップ層306に至るまでウエットエッチング技術を用いてエッチングし、リッジストライプを形成する。 Next, the p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second cladding layer 307 is etched using a wet etching technique until reaching the etching stop layer 306, thereby forming a ridge stripe.

図3(c)に示すようにn型AlInP電流ブロック層310、p型GaAsコンタクト層311を順次成長させる。次に基板表面および基板裏面に電極を形成(図示せず)して半導体レーザ装置を作製する。   As shown in FIG. 3C, an n-type AlInP current blocking layer 310 and a p-type GaAs contact layer 311 are grown sequentially. Next, electrodes (not shown) are formed on the front surface and the back surface of the substrate to manufacture a semiconductor laser device.

上記の製造方法において、エッチングストップ層がリッジストライプ形成後に露出していると、その後の電流ブロック層成長時に、エッチングストップ層と電流ブロック層の界面急峻性によるヘテロ障壁緩和が起こり、電流狭窄ロスになることが、例えば特許文献5に示されており、その対策としてエッチングストップ層を塩素系を用いたドライエッチングにより除去する製造方法が提案されている(特許文献3参照)。
特開2003−69154号公報 特開平7−162089号公報 特開平7−142808号公報 特開平4−27184号公報 特開2002−190646号公報
In the above manufacturing method, if the etching stop layer is exposed after the formation of the ridge stripe, the hetero barrier relaxation due to the sharpness of the interface between the etching stop layer and the current blocking layer occurs during the subsequent growth of the current blocking layer, resulting in a current confinement loss. For example, Japanese Patent Application Laid-Open No. H10-228867 discloses a manufacturing method in which the etching stop layer is removed by dry etching using a chlorine system as a countermeasure (see Patent Document 3).
JP 2003-69154 A JP-A-7-162089 Japanese Patent Laid-Open No. 7-142808 JP-A-4-27184 JP 2002-190646 A

しかし、エッチングストップ層と、活性層材料ならびにリッジストライプ加工するp型第2クラッド層材料とが同じP系材料であると、特にリッジ形状の加工をすべてドライエッチングで行う際、エッチングストップ層に対する選択性の確保が困難であり、エッチングストップ層を突き抜けてエッチングが進行するおそれが高く、歩留まり低下の大きな要因となりうる。   However, if the etching stop layer, the active layer material, and the p-type second cladding layer material to be ridge-stripe processed are the same P-based material, especially when the ridge-shaped processing is all performed by dry etching, the etching stop layer is selected. It is difficult to ensure the property, and there is a high possibility that the etching will proceed through the etching stop layer, which may be a major factor in yield reduction.

そのため、上記の従来技術では、リッジストライプ加工を、最初はドライエッチングで行い、次にウエットエッチングで行っているのだが、ウエットエッチングを行うと、結晶面方位に依存した加工形状となるため、オフ角を有する基板上では、その上にエピタキシャル成長した膜も同じ結晶方位となり、せっかくドライエッチングで得られたリッジの垂直形状を崩してしまうという問題があった。このことが高出力化を阻害する要因となるのは既に述べたとおりである。   Therefore, in the above prior art, the ridge stripe processing is first performed by dry etching and then by wet etching. However, if wet etching is performed, the processing shape depends on the crystal plane orientation. On the substrate having corners, the film epitaxially grown on the substrate has the same crystal orientation, and there is a problem that the vertical shape of the ridge obtained by dry etching is broken. As described above, this is a factor that hinders high output.

また、後からウエットエッチングを行う場合には、エッチングストップ層の選択性を比較的高くできるが、それでも、ドライエッチングのエッチング深さばらつき等の影響でウエハの一部にてエッチングストップ層が抜けてしまうという問題が残ってしまい、歩留り低下の原因にもなりうる。   In addition, when wet etching is performed later, the selectivity of the etching stop layer can be made relatively high. However, the etching stop layer is still missing in part of the wafer due to variations in the etching depth of the dry etching. This can cause the problem of yield loss.

また、特許文献2にあるように、エッチングストップ層をGaInP/AlGaInP多重量子井戸構造にすることで選択性のさらなる確保が可能となるが、この場合、エッチング後の最表面は、クラッド層との選択比から考えてGaInP層になる。   Further, as disclosed in Patent Document 2, it is possible to further ensure selectivity by making the etching stop layer a GaInP / AlGaInP multiple quantum well structure, but in this case, the outermost surface after etching is the same as the cladding layer. A GaInP layer is formed in consideration of the selection ratio.

そうすると、この上にAlInP電流ブロック層を形成した際、エッチングストップ層の間にヘテロ障壁による電流ブロックロスが生じる。この対策として特許文献3にあるように塩素系ガスを用いたドライエッチングでエッチングストップ層を除去することも考えられるが、エッチングストップ層のエッチングを、直下のAlGaInPクラッド層表面で制御性よく停止させることはかなり困難である。これはクラッド層のAl組成が3割程度と低いためである。また、このエッチングにより塩素系ガスを用いることによるプラズマダメージを受けたり、すでに形成しているリッジ形状を損なう恐れがある。   Then, when an AlInP current blocking layer is formed thereon, a current blocking loss due to a hetero barrier occurs between the etching stop layers. As a countermeasure against this, it is conceivable to remove the etching stop layer by dry etching using a chlorine-based gas as described in Patent Document 3, but the etching of the etching stop layer is stopped with good controllability on the surface of the AlGaInP cladding layer immediately below. That is quite difficult. This is because the Al composition of the cladding layer is as low as about 30%. Further, this etching may cause plasma damage due to the use of a chlorine-based gas or damage the ridge shape already formed.

また、特許文献5に示されるようにAl0.4Ga0.6As層として、Al組成を高くし、エッチング選択性を向上させる方法もあるが、この場合も、プラズマダメージを除去することなく埋め込み成長を行うため、界面準位の影響による結晶性の悪化を起こし、良好なデバイス特性を得るのが困難である。 Also, as disclosed in Patent Document 5, there is a method of increasing the Al composition and improving the etching selectivity as the Al 0.4 Ga 0.6 As layer, but in this case also, the buried growth is performed without removing the plasma damage. Therefore, the crystallinity is deteriorated due to the influence of the interface state, and it is difficult to obtain good device characteristics.

本発明は、前記従来の問題を解決するため、ドライエッチング技術、ウエット技術のどちらを用いてもエッチングストップ層で高い選択性でエッチングを停止させ、精度良く、再現性良く、垂直性の高いリッジ形状を可能にすることで電流分布と光分布の偏りがなくなり高出力化が図れるだけでなく、選択性の高いエッチングストップ層を用いることで、ウエットエッチングにより容易にエッチングストップ層を除去することを可能にし、更にプラズマダメージを熱処理により除去するために、エッチングストップ層のロスならびにその後の電流ブロック層成長時の界面急峻による電流ブロックロスを抑制できるために発振効率の高い半導体レーザ装置とその製造方法を提供することを目的としている。   In order to solve the above-mentioned conventional problems, the present invention stops etching with high selectivity in the etching stop layer regardless of whether the dry etching technique or the wet technique is used. By making the shape possible, not only can the current distribution and light distribution not be biased and the output can be increased, but also by using an etching stop layer with high selectivity, the etching stop layer can be easily removed by wet etching. In order to further eliminate plasma damage by heat treatment, the loss of the etching stop layer and the current block loss due to the steep interface during the subsequent growth of the current block layer can be suppressed. The purpose is to provide.

上記の目的を達成するため、本発明の半導体レーザ装置の製造方法は、半導体基板上に、第1導電型のクラッド層と、活性層と、第2導電型の第1クラッド層と、前記第1導電型のクラッド層よりAl含有率の高いエッチングストップ層と、第2導電型の第2クラッド層とをこの順に形成する工程と、前記第2導電型の第2クラッド層をレーザ共振器の長手方向に延びるリッジ形状にエッチングする工程と、前記リッジ形状にエッチングされた第2導電型の第2クラッド層の外側にあるエッチングストップ層を除去する工程と、前記第2導電型の第1クラッド層の表面および前記リッジ形状の第2導電型の第2クラッド層の側面を化学的に処理する工程と、前記第2導電型の第2クラッド層まで形成された前記半導体基板を熱処理する工程と、前記半導体基板上に第1導電型の電流ブロック層を形成する工程と、前記第1導電型の電流ブロック層上に第2導電型のコンタクト層を形成する工程とを備えている。   In order to achieve the above object, a method of manufacturing a semiconductor laser device according to the present invention includes a first conductive type cladding layer, an active layer, a second conductive type first cladding layer, and a first conductive layer on a semiconductor substrate. Forming an etching stop layer having an Al content higher than that of the first conductivity type cladding layer and a second conductivity type second cladding layer in this order; and forming the second conductivity type second cladding layer of the laser resonator Etching into a longitudinally extending ridge shape; removing an etching stop layer outside the second conductivity type second cladding layer etched into the ridge shape; and the second conductivity type first cladding. Chemically treating the surface of the layer and the side surface of the ridge-shaped second conductivity type second cladding layer; and heat treating the semiconductor substrate formed up to the second conductivity type second cladding layer; Wherein it comprises the steps of forming a first conductivity type current blocking layer on a semiconductor substrate, and forming a second conductivity type contact layer on the first conductivity type current blocking layer.

前記エッチングストップ層はAl含有率が前記第2導電型の第2クラッド層より高いことが好ましい。   The etching stop layer preferably has an Al content higher than that of the second conductivity type second cladding layer.

前記エッチングストップ層は前記活性層から発する光に対して吸収が起こらない材料であることが好ましい。   The etching stop layer is preferably a material that does not absorb light emitted from the active layer.

前記エッチングストップ層は前記第2導電型のクラッド層と異なる材料系で構成されることが好ましい。   The etching stop layer is preferably made of a material system different from that of the second conductivity type cladding layer.

前記エッチングストップ層は1nm以上20nm以下の膜厚を有することが好ましい。   The etching stop layer preferably has a thickness of 1 nm to 20 nm.

前記第2導電型の第2クラッド層をリッジ形状にエッチングする工程において、ドライエッチングを用いて前記第2導電型の第2クラッド層をエッチングし、前記エッチングストップ層に対する選択比が3以上であることが好ましい。   In the step of etching the second conductivity type second cladding layer into a ridge shape, the second conductivity type second cladding layer is etched using dry etching, and the selectivity to the etching stop layer is 3 or more. It is preferable.

前記エッチングストップ層を除去する工程において、ウエットエッチングを用いて前記エッチングストップ層を除去し、前記第2導電型の第1クラッド層に対する選択比が60以上であることが好ましい。   In the step of removing the etching stop layer, it is preferable that the etching stop layer is removed using wet etching, and the selectivity with respect to the first cladding layer of the second conductivity type is 60 or more.

前記エッチングストップ層を除去する工程において、ウエットエッチングにより前記エッチングストップ層が除去され、前記エッチングストップ層のサイドエッチングが0.2μm以内であることが好ましい。   In the step of removing the etching stop layer, it is preferable that the etching stop layer is removed by wet etching, and the side etching of the etching stop layer is within 0.2 μm.

前記第2導電型の第1クラッド層の表面および前記リッジ形状の第2導電型の第2クラッド層の側面を0.5nm〜4nmの範囲でエッチングして表面処理を行うことが好ましい。   The surface treatment is preferably performed by etching the surface of the second conductivity type first cladding layer and the side surface of the ridge-shaped second conductivity type second cladding layer in a range of 0.5 nm to 4 nm.

前記半導体基板の熱処理工程において、結晶成長装置または熱処理炉を用いて600℃以上、20分以内の時間で行うことが好ましい。   The heat treatment step of the semiconductor substrate is preferably performed at a temperature of 600 ° C. or higher and within 20 minutes using a crystal growth apparatus or a heat treatment furnace.

以上のように、エッチングストップ層としてリッジ形状に加工される第2導電型のAlGaInP第2クラッド層と異なる材料系であるAlGaAsを用いることにより、ドライエッチングを用いて垂直性の高いリッジストライプ形成を可能にし、電流分布と光分布の対称性を大幅に改善することで、キンクレベルの飛躍的な向上が図れる。   As described above, by using AlGaAs, which is a material system different from the second conductivity type AlGaInP second cladding layer processed into a ridge shape as an etching stop layer, a highly perpendicular ridge stripe can be formed using dry etching. By making this possible and greatly improving the symmetry between the current distribution and the light distribution, the kink level can be dramatically improved.

また、リッジ形成後にエッチングストップ層をウエットエッチングにより選択的に除去した後、リッジ側面および第2導電型のAlGaInP第1クラッド層の表面処理による平滑性の向上とダメージ層の結晶回復をアニールにより行うことで、その後の結晶成長においても電流ブロックロスの生じない良好な電流ブロック層形成ができ、発振効率の高い素子特性が得られる。   Further, after the ridge formation, the etching stop layer is selectively removed by wet etching, and then the smoothness is improved by surface treatment of the ridge side surface and the second conductivity type AlGaInP first cladding layer, and the crystal of the damaged layer is recovered by annealing. As a result, a good current blocking layer can be formed without causing a current block loss even in subsequent crystal growth, and device characteristics with high oscillation efficiency can be obtained.

以下、本発明の実施形態について、図面を参照しながら説明する。図1は、本実施形態における製造方法の各工程を示す断面図である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view showing each step of the manufacturing method in the present embodiment.

まず図1(a)に示すように、n型GaAs基板101上に、MOCVD法により、n型GaAsバッファ層102、n型(Al0.7Ga0.30.5In0.5Pクラッド層103、GaInP系材料の活性層104、p型(Al0.7Ga0.30.5In0.5P第1クラッド層105、p型Al0.45Ga0.55Asエッチングストップ層106、およびp型(Al0.7Ga0.30.5In0.5P第2クラッド層107、p型Ga0.5In0.5P中間層108を順次形成する。 First, as shown in FIG. 1A, an n-type GaAs buffer layer 102, an n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer 103, a GaInP-based material are formed on an n-type GaAs substrate 101 by MOCVD. active layer 104, p-type (Al 0.7 Ga 0.3) 0.5 In 0.5 P first cladding layer 105, p-type Al 0.45 Ga 0.55 As etching stop layer 106, and p-type (Al 0.7 Ga 0.3) 0.5 In 0.5 P second cladding A layer 107 and a p-type Ga 0.5 In 0.5 P intermediate layer 108 are sequentially formed.

なお、本実施の形態で用いたn型GaAs基板101は、数度から十数度程度基板主軸が表面から傾いたオフ基板である。   Note that the n-type GaAs substrate 101 used in the present embodiment is an off-substrate whose substrate main axis is inclined from the surface by several degrees to several tens of degrees.

また、GaInP系材料の活性層104は、従来例と同様にGaInP/AlGaInP多重量子井戸構造の活性層であってもよい。   Further, the active layer 104 of the GaInP-based material may be an active layer having a GaInP / AlGaInP multiple quantum well structure as in the conventional example.

次に図1(b)に示すように、p型第2クラッド層107上に、SiO2膜109を形成した後、フォトリソグラフィーとドライエッチング技術により、ストライプ状に加工する。ストライプ状のSiO2膜109をマスクとして第2クラッド層107をAl0.45Ga0.55Asエッチングストップ層106に至るまでドライエッチングする。 Next, as shown in FIG. 1B, an SiO 2 film 109 is formed on the p-type second cladding layer 107, and then processed into stripes by photolithography and dry etching techniques. Using the striped SiO 2 film 109 as a mask, the second cladding layer 107 is dry-etched up to the Al 0.45 Ga 0.55 As etching stop layer 106.

この場合、誘導結合型プラズマもしくは、反応性イオンプラズマを用いたエッチングが垂直形状を制御性よく保つには有効である。リッジストライプ加工時のエッチングガスとして、SF6にSiCl4、O2ガスなどを適度な比率で混合したガスを用いた。 In this case, etching using inductively coupled plasma or reactive ion plasma is effective for maintaining the vertical shape with good controllability. As an etching gas at the time of ridge stripe processing, a gas in which SiCl 4 , O 2 gas or the like is mixed with SF 6 at an appropriate ratio was used.

その後、図1(c)に示すようにドライエッチングにより付着したデポ物を除去し、硫酸系のエッチャントを用いてリッジの周りに露出したエッチングストップ層106のみを選択的に除去する。   Thereafter, as shown in FIG. 1C, the deposit deposited by dry etching is removed, and only the etching stop layer 106 exposed around the ridge is selectively removed using a sulfuric acid-based etchant.

次に、図1(d)に示すように、上記の各層が形成された基板101を硫酸系のエッチャントを用いて表面処理をした後、再びMOCVD反応炉に設置し、SiO2膜109をマスクとして、n型AlInP電流ブロック層110を選択成長させる。その際に、ドライエッチングにより形成されたダメージを除去するためにサーマルクリーニングを行う(図示せず)。 Next, as shown in FIG. 1 (d), the substrate 101 on which each of the above layers is formed is subjected to a surface treatment using a sulfuric acid-based etchant and then placed in the MOCVD reactor again, and the SiO 2 film 109 is masked. As described above, the n-type AlInP current blocking layer 110 is selectively grown. At that time, thermal cleaning is performed (not shown) in order to remove damage formed by dry etching.

その後、MOCVD反応炉から取り出してSiO2膜109を除去し(図示せず)、再びMOCVD反応炉に設置して、p型GaAsコンタクト層111を成長させる。なお、プラズマダメージ層除去のためのサーマルクリーニングはMOCVD炉に限らず熱処理炉を用いても同様な効果が得られる。 Thereafter, the SiO 2 film 109 is removed from the MOCVD reactor (not shown), and is again placed in the MOCVD reactor to grow the p-type GaAs contact layer 111. Note that the thermal cleaning for removing the plasma damage layer is not limited to the MOCVD furnace, and the same effect can be obtained by using a heat treatment furnace.

以上のようにエッチングストップ層106としてAlGaAs系材料を用いる事でドライエッチングのみでリッジストライプを形成することができ、垂直性の高い形状を得ることができる。   As described above, by using an AlGaAs material as the etching stop layer 106, a ridge stripe can be formed only by dry etching, and a highly perpendicular shape can be obtained.

また、エッチングストップ層とクラッド層とを異種材料とすることで、エッチングストップ層のみを容易にウエットエッチングすることができる。   Further, by using different materials for the etching stop layer and the cladding layer, only the etching stop layer can be easily wet-etched.

なお、エッチングストップ層106のAl含有率が低いと、光吸収抑制とドライエッチングによる選択性の確保が困難であるため、エッチングストップ層の組成は、AlxGa1-xAs(x≧0.4)であることが望ましい。 Note that when the Al content of the etching stop layer 106 is low, it is difficult to suppress light absorption and to ensure selectivity by dry etching. Therefore, the composition of the etching stop layer is Al x Ga 1-x As (x ≧ 0. 4) is desirable.

特にp型第2クラッド層107よりもAl含有率が高いと、選択比を高く保つことが容易である。   In particular, when the Al content is higher than that of the p-type second cladding layer 107, it is easy to keep the selectivity high.

Al含有量が低いと発光波長のエネルギーよりもエッチングストップ層106のエネルギーギャップが小さくなり、光吸収が起こって出力の低下や熱的暴走等が起こる恐れがあるからである。   This is because if the Al content is low, the energy gap of the etching stop layer 106 becomes smaller than the energy of the emission wavelength, and light absorption may occur, resulting in a decrease in output and thermal runaway.

AlGaAs材料におけるAl含有率と吸収波長との関係を図2に示す。本実施の形態では、650nm帯の発光波長を有するGaInP系材料の活性層104を用いている事より、その波長よりも短波長の発光が得られるよう組成決定を行う事が必要である。   FIG. 2 shows the relationship between the Al content in the AlGaAs material and the absorption wavelength. In this embodiment, since the active layer 104 made of a GaInP-based material having an emission wavelength in the 650 nm band is used, it is necessary to determine the composition so that light emission having a shorter wavelength than that wavelength can be obtained.

上記のように組成を決定しても、p型(Al0.7Ga0.30.5In0.5P第2クラッド層107とAlGaAsエッチングストップ層106とでは材料系が異なり、またAl組成が異なることから、ドライエッチング時において3以上のエッチング選択比を確保することが可能である。 Even if the composition is determined as described above, the p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second cladding layer 107 and the AlGaAs etching stop layer 106 have different material systems and different Al compositions. It is possible to ensure an etching selectivity of 3 or more during etching.

また、エッチングストップ層106の膜厚は1nm以上、20nm以下とした。これは、エッチングストップ層106を除去する工程で、エッチングストップ層106がリッジ内部に向かってサイドエッチングされるのを抑制するためであり、また、そのことによる水平拡がり角への影響を抑制するためである。このように膜厚設定する事で、リッジ底部において、エッチングストップ層106のサイドエッチングを0.2μm以内とすることが可能である。   The thickness of the etching stop layer 106 is 1 nm or more and 20 nm or less. This is to suppress the side etching of the etching stop layer 106 toward the inside of the ridge in the process of removing the etching stop layer 106, and to suppress the influence on the horizontal divergence angle due to this. It is. By setting the film thickness in this way, the side etching of the etching stop layer 106 can be within 0.2 μm at the bottom of the ridge.

図1(c)で示したエッチングストップ層106除去工程では、As系材料を使用しているために、P系材料であるクラッド層に対して高い選択性を保つことができ、選択比を60以上とすることも可能である。このことにより、精度良く容易にエッチングストップ層除去が行える。   In the step of removing the etching stop layer 106 shown in FIG. 1C, since an As-based material is used, high selectivity can be maintained with respect to the clad layer that is a P-based material, and the selectivity is 60. The above is also possible. As a result, the etching stop layer can be easily removed with high accuracy.

例えば、硫酸に過酸化水素を適当に混合する事で高い選択性でエッチングが可能である。   For example, etching can be performed with high selectivity by appropriately mixing hydrogen peroxide with sulfuric acid.

また、上記した表面処理として、エッチングレートが数nm/分となるような硫酸系のエッチャントを用いて処理を行い、p型第1クラッド層105の表面およびリッジ形状に加工されたp型第2クラッド層107の側面を0.5nm〜4nm程度、数原子層相当をエッチングした。   Further, as the above-described surface treatment, a p-type second processed into a ridge shape and a surface of the p-type first cladding layer 105 by performing treatment using a sulfuric acid-based etchant having an etching rate of several nm / min. The side surface of the clad layer 107 was etched by about 0.5 nm to 4 nm, which corresponds to several atomic layers.

このことにより、p型第1クラッド層105とエッチングストップ層106との界面に変成層ができていたり、p型第2クラッド層107の側面にポリマー層等が形成されている場合でも、これらを除去して表面平滑性の向上をさせ、続けて行う工程で、良好な結晶性を有するn型電流ブロック層110を得ることが可能となる。   As a result, even when a metamorphic layer is formed at the interface between the p-type first cladding layer 105 and the etching stop layer 106, or when a polymer layer or the like is formed on the side surface of the p-type second cladding layer 107, these are removed. The n-type current blocking layer 110 having good crystallinity can be obtained in a subsequent process by removing and improving the surface smoothness.

また、ドライエッチングにより生じたプラズマダメージ層を除去するために、n型電流ブロック層110を成長させる工程で、水素もしくは窒素雰囲気中で約700℃、2分ほどのアニールを行って結晶性を回復させダメージを除去した後、n型電流ブロック層110を成長させた。   In addition, in order to remove the plasma damage layer generated by dry etching, the n-type current blocking layer 110 is grown, and the crystallinity is restored by annealing at about 700 ° C. for about 2 minutes in a hydrogen or nitrogen atmosphere. After removing the damage, the n-type current blocking layer 110 was grown.

このことにより、先に行った表面処理と合わせて結晶欠陥の発生を抑制し、良好な結晶成長が行える。さらに、界面準位の発生も抑えられ、デバイス特性もまた良好なものとすることが可能である。   This suppresses the generation of crystal defects in combination with the previously performed surface treatment and allows good crystal growth. Further, the generation of interface states can be suppressed, and the device characteristics can also be improved.

なお、アニールは600℃以上で行えば本発明の効果を発揮できるが、p型のドーパントであるZn拡散によるデバイス特性への影響を抑制するために、700℃にて行う場合は、20分以内とすることが望ましい。   In addition, although the effect of this invention can be exhibited if annealing is performed at 600 ° C. or more, in order to suppress the influence on the device characteristics due to the diffusion of Zn which is a p-type dopant, it is within 20 minutes when performed at 700 ° C. Is desirable.

また、RTP(Rapid Thermal Process)による短時間アニールを用いても同様な効果が得られる。   The same effect can be obtained even if short-time annealing by RTP (Rapid Thermal Process) is used.

本発明に係る半導体レーザ装置の製造方法は、リッジ形状を改善してさらに電流ブロック層の結晶性を損なわないため、高出力かつ高信頼性の半導体レーザ装置が得られる製造方法として有用である。   The method for manufacturing a semiconductor laser device according to the present invention is useful as a method for manufacturing a semiconductor laser device with high output and high reliability, because the ridge shape is improved and the crystallinity of the current blocking layer is not impaired.

本発明の実施の形態における半導体レーザ装置の製造工程説明図Manufacturing process explanatory diagram of a semiconductor laser device in an embodiment of the present invention 本発明の実施の形態におけるエッチングストップ層のAl含有率と吸収端波長を示した図The figure which showed Al content rate and absorption edge wavelength of the etching stop layer in embodiment of this invention 従来の技術における半導体レーザ装置の製造工程説明図Manufacturing process explanatory diagram of a semiconductor laser device in the prior art

符号の説明Explanation of symbols

101、301 n型GaAs基板
102、302 n型GaAsバッファ層
103、303 n型(Al0.7Ga0.30.5In0.5Pクラッド層
104 GaInP系材料の活性層
105、305 p型(Al0.7Ga0.30.5In0.5P第1クラッド層
106 p型Al0.45Ga0.55Asエッチングストップ層
107、307 p型(Al0.7Ga0.30.5In0.5P第2クラッド層
108、308 p型Ga0.5In0.5P中間層
109、309 SiO2
110、310 n型AlInP電流ブロック層
111、311 p型GaAsコンタクト層
304 GaInP/AlGaInP多重量子井戸構造活性層
306 p型Ga0.5In0.5Pエッチングストップ層
101, 301 n-type GaAs substrate 102, 302 n-type GaAs buffer layer 103, 303 n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P cladding layer 104 GaInP-based active layer 105, 305 p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P first cladding layer 106 p-type Al 0.45 Ga 0.55 As etching stop layer 107, 307 p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second cladding layer 108, 308 p-type Ga 0.5 In 0.5 P intermediate layer 109, 309 SiO 2 film 110, 310 n-type AlInP current blocking layer 111, 311 p-type GaAs contact layer 304 GaInP / AlGaInP multiple quantum well structure active layer 306 p-type Ga 0.5 In 0.5 P etching stop layer

Claims (10)

半導体基板上に、第1導電型のクラッド層と、活性層と、第2導電型の第1クラッド層と、前記第1導電型のクラッド層よりAl含有率の高いエッチングストップ層と、第2導電型の第2クラッド層とをこの順に形成する工程と、
前記第2導電型の第2クラッド層をレーザ共振器の長手方向に延びるリッジ形状にエッチングする工程と、
前記リッジ形状にエッチングされた第2導電型の第2クラッド層の外側にあるエッチングストップ層を除去する工程と、
前記第2導電型の第1クラッド層の表面および前記リッジ形状の第2導電型の第2クラッド層の側面を化学的に処理する工程と、
前記第2導電型の第2クラッド層まで形成された前記半導体基板を熱処理する工程と、
前記半導体基板上に第1導電型の電流ブロック層を形成する工程と、
前記第1導電型の電流ブロック層上に第2導電型のコンタクト層を形成する工程とを備えた半導体レーザ装置の製造方法。
On the semiconductor substrate, a first conductivity type cladding layer, an active layer, a second conductivity type first cladding layer, an etching stop layer having an Al content higher than that of the first conductivity type cladding layer, and a second Forming a conductive second cladding layer in this order;
Etching the second conductivity type second cladding layer into a ridge shape extending in the longitudinal direction of the laser resonator;
Removing an etching stop layer outside the second conductivity type second cladding layer etched into the ridge shape;
Chemically treating the surface of the second conductivity type first cladding layer and the side surface of the ridge-shaped second conductivity type second cladding layer;
Heat-treating the semiconductor substrate formed up to the second conductivity type second cladding layer;
Forming a first conductivity type current blocking layer on the semiconductor substrate;
Forming a second conductivity type contact layer on the first conductivity type current blocking layer.
前記エッチングストップ層はAl含有率が前記第2導電型の第2クラッド層より高いことを特徴とする請求項1記載の半導体レーザ装置の製造方法。 2. The method of manufacturing a semiconductor laser device according to claim 1, wherein the etching stop layer has an Al content higher than that of the second conductivity type second cladding layer. 前記エッチングストップ層は前記活性層から発する光に対して吸収が起こらない材料であることを特徴とする請求項1または2に記載の半導体レーザ装置の製造方法。 3. The method of manufacturing a semiconductor laser device according to claim 1, wherein the etching stop layer is a material that does not absorb light emitted from the active layer. 前記エッチングストップ層は前記第2導電型のクラッド層と異なる材料系で構成されることを特徴とする請求項1ないし3のいずれかに記載の半導体レーザ装置の製造方法。 4. The method of manufacturing a semiconductor laser device according to claim 1, wherein the etching stop layer is made of a material system different from that of the second conductivity type cladding layer. 前記エッチングストップ層は1nm以上20nm以下の膜厚を有することを特徴とする請求項1ないし4のいずれかに記載の半導体レーザ装置の製造方法。 5. The method of manufacturing a semiconductor laser device according to claim 1, wherein the etching stop layer has a thickness of 1 nm to 20 nm. 前記第2導電型の第2クラッド層をリッジ形状にエッチングする工程において、
ドライエッチングを用いて前記第2導電型の第2クラッド層をエッチングし、前記エッチングストップ層に対する選択比が3以上であることを特徴とする請求項1ないし5のいずれかに記載の半導体レーザ装置の製造方法。
In the step of etching the second conductivity type second cladding layer into a ridge shape,
6. The semiconductor laser device according to claim 1, wherein the second cladding layer of the second conductivity type is etched by dry etching, and a selection ratio with respect to the etching stop layer is 3 or more. Manufacturing method.
前記エッチングストップ層を除去する工程において、
ウエットエッチングを用いて前記エッチングストップ層を除去し、前記第2導電型の第1クラッド層に対する選択比が60以上であることを特徴とする請求項6記載の半導体レーザ装置の製造方法。
In the step of removing the etching stop layer,
7. The method of manufacturing a semiconductor laser device according to claim 6, wherein the etching stop layer is removed by wet etching, and the selection ratio to the first conductivity type first cladding layer is 60 or more.
前記エッチングストップ層を除去する工程において、
ウエットエッチングにより前記エッチングストップ層が除去され、前記エッチングストップ層のサイドエッチングが0.2μm以内であることを特徴とする請求項7記載の半導体レーザ装置の製造方法。
In the step of removing the etching stop layer,
8. The method of manufacturing a semiconductor laser device according to claim 7, wherein the etching stop layer is removed by wet etching, and side etching of the etching stop layer is within 0.2 [mu] m.
前記第2導電型の第1クラッド層の表面および前記リッジ形状の第2導電型の第2クラッド層の側面を0.5nm〜4nmの範囲でエッチングして表面処理を行うことを特徴とする請求項7または8記載の半導体レーザ装置の製造方法。 The surface treatment is performed by etching the surface of the first conductivity type first cladding layer and the side surface of the ridge-shaped second conductivity type second cladding layer in a range of 0.5 nm to 4 nm. Item 9. A method for manufacturing a semiconductor laser device according to Item 7 or 8. 前記半導体基板の熱処理工程において、結晶成長装置または熱処理炉を用いて600℃以上、20分以内の時間で行う請求項1ないし9のいずれかに記載の半導体レーザ装置の製造方法。 10. The method of manufacturing a semiconductor laser device according to claim 1, wherein the heat treatment step of the semiconductor substrate is performed at a temperature of 600 ° C. or more and within 20 minutes using a crystal growth apparatus or a heat treatment furnace.
JP2003399070A 2003-11-28 2003-11-28 Manufacturing method of semiconductor laser device Pending JP2005159229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003399070A JP2005159229A (en) 2003-11-28 2003-11-28 Manufacturing method of semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003399070A JP2005159229A (en) 2003-11-28 2003-11-28 Manufacturing method of semiconductor laser device

Publications (1)

Publication Number Publication Date
JP2005159229A true JP2005159229A (en) 2005-06-16

Family

ID=34723731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003399070A Pending JP2005159229A (en) 2003-11-28 2003-11-28 Manufacturing method of semiconductor laser device

Country Status (1)

Country Link
JP (1) JP2005159229A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157802A (en) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd Semiconductor laser device and method of manufacturing same
JP2013172059A (en) * 2012-02-22 2013-09-02 Mitsubishi Electric Corp Semiconductor element manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157802A (en) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd Semiconductor laser device and method of manufacturing same
JP2013172059A (en) * 2012-02-22 2013-09-02 Mitsubishi Electric Corp Semiconductor element manufacturing method

Similar Documents

Publication Publication Date Title
JP2009088207A (en) Semiconductor laser device, and method for manufacturing the same
JP2007158195A (en) Semiconductor laser element and manufacturing method therefor
JP4755090B2 (en) Semiconductor laser device and manufacturing method thereof
JP2010278131A (en) Semiconductor laser element and method of manufacturing the same
JP2914430B2 (en) Method for manufacturing semiconductor laser device
JP2003309329A (en) Method for manufacturing semiconductor laser element
JP2002008980A (en) Method of growing semiconductor layer, and method of manufacturing semiconductor light-emitting element
JP2005159229A (en) Manufacturing method of semiconductor laser device
JP2947164B2 (en) Semiconductor laser device
JP3763708B2 (en) Manufacturing method of semiconductor laser
KR20060055696A (en) Method of producing semiconductor laser
JP2000151024A (en) Semiconductor light-emitting element
JP2008066384A (en) Semiconductor laser device and its manufacturing method
JP2003309328A (en) Semiconductor laser element and its manufacturing method
JP2000323788A (en) Semiconductor laser device and its manufacture
JP2011114017A (en) Method of manufacturing nitride semiconductor device
JP2008098362A (en) Semiconductor laser device and method of manufacturing the same
US20040264534A1 (en) Semiconductor laser device and method for manufacturing the same
JP2007081173A (en) Monolithic two wavelength semiconductor laser and its manufacturing method
JP2005347630A (en) Nitride semiconductor element and method for manufacturing the same
JP2001077472A (en) Manufacture of semiconductor laser
JP4606809B2 (en) Semiconductor laser
JP3518842B2 (en) Gallium nitride based compound semiconductor laser
KR100674835B1 (en) Method of producing multi-wavelength semiconductor laser device
JP2014220440A (en) Semiconductor laser element and method for manufacturing the same