JPH06151380A - Method for etching metal/ito multilayer film - Google Patents
Method for etching metal/ito multilayer filmInfo
- Publication number
- JPH06151380A JPH06151380A JP29840192A JP29840192A JPH06151380A JP H06151380 A JPH06151380 A JP H06151380A JP 29840192 A JP29840192 A JP 29840192A JP 29840192 A JP29840192 A JP 29840192A JP H06151380 A JPH06151380 A JP H06151380A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- ito
- multilayer film
- mixed gas
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は金属とＩＴＯ多層膜のエ
ッチング方法、及びそれを用いた液晶表示装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a metal and ITO multilayer film, and a liquid crystal display device using the same.
【０００２】[0002]
【従来の技術】従来、透明導電膜であるＩＴＯ(Indium
Tin Oxide)のドライエッチング用ガスとしては、例え
ば、Journal of Electrochemical Society, vol.１３
６, no.６,pp.１８３９−１８４０, June(１９８９）に
記載されているように、ＨＩガスが用いられていた（図
１１参照）。2. Description of the Related Art Conventionally, ITO (Indium
As a gas for dry etching (Tin Oxide), for example, Journal of Electrochemical Society, vol.
6, No. 6, pp. 1839-1840, June (1989), HI gas was used (see FIG. 11).
【０００３】[0003]
【発明が解決しようとする課題】上記した従来技術は、
次のような場合について検討が不充分であった。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
The study was insufficient in the following cases.
【０００４】すなわち、ＡｌとＩＴＯの多層膜を一括エ
ッチングする検討である。ここで、ＬＳＩにおけるＡｌ
のエッチングには、ＢＣｌ3とＣｌ2の混合ガスが使用さ
れており、ＢＣｌ3はＡｌ表面の自然酸化膜のエッチン
グに、Ｃｌ2はＡｌのエッチングに用いられている。し
たがって、Ａｌ／ＩＴＯ多層膜の一括エッチングをする
場合にはＢＣｌ3，Ｃｌ2、及びＨＩの混合ガスが考えら
れる。しかしながら、３種類のガスをエッチングガスと
して用いるにはコスト的に難点がある。さらに、ガラス
基板上のＡｌ／ＩＴＯの多層膜をエッチングする時に
は、Ａｌ表面の酸化膜及びＡｌをエッチングする際に生
じる発熱によりレジストが損傷する、という問題点も出
てくる。ＬＳＩにおいては、シリコンウエハーは熱伝導
率が高いので、Ａｌをエッチングする際にはドライエッ
チング装置の下部電極を冷却することにより、上記問題
点を解決している。しかし、アクティブマトリクス液晶
表示装置においては、Ａｌは熱伝導率の低いガラス基板
上で加工されるので、ＬＳＩと同じ手法では同等の効果
が得られない。That is, it is a study to collectively etch a multilayer film of Al and ITO. Here, Al in LSI
The etching, BCl 3 and has a gas mixture of Cl 2 are used, BCl 3 for etching the natural oxide film of Al surface, Cl 2 is used for etching of Al. Therefore, a mixed gas of BCl 3 , Cl 2 and HI is conceivable when the Al / ITO multilayer film is collectively etched. However, there is a cost disadvantage in using three kinds of gases as etching gas. Further, when etching the Al / ITO multilayer film on the glass substrate, there is a problem that the resist is damaged by the heat generated when etching the oxide film and Al on the Al surface. In an LSI, since a silicon wafer has a high thermal conductivity, the above problem is solved by cooling the lower electrode of the dry etching apparatus when etching Al. However, in the active matrix liquid crystal display device, Al is processed on a glass substrate having a low thermal conductivity, and therefore, the same effect as that of the LSI cannot be obtained.
【０００５】本発明の目的は、以上に述べた問題点を解
決し、少なくてもＡｌとＩＴＯが含まれている多層膜の
エッチングに好適なガスを提供することである。An object of the present invention is to solve the above problems and provide a gas suitable for etching a multilayer film containing at least Al and ITO.
【０００６】また、本発明の別の目的は、そのエッチン
グ方法を用いて製作した低コストのアクティブマトリク
ス液晶表示装置を提供することである。Another object of the present invention is to provide a low cost active matrix liquid crystal display device manufactured by using the etching method.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１のエッチング手法は、少なくてもＡｌ
とＩＴＯが含まれている多層膜をＢＣｌ3 とＨＩの混合
ガスでエッチングすることを特徴とする。また、本発明
の第２のエッチング手法は、少なくてもＡｌとＩＴＯが
含まれている多層膜をＡｒとＨＩの混合ガスでエッチン
グすることを特徴とする。そして、上記多層膜において
は、ＡｌとＩＴＯの間にＴａ，Ｗ，Ｍｏ等の高融点金属
が挿入されていることを特徴とする。さらに、上記多層
膜をエッチングする際の平行平板型ドライエッチング装
置の上部電極と下部電極の間隔は２０mm以下であること
が好ましい。In order to achieve the above object, the first etching method of the present invention uses at least Al.
It is characterized in that the multilayer film containing ITO and ITO is etched with a mixed gas of BCl 3 and HI. Further, the second etching method of the present invention is characterized in that the multilayer film containing at least Al and ITO is etched with a mixed gas of Ar and HI. The multilayer film is characterized in that a refractory metal such as Ta, W, or Mo is inserted between Al and ITO. Further, the distance between the upper electrode and the lower electrode of the parallel plate type dry etching apparatus when etching the multilayer film is preferably 20 mm or less.
【０００８】[0008]
【作用】本発明の第１のエッチング手法では、ＡｌとＩ
ＴＯの多層膜のエッチングにＢＣｌ3とＨＩの混合ガス
を用いる。ここでＢＣｌ3はＡｌの自然酸化膜のエッチ
ングが可能で、ＨＩはエッチング時に生成されるＡｌＩ
3とＩｎＩ3の蒸気圧が高いため、ＡｌとＩＴＯのエッチ
ングが可能である。よって、上記２種類のみの混合ガス
によりＡｌとＩＴＯが含まれている多層膜の一括エッチ
ングが可能となる。したがって、本発明のエッチング手
法は経済的に利点がある。さらに、Ａｌの自然酸化膜を
ＢＣｌ3 ガスでエッチングする際、及びＡｌをＨＩでエ
ッチングする際に比較的高い発熱が生じるが、これら
は、エッチング時にＨＩガスより生じる水素イオンによ
り緩和される。これは水素イオンが放熱媒体の役目をす
る理由によるものである。したがって、上記混合ガスに
よりＡｌ表面の酸化膜及びＡｌをエッチングする際に生
じるレジストの損傷は緩和される。また、本発明の第２
のエッチング手法では、ＡｌとＩＴＯの多層膜のエッチ
ングにＡｒとＨＩの混合ガスを用いる。ここで、Ａｒは
Ａｌの自然酸化膜をスパッタリングする目的で添加され
たものである。この点以外は、本発明の第１のエッチン
グ手法と同様の効果でＡｌ／ＩＴＯ多層膜の一括エッチ
ングが可能となる。ところで、ＡｌとITOを直接接触さ
せると界面反応により界面にＡｌ2Ｏ3が生成されるので
Ａｌ／ITO間の電気的特性が劣化する。よって、Ａｌ／
ＩＴＯ間にバリアメタルを挿入する必要があるが、上記
バリアメタルはＢＣｌ3 とＨＩの混合ガス、あるいはＡ
ｒとＨＩの混合ガスでエッチングできなければいけな
い。ここで、一般的には、バリアメタルには高融点金属
が適しており、ヨウ素と金属の揮発生成物の蒸気圧から
推測するとＴａ，Ｍｏ，Ｗが適している。さらに、上記
エッチングを平行平板型ドライエッチング装置で行う場
合はドライエッチング装置の上部電極と下部電極の間隔
を２０mm以下にすると、より効果がある。これは、以下
の理由によるものである。すなわち、電極間隔を２０mm
以下にすると、通常、上部電極はプラズマ放電中に生じ
るイオンシース内に位置する。ここで、イオンシース内
には強力な電界のみが存在するので、プラズマにより生
じるよう素イオンは消滅する前に加速されて金属／ＩＴ
Ｏ付き基板に衝突する。したがって、金属／ＩＴＯ多層
膜のエッチング速度は向上する。In the first etching method of the present invention, Al and I
A mixed gas of BCl 3 and HI is used for etching the TO multilayer film. Here, BCl 3 is capable of etching the native oxide film of Al, and HI is AlI generated during etching.
Since 3 and InI 3 have a high vapor pressure, Al and ITO can be etched. Therefore, it is possible to collectively etch the multilayer film containing Al and ITO by using the mixed gas of only the above two types. Therefore, the etching method of the present invention is economically advantageous. Further, relatively high heat generation occurs when etching the native oxide film of Al with BCl 3 gas and when etching Al with HI, but these are alleviated by hydrogen ions generated from the HI gas during etching. This is because hydrogen ions function as a heat dissipation medium. Therefore, damage to the oxide film on the Al surface and the resist caused when the Al is etched by the mixed gas is alleviated. The second aspect of the present invention
In the above etching method, a mixed gas of Ar and HI is used for etching the multilayer film of Al and ITO. Here, Ar is added for the purpose of sputtering a natural oxide film of Al. Except for this point, the Al / ITO multilayer film can be collectively etched with the same effect as the first etching method of the present invention. By the way, when Al and ITO are brought into direct contact with each other, Al 2 O 3 is generated at the interface due to the interface reaction, so that the electrical characteristics between Al / ITO are deteriorated. Therefore, Al /
It is necessary to insert a barrier metal between ITO, but the barrier metal is a mixed gas of BCl 3 and HI, or A
It must be possible to etch with a mixed gas of r and HI. Here, in general, a refractory metal is suitable as the barrier metal, and Ta, Mo, and W are suitable as estimated from the vapor pressures of iodine and metal volatile products. Further, in the case where the above etching is performed by a parallel plate type dry etching apparatus, it is more effective to set the distance between the upper electrode and the lower electrode of the dry etching apparatus to 20 mm or less. This is due to the following reasons. That is, the electrode interval is 20 mm
In the following, the upper electrode is usually located within the ion sheath created during plasma discharge. Here, since only a strong electric field exists in the ion sheath, the iodine ions generated by the plasma are accelerated before disappearing and the metal / IT
Collide with a substrate with O. Therefore, the etching rate of the metal / ITO multilayer film is improved.
【０００９】[0009]
【実施例】以下に図面を参照して本発明を詳細に説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings.
【００１０】図１は本発明の第１実施例を示したもので
ある。図中において、１はガラス基板、２はＩＴＯ、３
はレジスト、４はＴａ、５はＡｌであり、レジスト３を
マスクにして、ＢＣｌ3 とＨＩの混合ガスでＡｌ／Ｔａ
／ＩＴＯを一括エッチングする様子を示したものであ
る。ＢＣｌ3 はＡｌの表面酸化膜をエッチングする目的
で添加されたものであり、Ａｌの表面酸化膜さえ除去で
きれば、Ａｌ，ＴａはＨＩ単独でもエッチング可能であ
る。なお、ＴａはＡｌとＩＴＯの反応防止を目的に挿入
されたものであり、他にはタングステン，モリブデン等
の高融点金属が考えられる。FIG. 1 shows a first embodiment of the present invention. In the figure, 1 is a glass substrate, 2 is ITO, 3
Is resist, 4 is Ta, and 5 is Al. Using the resist 3 as a mask, Al / Ta is mixed with a mixed gas of BCl 3 and HI.
FIG. 7 shows a state in which / ITO is collectively etched. BCl 3 is added for the purpose of etching the surface oxide film of Al, and Al and Ta can be etched by HI alone as long as the surface oxide film of Al can be removed. Note that Ta is inserted for the purpose of preventing the reaction between Al and ITO, and other refractory metals such as tungsten and molybdenum can be considered.
【００１１】図２は本発明の第２実施例を示したもので
ある。図中において、１はガラス基板、２はＩＴＯ、３
はレジスト、４はＴａ、５はＡｌであり、レジスト３を
マスクにして、ＡｒとＨＩの混合ガスでＡｌ／Ｔａ／Ｉ
ＴＯを一括エッチングする様子を示したものである。Ａ
ｒはＡｌの表面酸化膜をスパッタリングする目的で添加
されたものであり、Ａｌの表面酸化膜さえ除去できれ
ば、Ａｌ，ＴａはＨＩ単独でもエッチング可能である。
なお、ＴａはＡｌとＩＴＯの反応防止を目的に挿入され
たものであり、他にはタングステン，モリブデン等の高
融点金属が考えられる。FIG. 2 shows a second embodiment of the present invention. In the figure, 1 is a glass substrate, 2 is ITO, 3
Is resist, 4 is Ta, and 5 is Al. Using the resist 3 as a mask, a mixed gas of Ar and HI is used for Al / Ta / I.
It shows how TO is collectively etched. A
r is added for the purpose of sputtering the surface oxide film of Al, and Al and Ta can be etched by HI alone as long as the surface oxide film of Al can be removed.
Note that Ta is inserted for the purpose of preventing the reaction between Al and ITO, and other refractory metals such as tungsten and molybdenum can be considered.
【００１２】図３は本発明の第３実施例を示したもので
あり、ドライエッチング装置の概略を示したものであ
る。図中において、６は金属／ＩＴＯ付き基板、７は下
部電極、８は上部電極、９は平行平板型ドライエッチン
グ装置である。本発明の第３実施例としては、図中に示
すように上部電極８と下部電極７の電極間隔を２０mm以
下にすることである。電極間隔を２０mm以下にすると、
通常、上部電極８はプラズマ放電中に生じるイオンシー
ス内に位置する。ここで、イオンシース内には強力な電
界のみが存在するので、プラズマにより生じるよう素イ
オンは消滅する前に加速されて金属／ＩＴＯ付き基板６
に衝突する。したがって、金属／ＩＴＯ多層膜のエッチ
ング速度は向上する。FIG. 3 shows a third embodiment of the present invention, which is a schematic view of a dry etching apparatus. In the figure, 6 is a substrate with metal / ITO, 7 is a lower electrode, 8 is an upper electrode, and 9 is a parallel plate type dry etching apparatus. As a third embodiment of the present invention, as shown in the figure, the electrode interval between the upper electrode 8 and the lower electrode 7 is set to 20 mm or less. If the electrode spacing is 20 mm or less,
Usually, the upper electrode 8 is located in the ion sheath generated during plasma discharge. Here, since only a strong electric field exists in the ion sheath, the iodine ions generated by the plasma are accelerated before disappearing and the substrate 6 with metal / ITO 6 is accelerated.
Clash with. Therefore, the etching rate of the metal / ITO multilayer film is improved.
【００１３】次に図４〜図９を参照して、本発明のエッ
チングをアクティブマトリクス液晶ディスプレイに適用
した場合の製作手順を説明する。Next, with reference to FIGS. 4 to 9, description will be given of a manufacturing procedure when the etching of the present invention is applied to an active matrix liquid crystal display.
【００１４】まず、ガラス基板１上に順次ＩＴＯ(Indiu
m Tin Oxide)２，Ｔａ４、及びＡｌ５をスパッタリング
して、その後、レジスト３を塗布してレジスト３をパタ
ーニングする（図４参照）。次にＢＣｌ3 とＨＩの混合
ガスでレジスト３をマスクにして、Ａｌ５，Ｔａ４，Ｉ
ＴＯ２を順次エッチングする（図５参照）。次にレジス
ト３を剥離後、ＳｉＮからなるゲート絶縁膜１０，真性
半導体膜１１を順次堆積し、レジスト４０を塗布してレ
ジスト４０をパターニングする(図６参照)。その後、レ
ジスト４０をマスクにして、真性半導体膜１１，ゲート
絶縁膜１０，Ａｌ５，Ｔａ４を順次パターニングする
（図７参照）。次にレジスト４０を剥離後、Ｃｒからな
るソース／ドレイン電極１２をスパッタリング後、Ｃｒ
１２をパターニングし、その後、薄膜トランジスタの保
護膜であるＳｉＮを堆積する（図８参照）。上記基板、
すなわちＴＦＴ付き基板とＩＴＯ付きガラス基板の間に
液晶を封入したＴＦＴ−ＬＣＤ(Thin Film Transistor)
基板の断面を示したのが図９である。図中において、２
０はＴＦＴ付きガラス基板、２１と２３は配向膜、２２
は液晶、２４はＩＴＯ付きガラス基板である。First, on the glass substrate 1, ITO (Indiu
m Tin Oxide) 2, Ta4, and Al5 are sputtered, and then the resist 3 is applied to pattern the resist 3 (see FIG. 4). Next, using the resist 3 as a mask with a mixed gas of BCl 3 and HI, Al 5, Ta 4, I
The TO2 is sequentially etched (see FIG. 5). Next, after removing the resist 3, the gate insulating film 10 made of SiN and the intrinsic semiconductor film 11 are sequentially deposited, the resist 40 is applied, and the resist 40 is patterned (see FIG. 6). Then, the intrinsic semiconductor film 11, the gate insulating film 10, Al5 and Ta4 are sequentially patterned using the resist 40 as a mask (see FIG. 7). Next, after the resist 40 is peeled off, the source / drain electrode 12 made of Cr is sputtered, and then Cr
12 is patterned, and then SiN which is a protective film of the thin film transistor is deposited (see FIG. 8). The above substrate,
That is, TFT-LCD (Thin Film Transistor) in which liquid crystal is enclosed between the substrate with TFT and the glass substrate with ITO.
FIG. 9 shows a cross section of the substrate. 2 in the figure
0 is a glass substrate with a TFT, 21 and 23 are alignment films, 22
Is a liquid crystal, and 24 is a glass substrate with ITO.
【００１５】図１０は本発明のエッチング方法を用いて
形成したアクティブマトリクス液晶ディスプレイのシス
テム構成を示した一実施例である。図中において、３０
はＴＦＴ−ＬＣＤ基板、３１は走査側ドライバ、３２は
信号側ドライバ、３３はコントローラ、３４は画像信号
源である。FIG. 10 is an embodiment showing the system configuration of an active matrix liquid crystal display formed by using the etching method of the present invention. In the figure, 30
Is a TFT-LCD substrate, 31 is a scanning side driver, 32 is a signal side driver, 33 is a controller, and 34 is an image signal source.
【００１６】[0016]
【発明の効果】以上の説明から明らかなように、本発明
によれば、金属とＩＴＯ(Indium TinOxide）の多層膜は
ＢＣｌ3とＨＩの混合ガス、あるいはＡｒとＨＩの混合
ガスで一括エッチングできる。さらに、上記手法をアク
ティブマトリクス液晶表示装置に適用することにより、
アクティブマトリクス液晶表示装置の製造工程数が短縮
されるのでスループットは向上する。As is apparent from the above description, according to the present invention, a multilayer film of metal and ITO (Indium Tin Oxide) can be collectively etched with a mixed gas of BCl 3 and HI or a mixed gas of Ar and HI. . Furthermore, by applying the above method to an active matrix liquid crystal display device,
Since the number of manufacturing steps of the active matrix liquid crystal display device is shortened, the throughput is improved.
【図１】本発明の第１実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.
【図２】本発明の第２実施例を示す図である。FIG. 2 is a diagram showing a second embodiment of the present invention.
【図３】本発明の第３実施例を示す図である。FIG. 3 is a diagram showing a third embodiment of the present invention.
【図４】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その１を示す図である。FIG. 4 is a diagram showing a first manufacturing procedure when the present invention is applied to an active matrix liquid crystal display.
【図５】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その２を示す図である。FIG. 5 is a diagram showing a second manufacturing procedure when the present invention is applied to an active matrix liquid crystal display.
【図６】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その３を示す図である。FIG. 6 is a diagram showing a third manufacturing procedure when the present invention is applied to an active matrix liquid crystal display.
【図７】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その４を示す図である。FIG. 7 is a diagram showing a fourth manufacturing procedure when the present invention is applied to an active matrix liquid crystal display.
【図８】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その５を示す図である。FIG. 8 is a diagram showing a fifth manufacturing procedure when the present invention is applied to an active matrix liquid crystal display.
【図９】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その６を示す図である。FIG. 9 is a diagram showing a sixth manufacturing procedure when the present invention is applied to an active matrix liquid crystal display.
【図１０】本発明を用いたアクティブマトリクス液晶デ
ィスプレイのシステム構成図である。FIG. 10 is a system configuration diagram of an active matrix liquid crystal display using the present invention.
【図１１】従来のエッチングガスを示す図である。FIG. 11 is a diagram showing a conventional etching gas.
１…ガラス基板、２…ＩＴＯ(Indium Tin Oxide)、３…
ホトレジスト、４…タンタル、５…アルミニウム、６…
金属／ＩＴＯ基板、７…下部電極、８…上部電極、９…
平行平板型ドライエッチング装置、１０…窒化シリコン
膜（ゲート絶縁膜）、１１…真性半導体膜、１２…クロ
ム、１３…窒化シリコン膜（保護膜）、２０…ＴＦＴ付
きガラス基板、２１…第１の配向膜、２２…液晶、２３
…第２の配向膜、２４…ＩＴＯ付きガラス基板、３０…
ＴＦＴ−ＬＣＤ(Thin FilmTransistor-Liquid Crystal
Display)基板、３１…走査側ドライバ、３２…信号側ド
ライバ、３３…コントローラ、３４…画像信号源、４０
…ホトレジスト。1 ... Glass substrate, 2 ... ITO (Indium Tin Oxide), 3 ...
Photoresist, 4 ... Tantalum, 5 ... Aluminum, 6 ...
Metal / ITO substrate, 7 ... lower electrode, 8 ... upper electrode, 9 ...
Parallel plate type dry etching device, 10 ... Silicon nitride film (gate insulating film), 11 ... Intrinsic semiconductor film, 12 ... Chromium, 13 ... Silicon nitride film (protective film), 20 ... Glass substrate with TFT, 21 ... First Alignment film, 22 ... Liquid crystal, 23
... second alignment film, 24 ... ITO-attached glass substrate, 30 ...
TFT-LCD (Thin Film Transistor-Liquid Crystal)
Display) substrate, 31 ... Scanning side driver, 32 ... Signal side driver, 33 ... Controller, 34 ... Image signal source, 40
… Photoresist.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小西 信武 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 折付 良二 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Nobutake Konishi 7-1, 1-1, Omika-cho, Hitachi-shi, Ibaraki Hitachi Ltd. Hitachi Research Laboratory (72) Inventor Ryoji Ryuji 3300, Hayano, Mobara-shi, Chiba Shares Hitachi, Ltd. Electronic Device Division
Claims (5)
をエッチングする手法において、金属とＩＴＯの多層膜
エッチングはＢＣｌ3 とＨＩの混合ガスで行うことを特
徴とする金属／ＩＴＯ多層膜のエッチング方法。1. A method of etching a multilayer film of metal and ITO (Indium Tin Oxide), wherein the etching of the multilayer film of metal and ITO is performed with a mixed gas of BCl 3 and HI. Etching method.
法において、金属とＩＴＯの多層膜エッチングはＡｒと
ＨＩの混合ガスで行うことを特徴とする金属／ＩＴＯ多
層膜のエッチング方法。2. A method of etching a metal / ITO multilayer film, wherein the metal / ITO multilayer film etching is performed with a mixed gas of Ar and HI.
金属の積層であることを特徴とする金属／ＩＴＯ多層膜
のエッチング方法。3. A method for etching a metal / ITO multilayer film, wherein the metal according to claim 1 or 2 is a laminate of Al and a refractory metal.
チングを平行平板型ドライエッチング装置で行う場合
は、上部電極と下部電極の間隔を２０ｍｍ以下にするこ
とを特徴とする金属／ＩＴＯ多層膜のエッチング方法。4. When the etching according to any one of claims 1 to 3 is performed by a parallel plate type dry etching apparatus, the distance between the upper electrode and the lower electrode is set to 20 mm or less. Method for etching ITO multilayer film.
チング手法を用いたことを特徴とするアクティブマトリ
クス液晶表示装置。5. An active matrix liquid crystal display device using the etching method according to any one of claims 1 to 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29840192A JPH06151380A (en) | 1992-11-09 | 1992-11-09 | Method for etching metal/ito multilayer film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29840192A JPH06151380A (en) | 1992-11-09 | 1992-11-09 | Method for etching metal/ito multilayer film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151380A true JPH06151380A (en) | 1994-05-31 |
Family
ID=17859231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29840192A Pending JPH06151380A (en) | 1992-11-09 | 1992-11-09 | Method for etching metal/ito multilayer film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151380A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843277A (en) * | 1995-12-22 | 1998-12-01 | Applied Komatsu Technology, Inc. | Dry-etch of indium and tin oxides with C2H5I gas |
| WO1998059379A1 (en) * | 1997-06-25 | 1998-12-30 | Applied Komatsu Technology, Inc. | Dry-etching of indium and tin oxides |
| KR100765140B1 (en) * | 2001-05-30 | 2007-10-15 | 삼성전자주식회사 | Etchant composition For Etching Both Aluminium And ITO |
-
1992
- 1992-11-09 JP JP29840192A patent/JPH06151380A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843277A (en) * | 1995-12-22 | 1998-12-01 | Applied Komatsu Technology, Inc. | Dry-etch of indium and tin oxides with C2H5I gas |
| WO1998059379A1 (en) * | 1997-06-25 | 1998-12-30 | Applied Komatsu Technology, Inc. | Dry-etching of indium and tin oxides |
| KR100765140B1 (en) * | 2001-05-30 | 2007-10-15 | 삼성전자주식회사 | Etchant composition For Etching Both Aluminium And ITO |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637078B2 (en) | Method of depositing gate electrode material for tipping thin film field effect transistor | |
| TW386315B (en) | A manufacturing method of a thin film transistor | |
| TW447139B (en) | Thin film transistor and manufacturing method of the same | |
| US9508808B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| JPH11283934A (en) | Manufacturing method of thin-film transistor and liquid crystal display device using the same | |
| JP3064241B2 (en) | Etching of tapered dielectric layers in semiconductor devices | |
| CN110867458A (en) | Metal oxide semiconductor thin film transistor array substrate and manufacturing method thereof | |
| US20060081870A1 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
| US6104042A (en) | Thin film transistor with a multi-metal structure a method of manufacturing the same | |
| JP2000314897A (en) | Liquid crystal display device | |
| JPH0766423A (en) | Array substrate for liquid crystal display device | |
| JPH06151380A (en) | Method for etching metal/ito multilayer film | |
| JP2008304830A (en) | Method for manufacturing display device | |
| KR100268116B1 (en) | Conductive material made of w/ta alloy for lcd apparatus | |
| JP2737982B2 (en) | Method for manufacturing thin film transistor | |
| US20030186074A1 (en) | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same | |
| KR20020094809A (en) | Fabricating method of thin film transistor - liquid crystal display | |
| JP3200639B2 (en) | Method for manufacturing thin film transistor panel | |
| JPH0697122A (en) | Etching method for metal and ito | |
| JP2788601B2 (en) | Metal wiring, thin film transistor and TFT liquid crystal display | |
| JPH06151379A (en) | Ito etching method | |
| JPH0618930A (en) | Production of active matrix type liquid crystal display device | |
| JP3210072B2 (en) | Thin film transistor matrix device and manufacturing method thereof | |
| JP2002299627A (en) | Method for manufacturing thin film transistor and liquid crystal display device using the same | |
| JPH0732255B2 (en) | Method of manufacturing thin film transistor |