JPH06149925A - Circuit simulator - Google Patents

Circuit simulator

Info

Publication number
JPH06149925A
JPH06149925A JP32901992A JP32901992A JPH06149925A JP H06149925 A JPH06149925 A JP H06149925A JP 32901992 A JP32901992 A JP 32901992A JP 32901992 A JP32901992 A JP 32901992A JP H06149925 A JPH06149925 A JP H06149925A
Authority
JP
Japan
Prior art keywords
variable
value
netlist
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32901992A
Other languages
Japanese (ja)
Inventor
Ayumi Ochi
あゆみ 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP32901992A priority Critical patent/JPH06149925A/en
Publication of JPH06149925A publication Critical patent/JPH06149925A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To set convergent conditions for each parameter value by executing circuit simulation to a network list for analysis execution prepared by using convergent condition value data. CONSTITUTION:Parameter fluctuating value data 6 describing the range of parameter values on circuit diagram data 2 and the change width are set by using a parameter fluctuating value setting means 5, and convergent condition value data 13 describing circuit simulation convergent condition for each parameter are set from a convergent condition value setting means 12. Next, when parameter fluctuating simulation is executed, a network list 4 is extracted from the circuit diagram data 2 by a network list extracting means 3. A network list preparing means 14 prepares a network list 8 for analysis execution at a certain parameter value corresponding to the extracted network list 4, the parameter fluctuating value data 6 set by the parameter fluctuating value setting means 5 and the convergent condition value data 13 set by the convergent condition value setting means 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、電子回路等の実行対
象回路の回路動作をシミュレーションする回路シミュレ
ーション装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit simulation device for simulating a circuit operation of a circuit to be executed such as an electronic circuit.

【0002】[0002]

【従来の技術】図5は従来の回路シミュレーション装置
を示す構成図である。図において、1は回路シミュレー
ションの実行対象となる回路の回路図データが入力され
る回路図入力手段であり、2はその回路図入力手段1よ
り入力された回路図データである。3はこの回路図デー
タ2よりネットリストを抽出するネットリスト抽出手段
であり、4はそのネットリスト抽出手段3で抽出された
ネットリストである。5は実行対象回路の回路シミュレ
ーションを実行する際の、変数値の範囲や変化幅などが
記述された変数変動値データの設定を行うための変数変
動値設定手段であり、6はこの変数変動値設定手段5で
設定された変数変動値データである。
2. Description of the Related Art FIG. 5 is a block diagram showing a conventional circuit simulation apparatus. In the figure, 1 is a circuit diagram input means to which circuit diagram data of a circuit to be subjected to circuit simulation is input, and 2 is circuit diagram data input from the circuit diagram input means 1. Reference numeral 3 is a netlist extracting means for extracting a netlist from the circuit diagram data 2, and reference numeral 4 is a netlist extracted by the netlist extracting means 3. Reference numeral 5 is a variable fluctuation value setting means for setting variable fluctuation value data in which a range of variable values, a change width, etc. are described when a circuit simulation of a circuit to be executed is executed, and 6 is a variable fluctuation value. It is the variable variation value data set by the setting means 5.

【0003】7はネットリスト抽出手段3によって抽出
されたネットリスト4と、変数変動値設定手段5で設定
された変数変動値データ6より、ある1つの変数値のと
きの解析実行ネットリストを作成するネットリスト作成
手段であり、8はこのネットリスト作成手段7によって
作成された解析実行用ネットリストである。9はこの解
析実行用ネットリスト8に対して回路シミュレーション
を実行する回路シミュレーションを実行する回路シミュ
レーション実行手段であり、10はこの回路シミュレー
ション実行手段9による回路シミュレーションによって
得られる実行結果データ、11はこの実行結果データ1
0の表示を行う結果表示手段である。
An analysis execution netlist 7 for a certain variable value is created from the netlist 4 extracted by the netlist extracting means 3 and the variable variation value data 6 set by the variable variation value setting means 5. 8 is a netlist for executing analysis, which is created by the netlist creating means 7. Reference numeral 9 is a circuit simulation executing means for executing a circuit simulation for executing a circuit simulation on the analysis execution netlist 8, 10 is execution result data obtained by the circuit simulation by the circuit simulation executing means 9, and 11 is this execution result data. Execution result data 1
It is a result display means for displaying 0.

【0004】次に動作について説明する。回路図入力手
段1より回路シミュレーション実行対象となる回路の回
路図データ2が入力されると、ネットリスト抽出手段3
はその回路図データ2よりネットリスト4を抽出する。
一方、変数変動値設定手段5において、当該実行対象回
路の回路シミュレーションを実行する際の、変数値の範
囲と変化幅とを記述した変数変動値データ6の設定も行
われる。ネットリスト作成手段7は前記ネットリスト4
とこの変数変動値データ6より、ある1つの変数の値に
ついての解析実行用ネットリスト8を作成する。回路シ
ミュレーション実行手段9は作成された当該解析実行用
ネットリスト8に対して回路シミュレーションを実行
し、その実行結果データ10を一旦記憶する。以下、こ
の作業を変数変動値データ6内の変数値の数だけ繰り返
し、全ての変数値についての回路シュミレーションが終
了すると、前記記憶しておいた実行結果データ10を結
果表示手段11を用いて表示する。
Next, the operation will be described. When the circuit diagram data 2 of the circuit to be subjected to the circuit simulation is input from the circuit diagram input means 1, the netlist extraction means 3
Extracts the netlist 4 from the circuit diagram data 2.
On the other hand, the variable variation value setting means 5 also sets the variable variation value data 6 describing the range of variable values and the variation width when the circuit simulation of the execution target circuit is executed. The netlist creating means 7 uses the netlist 4
An analysis execution netlist 8 for the value of a certain variable is created from the variable variation value data 6. The circuit simulation executing means 9 executes the circuit simulation on the created analysis execution netlist 8 and temporarily stores the execution result data 10. Hereinafter, this operation is repeated for the number of variable values in the variable variable value data 6, and when the circuit simulation for all variable values is completed, the stored execution result data 10 is displayed using the result display means 11. To do.

【0005】[0005]

【発明が解決しようとする課題】従来の回路シミュレー
ション装置は以上のように構成されているので、回路シ
ミュレーション実行時に収束条件値を変数値毎に変える
ことができず、変数値によって収束条件が大きく変わる
ような変数変動シミュレーションの場合には収束させる
ことが難かしく、また、変数値毎に初期ノード電圧値を
設定することもできないため回路設計に多大の時間を必
要とするという問題点があった。
Since the conventional circuit simulation apparatus is configured as described above, the convergence condition value cannot be changed for each variable value when the circuit simulation is executed, and the convergence condition depends on the variable value. In the case of a variable variation simulation that changes, it is difficult to make it converge, and since it is not possible to set the initial node voltage value for each variable value, there is a problem that it takes a lot of time for circuit design. .

【0006】請求項1に記載の発明は、上記のような問
題点を解消するためになされたもので、変数値毎に回路
シミュレーションの収束条件値を設定できる回路シミュ
レーション装置を得ることを目的とする。
The invention set forth in claim 1 has been made in order to solve the above problems, and an object thereof is to obtain a circuit simulation device capable of setting a convergence condition value of a circuit simulation for each variable value. To do.

【0007】また、請求項2に記載の発明は、変数値毎
の初期ノード電圧値データを設定できる回路シミュレー
ション装置を得ることを目的とする。
Another object of the present invention is to provide a circuit simulation device capable of setting initial node voltage value data for each variable value.

【0008】[0008]

【課題を解決するための手段】請求項1に記載の発明に
係る回路シミュレーション装置は、変数変動値設定手段
にて設定されて変数変動値データ内の各変数値毎の、回
路シミュレーションの収束条件を記述した収束条件値デ
ータの設定が行われる収束条件値設定手段を設け、ネッ
トリスト作成手段による解析実行用ネットリストの作成
を、この収束条件値設定手段で設定された収束条件値デ
ータも用いて作成するようにしたものである。
According to a first aspect of the present invention, there is provided a circuit simulation apparatus, wherein a circuit simulation convergence condition is set for each variable value in the variable fluctuation value data set by the variable fluctuation value setting means. The convergence condition value setting means for setting the convergence condition value data described above is provided, and the creation of the analysis execution netlist by the netlist creation means also uses the convergence condition value data set by the convergence condition value setting means. It is designed to be created.

【0009】また、請求項2に記載の発明に係る回路シ
ミュレーション装置は、変数変動値設定手段にて設定さ
れた変数変動値データ内の各変数値毎の、初期ノード電
圧値条件を記述した初期ノード電圧値データの設定が行
われる初期ノード電圧値設定手段を設け、ネットリスト
作成手段による解析実行用ネットリストの作成を、この
初期ノード電圧値設定手段で設定された初期ノード電圧
値データも用いて作成するようにしたものである。
In the circuit simulation apparatus according to the second aspect of the present invention, the initial node voltage value condition is described for each variable value in the variable fluctuation value data set by the variable fluctuation value setting means. Initial node voltage value setting means for setting the node voltage value data is provided, and the analysis execution netlist is created by the netlist creating means by using the initial node voltage value data set by the initial node voltage value setting means. It is designed to be created.

【0010】[0010]

【作用】請求項1に記載の発明における回路シミュレー
ション実行手段は、収束条件値設定手段にて設定された
収束条件値データも用いて作成された解析実行用ネット
リストに対して回路シミュレーションを実行することに
より、変数値毎に収束条件の設定が可能な回路シミュレ
ーション装置を実現する。
The circuit simulation executing means according to the first aspect of the present invention executes the circuit simulation on the analysis execution netlist created also using the convergence condition value data set by the convergence condition value setting means. As a result, a circuit simulation device capable of setting a convergence condition for each variable value is realized.

【0011】また、請求項2に記載の発明における回路
シミュレーション実行手段は、初期ノード電圧値設定手
段にて設定された初期ノード電圧値データも用いて作成
された解析実行用ネットリストに対して回路シミュレー
ションを実行することにより、変数値毎に初期ノード電
圧値の設定が可能な回路シミュレーション装置を実現す
る。
Further, the circuit simulation executing means in the invention according to claim 2 is a circuit for the analysis execution netlist created also using the initial node voltage value data set by the initial node voltage value setting means. By executing the simulation, a circuit simulation device capable of setting the initial node voltage value for each variable value is realized.

【0012】[0012]

【実施例】【Example】

実施例1.以下、この発明の実施例1を図について説明
する。図1は請求項1に記載した発明の一実施例を示す
構成図である。図において、1は回路図入力手段、2は
回路図データ、3はネットリスト抽出手段、4はネット
リスト、5は変数変動値設定手段、6は変数変動値デー
タ、8は解析実行用ネットリスト、9は回路シミュレー
ション実行手段、10は実行結果データ、11は結果表
示手段であり、図5に同一符号を付した従来のそれらと
同一、あるいは相当部分であるため詳細な説明は省略す
る。
Example 1. Embodiment 1 of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the invention described in claim 1. In the figure, 1 is circuit diagram input means, 2 is circuit diagram data, 3 is netlist extraction means, 4 is netlist, 5 is variable variation value setting means, 6 is variable variation value data, and 8 is an analysis execution netlist. , 9 is circuit simulation executing means, 10 is execution result data, and 11 is result displaying means, which are the same as or equivalent to those of the conventional one denoted by the same reference numeral in FIG.

【0013】また、12は前記変数変動値設定手段5に
よって設定された変数変動値データ6内の各変数値毎
に、回路シミュレーションの収束条件を記述した収束条
件値データを設定するための収束条件値設定手段であ
り、13はこの収束条件値設定手段12にて設定された
変数値毎の収束条件値データである。14は前記ネット
リスト抽出手段3にて抽出されたネットリスト4、およ
び変動値設定手段5で設定された変数変動値データ6の
外に、この収束条件値設定手段12によって設定された
収束条件値データ13も用いて、変数値毎の解析実行用
ネットリスト8の作成を行う点で、図5に符号7を付し
て従来のものとは異なるネットリスト作成手段である。
Further, 12 is a convergence condition for setting convergence condition value data describing the convergence condition of the circuit simulation for each variable value in the variable fluctuation value data 6 set by the variable fluctuation value setting means 5. A value setting means 13 is convergence condition value data for each variable value set by the convergence condition value setting means 12. Reference numeral 14 indicates the convergence condition value set by the convergence condition value setting means 12 in addition to the netlist 4 extracted by the netlist extraction means 3 and the variable variation value data 6 set by the variation value setting means 5. This is a netlist creating means different from the conventional one by adding the reference numeral 7 in FIG. 5 in that the analysis execution netlist 8 is created for each variable value also using the data 13.

【0014】次に動作について説明する。ここで、図2
はその回路シミュレーションの動作の流れを示すフロー
チャートである。まず、回路図入力手段1より回路シミ
ュレーションを実行する実行対象回路の回路図を入力し
て、回路図データ2を作成する(ステップST1)。次
に、その回路図データ2上の変数値の範囲とその変化幅
を記述した変数変動値データ6を、変数変動値設定手段
5を用いて設定するとともに(ステップST2)、収束
条件値設定手段12より各変数毎の回路シミュレーショ
ン収束条件を記述した収束条件値データ13を設定する
(ステップST3)。次に、変数変動シミュレーション
を実行すると、その回路図データ2からのネットリスト
4の抽出がネットリスト抽出手段3によって行われる
(ステップST4)。
Next, the operation will be described. Here, FIG.
Is a flow chart showing the flow of the operation of the circuit simulation. First, the circuit diagram input means 1 inputs a circuit diagram of a circuit to be executed for circuit simulation, and circuit diagram data 2 is created (step ST1). Next, while using the variable variation value setting means 5 to set the variable variation value data 6 in which the variable value range on the circuit diagram data 2 and the variation width thereof are described (step ST2), the convergence condition value setting means is set. From 12, the convergence condition value data 13 describing the circuit simulation convergence condition for each variable is set (step ST3). Next, when a variable variation simulation is executed, the netlist 4 is extracted from the circuit diagram data 2 by the netlist extracting means 3 (step ST4).

【0015】ネットリスト作成手段14はその抽出され
たネットリスト4と、前記変数変動値設定手段5で設定
された変数変動値データ6、および収束条件値設定手段
12で設定された収束条件値データ13より、ある1つ
の変数値における解析実行用ネットリスト8の作成を行
う(ステップST5)。回路シミュレーション実行手段
9は作成されたその解析実行用ネットリスト8に対して
回路シミュレーションを実行し(ステップST6)、当
該回路シミュレーションの実行によって得られた実行結
果データ10を一旦記憶する(ステップST7)。以
下、このステップST5〜ST7の作業が、変数変動値
データ6内の変数値の数だけ繰り返される。全ての変数
値に対する回路シミュレーションが終了すると、記憶さ
れていた実行結果データ10が結果表示手段11によっ
て表示される(ステップST8)。
The netlist creating means 14 extracts the netlist 4, the variable variation value data 6 set by the variable variation value setting means 5, and the convergence condition value data set by the convergence condition value setting means 12. From 13, the analysis execution netlist 8 for a certain variable value is created (step ST5). The circuit simulation executing means 9 executes the circuit simulation on the created analysis execution netlist 8 (step ST6), and temporarily stores the execution result data 10 obtained by executing the circuit simulation (step ST7). . Hereinafter, the operations of steps ST5 to ST7 are repeated by the number of variable values in the variable variation value data 6. When the circuit simulation for all the variable values is completed, the stored execution result data 10 is displayed by the result display means 11 (step ST8).

【0016】実施例2.次に、この発明の実施例2を図
について説明する。図3は請求項2に記憶した発明の一
実施例を示す構成図で、図1と同一の部分には同一符号
を付してその説明を省略する。図において、15は変数
変動値設定手段5にて設定された変数変動値データ6内
の各変数値毎に、初期ノード電圧値条件を記述した初期
ノード電圧値データを設定するための初期ノード電圧値
設定手段であり、16はこの初期ノード電圧値設定手段
15にて設定された変数値毎の初期ノード電圧値データ
である。17はネットリスト抽出手段3で抽出されたネ
ットリスト4、および変動値設定手段5で設定された変
数変動値データ6の外に、この初期ノード電圧値設定手
段15にて設定された初期ノード電圧値データ16も用
いて、変数値毎の解析実行用ネットリスト8の作成を行
う点で、図1に符号14を付した実施例1のものとは異
なるネットリスト作成手段である。
Example 2. Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a block diagram showing an embodiment of the invention stored in claim 2. The same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. In the figure, 15 is an initial node voltage for setting initial node voltage value data describing an initial node voltage value condition for each variable value in the variable variable value data 6 set by the variable variable value setting means 5. Reference numeral 16 denotes a value setting means, which is initial node voltage value data for each variable value set by the initial node voltage value setting means 15. Reference numeral 17 denotes the initial node voltage set by the initial node voltage value setting means 15 in addition to the netlist 4 extracted by the netlist extraction means 3 and the variable variation value data 6 set by the variation value setting means 5. This is a netlist creating means different from that of the first embodiment with reference numeral 14 in FIG. 1 in that the analysis execution netlist 8 is created for each variable value also using the value data 16.

【0017】次に動作について説明する。ここで、図4
はその回路シミュレーションの動作の流れを示すフロー
チャートである。実施例1の場合と同様に、まず、回路
図入力手段1より実行対象回路の回路図データが入力さ
れ(ステップST11)、変数変動値設定手段5より変
数変動値データ6が設定される(ステップST12)。
次に、初期ノード電圧値設定手段15からは各変数毎の
初期ノード電圧値条件を記述した初期ノード電圧値デー
タ16の設定が行われる(ステップST13)。その
後、ネットリスト抽出手段3は実施例1の場合と同様に
して回路図データ2からのネットリスト4の抽出を行う
(ステップST14)。
Next, the operation will be described. Here, FIG.
Is a flow chart showing the flow of the operation of the circuit simulation. Similar to the case of the first embodiment, first, the circuit diagram data of the execution target circuit is input from the circuit diagram input means 1 (step ST11), and the variable variation value data 6 is set by the variable variation value setting means 5 (step ST11). ST12).
Next, the initial node voltage value setting means 15 sets the initial node voltage value data 16 describing the initial node voltage value condition for each variable (step ST13). After that, the netlist extracting means 3 extracts the netlist 4 from the circuit diagram data 2 in the same manner as in the first embodiment (step ST14).

【0018】ネットリスト作成手段17はこのネットリ
スト4と、前記変数変動値データ6および初期ノード電
圧値データ16に基づいて、ある1つの変数値における
解析実行用ネットリスト8の作成を行う(ステップST
15)。以下、実施例1の場合と同様にして、その解析
実行用ネットリスト8に対する回路シミュレーションが
実行され(ステップST16)、その実行結果データ1
0が記憶されて(ステップST17)、全ての変数値に
対する回路シミュレーションが終了するまでのこのステ
ップST15〜ST17の作業が繰り返され、その後、
記憶された各実行結果データ10が結果表示手段11に
て表示される(ステップST18)。
The netlist creating means 17 creates an analysis execution netlist 8 for one variable value based on the netlist 4, the variable variation value data 6 and the initial node voltage value data 16 (step). ST
15). Hereinafter, in the same manner as in the case of the first embodiment, the circuit simulation for the analysis execution netlist 8 is executed (step ST16), and the execution result data 1
0 is stored (step ST17), the work of steps ST15 to ST17 is repeated until the circuit simulation for all variable values is completed, and thereafter,
The stored execution result data 10 are displayed on the result display means 11 (step ST18).

【0019】[0019]

【発明の効果】以上のように、請求項1に記載の発明に
よれば、変数変動値データ内の各変数値毎の収束条件値
データを設定するための収束条件値設定手段を設け、こ
の収束条件値設定手段に設定された収束条件値データも
用いて解析実行用ネットリストを作成するように構成し
たので、変数値毎に収束条件を設定することが可能とな
り、回路設計のための時間を短縮することができる回路
シミュレーション装置が得られる効果がある。
As described above, according to the invention described in claim 1, the convergence condition value setting means for setting the convergence condition value data for each variable value in the variable fluctuation value data is provided. Since the analysis execution netlist is created also using the convergence condition value data set in the convergence condition value setting means, it becomes possible to set the convergence condition for each variable value, and the time for circuit design is set. There is an effect that a circuit simulation device capable of shortening is obtained.

【0020】また、請求項2に記載の発明によれば、変
数変動値データ内の各変数値毎の初期ノード電圧値デー
タを設定するための初期ノード電圧値設定手段を設け、
この初期ノード電圧値設定手段で設定された初期ノード
電圧値データも用いて解析実行用ネットリストを作成す
るように構成したので、回路設計のための時間を短縮す
ることができる回路シミュレーション装置が得られる効
果がある。
According to the second aspect of the invention, there is provided initial node voltage value setting means for setting initial node voltage value data for each variable value in the variable variable value data,
Since the analysis execution netlist is created also using the initial node voltage value data set by the initial node voltage value setting means, a circuit simulation device capable of shortening the time for circuit design is obtained. It is effective.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1による回路シミュレーショ
ン装置を示す構成図である。
FIG. 1 is a configuration diagram showing a circuit simulation device according to a first embodiment of the present invention.

【図2】上記実施例における動作の流れを示すフローチ
ャートである。
FIG. 2 is a flowchart showing a flow of operations in the above embodiment.

【図3】この発明の実施例2による回路シミュレーショ
ン装置を示す構成図である。
FIG. 3 is a configuration diagram showing a circuit simulation device according to a second embodiment of the present invention.

【図4】上記実施例における動作の流れを示すフローチ
ャートである。
FIG. 4 is a flowchart showing a flow of operations in the above embodiment.

【図5】従来の回路シミュレーション装置を示す構成図
である。
FIG. 5 is a configuration diagram showing a conventional circuit simulation device.

【符号の説明】[Explanation of symbols]

1 回路図入力手段 3 ネットリスト抽出手段 5 変数変動値設定手段 9 回路シミュレーション実行手段 11 結果表示手段 12 収束条件値設定手段 14 ネットリスト作成手段 15 初期ノード電圧値設定手段 17 ネットリスト作成手段 DESCRIPTION OF SYMBOLS 1 Circuit diagram input means 3 Netlist extraction means 5 Variable fluctuation value setting means 9 Circuit simulation execution means 11 Result display means 12 Convergence condition value setting means 14 Netlist creating means 15 Initial node voltage value setting means 17 Netlist creating means

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 回路シミュレーションの実行対象回路の
回路図データが入力される回路図入力手段と、前記回路
図入力手段より入力された回路図データよりネットリス
トを抽出するネットリスト抽出手段と、前記実行対象回
路の回路シミュレーションを実行する際の、変数値の範
囲と変化幅を記述した変数変動値データの設定が行われ
る変数変動値設定手段と、前記変数変動値データ内の各
変数値毎の回路シミュレーションの収束条件を記述した
収束条件値データの設定が行われる収束条件値設定手段
と、前記ネットリスト抽出手段にて抽出されたネットリ
スト、前記変数変動値設定手段にて設定された変数変動
値データ、および前記収束条件値設定手段にて設定され
た収束条件値データに基づいて、前記変数値毎の解析実
行用ネットリストを作成するネットリスト作成手段と、
前記ネットリスト作成手段にて作成された解析実行用ネ
ットリストに対して回路シミュレーションを実行する回
路シミュレーション実行手段と、前記回路シミュレーシ
ョン実行手段による回路シミュレーションの実行結果デ
ータを表示する結果表示手段とを備えた回路シミュレー
ション装置。
1. A circuit diagram input means for inputting circuit diagram data of a circuit to be subjected to circuit simulation, a net list extracting means for extracting a net list from the circuit diagram data input by the circuit diagram input means, and Variable fluctuation value setting means for setting variable fluctuation value data describing a variable value range and a fluctuation range when executing a circuit simulation of an execution target circuit, and for each variable value in the variable fluctuation value data Convergence condition value setting means for setting convergence condition value data describing the convergence condition of the circuit simulation, the netlist extracted by the netlist extracting means, and the variable fluctuation set by the variable fluctuation value setting means. Based on the value data and the convergence condition value data set by the convergence condition value setting means, an analysis execution netlist for each variable value is created. Netlist creation means to create,
A circuit simulation executing means for executing a circuit simulation on the analysis execution netlist created by the netlist creating means; and a result display means for displaying execution result data of the circuit simulation by the circuit simulation executing means. Circuit simulation device.
【請求項2】 回路シミュレーションの実行対象回路の
回路図データが入力される回路図入力手段と、前記回路
図入力手段より入力された回路図データよりネットリス
トを抽出するネットリスト抽出手段と、前記実行対象回
路の回路シミュレーションを実行する際の、変数値の範
囲と変化幅を記述した変数変動値データの設定が行われ
る変数変動値設定手段と、前記変数変動値データ内の各
変数値毎の初期ノード電圧値条件を記述した初期ノード
電圧値データの設定が行われる初期ノード電圧値設定手
段と、前記ネットリスト抽出手段にて抽出されたネット
リスト、前記変数変動値設定手段にて設定された変数変
動値データ、および前記初期ノード電圧値設定手段にて
設定された初期ノード電圧値データに基づいて、前記変
数値毎の解析実行用ネットリストを作成するネットリス
ト作成手段と、前記ネットリスト作成手段にて作成され
た解析実行用ネットリストに対して回路シミュレーショ
ンを実行する回路シミュレーション実行手段と、前記回
路シミュレーション実行手段による回路シミュレーショ
ンの実行結果データを表示する結果表示手段とを備えた
回路シミュレーション装置。
2. A circuit diagram input means for inputting circuit diagram data of a circuit to be subjected to circuit simulation, a net list extracting means for extracting a net list from the circuit diagram data input by the circuit diagram input means, and Variable fluctuation value setting means for setting variable fluctuation value data describing a variable value range and a fluctuation range when executing a circuit simulation of an execution target circuit, and for each variable value in the variable fluctuation value data The initial node voltage value setting means for setting the initial node voltage value data describing the initial node voltage value condition, the netlist extracted by the netlist extracting means, and the variable change value setting means are set. For executing the analysis for each variable value based on the variable value data and the initial node voltage value data set by the initial node voltage value setting means. Netlist creating means for creating a netlist, circuit simulation executing means for executing circuit simulation on the analysis execution netlist created by the netlist creating means, and execution of circuit simulation by the circuit simulation executing means A circuit simulation device comprising result display means for displaying result data.
JP32901992A 1992-11-16 1992-11-16 Circuit simulator Pending JPH06149925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32901992A JPH06149925A (en) 1992-11-16 1992-11-16 Circuit simulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32901992A JPH06149925A (en) 1992-11-16 1992-11-16 Circuit simulator

Publications (1)

Publication Number Publication Date
JPH06149925A true JPH06149925A (en) 1994-05-31

Family

ID=18216691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32901992A Pending JPH06149925A (en) 1992-11-16 1992-11-16 Circuit simulator

Country Status (1)

Country Link
JP (1) JPH06149925A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1683188A2 (en) * 2003-11-06 2006-07-26 Clear Shape Technologies, Inc. Delta-information design closure in integrated circuit fabrication
US7360191B2 (en) 2003-11-06 2008-04-15 Clear Shape Technologies, Inc. Delta information design closure integrated circuit fabrication
US7385988B2 (en) 2005-02-28 2008-06-10 Cisco Technology, Inc. Method and apparatus for limiting VPNv4 prefixes per VPN in an inter-autonomous system environment
US7669161B2 (en) 2007-06-22 2010-02-23 Synopsys, Inc. Minimizing effects of interconnect variations in integrated circuit designs
US7673260B2 (en) 2005-10-24 2010-03-02 Cadence Design Systems, Inc. Modeling device variations in integrated circuit design
US7879538B2 (en) 2003-09-24 2011-02-01 Cadence Design Systems, Inc. Frequency division multiplexing (FDM) lithography

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879538B2 (en) 2003-09-24 2011-02-01 Cadence Design Systems, Inc. Frequency division multiplexing (FDM) lithography
US8661375B2 (en) 2003-09-24 2014-02-25 Cadence Design Systems, Inc. Frequency division multiplexing (FDM) lithography
US7360191B2 (en) 2003-11-06 2008-04-15 Clear Shape Technologies, Inc. Delta information design closure integrated circuit fabrication
EP1683188A2 (en) * 2003-11-06 2006-07-26 Clear Shape Technologies, Inc. Delta-information design closure in integrated circuit fabrication
KR100848426B1 (en) * 2003-11-06 2008-07-28 클리어 쉐이프 테크날러지즈, 인크. Delta-information design closure in integrated circuit fabrication
EP1683188A4 (en) * 2003-11-06 2008-08-06 Clear Shape Technologies Inc Delta-information design closure in integrated circuit fabrication
US7216320B2 (en) * 2003-11-06 2007-05-08 Clear Shape Technologies, Inc. Delta-geometry timing prediction in integrated circuit fabrication
WO2005048309A3 (en) * 2003-11-06 2006-08-24 Clear Shape Technologies Inc Delta-geometry timing prediction in integrated circuit fabrication
US7385988B2 (en) 2005-02-28 2008-06-10 Cisco Technology, Inc. Method and apparatus for limiting VPNv4 prefixes per VPN in an inter-autonomous system environment
US7673260B2 (en) 2005-10-24 2010-03-02 Cadence Design Systems, Inc. Modeling device variations in integrated circuit design
US8225248B2 (en) 2005-10-24 2012-07-17 Cadence Design Systems, Inc. Timing, noise, and power analysis of integrated circuits
US7669161B2 (en) 2007-06-22 2010-02-23 Synopsys, Inc. Minimizing effects of interconnect variations in integrated circuit designs
US7908573B2 (en) 2007-06-22 2011-03-15 Synopsys, Inc. Minimizing effects of interconnect variations in integrated circuit designs

Similar Documents

Publication Publication Date Title
US5278769A (en) Automatic logic model generation from schematic data base
US6353806B1 (en) System level hardware simulator and its automation
US9383974B2 (en) Graphical computer programming
JP2018536952A (en) Method and apparatus for controlling a smart device and computer storage medium
JP2001325103A (en) Method and device for preparing simulator and method for aiding simulator preparation
CN106407515B (en) A method of the electric information virtual experimental based on PC machine platform
JPH06149925A (en) Circuit simulator
JP4033722B2 (en) Method and apparatus for verifying logical equivalence of logic circuit
JPH04348428A (en) Design back-up method
JP2002328961A (en) Analysis supporting system using task flow, material design supporting system, analysis supporting method, and material design supporting method
JPH08292974A (en) Method and device for compound generatl analysis of control system, electric circuit, and duct network
JP3218569B2 (en) Mesh generator
Steffensen et al. BICEPS: a modular environment for the design of micromachined silicon devices
JPH06337904A (en) Layout verifying device
JP2924241B2 (en) Electronic circuit simulation method
JP2845519B2 (en) Data path simulation device
CN116166240A (en) Application page decoration method based on Web components
JPH02287737A (en) Automatic designing system for test item
JPH03182968A (en) Circuit simulation method
JPH04199278A (en) Simulation device for blocking circuit
JPH05216868A (en) Data generating method for analyzing finite element method
CN111176255A (en) Refined function design method for electromechanical integrated control system
JPH10312403A (en) Method for managing operating node rate
JPH05165910A (en) Circuit simulator
JPH05283529A (en) Database generating system for lsi design