JPH06149498A - Page printer - Google Patents

Page printer

Info

Publication number
JPH06149498A
JPH06149498A JP4297538A JP29753892A JPH06149498A JP H06149498 A JPH06149498 A JP H06149498A JP 4297538 A JP4297538 A JP 4297538A JP 29753892 A JP29753892 A JP 29753892A JP H06149498 A JPH06149498 A JP H06149498A
Authority
JP
Japan
Prior art keywords
data
print data
print
input circuit
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4297538A
Other languages
Japanese (ja)
Other versions
JP3016314B2 (en
Inventor
潔 ▲高▼橋
Kiyoshi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4297538A priority Critical patent/JP3016314B2/en
Publication of JPH06149498A publication Critical patent/JPH06149498A/en
Application granted granted Critical
Publication of JP3016314B2 publication Critical patent/JP3016314B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To perform data processing by plural high order devices simultaneously to obtain one print result and to improve the print data processing speed by enabling one page printer to receive print data from plural high order devices at the same time and synthesizing those received data in one page memory. CONSTITUTION:Print data from a high order device 3A after being read in a print data control part 5 through a data input circuit part A1 are written in the page memory 6. Print data from a high order device B4, on the other hand, are read in the print data control part 5 through a data input circuit part B2, thereafter, written in the page memory 6. A paint data output circuit 7 outputs the data in the page memory 6 to a printing mechanism part in response to printing start codes from the high order devices A3 and B4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はページプリンタに関し、
特に上位インタフェースのデータ受信方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a page printer,
In particular, it relates to a data reception method of a higher-level interface.

【0002】[0002]

【従来の技術】従来のページプリンタは、複数の上位イ
ンタフェース接続コネクタと、これら複数の上位インタ
フェースに対応する複数のデータ入力回路部と、これら
のデータ入力回路部から受信データを読み出して印刷デ
ータに変換する印刷データ制御部と、この印刷データ制
御部により印刷データが書き込まれるページメモリとを
有している。
2. Description of the Related Art A conventional page printer has a plurality of upper interface connection connectors, a plurality of data input circuit sections corresponding to the plurality of upper interface interfaces, and read received data from these data input circuit sections into print data. It has a print data control unit for conversion and a page memory in which print data is written by the print data control unit.

【0003】次に、この従来例の動作について説明する
と、複数の上位インタフェースの1つからデータを受信
すると、その上位インタフェースに対応するデータ入力
回路部はデータ受信を印刷データ制御部に通知する。通
知を受けた印刷データ制御部は他のデータ入力回路部に
受信不可信号を出力する。そして、受信不可信号を受信
したデータ入力回路部は上位インタフェース上に受信不
可信号を発行する。
Next, the operation of this conventional example will be described. When data is received from one of a plurality of upper interfaces, the data input circuit section corresponding to the upper interface notifies the print data control section of data reception. The print data control unit that has received the notification outputs the reception disable signal to the other data input circuit unit. Then, the data input circuit unit that has received the reception disable signal issues the reception disable signal to the upper interface.

【0004】この動作により、ページプリンタは最初に
印刷データを発行した上位装置に専有される。この状態
は、受信データがすべて印刷出力され、かつ一定時間、
データ受信が途絶えるまで続く。その後、一定時間、デ
ータ受信が途絶えると、印刷データ制御部は各データ入
力回路部に対する受信不可信号を解除してデータ受信待
ち状態になる。
By this operation, the page printer is exclusively used by the host device that first issued the print data. In this state, all received data is printed out, and for a certain period of time,
It continues until data reception stops. After that, when data reception is interrupted for a certain period of time, the print data control unit releases the reception disable signal to each data input circuit unit and enters a data reception waiting state.

【0005】[0005]

【発明が解決しようとする課題】この従来のページプリ
ンタでは、複数の上位インタフェースが同時に接続可能
であるにもかかわらず、1つの上位装置からデータを受
信すると、他の上位インタフェースはすべて受信不可状
態となり、最初にデータを出力した上位装置がページプ
リンタを専有することになるので、複数の上位インタフ
ェースが同時に接続可能であっても、1単位の印刷デー
タ生成処理は1台の上位装置でしかできず、他の上位装
置は印刷データの出力を待たされるという問題点があっ
た。
In this conventional page printer, even though a plurality of upper interfaces can be connected at the same time, when data is received from one upper device, all other upper interfaces are in the unreceivable state. Since the upper device that first outputs the data occupies the page printer, even if multiple upper interfaces can be connected simultaneously, one unit of print data generation processing can be performed by only one upper device. However, there is a problem in that the other higher-level devices have to wait for output of print data.

【0006】[0006]

【課題を解決するための手段】本発明のページンプリン
タは、複数の上位装置を同時に接続可能とする複数の上
位インタフェースに対応する複数のデータ入力回路部
と、このデータ入力回路部から受信データを読み込んで
印刷データに変換する印刷データ制御部と、この印刷デ
ータ制御部からの前記印刷データが書き込まれる1つの
ページメモリと、前記ページメモリ上の前記印刷データ
を印刷機構部に送信する印刷データ出力回路とを備えて
いる。
A page printer according to the present invention includes a plurality of data input circuit sections corresponding to a plurality of host interfaces capable of simultaneously connecting a plurality of host apparatuses and data received from the data input circuit section. A print data control unit for reading and converting the print data into print data, one page memory into which the print data from the print data control unit is written, and print data for transmitting the print data on the page memory to the print mechanism unit. And an output circuit.

【0007】そして、前記印刷データ制御部は前記各デ
ータ入力回路部からデータ受信通知を受けたときこのデ
ータ入力回路部から読み出した前記受信データが文字デ
ータであればドットマトリクス状の印刷データに展開し
て前記ページメモリへの書込み制御を行い、また前記印
刷データ出力部は前記複数の上位装置からの各1ページ
分の印刷データがすべて前記ページメモリに書き込まれ
たとき前記印刷データ制御部から出力される出力開始通
知により前記ページメモリ上の全データを読み取って前
記印刷機構部に送信することを特徴とする。
When the print data control unit receives a data reception notification from each of the data input circuit units, if the received data read from the data input circuit unit is character data, it is expanded into dot matrix print data. And control the writing to the page memory, and the print data output unit outputs from the print data control unit when the print data for each one page from the plurality of higher-level devices is all written to the page memory. According to the output start notification, all the data on the page memory is read and transmitted to the printing mechanism unit.

【0008】[0008]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明のページプリンタの一実施例を示すブ
ロック図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a page printer of the present invention.

【0009】本実施例では、2つの上位装置A3,B4
に対しそれぞれ上位インタフェースを持ち、これらの上
位装置A3,B4からの受信データはそれぞれデータ入
力回路部A1,B2に入力される。ここで上位装置A
3,B4からほぼ同時に印刷データが出力されたときの
本実施例の動作について説明する。
In this embodiment, two host devices A3 and B4 are used.
On the other hand, each has a host interface, and the received data from these host devices A3 and B4 are input to the data input circuit units A1 and B2, respectively. Host device A
The operation of this embodiment when print data is output from B3 and B4 almost simultaneously will be described.

【0010】まず、上位装置A3から印刷データがデー
タ入力回路部A1に入力されると、データ入力回路部A
1は上位装置A3に対するビジー信号aを有効として上
位装置A3のデータ送信を不可とする。続いてデータ入
力回路部A1が印刷データ制御部5にデータ受信通知a
を出力すると、印刷データ制御部5は印刷データをデー
タ入力回路部A1から読み出し、そのデータが文字デー
タであればドットマトリクス状の印刷データに展開して
ページメモリ6に書き込む。
First, when print data is input from the host device A3 to the data input circuit unit A1, the data input circuit unit A1
1 enables the busy signal a to the host device A3 and disables data transmission of the host device A3. Subsequently, the data input circuit unit A1 notifies the print data control unit 5 of the data reception notification a
When the data is output, the print data control unit 5 reads the print data from the data input circuit unit A1, and if the data is character data, expands it into dot matrix print data and writes it in the page memory 6.

【0011】その後、印刷データ制御部5はデータ入力
回路部A1に受信可通知aを出力し、データ入力回路部
A1はこの受信可通知aを受けると、ビジー信号aを無
効として上位装置A3の印刷データ出力を可能とする。
After that, the print data control section 5 outputs a reception enable notification a to the data input circuit section A1, and when the data input circuit section A1 receives this reception enable notification a, the busy signal a is invalidated and the upper level device A3 of the upper level apparatus A3. Enables print data output.

【0012】同様に、上位装置B4から印刷データがデ
ータ入力回路部B2に入力されると、データ入力回路部
B2は上位装置B4に対するビジー信号bを有効として
上位装置B4のデータ送信を不可とする。続いてデータ
入力回路部B2が印刷データ制御部5にデータ受信通知
bを出力すると、印刷データ制御部5は印刷データをデ
ータ入力回路部B2から読み出し、そのデータが文字デ
ータであればドットマトリクス状の印刷データに展開し
てページメモリ7に書き込む。
Similarly, when print data is input from the upper device B4 to the data input circuit unit B2, the data input circuit unit B2 makes the busy signal b to the upper device B4 valid and disables the data transmission of the upper device B4. . Subsequently, when the data input circuit unit B2 outputs the data reception notification b to the print data control unit 5, the print data control unit 5 reads the print data from the data input circuit unit B2, and if the data is character data, it is in a dot matrix form. And is written in the page memory 7.

【0013】その後、印刷データ制御部5はデータ入力
回路部B2に受信可通知bを出力し、データ入力回路部
B2はこの受信可通知bを受けると、ビジー信号bを無
効として上位装置B4の印刷データ出力を可能とする。
After that, the print data control unit 5 outputs a reception enable notification b to the data input circuit unit B2, and when the data input circuit unit B2 receives this reception enable notification b, the busy signal b is invalidated and the higher level device B4 of the upper device B4. Enables print data output.

【0014】上述の動作手順を繰り返して、上位装置A
3または上位装置B4からの印刷データはページメモリ
6または7上に同時に展開される。
By repeating the above operation procedure, the host device A
3 or the print data from the higher-level device B4 is simultaneously developed on the page memory 6 or 7.

【0015】そして、上位装置A3からの1ページ分の
印刷データがすべてページメモリ6上に展開されると、
印刷データ制御部5は上位装置A3から印刷開始コード
を受信し、データ入力回路部A1に対し受信可通知aを
出力して上位装置A3からの印刷データの送信を停止さ
せる。また上位装置A3からの1ページ分の印刷データ
がすべてページメモリ6上に展開されると、上位装置A
3は印刷開始コードを出力する。
When all the print data for one page from the host device A3 is expanded on the page memory 6,
The print data control unit 5 receives the print start code from the higher-level device A3, outputs the reception enable notification a to the data input circuit unit A1, and stops the transmission of print data from the higher-level device A3. When all the print data for one page from the host device A3 is expanded on the page memory 6, the host device A3
3 outputs a print start code.

【0016】同様の手順で上位装置B4からも印刷開始
コードが出力される。印刷データ制御部5は上位装置A
3およびB4からの印刷開始コードを受信すると、印刷
データ出力回路7に出力開始通知を出力する。印刷デー
タ出力回路7はこの出力開始通知を受信すると、ページ
メモリ6上のすべてのデータ(上位装置A3,B4から
の各1ページ分の印刷データ)を読み取って印刷機構部
に送信する。
The print start code is also output from the higher-level device B4 by the same procedure. The print data control unit 5 is a higher-level device A.
When the print start codes from B3 and B4 are received, an output start notification is output to the print data output circuit 7. When the print data output circuit 7 receives this output start notification, it reads all the data on the page memory 6 (print data for each page from the higher-level devices A3 and B4) and sends it to the printing mechanism section.

【0017】なお、本実施例では上位装置を2つとして
説明したが、3つ以上の複数の上位装置の場合にも本発
明を適用することができることは言うまでもない。
It should be noted that although the present embodiment has been described assuming that there are two host devices, the present invention can also be applied to the case where there are three or more host devices.

【0018】[0018]

【発明の効果】以上説明したように本発明は、複数の上
位インタフェースに対応する複数のデータ入力回路部
と、これら複数のデータ入力回路部からの印刷データを
1つのページメモリ上に合成することにより、複数の上
位装置が1台のページプリンタに印刷データを入力する
ことが可能となるので、時間がかかる複雑な処理を複数
の上位装置で並行処理することが可能になり、印刷デー
タ処理速度が向上するという効果を有する。
As described above, according to the present invention, a plurality of data input circuit sections corresponding to a plurality of upper interfaces and print data from the plurality of data input circuit sections are combined on one page memory. As a result, a plurality of host devices can input print data to one page printer, so that complicated processing that takes time can be processed in parallel by a plurality of host devices, and the print data processing speed can be increased. Has the effect of improving.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のページプリンタの一実施例を示すブロ
ック図である。
FIG. 1 is a block diagram showing an embodiment of a page printer of the present invention.

【符号の説明】[Explanation of symbols]

1 データ入力回路部A 2 データ入力回路部B 3 上位装置A 4 上位装置B 5 印刷データ制御部 6 ページメモリ 7 印刷データ出力回路 1 Data Input Circuit Unit A 2 Data Input Circuit Unit B 3 Upper Device A 4 Upper Device B 5 Print Data Control Unit 6 Page Memory 7 Print Data Output Circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数の上位装置を同時に接続可能とする
複数の上位インタフェースに対応する複数のデータ入力
回路部と、このデータ入力回路部から受信データを読み
込んで印刷データに変換する印刷データ制御部と、この
印刷データ制御部からの前記印刷データが書き込まれる
1つのページメモリと、前記ページメモリ上の前記印刷
データを印刷機構部に送信する印刷データ出力回路とを
備えることを特徴とするページプリンタ。
1. A plurality of data input circuit units corresponding to a plurality of host interfaces capable of simultaneously connecting a plurality of host devices, and a print data control unit for reading received data from the data input circuit unit and converting the received data into print data. And a page memory to which the print data from the print data control unit is written, and a print data output circuit for transmitting the print data on the page memory to a print mechanism unit. .
【請求項2】 前記印刷データ制御部は前記各データ入
力回路部からデータ受信通知を受けたときこのデータ入
力回路部から読み出した前記受信データが文字データで
あればドットマトリクス状の印刷データに展開して前記
ページメモリへの書込み制御を行うことを特徴とする請
求項1記載のページプリンタ。
2. When the print data control unit receives a data reception notification from each of the data input circuit units and the received data read from the data input circuit unit is character data, it is expanded into dot matrix print data. 2. The page printer according to claim 1, wherein write control to the page memory is performed.
【請求項3】 前記印刷データ出力部は前記複数の上位
装置からの各1ページ分の印刷データがすべて前記ペー
ジメモリに書き込まれたとき前記印刷データ制御部から
出力される出力開始通知により前記ページメモリ上の全
データを読み取って前記印刷機構部に送信することを特
徴とする請求項1または2記載のページプリンタ。
3. The print data output unit is configured to output the page in response to an output start notification output from the print data control unit when print data for each one page from the plurality of upper level devices is written in the page memory. 3. The page printer according to claim 1, wherein all the data on the memory is read and transmitted to the printing mechanism unit.
JP4297538A 1992-11-09 1992-11-09 Page printer Expired - Fee Related JP3016314B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4297538A JP3016314B2 (en) 1992-11-09 1992-11-09 Page printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4297538A JP3016314B2 (en) 1992-11-09 1992-11-09 Page printer

Publications (2)

Publication Number Publication Date
JPH06149498A true JPH06149498A (en) 1994-05-27
JP3016314B2 JP3016314B2 (en) 2000-03-06

Family

ID=17847838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4297538A Expired - Fee Related JP3016314B2 (en) 1992-11-09 1992-11-09 Page printer

Country Status (1)

Country Link
JP (1) JP3016314B2 (en)

Also Published As

Publication number Publication date
JP3016314B2 (en) 2000-03-06

Similar Documents

Publication Publication Date Title
JPH05221030A (en) Apparatus for controlling printing
JPH06149498A (en) Page printer
JP3571195B2 (en) Host interface circuit of image forming apparatus
JPH06149497A (en) Page printer
JPS6126132A (en) Picture data transfer system
JP2003145726A (en) Print head driver
JPH06507748A (en) Parallel interface for connecting data processing equipment
JPH0542749A (en) Printing suspension processing device
JPH1120242A (en) Multiport printer
KR100286455B1 (en) I.D. Type laser printer controller and method
JPH05254184A (en) Printer device
JPH10119389A (en) Signal processing circuit and printer with the same
JP2000172630A (en) Semiconductor device, image processor and printer
JP2001225515A (en) Printer and method for clearing memory thereof
JPH0464181A (en) Raster converter for image data
JPH047175A (en) Page printer controlling apparatus
JPH11328385A (en) Unit and method for data readout control and print control unit
JPH07125336A (en) Printing apparatus
JPS631547A (en) Print controller for laser beam printer
JP2000187637A (en) Data reading and writing system
JPH081990A (en) Printer
JPS62267822A (en) Printing device
JPS60168677A (en) Rule image generator
JPH05265923A (en) Data transfer equipment
JPH0519985A (en) Printer controller

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991124

LAPS Cancellation because of no payment of annual fees