JPH0464181A - Raster converter for image data - Google Patents

Raster converter for image data

Info

Publication number
JPH0464181A
JPH0464181A JP17595390A JP17595390A JPH0464181A JP H0464181 A JPH0464181 A JP H0464181A JP 17595390 A JP17595390 A JP 17595390A JP 17595390 A JP17595390 A JP 17595390A JP H0464181 A JPH0464181 A JP H0464181A
Authority
JP
Japan
Prior art keywords
data
bitmap
raster
control
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17595390A
Other languages
Japanese (ja)
Other versions
JP3053196B2 (en
Inventor
Kenji Kizawa
木澤 賢司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mutoh Industries Ltd
Original Assignee
Mutoh Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16005142&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0464181(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mutoh Industries Ltd filed Critical Mutoh Industries Ltd
Priority to JP17595390A priority Critical patent/JP3053196B2/en
Publication of JPH0464181A publication Critical patent/JPH0464181A/en
Application granted granted Critical
Publication of JP3053196B2 publication Critical patent/JP3053196B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To shorten a time from input to output and to perform a continuous drawing issuing operation by setting either first and second control means on the other side at readout control when the control means on one side is set at write control. CONSTITUTION:A system is comprised in such a way that bit map data developed on a bit map developing part 7 is distributed to two systems, and is buffered. In other words, one system is the one to supply raster data to a drawing issue control part 12 via a graphic processor(GP) 8 that is the first control means, and another system is the one to supply the raster data to the drawing issue control part 12 via a GP 9 that is the second control means, and the GPs 8 and 9 perform operations in parallel, and the means on the other side performs the readout of the data from raster memory 10, 11 while the means on one side performs write on the raster memory 10, 11. Thereby, it is possible to reduce waste time when making access the raster memory 10, 11, and to perform the continuous drawing issuing operation.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、ホストコンピュータからの作図コマンド等に
よって生成されるベクタデータ及びCADシステムから
供給されるベクタデータ等をラスタデータに変換するイ
メージデータのラスタ変換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to image data processing, which converts vector data generated by drawing commands etc. from a host computer and vector data supplied from a CAD system into raster data. The present invention relates to a raster conversion device.

[従来の技術] ベクタデータによって構成されるイメージデータを、静
電プリンタ、サーマルプリンタ、LEDプリンタ及びC
RTデイスプレィ等のラスタ型出力装置に出力するため
に(ま、ベクタデータをラスタデータに変換するための
ラスタ変換装置を使用する必要がある。従来、この種の
ラスタ変換装置では、ベクタデータを、例えばDDA 
(digltaldlfferentlal anal
yzer )等の手法を使用してビットマツプデータに
展開し、全画素対応のビ・ソトマップメモリに一旦格納
したのち、上記ビットマツプメモリからの順次的な読出
動作を行なうことによりラスタデータを得るようにして
いる。
[Prior Art] Image data composed of vector data is printed on electrostatic printers, thermal printers, LED printers, and
In order to output to a raster type output device such as an RT display (well, it is necessary to use a raster conversion device to convert vector data to raster data. Conventionally, this type of raster conversion device converts vector data into For example, DDA
(digital dlfferentlal anal
raster data is obtained by sequentially reading from the bitmap memory. That's what I do.

一方、例えばAOサイズの図面を400ドツト/インチ
の解像度で格納する場合、必要とされるビットマツプメ
モリの容量は30Mバイトにも達する。このため、AI
、AOサイズといった大型の出図装置等で全画素対応の
ビットマツプメモリを使用するとなると、大幅なコスト
アップを招いてしまう。
On the other hand, when storing, for example, an AO size drawing at a resolution of 400 dots/inch, the required bitmap memory capacity reaches 30 Mbytes. For this reason, AI
If a bitmap memory that supports all pixels is used in a large drawing device such as AO size or AO size, the cost will increase significantly.

そこで、1枚の図面を複数本のバンドに分割し、バンド
単位でビットマツプ展開を行なうことにより、使用する
ビットマツプメモリの容量を、例えば2Mバイト程度ま
で削減するようにしたバンディング方式のラスク変換装
置も知られている。
Therefore, a banding-based rask conversion device that divides one drawing into multiple bands and performs bitmap expansion on a band-by-band basis reduces the amount of bitmap memory used to, for example, about 2M bytes. is also known.

[発明が解決しようとする課題] しかしながら、上述した従来のラスク出力装置では、全
画素対応方式及びバンディング方式のいずれの場合でも
、ベクタデータをビットマツプ展開してビットマツプメ
モリへ書き込む際の時間と、ビットマツプメモリからビ
ットマツプデータを読み出す時間とに多くの時間を費や
してしまい、ベクタデータが入力されてからラスタ出力
が得られるまでに非常に時間がかかるという問題点があ
った。
[Problems to be Solved by the Invention] However, in the above-mentioned conventional rask output device, in both the all-pixel correspondence method and the banding method, the time required to develop vector data into a bitmap and write it to the bitmap memory, There is a problem in that a lot of time is spent reading bitmap data from the bitmap memory, and it takes a very long time from inputting vector data to obtaining raster output.

また、従来のバンディング方式の場合には、同様の理由
により、バンド毎に出図動作が停止して、スムーズな出
図動作を行なうことができないという問題点があった。
Further, in the case of the conventional banding method, for the same reason, there was a problem in that the drawing operation stopped for each band, making it impossible to perform the drawing operation smoothly.

本発明はかかる問題点に鑑みてなされたものであって、
ベクタデータの入力からラスタデータの出力までの時間
を大幅に短縮することができると共に、スムーズな出図
動作を行なうことが可能なイメージデータのラスク出力
装置を提供することを目的とする。
The present invention has been made in view of such problems, and includes:
It is an object of the present invention to provide an image data rask output device that can significantly shorten the time from input of vector data to output of raster data and can perform smooth drawing operation.

[課題を解決するための手段] 本発明に係るイメージデータのラスク出力装置は、第1
及び第2のビットマツプメモリと、ベクタデータをビッ
トマツプデータに展開して前記第1のビットマツプメモ
リに書き込む書込制御と前記第1のビットマツプデータ
に書き込まれたビットマツプデータをラスタデータとし
て読み出す読出制御とを行う第1の制御手段と、ベクタ
データをビットマツプデータに展開して前記第2のビッ
トマツプメモリに書き込む書込制御と前記第2のビット
マツプデータに書き込まれたビットマツプデータをラス
タデータとして読み出す読出制御とを行う第2の制御手
段とを有し、前記第1及び第2の制御手段は、その一方
が書込制御を行っている期間に、他方が読出制御を行う
ものであることを特徴とする。
[Means for Solving the Problems] An image data rask output device according to the present invention includes a first
and a second bitmap memory, write control for expanding vector data into bitmap data and writing it into the first bitmap memory, and writing the bitmap data written into the first bitmap data as raster data. a first control means for performing read control for reading; a write control for developing vector data into bitmap data and writing it into the second bitmap memory; and bitmap data written in the second bitmap data. and a second control means that performs read control to read out the data as raster data, and the first and second control means perform read control while one of them performs write control. It is characterized by being something.

[作用コ 本発明によれば、前記第1及び第2の制御手段のうちの
一方が、一方のビットマツプメモリに書込制御を行って
いる期間に、他方の制御手段が他方のビットマツプメモ
リから読出制御を行うので、ビットマツプデータの展開
とラスタ出力とを同時並列的に実行することができる。
[Function] According to the present invention, during a period in which one of the first and second control means is performing write control on one bitmap memory, the other control means is controlling writing on the other bitmap memory. Since the readout is controlled from , bitmap data development and raster output can be executed simultaneously and in parallel.

このため、ベクタデータの入力からラスタデータの出力
までの時間を大幅に短縮することができる。
Therefore, the time from inputting vector data to outputting raster data can be significantly shortened.

また、本発明によれば、一方のビットマツプメモリから
のラスタ出力を行なっている期間に、他方のビットマツ
プメモリへのビットマツプ展開ヲ行なっているので、ラ
スタ出力が他方のビットマツプメモリへ切り替った際に
は、直ちにラスタ出力を開始させることができ、よどみ
がない連続的な出図動作を行うことができる。
Furthermore, according to the present invention, while raster output is being performed from one bitmap memory, bitmap development is being performed on the other bitmap memory, so the raster output is switched to the other bitmap memory. When this occurs, raster output can be started immediately, and continuous drawing operation without stagnation can be performed.

[実施例コ 以下、添付の図面を参照して本発明の実施例について説
明する。
[Embodiments] Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

第1図は本発明の実施例に係るイメージデータのラスク
変換装置を示す機能ブロック図である。
FIG. 1 is a functional block diagram showing an image data rask transform apparatus according to an embodiment of the present invention.

ホストコンピュータ等から与えられる作図コマンド(各
社プロッタコマンド)は、インタフェース回路1を介し
て入力データ用バッファ2に格納されるようになってい
る。入力データ用バッファ2に格納された作図コマンド
は、コマンド解析部3に順次供給されている。
Plotting commands (plotter commands from various manufacturers) given from a host computer etc. are stored in an input data buffer 2 via an interface circuit 1. The drawing commands stored in the input data buffer 2 are sequentially supplied to the command analysis section 3.

コマンド解析部3は、キーパネル4から与えられる作図
制御情報を基に、与えられた作図コマンドを解析するも
ので、その解析結果は、ベクタデータ変換部5に供給さ
れている。ベクタデータ変換部5は、与えられたコマン
ド解析結果をベクタデータに変換する。得られたベクタ
データは、ベクタデータ用バッファ6に一旦格納される
ようになっている。
The command analysis section 3 analyzes a given drawing command based on the drawing control information given from the key panel 4, and the analysis result is supplied to the vector data conversion section 5. The vector data conversion unit 5 converts the given command analysis result into vector data. The obtained vector data is temporarily stored in the vector data buffer 6.

ベクタデータ用バッファ6に格納されたベクタデータは
、ビットマツプ展開部7に供給されている。ビットマツ
プ展開部7は、ベクタデータをバンド単位でビットマツ
プ展開する。
The vector data stored in the vector data buffer 6 is supplied to a bitmap expansion section 7. The bitmap expansion unit 7 performs bitmap expansion on the vector data in units of bands.

ビットマツプ展開部7で展開されたビットマツプデータ
は、2系統に分配されてバッファリングされるようにな
っている。即ち、1つの系統は、第1の制御手段である
グラフィックプロセッサ(以下、GPと呼ぶ)8を介し
て出図制御部12にラスタデータを供給する系統であり
、この系統ではバッファメモリとして2Mバイトの容量
のバンド幅のビットマツプメモリであるラスタメモリ1
0が使用されている。また、他の1つの系統は、第2の
制御手段であるGP9を介して出図制御部12にラスタ
データを供給する系統であり、この系統ではバッファメ
モリとして2Mバイトの容量のバンド幅のビットマツプ
メモリであるラスタメモリ11が使用されるようになっ
ている。GP8゜9は、並列に動作を行い、一方がラス
タメモリ10.11に対する書き込みを行っている間に
、他方がラスタメモリ10.11からのデータの読み出
しを行うものとなっている。なお、GP8.9としては
、例えば日本電気型のμPD72120等が好適である
The bitmap data developed by the bitmap development section 7 is distributed into two systems and buffered. That is, one system is a system that supplies raster data to the drawing control unit 12 via a graphic processor (hereinafter referred to as GP) 8, which is a first control means, and in this system, a buffer memory of 2M bytes is used. raster memory 1, which is a bitmap memory with a bandwidth of capacity
0 is used. Another system is a system that supplies raster data to the drawing control unit 12 via the GP9, which is the second control means, and in this system, a buffer memory with a bandwidth of 2M bytes is used. A raster memory 11, which is a map memory, is used. The GPs 8.9 operate in parallel, and while one writes to the raster memory 10.11, the other reads data from the raster memory 10.11. Note that, as the GP8.9, for example, μPD72120 of Nippon Electric Co., Ltd. is suitable.

第2図は、第1図の装置を実現するノ1−ドウエア構成
例を示すブロック図である。
FIG. 2 is a block diagram showing an example of a hardware configuration for realizing the apparatus shown in FIG. 1.

この装置では、GP8.9を介して2つのCPU(中央
処理装置)21.22が接続されている。
In this device, two CPUs (central processing units) 21 and 22 are connected via GP8.9.

CPU21は、コマンド解析、ベクタデータ変換及びビ
ットマツプ展開等の処理を実行する。また、CPU22
は、ドライバ24を介して図示しないラスク出力装置に
対する出図制御を実行する。CPU21,22をつなぐ
通信用メモリ23は、両CPU21,22がお互いの処
理の終了を相手方に知らせるための通信に使用される。
The CPU 21 executes processing such as command analysis, vector data conversion, and bitmap expansion. Also, CPU22
executes drawing control for a rask output device (not shown) via the driver 24. A communication memory 23 connecting the CPUs 21 and 22 is used for communication between the CPUs 21 and 22 to notify the other party of the completion of each other's processing.

なお、第2図において第1図と同一符号を付した部分は
、第1図のものと同一のものである。
Note that in FIG. 2, the parts designated by the same reference numerals as in FIG. 1 are the same as those in FIG.

次にこのように構成された本実施例に係るラスク変換装
置の動作について説明する。
Next, the operation of the rask transform apparatus according to this embodiment configured as described above will be explained.

先ず、第1図において、ホスト側からインタフェース回
路1を介して作図コマンドが入力されると、この作図コ
マンドは、−旦入力データ用バッファ2に格納される。
First, in FIG. 1, when a plotting command is input from the host side via the interface circuit 1, this plotting command is stored in the input data buffer 2.

入力データ用バッファ2に所定数の作図コマンドが格納
されると、コマンド解析部3が起動され、キーパネル4
により指示された作図制御情報を基に、コマンドの解析
が行われる。
When a predetermined number of drawing commands are stored in the input data buffer 2, the command analysis section 3 is activated and the key panel 4 is activated.
The command is analyzed based on the drawing control information instructed by.

続いてベクタデータ変換部5が起動され、コマンド解析
部3での解析結果からイメージデータを構成するベクタ
データが生成される。なお、ここでは、第3図に示すよ
うに、1枚のイメージデータを#1〜#nまでのn本の
バンドデータに分割し、各バンド単位でビットマツプ展
開を行なうバンディング方式を採用している。そこで、
例えば第4図に示すように、生成されたベクタデータ3
1には、夫々それが含まれるバンド情報32が付加され
るようになっている。ここで変換されたベクタデータは
、ベクタデータ用バッファ6に順次格納される。
Subsequently, the vector data converter 5 is activated, and vector data constituting image data is generated from the analysis result of the command analyzer 3. Here, as shown in Figure 3, a banding method is adopted in which one piece of image data is divided into n pieces of band data from #1 to #n, and a bitmap is developed for each band. . Therefore,
For example, as shown in FIG. 4, the generated vector data 3
1, band information 32 including the band information 32 is added to each band information 32. The vector data converted here is sequentially stored in the vector data buffer 6.

コマンド解析部3が出図コマンドを解析したら、或いは
、キーパネル4でP−OUT−keyが押されたら、ビ
ットマツプ展開部7が起動される。
When the command analysis section 3 analyzes the drawing command, or when the P-OUT-key is pressed on the key panel 4, the bitmap development section 7 is activated.

第5図はビットマツプ展開部7での処理を説明するため
の模式図である。
FIG. 5 is a schematic diagram for explaining the processing in the bitmap development section 7.

ビットマツプ展開部7は、先ず、第5図(a)に示すよ
うに、バンドNo、#1のベクタデータを、ビットマツ
プ展開する。展開されたビットマツプデータは、GP8
の制御の下でラスタメモリ10に格納されていく。バン
ドNo、#1のベクタデータが全て展開されたら、ビッ
トマツプ展開部7は、出図制御部12に展開終了を通知
すると共に、次のバンドNo、#2のベクタデータのビ
ットマップ展開を開始する。
The bitmap development section 7 first develops the vector data of band No. #1 into a bitmap, as shown in FIG. 5(a). The expanded bitmap data is GP8
The data are stored in the raster memory 10 under the control of the. When all the vector data of band No. #1 has been developed, the bitmap development section 7 notifies the drawing control section 12 of the completion of development, and starts bitmap development of the vector data of the next band No., #2. .

バンドNo、#2のビットマツプ展開が開始されると、
第5図(b)に示すように、展開されたビットマツプデ
ータが今度はGP9の制御の下でラスタメモリ11に格
納されていく。
When the bitmap expansion of band No. #2 starts,
As shown in FIG. 5(b), the developed bitmap data is now stored in the raster memory 11 under the control of the GP 9.

一方、出図制御部12では、ビットマツプ展開部7から
の前記展開終了の通知を受けると、直ちにGP8にデー
タの出力を要求するので、GP8はラスタメモリ10か
ら出図制御部12にバンドNo、#1のラスタデータを
供給する。
On the other hand, when the drawing control unit 12 receives the notification of the completion of the expansion from the bitmap expansion unit 7, it immediately requests the GP8 to output data, so the GP8 transfers the band number from the raster memory 10 to the drawing control unit 12. Supply #1 raster data.

従って、このときには、バンドNo、#2のビットマツ
プ展開と、バンドNo、#1の出図とが同時並列的に行
われることになる。
Therefore, at this time, the bitmap expansion of band No. #2 and the output of band No. #1 are performed simultaneously and in parallel.

出図が完了したら、出図制御部12からビットマツプ展
開部7に出図完了が通知される。同じく、ビットマツプ
展開が終了したら、ビットマツプ展開部7から出図制御
部12に展開終了が通知される。ビットマツプ処理時間
は、夫々の対象とするデータ量によって決定されるが、
ビットマツプ展開と出図処理の両方が終了したら、次の
ビットマツプ展開と出図処理とが開始される。
When the drawing is completed, the drawing control section 12 notifies the bitmap development section 7 of the completion of drawing. Similarly, when the bitmap development is completed, the bitmap development section 7 notifies the drawing control section 12 of the completion of the development. The bitmap processing time is determined by the amount of data to be processed.
When both bitmap development and drawing processing are completed, the next bitmap development and drawing processing are started.

即ち、次の処理では、第5図(C)に示すように、バン
ドNo、#3のビットマツプデータの展開がGP8の制
御の下で行われると同時に、バンドNo、#2のビット
マツプデータの出図がGP9の制御の下で行われること
になる。
That is, in the next process, as shown in FIG. 5(C), the bitmap data of band No. #3 is developed under the control of GP8, and at the same time the bitmap data of band No. #2 is expanded. The drawing will be issued under the control of GP9.

以後、同様の操作が全てのバンドについて交互に行なわ
れることにより、GP8では、#1.#3、#5.・・
・、#n−1のバンドデータのラスタ変換を、また、G
P9では、#2.#4.#6゜・・・、#nのバンドデ
ータのラスタ変換を夫々受は持つことになる。
Thereafter, similar operations are performed alternately for all bands, and in GP8, #1. #3, #5.・・・
・, Raster conversion of #n-1 band data is also performed by G
In P9, #2. #4. Each receiver has raster conversion of band data of #6° . . . , #n.

本実施例の装置によれば、第6図に示すように、ラスタ
メモリ10.11の一方でビットマツプデータの書込が
行なわれているときに、他方でビットマツプデータの読
出が行なわれるので、ラスタメモリ10.11に対する
アクセスの無駄時間が大幅に削減されると共に、ラスタ
メモリ10,11から交互に連続的にバンドデータがラ
スタ出力されることにより、連続的な出図が可能になる
According to the apparatus of this embodiment, as shown in FIG. 6, while bitmap data is being written to one of the raster memories 10 and 11, bitmap data is being read from the other. , the wasted time of accessing the raster memories 10 and 11 is significantly reduced, and continuous output of drawings becomes possible by alternately and continuously outputting band data in raster form from the raster memories 10 and 11.

また、この装置では、ベクタデータにバンド情報を持た
せるようにしているので、予めバンドNo、が異なるベ
クタデータをビットマツプ展開しないことにより、処理
の効率化を更に図ることができ、より高速な処理が可能
である。
In addition, in this device, vector data has band information, so by not developing vector data with different band numbers into bitmaps, processing efficiency can be further improved, resulting in faster processing. is possible.

なお、この実施例では、ベクタデータに付加されたバン
ド情報に基づいて、ビットマツプ展開の実行を制御する
ようにしたが、特にバンド情報を付加せずに、例えばベ
クタデータから、それが所属するバンドNo、をGP側
で把握して、ビットマツプ展開の実行を制御するように
してもよい。
In this embodiment, the execution of bitmap expansion is controlled based on the band information added to vector data. The GP may grasp the No. and control the execution of the bitmap expansion.

また、以上の実施例では、ラスタメモリが所定バンド幅
の容量しか持たないものであったが、これらをフルビッ
トマツプとするようにしてもよい。
Furthermore, in the above embodiments, the raster memory only has a capacity of a predetermined bandwidth, but these may be made into full bitmaps.

この場合には、一方のビットマツプメモリに対してビッ
トマツプ展開を行なっているときに、他方のビットマツ
プメモリから、前頁の出図を行なうことにより、上記と
同様に複数頁に亘る図面について、連続的な出図動作を
行なうことができる。
In this case, by outputting the previous page from the other bitmap memory while bitmap expansion is being performed on one bitmap memory, for drawings spanning multiple pages in the same way as above, Continuous drawing operation can be performed.

[発明の効果コ 以上述べたように、本発明によれば、前記第1及び第2
の制御手段のうちの一方を書込制御としたときに、他方
を読出制御とするようにしているので、ビットマツプデ
ータの展開とラスタ出力とを同時並列的に実行させるこ
とができ、ベクタデータの入力からラスタデータの出力
までの時間を大幅に短縮することができると共に、よど
みがない連続的な出図動作を実現することができる。
[Effects of the Invention] As described above, according to the present invention, the first and second
When one of the control means is set to write control, the other is set to read control, so bitmap data expansion and raster output can be executed simultaneously in parallel, and vector data The time from inputting data to outputting raster data can be significantly shortened, and continuous drawing operation without stagnation can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例に係るイメージデータのベクタ
変換装置の機能ブロック図、第2図は同装置の具体的な
ハードウェア構成を示すブロック図、第3図は同装置で
の処理単位となるバンドデータを示す模式図、第4図は
同装置で展開されるベクタデータを示す模式図、第5図
は同装置におけるGPの並列動作を説明するための模式
図、第6図は同装置の動作タイミング図である。 1;インタフェース回路、2;入力データ用バッファ、
3;コマンド解析部、4;キーパネル、5;ベクタデー
タ変換部、8;ベクタデータ用バソファ、7;ビットマ
ツプ展開部、8.9;グラフィックプロセッサ、10,
11;ラスタメモリ、12;出図制御部、21,22;
CPU123;通信用メモリ、24;ドライバ、31;
ベクタデータ、32;バンド情報
Fig. 1 is a functional block diagram of an image data vector conversion device according to an embodiment of the present invention, Fig. 2 is a block diagram showing a specific hardware configuration of the device, and Fig. 3 is a processing unit of the device. Fig. 4 is a schematic diagram showing vector data developed by the same device, Fig. 5 is a schematic diagram to explain the parallel operation of GP in the same device, and Fig. 6 is a schematic diagram showing the same. FIG. 3 is an operation timing diagram of the device. 1; Interface circuit, 2; Input data buffer,
3; Command analysis unit, 4; Key panel, 5; Vector data conversion unit, 8; Vector data bath sofa, 7; Bitmap expansion unit, 8.9; Graphic processor, 10.
11; raster memory, 12; drawing control unit, 21, 22;
CPU 123; Communication memory, 24; Driver, 31;
Vector data, 32; band information

Claims (2)

【特許請求の範囲】[Claims] (1)第1及び第2のビットマップメモリと、ベクタデ
ータをビットマップデータに展開して前記第1のビット
マップメモリに書き込む書込制御と前記第1のビットマ
ップデータに書き込まれたビットマップデータをラスタ
データとして読み出す読出制御とを行う第1の制御手段
と、ベクタデータをビットマップデータに展開して前記
第2のビットマップメモリに書き込む書込制御と前記第
2のビットマップデータに書き込まれたビットマップデ
ータをラスタデータとして読み出す読出制御とを行う第
2の制御手段とを有し、前記第1及び第2の制御手段は
、その一方が書込制御を行っている期間に、他方が読出
制御を行うものであることを特徴とするイメージデータ
のラスタ変換装置。
(1) First and second bitmap memories, write control for expanding vector data into bitmap data and writing it to the first bitmap memory, and a bitmap written to the first bitmap data. a first control means that performs read control to read data as raster data; write control to develop vector data into bitmap data and write it to the second bitmap memory; and write control means to perform write control to read the data as raster data; and a second control means that performs read control to read out bitmap data as raster data, and the first and second control means perform write control while one of them performs write control. 1. A raster conversion device for image data, characterized in that the device performs readout control.
(2)前記第1及び第2のビットマップメモリは、所定
バンド幅のビットマップデータを格納するバンドメモリ
であり、前記第1及び第2の制御手段は、前記ビットマ
ップデータをバンド毎に交互に処理するものであること
を特徴とする請求項1に記載のイメージデータのラスタ
変換装置。
(2) The first and second bitmap memories are band memories that store bitmap data of a predetermined bandwidth, and the first and second control means alternately store the bitmap data for each band. 2. The image data raster conversion apparatus according to claim 1, wherein the image data raster conversion apparatus processes the image data.
JP17595390A 1990-07-03 1990-07-03 Image data raster converter Expired - Lifetime JP3053196B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17595390A JP3053196B2 (en) 1990-07-03 1990-07-03 Image data raster converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17595390A JP3053196B2 (en) 1990-07-03 1990-07-03 Image data raster converter

Publications (2)

Publication Number Publication Date
JPH0464181A true JPH0464181A (en) 1992-02-28
JP3053196B2 JP3053196B2 (en) 2000-06-19

Family

ID=16005142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17595390A Expired - Lifetime JP3053196B2 (en) 1990-07-03 1990-07-03 Image data raster converter

Country Status (1)

Country Link
JP (1) JP3053196B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101999163B1 (en) * 2012-06-15 2019-10-01 (주)한국티이에스 Apparatus for transforming image signal

Also Published As

Publication number Publication date
JP3053196B2 (en) 2000-06-19

Similar Documents

Publication Publication Date Title
JPH0378651B2 (en)
JP3053196B2 (en) Image data raster converter
JP3203660B2 (en) Image recording device
JPS62173526A (en) Page buffer control system
JP2981758B2 (en) Raster printer
JPH08174921A (en) Apparatus for controlling page printer
JPH0462080A (en) Printing device
JPH11342653A (en) Image output unit
JP2000255125A (en) Printing processing device and method
JP3093245B2 (en) Image processing device, output control device, image processing system and method
JPS61149365A (en) Data controlling device
JPH06202822A (en) Device and method for transferring data
JPH02171082A (en) Facsimile equipment
JPS6349824A (en) Printer control system
JPH0612368A (en) High-definition image processor
JPS60136824A (en) Printer control device
JPH05188908A (en) Data extension controller
JPH08324033A (en) Line printer and computer equipped with line printer and method of controlling line printer
JP2000115427A (en) Image processor
JPH0239383A (en) Image processor
JP2001328298A (en) Method of controlling page printer control device
JPH05254184A (en) Printer device
JPS58169688A (en) Control system for enlargement and reduction of character and pattern
JPS61226833A (en) Displaying system for picture information
JPS60140421A (en) Output controller