JPH06139210A

JPH06139210A - 映像信号処理装置

Info

Publication number: JPH06139210A
Application number: JP4287597A
Authority: JP
Inventors: Kiyoshi Hoshino; 潔星野; Masahiro Yamada; 雅弘山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-10-26
Filing date: 1992-10-26
Publication date: 1994-05-20

Abstract

(57)【要約】【目的】空いているプロセッサが分断された状態になっ
た場合にも、そのプロセッサ合計が処理に必要な数であ
れば、処理の割り当ての修正を行い必要な処理を実行で
きるようにする。【構成】２次元的に配列されたプロセッサ群５０(1,1)
〜５０(8,n) を用いて、複数行の集合したプロセッサ群
を１つの領域として１つの信号処理に割り当てることを
基本にし、複数の信号の処理を同時にしかも割り当て領
域を切換え選択して実行しようとする場合、各処理中の
集合したプロセッサ群を、上記２次元配列領域の片側か
ら順次つめるように配置して割り当てるものである（ス
テップ120)。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、デジタル信号処理を
行う汎用プロセッサを複数用いてテレビジョン信号処理
を行う映像信号装置に関するもので、特に複数のプロセ
ッサへの信号処理割り当て機能を改善したものである。

【０００２】

【従来の技術】近年、半導体技術の発展に伴い、テレビ
ジョン信号をデジタル処理する回路が開発されている。
信号処理をデジタル化することにより、変調、復調、さ
らにフィルタリング等の処理を安定化して行える利点が
ある。また、ラインメモリ、フレームメモリを用いて正
確な時間遅延を容易に得ることが可能となるために、フ
レームメモリを用いた輝度・色（Ｙ／Ｃ）分離や走査線
補間を行って、画像の高画質化を実現することができ
る。

【０００３】しかし信号処理が複雑で大規模になるに従
い、特定の信号処理毎にハードウエアを開発することは
コストが高くなり、開発時間も長くなるという問題があ
る。そこで、テレビジョン（ＴＶ）信号のデジタル処理
を、ソフトウエア的に制御される基本演算器（以下プロ
セッサという）を複数個用いて、プログラム内容によ
り、種々の目的に応じた信号処理を行うようにするシス
テムが考えられている。このシステムによれば、プログ
ラムを変更するだけで、目的に応じた信号処理を実現す
ることができ、ハードウエアは固定でよい（例えば文献
（１）リアルタイム画像処理、日経マグロウヒル社）。

【０００４】一般にＴＶ信号等の映像信号は、帯域が広
いために高速処理が要求される。例えばＮＴＳＣ信号の
場合、４ｆsc（１４．３ＭＨｚ）で標本化されるから、
各画素あたりの処理は７０ｎｓ以内に行う必要がある。
文献（１）によれば、Ｙ／Ｃ分離回路と色信号処理回路
の積和演算回路は約６０回路あるので、

【０００５】６０×１４．３＝８５８ＭＯＰＳ（１秒間
に８５８×１０６回の演算）という非常に高速な計算が
必要となる。従って、ＴＶ信号の処理装置をプロセッサ
で構成する場合には、複数のプロセッサを用いて処理の
高速化を図ることが不可欠である。

【０００６】同一構成のプロセッサを複数個用いて、２
次元アレイ状に規則正しく配置し、隣接プロセッサ間で
データ交換を行いながら処理する装置がある（文献
（２）並列計算機構成論ｐ１９０、昭晃堂）。

【０００７】図１３（Ａ）は、２次元アレイ状に配列さ
れたプロセッサによる信号処理装置である。プロセッサ
群２０は、プロセッサ間のデータ交換を行うための接続
線２１により縦方向、横方向に接続されている。入力信
号が接続線２１-1からプロセッサ２０-1に導入されるも
のとする。入力信号は、プロセッサ２０-1により信号処
理を受けた後、接続線２１-2を介してプロセッサ２０-2
に送られてさらに次の処理を施される。このようにプロ
セッサ群は、各プロセッサが次々と信号を処理して全体
として、目的の信号処理内容を実現することができる。

【０００８】以上の説明からわかるように、プロセッサ
の配列位置に応じてそれぞれ異なった処理、言い換えれ
ば、処理プログラムを割り当てることにより、全体とし
て意味のある信号処理を実現することができる。よって
プロセッサ数が多い程、複雑な信号処理を実現できる。

【０００９】ところで、近年ではＴＶ放送としてＮＴＳ
Ｃ信号のほかに、ＥＤＴＶ（Enhanced TV)信号、ＭＵＳ
Ｅ（Multiple Sub-Nyquist Sampling Enccoding ）信号
が混在して放送されるようになっており、これら複数の
信号を受信するＴＶの開発が行われている（特開平１−
２０５６８８号、National Technical Report Vol.37N
o.5 Oct.1991 「３６型ハイビジョン受信機ＴＨ−３６
ＨＤ１」等）。プロセッサ群を用いることにより、例え
ばＮＴＳＣとＭＵＳＥ信号のデコードのように異なった
信号処理も、各プロセッサの処理を規定するプログラム
を変更することにより容易に対応できる。よって、プロ
セッサ群を用いた装置は、複数方式、複数方式を同時処
理するＴＶシステムに適している。

【００１０】図１３（Ｂ）は、複数プロセッサを用いた
信号処理装置を概念的に説明するための構成図である。
プロセッサ群はアレイ状に接続されている。入力ピン３
１〜３３からの信号は、入力マトリックス回路３４によ
り任意のプロセッサに供給される。プロセッサ群により
処理されたそれぞれの信号は、出力マトリックス回路３
５により選択されて、それぞれ出力ピン３６〜３８に出
力される。入力及び出力マトリックス回路３３、３４
は、それぞれ入力マトリックス設定回路５１、出力マト
リックス設定回路５２により制御される。これにより、
入力マトリックス回路３４は、入力ピン３１〜３３の信
号を任意のプロセッサに導入することができ、また出力
マトリックス回路３５は任意のプロセッサからの信号を
出力ピン３６〜３８に導出することができる。

【００１１】プロセッサの動作を規定する種々のプログ
ラムは、プログラムメモリ５３に格納されており、プロ
グラムローダ５４は、信号処理目的に応じて適切なプロ
グラムをプログラムメモリ５３から読み出し、適切なプ
ロセッサにロードする。どのプロセッサにどのプログラ
ムをロードするかは、プロセッサ状態テーブル５５の内
容が参照されて、ＣＰＵ５６により決定される。プロセ
ッサ状態テーブル５５は、プロセッサ数分の容量をもつ
テーブルであり、現在のプロセッサ使用状態を把握して
いる。例えば、処理を行っていない、あるいは行う必要
がないプロセッサに対応してデータ“１”、ＥＤＴＶや
ＮＴＳＣ等の信号処理を行っているプロセッサに対応し
てデータ“０”がテーブル化されて格納されいる。新た
な処理を開始する場合には、ＣＰＵ５６は、プロセッサ
状態テーブル５５を参照して、どのプロセッサにどのプ
ログラムをロードできるかを判定し、プログラムメモリ
５３、プログラムローダ５４を制御する。入力マトリッ
クス回路５１、出力マトリックス回路５２もそれぞれＣ
ＰＵ５６により制御される。

【００１２】図中ではプログラムローダ５４とプロセッ
サ群との接続関係は明示していないが、全プロセッサを
電気的にシリアルにチェーン接続して共通にプログラム
データを供給し、必要なプロセッサが必要なプログラム
を取得できるようにする方法が一般的である。しかしこ
こでの説明では、要点を明確にするためにプログラムロ
ーダ５４が全プロセッサに独立にプログラムデータをロ
ードできるものとして説明する。図１４は、上記のよう
な信号処理装置により、方式の異なる複数のＴＶ信号を
同時に処理するシステムの例を示している。

【００１３】同図（Ａ）は、２つのＥＤＴＶ信号と１つ
のＮＴＳＣ信号を同時処理する場合のプロセッサ配列例
を示している。第１のＥＤＴＶ信号が入力ピン３１に与
えられ、第２のＥＤＴＶ信号が入力ピン３２に与えら
れ、またＮＴＳＣ信号が入力ピン３３に与えられる。プ
ロセッサ群４０-1が第１のＤＥＴＶ信号を処理し、マト
リックス回路３４は入力ピン３１の信号をプロセッサ４
２-1に導入し、出力マトリックス回路３５はプロセッサ
４２-2の出力を出力ピン３６に導出する。プロセッサ群
４０-2が第２のＤＥＴＶ信号を処理し、マトリックス回
路３４は入力ピン３２の信号をプロセッサ４３-1に導入
し、出力マトリックス回路３５はプロセッサ４３-2の出
力を出力ピン３７に導出する。また、プロセッサ群４０
-3がＮＴＳＣ信号を処理し、マトリックス回路３４は入
力ピン３３の信号をプロセッサ４４-1に導入し、出力マ
トリックス回路３５はプロセッサ４４-2の出力を出力ピ
ン３８に導出する。

【００１４】同図（Ｂ）は、ＥＤＴＶ信号が入力ピン３
１に与えられ、第１のＮＴＳＣ信号が入力ピン３２に与
えられ、第２のＮＴＳＣ信号が入力ピン３３に与えられ
る例である。この場合は、プロセッサ群４０-1がＥＤＴ
Ｖ信号を処理し、プロセッサ群４０-4が第１のＮＴＳＣ
信号を処理し、プロセッサ群４０-5が第２のＮＴＳＣ信
号を処理するように設定される。図の斜線を付している
プロセッサが、各処理プロセッサ群の信号導入部のプロ
セッサと、出力部のプロセッサである。ここでは、ＥＤ
ＴＶ信号処理に３列のプロセッサ群が必要であり、ＮＴ
ＳＣ信号処理に２列のプロセッサ群が必要であるものと
している。

【００１５】上述した同図（Ａ）、（Ｂ）のプロセッサ
群の使用状態を比較するとわかるように、入力マトリッ
クス回路３４、出力マトリックス回路３５の設定の変更
と、プロセッサへのプログラム処理の割り当て、即ち各
プロセッサへのプログラムデータのロードにより各種の
信号処理に対応することができる。なお、上述したプロ
セッサ群４０-1、４０-2、４０-3、４０-4、４０-5にお
いては、群内のプロセッサ同士が上下左右のプロセッサ
とデータ通信を行いながら信号処理を進行させるので、
１つ１つのプロセッサ群としてはまとまっている必要が
ある。例えばＥＤＴＶ信号を処理するには、３列のプロ
セッサ群がまとまっている必要がある。プロセッサを使
用しないとすると、予め必要なハードウエアを用意して
おき（例えば図１４（Ａ）、（Ｂ）の処理を行わせるに
はＥＤＴＶ信号処理用のものを２個、ＮＴＳＣ信号処理
用のものを２個）、これらの準備されたハードウエアの
組み合わせの範囲で処理を行わなければならない。な
お、実際のデコード処理後の信号は、一般にＲＧＢの３
信号よりなるが、ここでは説明のために１つの信号とし
ている。また、入力／出力ピンは３系統でなくても良
い。

【００１６】以上説明したように、プログラムによって
ソフトウエア的に制御されるプロセッサは、複数方式、
複数放送を同時に処理するＴＶシステムに適している。
しかし、その汎用性のために次のような問題が発生す
る。以下、図面を用いてその問題点を説明する。

【００１７】図１５（Ａ）には、図１４で示した信号処
理装置と同じハードウエアを改まって再度示している。
この図では、２次元配列されたプロセッサ群の各プロセ
ッサにその位置座標がわかるように行と列の添字を示し
ている。他の部分には、先の図１４の回路と同じ符号を
付している。また、図１５（Ｂ）には、上記の信号処理
装置のモードを切換えた場合の状態変遷を示している。
図１５（Ｂ）における状態（ａ）は、図１４（Ａ）のモ
ードに対応し、プロセッサ群が上の行から３行（第１の
ＥＤＴＶ処理）、３行（第２のＥＤＴＶ処理）、２行
（ＮＴＳＣ処理）毎に割り当てられた状態であり、ま
た、同時にプロセッサ状態テーブル５５の内容を意味す
ることにもなる。この状態（ａ）では、視聴者は２つの
ＥＤＴＶ放送と、１つのＮＴＳＣ放送を視聴することが
できる。

【００１８】ここで視聴者がモード切換えを行い、１つ
のＥＤＴＶ放送と、２つのＮＴＳＣ放送を視聴する場合
は、ＣＰＵ５６に指令信号が与えれる。すると、プロセ
ッサ群及び状態テーブルの内容は、図５（Ｂ）の状態
（ａ）から状態（ｂ）を経て状態（ｃ）に移ることにな
る。つまり、状態（ａ）のプロセッサ群Ｊの動作を停止
し（状態（ｂ））、この停止した中から２行のプロセッ
サ群を選択して、ＮＴＳＣ信号処理用として設定するこ
とになる。状態図の斜線部分のプロセッサ群は処理を行
わない、あるいは行う必要がないことを示している。図
１６、図１７は、上記の信号処理装置において、モード
切換え時のＣＰＵ５６における動作をフローチャートで
示している。

【００１９】モード切換えにより指定信号が入力する
と、ＣＰＵ５６は、プロセッサ状態テーブル５５を参照
して、プロセッサ群５０(1,1) 〜５０(3,n) を未使用状
態にし（ステップ701 ）、次に、未使用状態のプロセッ
サ群が処理Ｍに必要な分（この例では２列）隣接して残
っているかどうかを判定する（ステップ702 ）。残って
いなければ、処理Ｍの実行は不可能と判定し、プロセッ
サ群５０(1,1) 〜５０(3,n) を使用状態に戻し、状態
（ａ）のまま完了する。残っている場合は、プロセッサ
状態テーブル５５を参照して処理Ｍに必要なプロセッサ
群を判定し、プロセッサ番号を獲得し（ステップ703
）、選択したプロセッサ群に処理Ｍに必要なプログラ
ムをプログラムメモリ５３から読み出し、プログラムロ
ーダ５４を通じてロードする（ステップ704 ）。さらに
入力ピン３１とプロセッサ５０(1,1) を接続し、プロセ
ッサ５０(2,n) と出力ピン３６を接続するようにマトリ
ックス設定回路５１、５２を制御する（ステップ705 、
706 ）。さらにプロセッサ状態テーブル５５のデータを
更新し、プロセッサ群５０(1,1) 〜５０(2,n) の使用状
態を現すようにする。なお、ステップ704 と、705 、70
6 とは順序が入れ代わっても特に問題はない。この例で
は、ステップ702 ではＹＥＳの判定が得られるので、ス
テップ702 からステップ708 に移行する系路は破線で示
している。以上のようなフローチャートにより状態
（ａ）から状態（ｃ）に移行することができる。

【００２０】さらに処理Ｍ、Ｋを維持させて、３列のプ
ロセッサ群を必要とする処理Ｎに切換えるような要望が
合ったとする。すると、ＣＰＵ５６は、プロセッサ状態
テーブル５５を参照して、処理Ｌを行っているプロセッ
サ群を停止する（状態（ｄ））。次に、処理Ｎを行うの
に必要な隣接する３列のプロセッサ群が残っているかど
うかを判定する。状態（ｄ）見ると全体では３列のプロ
セッサ群が残っているが、１列と２列に分断された状態
となっている。しかしプロセッサ群により信号処理は、
それぞれの群内において各プロセッサ同士が上下左右の
プロセッサとデータ通信を行いながら処理が進行するた
め、プロセッサ群としてまとまって配置されている必要
がある。したがって、ＣＰＵ５６ではこのままでは３列
必要な処理Ｎを実行できないと判定する。図１７のフロ
ーチャートを参照すると、プロセッサ状態テーブル５５
が更新されプロセッサ群５０(7,1) 〜５０(8,n) が未使
用状態とされる（ステップ709 ）。次にプロセッサ状態
５５が参照され、未使用プロセッサ群として処理Ｎに必
要な３列分があるかどうかの判定が行われる（ステップ
710 ）。ここでノー（ＮＯ）と判定されるために、プロ
セッサ状態テーブル５５が更新され、プロセッサ群５０
(7,1) 〜５０(8,n) が使用状態に戻され、つまり状態
（ｄ）から状態（ｅ）に戻され（状態（ｃ）と同じ）、
処理を終了する。

【００２１】

【発明が解決しようとする課題】以上説明したように、
近年ＴＶ放送は通常のＮＴＳＣ信号の他にＥＤＴＶ信
号、ＭＵＳＥ信号の複数の信号が混在して放送されてお
り、これら複数の信号を受信するＴＶの開発が行われて
いる。このようなＴＶ信号の処理には、プロセッサ群を
用いた装置が適している。これは、ＮＴＳＣとＭＵＳＥ
信号のデコードのように異なった信号処理を行う場合に
も、各プロセッサの処理を規定するプログラムを変更す
ればよいからである。しかし、視聴者が視聴する放送を
変更していくと、その組み合わせにより、処理を行うべ
きプロセッサ数があるにもかかわず、分断されて位置す
るために、処理を実行できないという問題がある。

【００２２】そこでこの発明は、空いているプロセッサ
が分断された状態になった場合にも、そのプロセッサ合
計が処理に必要な数であれば、処理の割り当ての修正を
行い必要な処理を実行できるようにする映像信号処理装
置を提供することを目的とする。

【００２３】

【課題を解決するための手段】この発明は、信号処理プ
ログラムに基づいて演算処理を行う複数の演算ブロック
群を有する演算手段と、前記演算手段中の前記各演算ブ
ロック群の処理状況を判定する判定手段と、

【００２４】前記判定手段の判定結果に基づいて、処理
に関与していない演算ブロック群が処理を実行している
演算ブロック群と区別した位置にまとまるように、上記
演算手段の演算ブロック群の処理割り当てを行う制御手
段とを備えるものである。

【００２５】

【作用】上記の手段により、処理に関与していない演算
ブロックが分断された地域に配置され、演算ブロック数
から見ると信号処理能力があるにもかかわらず、信号処
理実行不可能という判定がなされるようなことはなく、
効率的な使用が可能となる。

【００２６】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００２７】図１、図２はこの発明の一実施例である。
図１６、図１７に示したフローチャートと比較すると、
ステップ702 、710 でＮＯと判定された場合の処理が異
なる。他の部分は図６、図７に示した処理ステップと同
じであるために同じ符号を付して、異なる部分を中心に
説明する。ハードウエア構成は図１５（Ａ）に示した構
成と同等である。

【００２８】図３は、横方向ｎ、縦方向８つのプロセッ
サが２次元配列された信号処理装置におけるプロセッサ
群の状態テーブルを示している。図３の状態（ａ）は、
プロセッサ群５０(1,1) 〜５０(3,n）の３列、プロセッ
サ群５０(4,1) 〜５０(6,n）の３列が第１と第２のＥＤ
ＴＶ信号のために処理Ｊ、Ｋを実行し、プロセッサ群５
０(7,1) 〜５０(8,n）がＮＴＳＣ信号のための処理Ｌを
実行している状態であり、図１５（Ｂ）の状態（ａ）と
同じである。ここで視聴者が、プロセッサ群の２列を必
要とする処理Ｍを実行させるためのモード切換えを行う
と、図３状態（ｂ）のようにまずプロセッサ群５０(1,
1) 〜５０(3,n）の処理が停止され、次に、２列のプロ
セッサ群の空きがあるかどうかの判定が行われ、図３状
態（ｃ）に示すように、プロセッサ群５０(1,1) 〜５０
(2,n）が処理Ｍを実行するように設定される。次に、処
理Ｍ、Ｋを残したまま、３列のプロセッサ群を要する処
理Ｎを実行されるための指定が行われると、状態（ｄ）
に示すように、処理Ｌを実行しているプロセッサ群５０
(7,1) 〜５０(8,n）が停止され、処理Ｎを実行させるた
めに３列のプロセッサ群の空きがあるかどうかの判定が
行われる。

【００２９】ここで状態（ｄ）では斜線で示すようにプ
ロセッサの総数としては、満足するが分断された位置に
ありまとまっていない。そこで、このシステムでは、一
旦状態（ｅ）に示すようにプロセッサ群５０(4,1) 〜５
０(6,n）を停止させて、再度、処理Ｋのためのプロセッ
サ群５０(3,1) 〜５０(5,n）を確保し、状態（ｆ）のよ
うにする。そして、再度、処理Ｎを実行させるために３
列のプロセッサ群の空きがあるかどうかの判定を行い、
状態（ｇ）のようにプロセッサ群５０(6,1) 〜５０(8,
n）に処理Ｎを実行させるように設定するものである。
上記の処理を行うステップが、図１の実線で示す系統の
処理と、図２のステップ122 、123 の処理系統である。

【００３０】さらにこのステップ122 、123 の処理内容
を具体的に示すと、図３（Ｂ）に示すようなフローチャ
ートのようなステップ901 〜906 になる。即ち、プロセ
ッサ群５０(4,1) 〜５０(6,n）を未使用状態とし（状態
（ｅ）、ステップ901 ）、処理Ｋのためのプロセッサ群
５０(3,1) 〜５０(5,n）を確保し、プログラムをロード
する（状態（ｆ）、ステップ902 、903 ）。そして、入
力ピンとプロセッサの接続、出力ピンとプロセッサの接
続をマトリックス回路を制御することにより確立し、プ
ロセッサ群５０(3,n) 〜５０(5,n) を使用状態にし処理
Ｋのためのプログラムをロードする（状態（ｆ）、ステ
ップ904 〜906 ）。

【００３１】このようにこのシステムによると、プロセ
ッサの処理を割り当て直して、分断されている空きプロ
セッサを集合させることにより、空きプロセッサを有効
に利用できる。

【００３２】以上説明したように、この実施例によれ
ば、処理を行うべきプロセッサが分断された状態とな
り、処理に必要なプロセッサ数があるにもかかわらず、
集合していないために処理を実行できないとう従来の問
題を解決することができる。

【００３３】上記した実施例においても、さらに一部に
問題点が存在する。それは、図３（Ａ）の状態（ｄ）、
（ｅ）、（ｆ）が変遷する途中で、処理Ｋが一時中断し
てしまうことである。そこで、次に説明する第２の実施
例においては、このような中断をなくすための解決を施
している。図４は第２の実施例のシステム構成図、図５
はモード切換え時の状態変遷図、図６、図７はモード切
換え時に処理されるフローチャートの例を示している。

【００３４】図４において、図１５（Ａ）と同じ部分に
は同一符号を付している。図１５（Ａ）の構成と異なる
部分は、出力ピン３６〜３８の出力信号が、出力判定回
路５７に入力されていることである。そして、出力判定
回路５７は、いずれの出力ピンの出力信号がいずれの出
力ピンの出力信号と一致しているかを判定するもので、
その判定出力をＣＰＵ５６に与えている。この判定出力
は、図６、図７で示すフローチャートの処理ルーチンが
実行されるときに利用される。

【００３５】図５、図６、図７を参照してさらに動作を
説明する。図５状態（ａ）は、２次元配列されたプロセ
ッサ群の上の行から順次、３列（処理Ｊ＝第１のＥＤＴ
Ｖ信号処理）、３列（処理Ｋ＝第２のＥＤＴＶ信号処
理）、２列（処理Ｌ＝ＮＴＳＣ信号処理）が使用状態で
あることを示している。ここで、視聴者が処理Ｋ、Ｌを
残して、２列のプロセッサ群を必要とする処理Ｍを要求
したとする。すると、プロセッサ状態テーブル５５を更
新し、図５状態（ａ）から状態（ｂ）に移行する（ステ
ップ701 ）。次に、この状態（ｂ）は、処理実行状態の
プロセッサ群が下側に片寄っているので、上側に集合さ
せるように割り当て直しが行われる（ステップ210 ）。
このとき、まず未使用のプロセッサ群５０(1,1) 〜５０
(3,n）に対して、処理Ｋを実行させるようにプログラム
がロードされる。このために、図５状態（ｃ）に示すよ
うに、２系統で同じ処理Ｋが実行される。ここで、図４
の判定回路５７が、出力ピン３６と出力ピン３７の信号
が同じになったことを検出する。つまり、プログラムが
ロードされた後、信号処理が安定化したことを検出す
る。すると、今度は、状態（ｄ）に示すように、もとも
と処理Ｋを実行していたプロセッサ群５０(4,1) 〜５０
(6,n）の処理が停止される。次に、処理Ｌを実行差せる
ためのプログラムが、プロセッサ群５０(4,1) 〜５０
(5,n）にロードされる。これにより処理Ｌにより得られ
た同じ信号が、出力ピン３７、３８から得られる。この
ことは判定回路５７により判定される。すると、プロセ
ッサ群５０(7,1) 〜５０(8,n）で実行されている処理Ｌ
が停止され、状態（ｆ）に移行する。ここで、ステップ
702 に移行し、処理Ｍに必要なプロセッサ群（２列）が
集合して空いているかどうかの判定が行われる。図５状
態（ｆ）に示すようにこの要求は満足されているので、
状態（ｇ）のようにプロセッサ群５０(6,1) 〜５０(7,
n）にプログラムがロードされる（ステップ702 〜707
）。

【００３６】次に、視聴者が、処理Ｋ、Ｍを残し３列の
プロセッサ群を必要とする処理Ｎを要求したとする。す
ると処理Ｌは必要ないので、処理Ｌを実行しているプロ
セッサ群５０(4,1) 〜５０(5,n）が停止される（図５状
態（ｈ）、図７ステップ211）。ここでは、空いている
プロセッサは分断されており、３列のプロセッサ群が集
合した状態ではない。そこでステップ212 において、プ
ロセッサ群５０(4,1)〜５０(5,n）に対して処理Ｍを実
行させるべく、プログラムがロードされる（図７状態
（ｉ））。次に、出力ピン３７、３８に同じ信号が得ら
れると、プロセッサ群５０(6,1) 〜５０(7,n）が未使用
状態にされる（図５状態（ｊ））。これにより、処理実
行中のプロセッサ群は、上側の領域に集合されたことに
なる。そこで、処理Ｎのための３列の空きプロセッサ群
が集合しているかどうかの判定がなされる（図７ステッ
プ710 ）。この状態（ｊ）では、３列のプロセッサ群が
集合しているので、プロセッサ群５０(6,1) 〜５０(8,
n）に処理Ｎを実行するためのプログラムがロードされ
る（ステップ710 〜715 ）。図８は、上記した第２の実
施例において、処理実行中のプロセッサ群を、上側の領
域に集合させる場合のフローチャートを細かいステップ
で示している。

【００３７】即ち、ステップ1201は、図５状態（ｃ）で
あり、処理Ｋをプロセッサ群５０(1,1) 〜５０(1,n）で
実行させている。次に、ステップ1202では、判定回路５
７により出力の安定状態が判定される。出力が安定する
と、出力ピンとプロセッサの切換えが行われ（ステップ
1203）、以前から処理Ｋを実行してたプロセッサ群５０
(4,1) 〜５０(6,n）を未使用状態にする（ステップ120
4、図５状態（ｄ））。次に、プロセッサ群５０(4,1)
〜５０(5,n）により処理Ｌを実行させ（図５状態
（ｅ）、ステップ1205）、出力が安定するまで待ち（ス
テップ1026）、安定したら新しい処理部のプロセッサと
出力ピンの接続を確立し（ステップ1207）、今まで処理
していたプロセッサ群５０(7,1) 〜５０(8,n）を未使用
状態にする（図５状態（ｆ）、ステップ1208）。

【００３８】上記したように第２の実施例によると、処
理実行中のプロセッサ群を片側に集合させるときに、継
続すべき処理を一時的に２系統にすることにより、継続
すべき処理を中断することなく、新しい処理内容を実行
させることができる。しかしながら、上記の第２の実施
例にも、問題点がある。以下、その問題点とこれを解決
できる第３の実施例を説明する。

【００３９】図９は第２の実施例の問題点を説明するた
めの状態説明図である。図９状態（ａ）は、図５状態
（ｋ）と同じである。この状態から、処理Ｍを止めて、
処理Ｎの実行プロセッサ群を上側に詰めようとした場合
に問題が起こる。状態（ａ）では、３列のプロセッサ群
５０(1,1) 〜５０(3,n）、２列のプロセッサ群５０(4,
1) 〜５０(5,n）、３列のプロセッサ群５０(6,1) 〜５
０(8,n）が処理Ｋ、Ｍ、Ｎを実行中である。ここで、処
理Ｍを止めた場合、２列のプロセッサ群が空き状態とな
る。しかし、処理Ｎを片側に詰めるために移そうとした
場合、処理Ｎは３列のプロセッサ群で実行されているの
で、処理Ｎを２系統で実行させる（中断をなくすため）
には、不足である。

【００４０】そこで、第３の実施例では、図１０、図１
１に示すようなフローチャートを実現している。先の図
６、図７のフローチャートを同じステップには同一符号
を付して説明する。従って、異なる部分を中心に説明す
る。

【００４１】図１０では、ステップ702 の次に、ステッ
プ301 、302 を設けステップ703 に移るようになってい
る。また図１１では、ステップ710 の次にステップ311
、312 を設けてステップ711 に移るようになってい
る。ステップ301 、311 は、継続中の各処理で使用され
ているプロセッサ数は、これから設定しようとする処理
のプロセッサ数に比べて多いかどうかを判定するもの
で、各処理で使用されているプロセッサ数が多いか等し
い場合は、ステップ703 あるいは711 に移行するが、少
ない場合にはステップ302 あるいは312 に移行するよう
になっている。ステップ302 及び312 は、各処理に用い
られるプロセッサ数が多い順に片側から配列されるよう
に並べかえを行うものである。

【００４２】さらに具体的に説明する。図１２は状態変
遷を示す図であり、同図の状態（ａ）〜（ｊ）までは、
図５の状態（ａ）〜（ｊ）に対応する。この状態変遷
は、図１０のフローチャートの実線の系統で実現され
る。状態（ｊ）の時に、３列のプロセッサ群を必要とす
る処理Ｎが要求された場合、次のような動作が行われ
る。即ち、状態（ｊ）では３列のプロセッサ群５０(6,
n) 〜５０(8,n) が未使用状態であるから、処理Ｎを実
行させることは可能である。しかし、第３の実施例では
ステップ311 の判定が行われる。つまり、Ｋのプロセッ
サ数とＮのプロセッサ数はいずれが多いかの判定と、Ｍ
のプロセッサ数とＮのプロセッサ数はいずれが多いかの
判定である。ここで、Ｍのプロセッサ数は、Ｎのプロセ
ッサ数よりも少ないことが判定される。すると、ステッ
プ312 に移行し、状態（ｍ）をえるための移動処理が実
行される。移動処理は状態（ｋ）、（ｌ）に示すよう
に、処理Ｋ、Ｍを継続させながら実行され、処理Ｍをま
ず下側に移し、処理ＫとＭの間に未使用部のプロセッサ
群５０(4,n) 〜５０(6,n) を確保し、ここに処理Ｎのた
めのプログラムをロードするようにしている。

【００４３】なお上記の各実施例の説明では、プロセッ
サ数の多い処理から順に配列されるように説明したが、
逆に少ないグループから順に配列されるようにしても良
い。また、使用部分を確保する場合、上記の実施例では
プロセッサ５０(1,1) 〜５０(8,n) から順次確保される
ようにしたが、逆の順序であっても良い。また、両側５
０(1,1) 〜５０(1,n) と５０(8,1) 〜５０(8,n) 側にプ
ロセッサ数の多い処理を配置し中央に向かって、プロセ
ッサ数の少ない処理を順次配置するようにしても良い。

【００４４】上記した説明では、プロセッサ数を複数個
用いた構成法として、同一構造のプロセッサを２次元ア
レイ状に規則正しく配置し、それぞれのプロセッサに異
なる処理を実行させ、隣接プロセッサ間でデータ交換を
しながら処理するＭＩＭＤ方法を例として示し、プロセ
ッサの配置に対する処理の割り当てを説明した。しか
し、この発明はＭＩＭＤ方式に限るものではない。ＭＩ
ＭＤ方式が、複数のプロセッサに処理を配分してそれぞ
れのプロセッサが全画素データに対して分担する処理を
施す並列処理であるのに対して、複数プロセッサに画素
を分配しそれぞれのプロセッサが分担する画素に対して
同一の処理を行う画素並列形であるＳＩＭＤ方式がある
(''THE PRINDETON ENGINE:A REAL-TIME VIDEO SYSTEMSI
MULATOR ''IEEE Trans .CE,Vol.34,No.2,MAY1988 ''SV
P:SERIAL VIDEO PROCESSOR'',CICC'90 Session 17.3
）。このＳＩＭＤ方式に対してもこの発明は適用でき
る。ＭＩＭＤ方式の場合の割り当てはプロセッサ位置へ
の割り当てであるが、ＳＩＭＤ方式の場合は各プロセッ
サのプログラムメモリへの処理プログラムの割り当てと
なる。図３（Ａ）では第１の実施例における状態変遷を
しめしたが、ＭＩＭＤ方式としては、縦方向がプロセッ
サ配列の縦方向数を示し処理Ｊ、Ｋ、Ｌがそれぞれ３、
３、２列分のプロセッサに割り当てられ、全体として８
列のプロセッサを分担した。一方、ＳＩＭＤ方式におい
ては、縦方向は各プロセッサのもつプログラムメモリを
表すことになる。処理Ｊ、Ｋ、Ｌに必要なプログラムは
それぞれ３×ｎ、３×ｎ、２×ｎインストラクションで
あり、処理Ｊ、Ｋ、Ｌの順序で処理を行い、プログラム
メモリ容量は８×ｎインストラクションであるものとし
て解釈できる。

【００４５】

【発明の効果】以上説明したようにこの発明によれば、
空いているプロセッサが分断された状態になった場合に
も、そのプロセッサ合計が処理に必要な数であれば、処
理の割り当ての修正を行い必要な処理を実行できる。

【図面の簡単な説明】

【図１】この発明の一実施例におけるフローチャート。

【図２】図１の処理の続きを示すフローチャート。

【図３】この発明の装置の動作を説明するために示した
状態変遷図及び一部フローチャート。

【図４】この発明の第２の実施例を示す構成説明図。

【図５】図４の装置の動作を説明するために示した状態
変遷図。

【図６】図４の装置の動作を説明するために示したフロ
ーチャート。

【図７】図６の処理の続きを示すフローチャート。

【図８】第２の実施例における一部の処理をさらに詳し
く示すフローチャート。

【図９】第２の実施例の問題を説明するために示した状
態図。

【図１０】この発明の第３の実施例におけるフローチャ
ート。

【図１１】図１０の処理の続きを示すフローチャート。

【図１２】第３の実施例の動作を説明するために示した
状態変遷図。

【図１３】２次元アレイ状に配列されたプロセッサによ
る信号処理装置を示す説明図。

【図１４】同じくプロセッサによる信号処理装置を示す
説明図。

【図１５】同じくプロセッサによる信号処理装置とその
動作モードを示す説明図。

【図１６】同じく上記プロセッサによる信号処理装置の
動作モードを示す説明図。

【図１７】同じく上記プロセッサによる信号処理装置の
動作モードを示す説明図。

【符号の説明】

３１〜３３…入力ピン、３４…入力マトリックス回路、
３４…出力マトリックス回路、３６〜３８…出力ピン、
５０(1,1) 〜５０(8,n) …プロセッサ群、５１…入力マ
トリックス設定回路、５２…出力マトリックス設定回
路、５３…プログラムメモリ、５４…プログラムロー
ダ、５５…プロセッサ状態テーブル、５６…ＣＰＵ、５
７…出力判定回路。

Claims

【特許請求の範囲】

【請求項１】信号処理プログラムに基づいて演算処理
を行う複数の演算ブロック群を有する演算手段と、前記演算手段中の前記各演算ブロック群の処理状況を判
定する判定手段と、前記判定手段の判定結果に基づいて、処理に関与してい
ない演算ブロック群が処理を実行している演算ブロック
群と区別した位置にまとまるように、上記演算手段の演
算ブロック群の処理割り当てを行う制御手段とを具備し
たことを特徴とする映像信号処理装置。
【請求項２】前記制御手段は、前記複数の演算ブロッ
ク群の任意の群に所定の信号処理の割り当てを行うこと
を特徴とする請求項１記載の映像信号処理装置。
【請求項３】前記制御手段は、処理実行中の複数の演
算ブロック群のうち１つの演算ブロック群を停止させた
状態で、処理実行中の演算ブロック群の間に空き演算ブ
ロック群が生じた場合に、この空き演算ブロック群を埋
めるように、処理実行中の演算ブロック群のプログラム
を割り当てなおして、空き演算ブロック群を実行状態に
する手段を具備したことを特徴とする請求項１記載の映
像信号処理装置。
【請求項４】前記制御手段は、前記複数の演算ブロッ
ク群のうち処理実行中の第１の演算ブロック群に設定さ
れているプログラムと同一内容のプログラムを第２の演
算ブロック群に設定する手段と、前記第２の演算ブロッ
ク群により処理された出力信号が安定したかどうかを判
定する判定手段と、この判定手段により安定状態が判定
されたときに、前記第１の演算ブロック群の信号出力状
態から第２の演算ブロック群の信号出力状態に切換える
手段とを具備したことを特徴とする請求項２記載の映像
信号処理装置。
【請求項５】前記制御手段は、新たに信号処理を開始
する第１の演算ブロック群と以前から信号処理を実行し
ている第２の演算ブロック群のブロック数を比較して、
前記２次元配列の演算手段の領域に多い方から順に演算
ブロック群が配列されるように処理プログラムをロード
し直す手段を有したことを特徴とする請求項２記載の映
像信号処理装置。
【請求項６】前記演算手段は、前記複数の演算ブロッ
ク群が画素単位で並列処理を行うように設定されてお
り、前記制御手段は、プログラムメモリにおいて前記演
算ブロック群に対して異なる信号の処理を時分割で行う
ように複数の種類のプログラムを割り当てていることを
特徴とする請求項１記載の映像信号処理装置。
【請求項７】前記制御手段は、前記プログラムメモリ
の中で、使用中の複数のプログラム部のうち１つのプロ
グラムを取り止めた状態で、使用中のプログラム部の間
に空き領域が生じた場合に、この空き領域を埋めるよう
に、使用中のプログラムを割り当てなおして、前記空き
領域に使用プログラムが存在するようにするプログラム
書換え手段を具備したことを特徴とする請求項６記載の
映像信号処理装置。
【請求項８】前記制御手段は、前記プログラムメモリ
の中で、前記複数のプログラム部のうち使用中の第１の
プログラム部に設定されているプログラムと同一内容の
プログラムを第２のプログラム部に設定する手段と、前
記第２のプログラム部のプログラムにより処理された出
力信号が安定したかどうかを判定する判定手段と、この
判定手段により安定状態が判定されたときに、前記第１
のプログラム部のプログラムにより処理された信号の出
力状態から第２のプログラム部のプログラムにより処理
された信号の出力状態に切換える手段とを具備したこと
を特徴とする請求項６記載の映像信号処理装置。
【請求項９】前記制御手段は、前記プログラムメモリ
の中で、新たに信号処理を開始するためのプログラムを
格納している第１のプログラム部と以前から信号処理を
実行しているプログラムを格納している第２のプログラ
ム部との容量を比較して、前記容量の多い方から順にプ
ログラム部が前記プログラムメモリに配列されるように
処理プログラムをロードし直す手段を有したことを特徴
とする請求項６記載の映像信号処理装置。