JPH06132825A - Signal generating circuit - Google Patents
Signal generating circuitInfo
- Publication number
- JPH06132825A JPH06132825A JP4278699A JP27869992A JPH06132825A JP H06132825 A JPH06132825 A JP H06132825A JP 4278699 A JP4278699 A JP 4278699A JP 27869992 A JP27869992 A JP 27869992A JP H06132825 A JPH06132825 A JP H06132825A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pseudo
- dither
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はディザ（Dither）を用い
た信号生成回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal generation circuit using dither.
【０００２】[0002]
【従来の技術】アナログ信号をデジタル化する場合には
量子化雑音が生じるが、特に入力レベルが低く量子化ス
テップが少ない場合や入力信号がゆっくり変化する場合
には、量子化雑音と入力信号との間に強い相関が生じ
る。量子化雑音を入力信号に対して無相関化する場合、
入力信号にディザと呼ばれる確率変数を加算する方法が
従来より知られている。ディザを得る方法としては、Ｍ
系列疑似乱数ディザ発生器（M-sequence Pseudo Randum
Dither Generator ）を用いたものが知られている。図
６は、Ｍ系列疑似乱数ディザ発生器およびラッチ回路Ｌ
Ｔを示した図である。すなわち、Ｄ型フリップフロップ
ＦＦ１〜ＦＦ１５を接続して所定の段数（図６の例では
１５段）のシフトレジスタを構成し、シフトレジスタの
所定の出力をＥＸＯＲ回路を介してフィ―ドバックする
ことにより、Ｍ系列疑似乱数ディザ発生器が構成され
る。一般に、Ｎ段のシフトレジスタを用いた場合には、
最大（２N −１）周期の疑似乱数ディザを発生させるこ
とができる。2. Description of the Related Art Quantization noise is generated when an analog signal is digitized. Especially, when the input level is low and the quantization step is small, or when the input signal changes slowly, the quantization noise and the input signal are different from each other. There is a strong correlation between. When decorrelating the quantization noise with respect to the input signal,
A method of adding a random variable called dither to an input signal is conventionally known. As a method of obtaining dither, M
M-sequence Pseudo Randum
Dither Generator) is used. FIG. 6 shows an M-sequence pseudo random number dither generator and a latch circuit L.
It is the figure which showed T. That is, the D-type flip-flops FF1 to FF15 are connected to form a shift register having a predetermined number of stages (15 stages in the example of FIG. 6), and a predetermined output of the shift register is fed back through the EXOR circuit. , M-sequence pseudo-random number dither generator is constructed. Generally, when an N-stage shift register is used,
Pseudo-random number dither with a maximum (2N -1) period can be generated.
【０００３】[0003]
【発明が解決しようとする課題】量子化雑音を入力信号
に対して十分に無相関化するためには、ディザの確率分
布をガウス分布にすることが好ましい。しかし、一つの
Ｍ系列疑似乱数ディザ発生器で得られるディザは一様な
確率分布であるため、上記従来例では十分な無相関化を
達成することができなかった。一方、ガウス分布のディ
ザの発生方法としては熱雑音を利用したアナログ的手法
も考えられるが、ディザの減算を行うことが困難である
という問題点がある。In order to sufficiently decorrelate the quantization noise with respect to the input signal, it is preferable to make the probability distribution of dither a Gaussian distribution. However, since the dither obtained by one M-sequence pseudo-random number dither generator has a uniform probability distribution, the above conventional example cannot achieve sufficient decorrelation. On the other hand, an analog method using thermal noise can be considered as a method for generating a Gaussian dither, but there is a problem in that it is difficult to perform dither subtraction.
【０００４】本発明の目的は、デジタル的手法で疑似ガ
ウス分布のディザを発生させることにより、量子化雑音
を入力信号に対して十分に無相関化することが可能な信
号生成回路を提供することである。It is an object of the present invention to provide a signal generation circuit capable of sufficiently decorrelating quantization noise with respect to an input signal by generating a dither having a pseudo Gaussian distribution by a digital method. Is.
【０００５】[0005]
【課題を解決するための手段】本発明における信号生成
回路は、互いに無相関なＭ系列の疑似乱数を発生する３
個以上のＭ系列疑似乱数発生回路と、上記３個以上のＭ
系列疑似乱数発生回路の各出力信号をデジタル的に加算
するデジタル加算回路と、上記デジタル加算回路の出力
信号をＤ／Ａ変換するＤ／Ａ変換回路と、原信号と上記
Ｄ／Ａ変換回路の出力信号とをアナログ的に加算するア
ナログ加算回路とを有する。また、上記Ａ／Ｄ変換回路
の出力信号から上記デジタル加算回路の出力信号をデジ
タル的に減算する減算回路を付加してもよい。A signal generation circuit according to the present invention generates M-sequence pseudo-random numbers that are uncorrelated with each other.
M or more M-sequence pseudo-random number generation circuits, and 3 or more M
A digital adder circuit for digitally adding the output signals of the series pseudo-random number generator circuit, a D / A converter circuit for D / A converting the output signal of the digital adder circuit, and an original signal and the D / A converter circuit. And an analog adder circuit that adds the output signal in an analog manner. Further, a subtraction circuit for digitally subtracting the output signal of the digital addition circuit from the output signal of the A / D conversion circuit may be added.
【０００６】[0006]
【実施例】まず、具体的な実施例について説明する前
に、互いに無相関な三つのＭ系列疑似乱数を加算するこ
とにより、疑似ガウス分布のディザを発生させることが
できることについて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS First, before describing specific embodiments, it will be described that a pseudo-Gaussian distribution dither can be generated by adding three M-sequence pseudo-random numbers uncorrelated to each other.
【０００７】互いに無相関な三つのＭ系列疑似乱数の確
率密度関数をｆx(ｘ) 、ｆy(ｙ) 、ｆw(ｗ) とすると、 ｆx(ｘ) ＝１／２ａ ：|ｘ|≦ａ ＝０ ：|ｘ|≧ａ （１） ｆy(ｙ) ＝１／２ａ ：|ｙ|≦ａ ＝０ ：|ｙ|≧ａ （２） ｆw(ｗ) ＝１／２ａ ：|ｗ|≦ａ ＝０ ：|ｗ|≧ａ （３） と表すことができる。すなわち、図３に示すように、矩
形状の確率密度関数として表すことができる。Letting fx (x), fy (y), and fw (w) be probability density functions of three M-sequence pseudorandom numbers that are uncorrelated with each other, fx (x) = 1 / 2a: | x | ≦ a = 0: | x | ≧ a (1) fy (y) = 1 / 2a: | y | ≦ a = 0: | y | ≧ a (2) fw (w) = 1 / 2a: | w | ≦ a = It can be expressed as 0: | w | ≧ a (3). That is, as shown in FIG. 3, it can be expressed as a rectangular probability density function.
【０００８】二つのＭ系列疑似乱数の加算［ｚ＝ｘ＋
ｙ］の確率密度関数をｆz(ｚ) とすると、ｆz(ｚ) はｆ
x(ｘ) とｆy(ｙ) との畳み込み関数により、Addition of two M-sequence pseudo-random numbers [z = x +
If the probability density function of y] is fz (z), then fz (z) is f
By the convolution function of x (x) and fy (y),
【０００９】[0009]
【数１】 [Equation 1]
【００１０】と表すことができる。（４）式に（１）式
および（２）式を代入すると、 ｆz(ｚ) ＝｛１＋（ｚ／２ａ）｝／２ａ ：−２ａ≦ｚ≦０ ＝｛１−（ｚ／２ａ）｝／２ａ ：０≦ｚ≦２ａ ＝ ０ ：|ｚ|≧２ａ （５） と表すことができる。すなわち、図４に示すように、三
角形状の確率密度関数として表すことができる。It can be expressed as Substituting the expressions (1) and (2) into the expression (4), fz (z) = {1+ (z / 2a)} / 2a: −2a ≦ z ≦ 0 = {1- (z / 2a)} / 2a: 0 ≦ z ≦ 2a = 0: | z | ≧ 2a (5) That is, as shown in FIG. 4, it can be expressed as a triangular probability density function.
【００１１】三つのＭ系列疑似乱数の加算［ｕ＝ｘ＋ｙ
＋ｗ］の確率密度関数をｆu(ｕ) とすると、ｆu(ｕ) は
ｆz(ｚ) とｆw(ｗ) との畳み込み関数により、Addition of three M-sequence pseudo-random numbers [u = x + y
If the probability density function of + w] is fu (u), fu (u) is a convolution function of fz (z) and fw (w),
【００１２】[0012]
【数２】 [Equation 2]
【００１３】と表すことができる。（６）式に（３）式
および（５）式を代入すると、 ｆu(ｕ) ＝（ｕ＋３ａ）2 ／１６ａ3 ：−３ａ≦ｕ≦−ａ ＝（３ａ2 −ｕ2 ）／８ａ3 ：−ａ≦ｕ≦ａ ＝（ｕ−３ａ）2 ／１６ａ3 ：ａ≦ｕ≦３ａ ＝ ０ ：|ｕ|≧３ａ （７） と表すことができる。すなわち、図５に示すように、三
つの放物線片を合成した確率密度関数として表すことが
できる。この関数は、 Ｇ（ｕ）＝｛ＥＸＰ（−ｕ2 ／２σ2 ）｝／｛σ（２π）1/2 ｝ で表されるガウス分布に非常に近い形をしている。It can be expressed as Substituting the expressions (3) and (5) into the expression (6), fu (u) = (u + 3a) 2 / 16a 3 : -3a ≦ u ≦ −a = (3a 2 −u 2 ) / 8a 3 : −a ≦ u ≦ a = (u-3a) 2 / 16a 3 : a ≦ u ≦ 3a = 0: | u | ≧ 3a (7) That is, as shown in FIG. 5, it can be expressed as a probability density function obtained by combining three parabolic pieces. This function has a form very close to the Gaussian distribution represented by G (u) = {EXP (−u 2 / 2σ 2 )} / {σ (2π) 1/2 }.
【００１４】以上のように、互いに無相関な三つのＭ系
列疑似乱数の加算により、疑似ガウス分布のディザを発
生させることができる。As described above, the pseudo Gaussian distribution dither can be generated by adding three M-sequence pseudo random numbers that are uncorrelated to each other.
【００１５】つぎに、図１に示した第１実施例について
説明をする。１１、１２および１３は、互いに無相関な
Ｍ系列疑似乱数を発生するＭ系列疑似乱数ディザ発生器
であり、その確率密度分布は（１）〜（３）式に示すよ
うな確率密度関数で表される。Ｍ系列疑似乱数ディザ発
生器１１、１２および１３を構成するシフトレジスタの
段数をＮ１、Ｎ２およびＮ３とすると、Ｍ系列疑似乱数
の最大周期はそれぞれ（２N1−１）、（２N2−１）およ
び（２N3−１）となる。Ｍ系列疑似乱数ディザ発生器１
１、１２および１３の各出力はデジタル加算器１４で加
算され、デジタル加算器１４からは（７）式に示すよう
な確率密度関数の擬似ガウス分布ディザが出力される。
この擬似ガウス分布ディザの周期は、上記の最大周期
（２N1−１）、（２N2−１）および（２N3−１）の最小
公倍数の周期となり、非常に長い周期が得られるため、
理想的な乱数に近ずく。この擬似ガウス分布ディザは、
Ｄ／Ａ変換器１５でアナログ信号に変換された後、アナ
ログ加算回路１６によりＡ／Ｄ変換されるべき原アナロ
グ信号（例えば、オ―ディオ信号）と加算される。擬似
ガウス分布ディザが重畳された原アナログ信号は、Ａ／
Ｄ変換器１７によりデジタル信号に変換される。このよ
うにして得られた出力信号は、量子化雑音と入力信号
（原アナログ信号）との無相関化が十分にはかられたも
のとなる。Next, the first embodiment shown in FIG. 1 will be described. Reference numerals 11, 12 and 13 denote M-sequence pseudo-random number dither generators that generate M-sequence pseudo-random numbers that are uncorrelated with each other, and their probability density distributions are represented by probability density functions as shown in equations (1) to (3). To be done. If the number of stages of the shift registers forming the M-sequence pseudo random number dither generators 11, 12 and 13 is N1, N2 and N3, the maximum periods of the M-sequence pseudo random number are (2 N1 -1) and (2 N2 -1), respectively. And (2 N3-1 ). M-sequence pseudo random number dither generator 1
The outputs of 1, 12, and 13 are added by the digital adder 14, and the digital adder 14 outputs the pseudo Gaussian distribution dither of the probability density function as shown in the equation (7).
The period of this pseudo-Gaussian distribution dither becomes the period of the least common multiple of the above maximum periods (2 N1 −1), (2 N2 −1) and (2 N3 −1), and a very long period can be obtained.
Get closer to ideal random numbers. This pseudo-Gaussian dither is
After being converted into an analog signal by the D / A converter 15, the analog adder circuit 16 adds the original analog signal (for example, audio signal) to be A / D converted. The original analog signal on which the pseudo Gaussian distribution dither is superimposed is A /
The digital signal is converted by the D converter 17. The output signal thus obtained is a signal that is sufficiently uncorrelated between the quantization noise and the input signal (original analog signal).
【００１６】つぎに、図２に示した第２実施例について
説明をする。本実施例では、図１の第１実施例の構成に
加えてさらにデジタル減算器１８を設け、このデジタル
減算器１８によりＡ／Ｄ変換器１７の出力信号からデジ
タル加算器１４の出力信号を減算している。本実施例で
も上記第１実施例と同様に、量子化雑音と入力信号（原
アナログ信号）との無相関化を十分にはかることができ
る。Next, the second embodiment shown in FIG. 2 will be described. In the present embodiment, a digital subtractor 18 is further provided in addition to the configuration of the first embodiment of FIG. 1, and the digital subtractor 18 subtracts the output signal of the digital adder 14 from the output signal of the A / D converter 17. is doing. In this embodiment as well, as in the first embodiment, the decorrelation between the quantization noise and the input signal (original analog signal) can be sufficiently achieved.
【００１７】なお、以上の説明では互いに無相関な三つ
のＭ系列疑似乱数を加算する場合について述べたが、互
いに無相関なＭ系列疑似乱数を発生する四つ以上のＭ系
列疑似乱数発生回路を設け、これらのＭ系列疑似乱数を
加算してもよい。この場合、Ｍ系列疑似乱数発生回路の
個数が増すほどその確率密度関数をより理想的なガウス
分布に近ずけることができる。In the above description, the case of adding three M-sequence pseudo-random numbers that are uncorrelated to each other has been described. However, four or more M-sequence pseudo-random number generating circuits that generate M-sequence pseudo-random numbers that are uncorrelated to each other are used. It may be provided and these M-sequence pseudo-random numbers may be added. In this case, as the number of M-sequence pseudo random number generation circuits increases, the probability density function thereof can be made closer to an ideal Gaussian distribution.
【００１８】また、以上の説明ではＡ／Ｄ変換にかかわ
る信号生成回路について述べたが、以上述べた技術思想
を利用することによりＤ／Ａ変換にかかわる信号生成回
路を構成することも可能である。In the above description, the signal generation circuit related to A / D conversion has been described, but it is also possible to configure a signal generation circuit related to D / A conversion by utilizing the technical idea described above. .
【００１９】[0019]
【発明の効果】本発明では、互いに無相関なＭ系列の疑
似乱数を発生する３個以上のＭ系列疑似乱数発生回路の
各出力信号を加算することにより、疑似ガウス分布のデ
ィザを発生させることができるので、量子化雑音を入力
信号に対して十分に無相関化することが可能な信号生成
回路を得ることができる。According to the present invention, the pseudo Gaussian distribution dither is generated by adding the output signals of three or more M-sequence pseudo-random number generating circuits that generate M-sequence pseudo-random numbers that are uncorrelated to each other. Therefore, it is possible to obtain a signal generation circuit capable of sufficiently decorrelating the quantization noise with respect to the input signal.
【００２０】また、デジタル的手法で疑似ガウス分布の
ディザを発生させるため、アナログ的手法では困難であ
ったディザの減算を行うことが可能となる。Further, since the dither of the pseudo Gaussian distribution is generated by the digital method, it is possible to perform the dither subtraction which is difficult by the analog method.
【図１】本発明の第１実施例を示したブロック図であ
る。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】本発明の第２実施例を示したブロック図であ
る。FIG. 2 is a block diagram showing a second embodiment of the present invention.
【図３】矩形状の確率密度関数ディザの確率密度関数を
示した図である。FIG. 3 is a diagram showing a probability density function of a rectangular probability density function dither.
【図４】三角形状の確率密度関数ディザの確率密度関数
を示した図である。FIG. 4 is a diagram showing a probability density function of a triangular probability density function dither.
【図５】疑似ガウス分布ディザの確率密度関数を示した
図である。FIG. 5 is a diagram showing a probability density function of pseudo Gaussian distribution dither.
【図６】Ｍ系列疑似乱数ディザ発生器等の構成を示した
ブロック図である。FIG. 6 is a block diagram showing a configuration of an M-sequence pseudo random number dither generator and the like.
１１、１２、１３……Ｍ系列疑似乱数発生器 １４……デジタル加算器 １５……Ｄ／Ａ変換器 １６……アナログ加算回路 １７……Ａ／Ｄ変換器 １８……デジタル減算器 11, 12, 13 ... M-sequence pseudo-random number generator 14 ... Digital adder 15 ... D / A converter 16 ... Analog adder circuit 17 ... A / D converter 18 ... Digital subtractor
Claims (2)
する３個以上のＭ系列疑似乱数発生回路と、 上記３個以上のＭ系列疑似乱数発生回路の各出力信号を
デジタル的に加算するデジタル加算回路と、 上記デジタル加算回路の出力信号をＤ／Ａ変換するＤ／
Ａ変換回路と、 原信号と上記Ｄ／Ａ変換回路の出力信号とをアナログ的
に加算するアナログ加算回路と、 上記アナログ加算回路の出力信号をＡ／Ｄ変換するＡ／
Ｄ変換回路とを有する信号生成回路。1. A digital sum of three or more M-sequence pseudo-random number generators that generate uncorrelated M-sequence pseudo-random numbers, and the output signals of the three or more M-sequence pseudo-random number generators. Digital adder circuit and D / A converter for D / A converting the output signal of the digital adder circuit
An A conversion circuit, an analog addition circuit that adds the original signal and the output signal of the D / A conversion circuit in an analog manner, and an A / D conversion circuit that A / D converts the output signal of the analog addition circuit.
A signal generation circuit having a D conversion circuit.
する３個以上のＭ系列疑似乱数発生回路と、 上記３個以上のＭ系列疑似乱数発生回路の各出力信号を
デジタル的に加算するデジタル加算回路と、 上記デジタル加算回路の出力信号をＤ／Ａ変換するＤ／
Ａ変換回路と、 原信号と上記Ｄ／Ａ変換回路の出力信号とをアナログ的
に加算するアナログ加算回路と、 上記アナログ加算回路の出力信号をＡ／Ｄ変換するＡ／
Ｄ変換回路と、 上記Ａ／Ｄ変換回路の出力信号から上記デジタル加算回
路の出力信号をデジタル的に減算する減算回路とを有す
る信号生成回路。2. Three or more M-sequence pseudo-random number generating circuits for generating mutually uncorrelated M-sequence pseudo-random numbers, and digitally adding respective output signals of the three or more M-sequence pseudo-random number generating circuits. Digital adder circuit and D / A converter for D / A converting the output signal of the digital adder circuit
An A conversion circuit, an analog addition circuit that adds the original signal and the output signal of the D / A conversion circuit in an analog manner, and an A / D conversion circuit that A / D converts the output signal of the analog addition circuit.
A signal generation circuit having a D conversion circuit and a subtraction circuit for digitally subtracting the output signal of the digital addition circuit from the output signal of the A / D conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4278699A JPH06132825A (en) | 1992-10-16 | 1992-10-16 | Signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4278699A JPH06132825A (en) | 1992-10-16 | 1992-10-16 | Signal generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132825A true JPH06132825A (en) | 1994-05-13 |
Family
ID=17600957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4278699A Pending JPH06132825A (en) | 1992-10-16 | 1992-10-16 | Signal generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132825A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007114523A1 (en) | 2006-03-31 | 2007-10-11 | Nihon Dempa Kogyo Co., Ltd. | Digital processing apparatus |
| JP2011024190A (en) * | 2009-07-14 | 2011-02-03 | Honeywell Internatl Inc | Inexpensively improving resolution and reducing noise of low-noise signal |
| JP2019079523A (en) * | 2017-10-20 | 2019-05-23 | グラフコアー リミテッドＧｒａｐｈｃｏｒｅ Ｌｉｍｉｔｅｄ | Generating randomness in neural networks |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156515A (en) * | 1984-08-28 | 1986-03-22 | Toshiba Corp | Analog-to-digital converter |
| JPS61159825A (en) * | 1984-12-31 | 1986-07-19 | Teac Co | Analog-to-digital converter |
| JPS61285839A (en) * | 1985-06-12 | 1986-12-16 | Fujitsu Ltd | Test equipment for soft decision error correction decoder |
| JPH0191533A (en) * | 1987-10-01 | 1989-04-11 | Nec Corp | A/d converter |
| JPH03117209A (en) * | 1989-09-29 | 1991-05-20 | Anritsu Corp | Digital gaussian noise signal generator |
-
1992
- 1992-10-16 JP JP4278699A patent/JPH06132825A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156515A (en) * | 1984-08-28 | 1986-03-22 | Toshiba Corp | Analog-to-digital converter |
| JPS61159825A (en) * | 1984-12-31 | 1986-07-19 | Teac Co | Analog-to-digital converter |
| JPS61285839A (en) * | 1985-06-12 | 1986-12-16 | Fujitsu Ltd | Test equipment for soft decision error correction decoder |
| JPH0191533A (en) * | 1987-10-01 | 1989-04-11 | Nec Corp | A/d converter |
| JPH03117209A (en) * | 1989-09-29 | 1991-05-20 | Anritsu Corp | Digital gaussian noise signal generator |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007114523A1 (en) | 2006-03-31 | 2007-10-11 | Nihon Dempa Kogyo Co., Ltd. | Digital processing apparatus |
| US7764207B2 (en) | 2006-03-31 | 2010-07-27 | Nihon Dempa Kogyo Co., Ltd. | Digital processor |
| JP2011024190A (en) * | 2009-07-14 | 2011-02-03 | Honeywell Internatl Inc | Inexpensively improving resolution and reducing noise of low-noise signal |
| JP2019079523A (en) * | 2017-10-20 | 2019-05-23 | グラフコアー リミテッドＧｒａｐｈｃｏｒｅ Ｌｉｍｉｔｅｄ | Generating randomness in neural networks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| L'Ecuyer | Combined multiple recursive random number generators | |
| US6173003B1 (en) | Dither noise source with notched frequency spectrum | |
| Bonny et al. | Hardware optimized FPGA implementations of high-speed true random bit generators based on switching-type chaotic oscillators | |
| GB2419754A (en) | Analogue to digital converter utilsing analogue dither | |
| GB2235611A (en) | Digital noise generator | |
| KR840002795A (en) | Digital filter | |
| GB1490964A (en) | Signal generators | |
| JP2903807B2 (en) | Color signal conversion method and apparatus | |
| US5966313A (en) | Apparatus and method for generating random numbers | |
| EP0497618B1 (en) | Noise generating device | |
| JPS60235587A (en) | Video signal fading circuit | |
| JPH06132825A (en) | Signal generating circuit | |
| US6262604B1 (en) | Digital synthesizer of signals | |
| JP2002076898A (en) | Noise shaper | |
| US4949176A (en) | Method and apparatus for DPCM video signal compression and transmission | |
| US6745219B1 (en) | Arithmetic unit using stochastic data processing | |
| US7263540B1 (en) | Method of generating multiple random numbers | |
| KR101757586B1 (en) | Spectral shaping of pseudorandom binary sequence | |
| US4924223A (en) | Digital code converter formed of a decreased number of circuit elements | |
| Levy | A study of subtractive digital dither in single-stage and multi-stage quantizers | |
| JP4148807B2 (en) | Random number generator and information processing apparatus | |
| US4514853A (en) | Multiplexed noise code generator utilizing transposed codes | |
| Falkowski et al. | Implementation of Walsh function generator of order 64 using LUT cascades | |
| US4622649A (en) | Convolution processor | |
| RU2123764C1 (en) | Method and device for analog signal scrambling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980709 |