JPH06130854A - Heater controller for image recorder - Google Patents
Heater controller for image recorderInfo
- Publication number
- JPH06130854A JPH06130854A JP4279846A JP27984692A JPH06130854A JP H06130854 A JPH06130854 A JP H06130854A JP 4279846 A JP4279846 A JP 4279846A JP 27984692 A JP27984692 A JP 27984692A JP H06130854 A JPH06130854 A JP H06130854A
- Authority
- JP
- Japan
- Prior art keywords
- heater
- npn transistor
- bidirectional thyristor
- terminal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Control Of Temperature (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は画像記録装置におけるヒ
ータ制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heater control device in an image recording device.
【０００２】[0002]
【従来の技術】従来、複写機等の画像記録装置の定着ヒ
ータ制御は特公昭６３−４９９１１号等に記載されてい
るように、１つのヒータを１つの双方向サイリスタを用
いて制御していた。2. Description of the Related Art Conventionally, as for fixing heater control of an image recording apparatus such as a copying machine, one heater is controlled by using one bidirectional thyristor as described in Japanese Patent Publication No. 63-49911. .
【０００３】[0003]
【発明が解決しようとする課題】ヒータのＯＮ，ＯＦＦ
制御を行なうための双方向サイリスタは特にヒータがハ
ロゲンヒータ等のようにＯＮ時に突入電流の大きいもの
を制御する場合に徐々に劣化する。ON / OFF of heater
The bidirectional thyristor for performing control gradually deteriorates especially when controlling a heater having a large inrush current when the heater is ON, such as a halogen heater.
【０００４】昨今、画像記録装置は１日中使用される事
も多くなり、ヒータのＯＮ，ＯＦＦサイクルに対する双
方向サイリスタに要求される寿命も大きくなってきてい
る。また、高速の画像記録装置には電力の大きいヒータ
を使用する為、突入電流も大きくなってきている。Recently, the image recording apparatus is often used all day, and the life required of the bidirectional thyristor for the ON / OFF cycle of the heater is increasing. Further, since a high power heater is used in a high speed image recording apparatus, the inrush current is also increasing.
【０００５】このように、双方向サイリスタの寿命が短
かいため、又は寿命を保証する為、電流容量の大きい双
方向サイリスタを使用しなければならなかった。また、
双方向サイリスタが故障すると、即座に装置が停止して
しまう為、緊急時のプリントもいきなり停止してしまう
不具合があった。As described above, since the bidirectional thyristor has a short life or guarantees the life, it is necessary to use the bidirectional thyristor having a large current capacity. Also,
If the bidirectional thyristor breaks down, the device will stop immediately, so there is a problem that printing in an emergency also suddenly stops.
【０００６】そこで本発明の目的は以上のような問題を
解消した画像記録装置におけるヒータ制御装置を提供す
ることにある。Therefore, an object of the present invention is to provide a heater control device in an image recording apparatus which solves the above problems.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するため
本発明は並列に接続された複数の双方向サイリスタと、
ヒータと、前記複数の双方向サイリスタのいずれか１つ
を選択して前記ヒータに直列に接続するための選択手段
と、該選択手段により選択された前記１つの双方向サイ
リスタによって前記ヒータを駆動制御する手段とを具え
た事を特徴とする。In order to achieve the above object, the present invention comprises a plurality of bidirectional thyristors connected in parallel,
A heater and selection means for selecting any one of the plurality of bidirectional thyristors and connecting them in series to the heater, and driving control of the heater by the one bidirectional thyristor selected by the selection means. It is characterized by having means for doing.
【０００８】[0008]
【作用】本発明によれば複数の双方向サイリスタの内の
１つを選択使用するので、その寿命が長くなり、さらに
そのうちの１つが故障しても直ちにバックアップできる
のでユーザフレンドリーとなる。According to the present invention, one of the plurality of bidirectional thyristors is selectively used, so that the life thereof is extended, and even if one of them fails, it can be backed up immediately, which is user-friendly.
【０００９】[0009]
【実施例】以下に、本発明の一実施例について説明す
る。EXAMPLES An example of the present invention will be described below.
【００１０】図１は本発明のヒータ制御装置が適用され
た画像記録装置の定着ヒータ制御回路の構成を示す。図
１に示すように端子ＡＣ１はサーモスイッチＴＰ１，定
着ヒータＨ１，サーモスイッチＴＰ２を介して、定着ヒ
ータＨ１のスイッチングを行なう為の第１の双方向サイ
リスタＱ１１のＴ１２端子と、第２の双方向サイリスタ
Ｑ２１のＴ２２端子に接続される。端子ＡＣ２はコイル
Ｌ１を介して、第１の双方向サイリスタのＴ１１端子
と、第２の双方向サイリスタＱ２１のＴ２１端子に接続
され、端子ＡＣ２はまたスパークキラーＳＱ１を介して
第１の双方向サイリスタのＴ１２端子と第２の双方向サ
イリスタＱ２２のＴ２２端子に接続される。FIG. 1 shows the configuration of a fixing heater control circuit of an image recording apparatus to which the heater control apparatus of the present invention is applied. As shown in FIG. 1, the terminal AC1 is connected to the T12 terminal of the first bidirectional thyristor Q11 for switching the fixing heater H1 via the thermoswitch TP1, the fixing heater H1, and the thermoswitch TP2, and the second bidirectional. It is connected to the T22 terminal of thyristor Q21. The terminal AC2 is connected to the T11 terminal of the first bidirectional thyristor and the T21 terminal of the second bidirectional thyristor Q21 via the coil L1, and the terminal AC2 is also connected to the first bidirectional thyristor via the spark killer SQ1. Is connected to the T12 terminal of the second bidirectional thyristor Q22.
【００１１】第１の双方向サイリスタＱ１１のＴ１１端
子とゲートＧ１１の間には抵抗Ｒ１１が接続され、第１
の双方向サイリスタＱ１１のゲートＧ１１はゼロクロス
検知回路Ｚ１１を内蔵したフォトトライアックカプラＳ
ＳＲ１１の出力側端子１１に接続され、第１の双方向サ
イリスタのＴ１２側は抵抗Ｒ１２を介してフォトトライ
アックカプラＳＳＲ１１の出力側端子１２に接続され
る。A resistor R11 is connected between the T11 terminal of the first bidirectional thyristor Q11 and the gate G11.
The gate G11 of the bidirectional thyristor Q11 is a phototriac coupler S having a built-in zero-cross detection circuit Z11.
It is connected to the output side terminal 11 of SR11, and the T12 side of the first bidirectional thyristor is connected to the output side terminal 12 of the phototriac coupler SSR11 via the resistor R12.
【００１２】同様に、第２の双方向サイリスタＱ２１の
Ｔ２１端子とゲートＧ２１との間には抵抗Ｒ２１が接続
され、第２の双方向サイリスタＱ２１のゲートＧ２１は
ゼロクロス検知回路Ｚ２１を内蔵したフォトトライアッ
クカプラＳＳＲ２１の出力側端子２１に接続され、第２
の双方向サイリスタのＴ２２側は抵抗Ｒ２２を介してフ
ォトトライアックカプラＳＳＲ２１の出力側端子２２に
接続される。Similarly, a resistor R21 is connected between the T21 terminal of the second bidirectional thyristor Q21 and the gate G21, and the gate G21 of the second bidirectional thyristor Q21 has a phototriac incorporating a zero-cross detection circuit Z21. It is connected to the output side terminal 21 of the coupler SSR21, and
The T22 side of the bidirectional thyristor is connected to the output side terminal 22 of the phototriac coupler SSR21 via the resistor R22.
【００１３】フォトトライアックカプラＳＳＲ１１とＳ
ＳＲ２１の入力側端子１３，２３は抵抗Ｒ１を介して直
流電源Ｅ２に接続される。フォトトライアックカプラＳ
ＳＲ１１の入力側端子１４はＮＰＮトランジスタＱ１２
のコレクタに接続され、ＮＰＮトランジスタＱ１２のエ
ミッタはＧＮＤに接続され、ベースは抵抗Ｒ１３を介し
てＣＰＵ等を含む中央制御素子ＩＣ１の出力ポートであ
るＰ１に接続される。又、ＮＰＮトランジスタＱ１２の
ベースとエミッタの間には抵抗Ｒ１４が接続される。同
様にフォトトライアックカプラＳＳＲ２１の入力側端子
２４はＮＰＮトランジスタＱ２２のコレクタに接続さ
れ、ＮＰＮトランジスタＱ２２のエミッタはＧＮＤに接
続され、ベースは抵抗２３を介して中央制御素子ＩＣ１
の出力ポートであるＰ２に接続される。又、ＮＰＮトラ
ンジスタＱ２２のベースとエミッタの間には抵抗Ｒ２４
が接続される。中央制御素子ＩＣ１の入力ポートである
Ｐ３にはサーミスタＴＨ１と抵抗Ｒ２が接続され、サー
ミスタＴＨ１の他端はＧＮＤ（基準電位）に接続され、
抵抗Ｒ２の他端は直流電源Ｅ１に接続される。Phototriac couplers SSR11 and S
The input side terminals 13 and 23 of SR21 are connected to the DC power source E2 via the resistor R1. Phototriac coupler S
The input side terminal 14 of SR11 is an NPN transistor Q12.
Of the NPN transistor Q12, the emitter of the NPN transistor Q12 is connected to GND, and the base of the NPN transistor Q12 is connected to the output port P1 of the central control element IC1 including the CPU and the like via the resistor R13. A resistor R14 is connected between the base and emitter of the NPN transistor Q12. Similarly, the input side terminal 24 of the phototriac coupler SSR21 is connected to the collector of the NPN transistor Q22, the emitter of the NPN transistor Q22 is connected to GND, and the base is connected via the resistor 23 to the central control element IC1.
Is connected to P2 which is the output port of the. A resistor R24 is provided between the base and emitter of the NPN transistor Q22.
Are connected. The thermistor TH1 and the resistor R2 are connected to the input port P3 of the central control element IC1, and the other end of the thermistor TH1 is connected to GND (reference potential),
The other end of the resistor R2 is connected to the DC power source E1.
【００１４】図２は本発明に係わる画像記録装置の定着
装置を示した外観図である。図２に示すようにガイド板
３を介して矢印Ｂ方向に案内される顕画像が転写された
記録材４を定着回転体即ち定着ローラ１と、外周面が該
定着ローラ１の外周面と当接可能に配設された加圧ロー
ラ２とからなるローラ対で受け、該ローラ対にて前記顕
画像の画像定着を行なうようになっているものである。
前記定着ローラ１は図２の矢印Ａ方向に図示しない定着
ローラ駆動モータにより回転自在に構成されているとと
もに該定着ローラ１内には該定着ローラ１を加熱する為
の略円柱形状の前記定着ヒータＨ１が組み込まれてい
る。FIG. 2 is an external view showing the fixing device of the image recording apparatus according to the present invention. As shown in FIG. 2, the recording material 4 transferred with the visible image guided in the direction of the arrow B through the guide plate 3 contacts the fixing rotating body, that is, the fixing roller 1, and the outer peripheral surface thereof contacts the outer peripheral surface of the fixing roller 1. A pair of rollers composed of a pressure roller 2 arranged so as to be in contact with each other is used to receive the image, and the pair of rollers is used to perform image fixing of the visible image.
The fixing roller 1 is configured to be rotatable in the direction of arrow A in FIG. 2 by a fixing roller drive motor (not shown), and the fixing roller 1 has a substantially cylindrical shape for heating the fixing roller 1. H1 is incorporated.
【００１５】また、前記サーモスイッチＴＰ１，ＴＰ２
とサーミスタＴＨ１は定着ローラ１の外周面の温度検知
が可能なように定着ローラ１の外周面と近接させて配設
されている。サーモスイッチＴＰ１，ＴＰ２は定着ロー
ラ１の外周面が所定温度以上となった場合に定着ヒータ
Ｈ１への通電を遮断するものであり、サーミスタＨ１は
定着ローラ１の外周面の温度を略一定に保つ為に外周面
の温度を電圧変換して中央制御素子ＩＣ１へ伝達する為
の素子である。Further, the thermoswitches TP1 and TP2
The thermistor TH1 is arranged close to the outer peripheral surface of the fixing roller 1 so that the temperature of the outer peripheral surface of the fixing roller 1 can be detected. The thermoswitches TP1 and TP2 cut off the power supply to the fixing heater H1 when the outer peripheral surface of the fixing roller 1 reaches a predetermined temperature or higher, and the thermistor H1 keeps the temperature of the outer peripheral surface of the fixing roller 1 substantially constant. Therefore, it is an element for converting the temperature of the outer peripheral surface into a voltage and transmitting it to the central control element IC1.
【００１６】図３は中央制御素子ＩＣ１の本実施例に係
わる部分の動作を説明する為のフローチャートである。FIG. 3 is a flow chart for explaining the operation of the portion of the central control element IC1 according to this embodiment.
【００１７】以下図１及び図３を用いて本実施例の回路
動作について説明する。The circuit operation of this embodiment will be described below with reference to FIGS.
【００１８】電源が投入されると、中央制御素子ＩＣ１
はＰ３ポートの電圧をチェックする。中央処理素子ＩＣ
１はＰ３ポートの電圧を予めプログラムされた基準電圧
と比較し、Ｐ３ポートの電圧が基準電圧以上であれば定
着ローラ１が所定温度以下であり、基準電圧以下であれ
ば所定温度以上であり、基準電圧に等しい時に所定温度
と判断する。When the power is turned on, the central control element IC1
Checks the voltage at the P3 port. Central processing element IC
1 compares the voltage of the P3 port with a pre-programmed reference voltage. If the voltage of the P3 port is equal to or higher than the reference voltage, the fixing roller 1 is below the predetermined temperature, and if it is equal to or lower than the reference voltage, above the predetermined temperature, When it is equal to the reference voltage, it is determined to be the predetermined temperature.
【００１９】Ｐ３ポートの電圧をチェックし、定着ロー
ラ１が所定温度に達しているか否かをチェックし（Ｓ１
０１）、所定温度に達していない場合にＰ１フラグ（Ｆ
ＬＡＧ）がＯＮしているか否かをチェックする（Ｓ１０
２）。Ｐ１ＦＬＡＧがＯＮの場合、Ｐ１ポートを“Ｈ”
（ＯＮ）にする（Ｓ１０４）。Ｐ１ポートを“Ｈ”にす
るとＮＰＮトランジスタＱ１２がＯＮし、更にフォトト
ライアックカプラＳＳＲ１１がＯＮする。フォトトライ
アックカプラＳＳＲ１１がＯＮすると、The voltage of the P3 port is checked to see if the fixing roller 1 has reached a predetermined temperature (S1).
01), the P1 flag (F
It is checked whether or not LAG is turned on (S10).
2). When P1FLAG is ON, set P1 port to "H"
It is turned on (S104). When the P1 port is set to "H", the NPN transistor Q12 is turned on and the phototriac coupler SSR11 is turned on. When the photo triac coupler SSR11 turns on,
【００２０】[0020]
【外１】 のルートで電流が流れる為、第１の双方向サイリスタＱ
１１がＯＮし、 AC1-TP1-H1-TP2-Q11(T12)-Q11(T11)-L1-AC2 のルートで電流が流れヒータＨ１が加熱する。[Outer 1] Since the current flows through the route of, the first bidirectional thyristor Q
11 is turned on, current flows through the route of AC1-TP1-H1-TP2-Q11 (T12) -Q11 (T11) -L1-AC2 and the heater H1 heats.
【００２１】Ｓ１０２でＰ１ＦＬＡＧがＯＦＦしている
場合は、Ｐ２ＦＬＡＧをチェックし（Ｓ１０３）、そこ
でＰ２ＦＬＡＧがＯＮしている場合はＰ２ポートを
“Ｈ”（ＯＮ）にする（Ｓ１０５）。Ｐ２ポートを
“Ｈ”にするとＮＰＮトランジスタＱ２２がＯＮし、更
にフォトトライアックカプラＳＳＲ２１がＯＮし、If P1FLAG is OFF in S102, P2FLAG is checked (S103), and if P2FLAG is ON, the P2 port is turned "H" (ON) (S105). When the P2 port is set to "H", the NPN transistor Q22 turns on, and the phototriac coupler SSR21 also turns on.
【００２２】[0022]
【外２】 のルートで電流が流れる為、第２の双方向サイリスタＱ
２１がＯＮし、 AC1-TP1-H1-TP2-Q21(T22)-Q21(T21)-L1-AC2 のルートで電流が流れ、ヒータＨ１が加熱する。[Outside 2] The second bidirectional thyristor Q because current flows through the route
21 is turned on, current flows through the route of AC1-TP1-H1-TP2-Q21 (T22) -Q21 (T21) -L1-AC2, and the heater H1 heats up.
【００２３】Ｓ１０３でＰ２ＦＬＡＧがＯＦＦしている
場合には、Ｐ１ポートを“Ｈ”（ＯＮ）にする（Ｓ１０
４）。（Ｓ１０４，Ｓ１０５を経過し）Ｓ１０１で定着
ローラ１が所定温度に達した事を検知すると、Ｐ１ＦＬ
ＡＧがＯＮかをチェックし（Ｓ１０６）、Ｐ１ＦＬＡＧ
がＯＮしている場合、Ｐ１ポートを“Ｌ”（ＯＦＦ）に
し（Ｓ１０７）、Ｐ１ＦＬＡＧをＯＦＦし（Ｓ１０
８）、Ｐ２ＦＬＡＧをＯＮする（Ｓ１０９）。Ｐ１ポー
トを“Ｌ”にすると、ＮＰＮトランジスタＱ１２がオフ
する為、フォトトライアックカプラＳＳＲ１１がオフ
し、ヒータＨ１への通電が遮断される。If P2FLAG is turned off in S103, the P1 port is turned "H" (ON) (S10).
4). When it is detected in S101 that the fixing roller 1 has reached a predetermined temperature (after passing S104 and S105), P1FL is detected.
It is checked whether AG is ON (S106), and P1FLAG
If is turned on, the P1 port is turned "L" (OFF) (S107), and the P1FLAG is turned off (S10).
8), P2FLAG is turned on (S109). When the P1 port is set to "L", the NPN transistor Q12 is turned off, the phototriac coupler SSR11 is turned off, and the power supply to the heater H1 is cut off.
【００２４】Ｓ１０６でＰ１ＦＬＡＧがＯＦＦの場合
は、Ｐ２ＦＬＡＧをチェックし（Ｓ１１０）、Ｐ２ＦＬ
ＡＧがＯＮの場合はＰ２ポートを“Ｌ”（ＯＦＦ）に
し、Ｐ２ＦＬＡＧをＯＦＦし（Ｓ１１２）、Ｐ１ＦＬＡ
ＧをＯＮする（Ｓ１１３）。Ｐ２ポートを“Ｌ”にする
と、ＮＰＮトランジスタＱ２２がオフする為、フォトト
ライアックカプラＳＳＲ２１がオフし、ヒータＨ１への
通電が遮断される。Ｓ１１０でＰ２ＦＬＡＧがＯＦＦの
場合は、Ｐ２ＦＬＡＧをＯＮする（Ｓ１１４）。If P1FLAG is OFF in S106, P2FLAG is checked (S110) and P2FLAG is checked.
When AG is ON, P2 port is set to "L" (OFF), P2FLAG is turned off (S112), and P1FLA is set.
G is turned on (S113). When the P2 port is set to "L", the NPN transistor Q22 is turned off, the phototriac coupler SSR21 is turned off, and the power supply to the heater H1 is cut off. If P2FLAG is OFF in S110, P2FLAG is turned ON (S114).
【００２５】以上説明したように第１の双方向サイリス
タＱ１１と第２の双方向サイリスタＱ２１を交互に使用
してヒータＨ１をスイッチングする事により、２つの双
方向サイリスタの故障が減り、装置のアベイラビリティ
が向上する。小型の双方向サイリスタを使用できるの
で、基板に容易に実装でき、装置構成が楽で安価であ
る。As described above, by switching the heater H1 by alternately using the first bidirectional thyristor Q11 and the second bidirectional thyristor Q21, the failure of the two bidirectional thyristors is reduced, and the availability of the device is reduced. Is improved. Since a small bidirectional thyristor can be used, it can be easily mounted on a board, and the device configuration is easy and inexpensive.
【００２６】（他の実施例）図４は本発明の第二の実施
例の制御を示したフローチャートである。回路は第一の
実施例で示した図１と同じである。(Other Embodiments) FIG. 4 is a flow chart showing the control of the second embodiment of the present invention. The circuit is the same as FIG. 1 shown in the first embodiment.
【００２７】電源が投入されると、Ｓ２０１，Ｓ２０２
に於てカウンタ値Ｎ１とＮ２を０にセットする。以下Ｓ
２０３〜Ｓ２０７は第一の実施例のＳ１０１〜Ｓ１０５
と同じであるので説明を省略する。Ｓ２０８でＰ１ＦＬ
ＡＧをチェックし、Ｐ１ＦＬＡＧがＯＮであればＰ１ポ
ートを“Ｌ”（ＯＦＦ）にし（Ｓ２０９）、カウンタＮ
１に１をプラスする（Ｓ２１０）。ついでＳ２１１でカ
ウンタ値Ｎ１が所定値Ｎ0 未満の場合は、Ｓ２０３の所
定温度か否かのチェックを行ない、所定値Ｎ０以上とな
った場合にはカウンタＮ１に０をセットし（Ｓ２１
２）、Ｐ１ＦＬＡＧをＯＦＦし（Ｓ２１３）、Ｐ２ＦＬ
ＡＧをＯＮする（Ｓ２１４）。When the power is turned on, S201 and S202
Then, the counter values N1 and N2 are set to 0. Below S
203 to S207 are S101 to S105 of the first embodiment.
Since it is the same as, the description will be omitted. P1FL in S208
If AG is checked and P1FLAG is ON, the P1 port is set to "L" (OFF) (S209), and the counter N
1 is added to 1 (S210). Next, if the counter value N1 is less than the predetermined value N 0 in S211, it is checked whether or not the temperature is the predetermined temperature in S203, and if it is the predetermined value N0 or more, the counter N1 is set to 0 (S21
2), P1FLAG is turned off (S213), P2FL
The AG is turned on (S214).
【００２８】Ｓ２０８でＰ１ＦＬＡＧがＯＦＦの場合
は、Ｐ２ＦＬＡＧをチェックし（Ｓ２１５）、Ｐ２ＦＬ
ＡＧがＯＮの場合は、Ｐ２ポートを“Ｌ”（ＯＦＦ）に
し（Ｓ２１５）、Ｓ２１７でカウンタＮ２に１をプラス
し、ついでＳ２１８でカウンタ値Ｎ２が所定値Ｎ0 未満
の場合はＳ２０３で所定温度か否かのチェックを行な
い、所定値Ｎ０以上となった場合にはカウンタＮ２に０
をセットし（Ｓ２１９）、Ｐ２ＦＬＡＧをＯＦＦし（Ｓ
２２０）、Ｐ１ＦＬＡＧをＯＮする（Ｓ２２１）。Ｓ２
１５でＦ２ＦＬＡＧがＯＦＦの場合はＰ２ＦＬＡＧをＯ
Ｎする（Ｓ２２２）。If P1FLAG is OFF in S208, P2FLAG is checked (S215) and P2FLAG is checked.
When AG is ON, the P2 port is set to "L" (OFF) (S215), the counter N2 is incremented by 1 in S217, and then, in S218, when the counter value N2 is less than the predetermined value N 0 , the predetermined temperature is set in S203. It is checked whether or not it is equal to or more than a predetermined value N0, and the counter N2 is set to 0.
Is set (S219), P2FLAG is turned OFF (S
220) and P1FLAG is turned on (S221). S2
If F2FLAG is OFF at 15, P2FLAG is turned O
N (S222).
【００２９】以上説明したように所定回数毎に第１の双
方向サイリスタＱ１１と第２の双方向サイリスタＱ２１
を切り換える制御を行なっても同様の効果が得られる。As described above, the first bidirectional thyristor Q11 and the second bidirectional thyristor Q21 are provided every predetermined number of times.
The same effect can be obtained even if the control for switching is performed.
【００３０】以下に本発明の第３の実施例について説明
する。図５は本発明のヒータ制御装置が適用された画像
記録装置の定着ヒータ制御回路の第３の実施例の構成を
示す。図５に示すように端子ＡＣ１はカレントトランス
Ｔ５１、サーモスイッチＴＰ１、定着ヒータＨ１、サー
モスイッチＴＰ２、リレーＲＬ５１の接点を介して定着
ヒータＨ１のスイッチングを行なう為の第１の双方向サ
イリスタＱ１１のＴ１２端子と、第２の双方向サイリス
タＱ２１のＴ２２端子に接続される。The third embodiment of the present invention will be described below. FIG. 5 shows the configuration of the third embodiment of the fixing heater control circuit of the image recording apparatus to which the heater control apparatus of the present invention is applied. As shown in FIG. 5, the terminal AC1 has a current transformer T51, a thermo switch TP1, a fixing heater H1, a thermo switch TP2, and a relay TRL of a first bidirectional thyristor Q11 for switching the fixing heater H1 via the contacts of the relay RL51. The terminal is connected to the T22 terminal of the second bidirectional thyristor Q21.
【００３１】端子ＡＣ２はコイルＬ１を介して、第１の
双方向サイリスタのＴ１１端子と、第２の双方向サイリ
スタＱ２１のＴ２１端子に接続され、端子ＡＣ２はまた
スパークキラーＳＱ１を介して第１の双方向サイリスタ
のＴ１２端子と第２の双方向サイリスタＱ２２のＴ２２
端子に接続される。The terminal AC2 is connected to the T11 terminal of the first bidirectional thyristor and the T21 terminal of the second bidirectional thyristor Q21 via the coil L1, and the terminal AC2 is also connected to the first terminal via the spark killer SQ1. T12 terminal of the bidirectional thyristor and T22 of the second bidirectional thyristor Q22
Connected to the terminal.
【００３２】第１の双方向サイリスタＱ１１のＴ１１端
子とゲートＧ１１の間には抵抗Ｒ１１が接続され、第１
の双方向サイリスタＱ１１のゲートＧ１１はゼロクロス
検知回路Ｚ１１を内蔵したフォトトライアックカプラＳ
ＳＲ１１の出力側端子１１に接続され、第１の双方向サ
イリスタのＴ１２側は抵抗Ｒ１２を介してフォトトライ
アックカプラＳＳＲ１１の出力側端子１２に接続され
る。A resistor R11 is connected between the T11 terminal of the first bidirectional thyristor Q11 and the gate G11.
The gate G11 of the bidirectional thyristor Q11 is a phototriac coupler S having a built-in zero-cross detection circuit Z11.
It is connected to the output side terminal 11 of SR11, and the T12 side of the first bidirectional thyristor is connected to the output side terminal 12 of the phototriac coupler SSR11 via the resistor R12.
【００３３】同様に、第２の双方向サイリスタＱ２１の
Ｔ２１端子とゲートＧ２１の間には抵抗Ｒ２１が接続さ
れ、第２の双方向サイリスタＱ２１のゲートＧ２１はゼ
ロクロス検知回路Ｚ２１を内蔵したフォトトライアック
カプラＳＳＲ２１の出力側端子２１に接続され、第２の
双方向サイリスタのＴ２２側は抵抗Ｒ２２を介してフォ
トトライアックカプラＳＳＲ２１の出力側端子２２に接
続される。Similarly, a resistor R21 is connected between the T21 terminal of the second bidirectional thyristor Q21 and the gate G21, and the gate G21 of the second bidirectional thyristor Q21 is a phototriac coupler incorporating a zero-cross detection circuit Z21. It is connected to the output side terminal 21 of the SSR21, and the T22 side of the second bidirectional thyristor is connected to the output side terminal 22 of the phototriac coupler SSR21 via the resistor R22.
【００３４】フォトトライアックカプラＳＳＲ１１とＳ
ＳＲ２１の入力側端子１３，２３は抵抗Ｒ１を介して直
流電源Ｅ２に接続される。フォトトライアックカプラＳ
ＳＲ１１の入力側端子１４はＮＰＮトランジスタＱ１２
のコレクタに接続され、ＮＰＮトランジスタＱ１２のエ
ミッタはＧＮＤに接続され、ベースは抵抗Ｒ１３を介し
て中央制御素子ＩＣ１の出力ポートであるＰ１に接続さ
れる。又、ＮＰＮトランジスタＱ１２のベースとエミッ
タの間には抵抗Ｒ１４が接続される。Phototriac couplers SSR11 and S
The input side terminals 13 and 23 of SR21 are connected to the DC power source E2 via the resistor R1. Phototriac coupler S
The input side terminal 14 of SR11 is an NPN transistor Q12.
Of the NPN transistor Q12, the emitter of the NPN transistor Q12 is connected to GND, and the base of the NPN transistor Q12 is connected to the output port P1 of the central control device IC1 via the resistor R13. A resistor R14 is connected between the base and emitter of the NPN transistor Q12.
【００３５】同様にフォトトライアックカプラＳＳＲ２
１の入力側端子２４はＮＰＮトランジスタＱ２２のコレ
クタに接続され、ＮＰＮトランジスタＱ２２のエミッタ
はＧＮＤに接続され、ベースは抵抗２３を介して中央制
御素子ＩＣ１の出力ポートであるＰ２に接続される。
又、ＮＰＮトランジスタＱ２２のベースとエミッタの間
には抵抗Ｒ２４が接続される。中央制御素子ＩＣ１の入
力ポートであるＰ３にはサーミスタＴＨ１と抵抗Ｒ２が
接続され、サーミスタＴＨ１の他端はＧＮＤに接続さ
れ、抵抗Ｒ２の他端は直流電源Ｅ１に接続される。Similarly, a phototriac coupler SSR2
The input side terminal 24 of No. 1 is connected to the collector of the NPN transistor Q22, the emitter of the NPN transistor Q22 is connected to GND, and the base is connected to the output port P2 of the central control element IC1 via the resistor 23.
A resistor R24 is connected between the base and emitter of the NPN transistor Q22. A thermistor TH1 and a resistor R2 are connected to the input port P3 of the central control element IC1, the other end of the thermistor TH1 is connected to GND, and the other end of the resistor R2 is connected to the DC power source E1.
【００３６】カレントトランスＴ５１の２次側の一方の
端子１７は、コンパレータＣＰ５１の反転入力端子１９
とコンパレータＣＰ２の非反転入力端子２４とに接続さ
れる。カレントトランスＴ５１の２次側端子１７，１８
間には抵抗Ｒ５１が接続され、該２次側の他方端子１８
は抵抗Ｒ５３，Ｒ５２を介して直流電源Ｅ２に接続され
るとともに抵抗Ｒ５４，Ｒ５５を介して基準電位（ＧＮ
Ｄ）に接続される。One terminal 17 on the secondary side of the current transformer T51 is an inverting input terminal 19 of the comparator CP51.
And the non-inverting input terminal 24 of the comparator CP2. Secondary side terminals 17 and 18 of the current transformer T51
A resistor R51 is connected in between, and the other terminal 18 on the secondary side is connected.
Is connected to the DC power source E2 via the resistors R53 and R52, and the reference potential (GN) via the resistors R54 and R55.
D).
【００３７】抵抗Ｒ５３，Ｒ５２の接続点はコンパレー
タＣＰ５１の非反転入力端子２０に接続され、抵抗Ｒ５
３には並列にコンデンサＣ５１が接続される。抵抗Ｒ５
４，Ｒ５５の接続点はコンパレータＣＰ５２の反転入力
端子２４に接続され、抵抗Ｒ５４と並列にコンデンサＣ
５３が接続される。さらにカレントトランスＴ５１の２
次側端子１８はツェナーダイオードＺＤ５２のカソード
に接続されるとともに抵抗Ｒ５９を介して直流電源Ｅ２
に接続される。ツェナーダイオードＺＤ５２のアノード
はＧＮＤに接続され、ツェナーダイオードＺＤ５２と並
列にコンデンサＣ５５が接続される。The connection point of the resistors R53 and R52 is connected to the non-inverting input terminal 20 of the comparator CP51, and the resistor R5
A capacitor C51 is connected to 3 in parallel. Resistance R5
The connection point of R4 and R55 is connected to the inverting input terminal 24 of the comparator CP52, and the capacitor C is connected in parallel with the resistor R54.
53 is connected. 2 of current transformer T51
The secondary-side terminal 18 is connected to the cathode of the Zener diode ZD52 and the DC power source E2 via the resistor R59.
Connected to. The anode of the Zener diode ZD52 is connected to GND, and the capacitor C55 is connected in parallel with the Zener diode ZD52.
【００３８】コンパレータＣＰ５１の出力端子２１はコ
ンパレータＣＰ５２の出力端子２６と接続され、該接続
点はＮＰＮトランジスタＱ５１のベースに接続されると
ともに抵抗Ｒ５６を介して電源Ｅ２に接続される。コン
パレータＣＰ５１およびＣＰ５２のプラス電源入力端子
２２は電源Ｅ２に接続され、マイナス電源入力端子２３
はＧＮＤに接続され、プラス電源２２とマイナス電源２
３の間にはコンデンサＣ５２が接続されている。The output terminal 21 of the comparator CP51 is connected to the output terminal 26 of the comparator CP52, and the connection point is connected to the base of the NPN transistor Q51 and the power source E2 via the resistor R56. The positive power supply input terminals 22 of the comparators CP51 and CP52 are connected to the power supply E2, and the negative power supply input terminals 23
Is connected to GND, positive power source 22 and negative power source 2
A capacitor C52 is connected between the three.
【００３９】ＮＰＮトランジスタＱ５１のエミッタはＧ
ＮＤに接続され、同コレクタは抵抗Ｒ５７を介して電源
Ｅ２に接続されるとともに抵抗Ｒ５８を介してＮＰＮト
ランジスタＱ５２のベースに接続される。The emitter of the NPN transistor Q51 is G
It is connected to ND, the collector is connected to the power supply E2 via the resistor R57, and is also connected to the base of the NPN transistor Q52 via the resistor R58.
【００４０】ＮＰＮトランジスタＱ５２のベースはコン
デンサＣ５４を介してＧＮＤに接続されるとともにダイ
オードＤ１のアノードに接続され、同エミッタはツェナ
ーダイオードＺＤ５１のカソードに接続され、ツェナー
ダイオードＺＤ５１のアノードはＧＮＤに接続される。
ＮＰＮトランジスタＱ５２のコレクタは抵抗Ｒ６０を介
してＰＮＰトランジスタＱ５３のベースに接続される。The base of the NPN transistor Q52 is connected to the GND via the capacitor C54 and also to the anode of the diode D1, its emitter is connected to the cathode of the Zener diode ZD51, and the anode of the Zener diode ZD51 is connected to the GND. It
The collector of the NPN transistor Q52 is connected to the base of the PNP transistor Q53 via the resistor R60.
【００４１】ＰＮＰトランジスタＱ５３のエミッタは電
源Ｅ２に接続され、同ベースは抵抗Ｒ６１を介して電源
Ｅ２に接続されるとともに抵抗Ｒ６２を介してＮＰＮト
ランジスタＱ５４のコレクタに接続される。ＰＮＰトラ
ンジスタＱ５３のコレクタは抵抗Ｒ６３，Ｒ６４，Ｒ６
５を介してＧＮＤに接続される。抵抗Ｒ６４，Ｒ６５の
接続点はＮＰＮトランジスタＱ５４のベースに接続され
るとともにコンデンサＣ５６を介してＧＮＤに接続され
る。ＮＰＮトランジスタＱ５４のエミッタはＧＮＤに接
続される。抵抗Ｒ６３，Ｒ６４の接続点は中央制御素子
ＩＣ１の入力ポートであるＰ５ポートに接続される。The emitter of the PNP transistor Q53 is connected to the power source E2, and the base thereof is connected to the power source E2 via the resistor R61 and the collector of the NPN transistor Q54 via the resistor R62. The collector of the PNP transistor Q53 has resistors R63, R64, R6.
Connected to GND via 5. The connection point of the resistors R64 and R65 is connected to the base of the NPN transistor Q54 and is also connected to GND via the capacitor C56. The emitter of NPN transistor Q54 is connected to GND. The connection point of the resistors R63 and R64 is connected to the P5 port which is the input port of the central control element IC1.
【００４２】ダイオードＤ５１のカソードはＮＰＮトラ
ンジスタＱ１２のコレクタに接続される。中央制御素子
ＩＣ１の出力ポートであるＰ４ポートは抵抗Ｒ６６を介
してＮＰＮトランジスタＱ５５のベースに接続され、Ｎ
ＰＮトランジスタＱ５５のエミッタはＧＮＤに接続され
る。ＮＰＮトランジスタＱ５５のコレクタはリレーＲＬ
５１を介して電源Ｅ２に接続される。ＮＰＮトランジス
タＱ５５のベースとエミッタ間には抵抗Ｒ６７が接続さ
れる。リレーＲＬ５１の両端にはダイオードＤ５２が接
続される。The cathode of the diode D51 is connected to the collector of the NPN transistor Q12. The P4 port which is the output port of the central control element IC1 is connected to the base of the NPN transistor Q55 via the resistor R66,
The emitter of the PN transistor Q55 is connected to GND. The collector of the NPN transistor Q55 is the relay RL.
It is connected to the power source E2 via 51. A resistor R67 is connected between the base and emitter of the NPN transistor Q55. A diode D52 is connected to both ends of the relay RL51.
【００４３】ついで、図６，図７を参照して２個のコン
パレータＣＰ５１，ＣＰ５２の検知レベルについて説明
する。Next, the detection levels of the two comparators CP51 and CP52 will be described with reference to FIGS.
【００４４】コンパレータＣＰ５１，ＣＰ５２の基準電
圧はそれぞれプラス（非反転）側，マイナス（反転）側
に設定され、当該基準電圧の値ＶIN1 ，ＶIN2 はそれぞ
れ、The reference voltages of the comparators CP51 and CP52 are set to the plus (non-inversion) side and the minus (inversion) side, respectively, and the reference voltage values V IN1 and V IN2 are respectively set.
【００４５】[0045]
【数１】 [Equation 1]
【００４６】であり、ＶＺＤ５２，ＶIN1 ，ＶIN2 はAnd VZD52, V IN1 and V IN2 are
【００４７】[0047]
【数２】ＶIN2 ＜ＶＺＤ５２＜ＶIN1 の関係にある。[Formula 2] V IN2 <VZD52 <V IN1 .
【００４８】コンパレータＣＰ５１，ＣＰ５２はオープ
ンコレクタ出力であって、それらの出力ＶCP1 ，ＶCP2
は（比較入力（ＣＰ５１では反転側，ＣＰ５２では非反
転側）をＶIN0 とすると）それぞれ、The comparators CP51 and CP52 are open collector outputs, and their outputs V CP1 and V CP2
(When the comparison input (inversion side in CP51, non-inversion side in CP52) is V IN0 )
【００４９】[0049]
【数３】ＶIN0 ＜ＶIN1 ，ＶIN2 ＜ＶIN0 の時オープンとなり、[ Formula 3] Open when V IN0 <V IN1 , V IN2 <V IN0 ,
【００５０】[0050]
【数４】ＶIN1 ＜ＶIN0 ，ＶIN0 ＜ＶIN2 の時０Ｖとなるように動作する。[ Formula 4] When V IN1 <V IN0 and V IN0 <V IN2 , it operates so as to be 0V.
【００５１】コンパレータＣＰ１の出力端子２１とコン
パレータＣＰ５２の出力端子２６を図６の点線で示す如
く接続すると、該接続点の電圧ＶCP0 はWhen the output terminal 21 of the comparator CP1 and the output terminal 26 of the comparator CP52 are connected as shown by the dotted line in FIG. 6, the voltage V CP0 at the connection point is
【００５２】[0052]
【数５】ＶIN2 ＜ＶIN0 ＜ＶIN1 の時のみオープンとなる。[ Equation 5] Open only when V IN2 <V IN0 <V IN1 .
【００５３】ＶIN0 に図７の（ａ）に示す正弦波が入力
されたときの前記ＶCP1 （単独），ＶCP2 （単独），Ｖ
CP0 の電圧波形をそれぞれ図７の（ｂ），（ｃ），
（ｄ）に示す。The V CP1 (single), V CP2 (single), V when the sine wave shown in FIG. 7A is input to V IN0
The voltage waveform of CP0 is shown in FIG. 7 (b), (c),
It shows in (d).
【００５４】次に図５の回路動作について説明する。Next, the circuit operation of FIG. 5 will be described.
【００５５】通常状態においてＩＣ１のＰ１ポートが０
［Ｖ］の場合、トランジスタＱ１２がオフするため、フ
ォトトライアックカプラＳＳＲ１１の（入力端子１１，
１２間に接続された）発光素子Ｄ１１に電流が流れず、
フォトトライアックカプラＳＳＲ１１はオフし、そのた
め双方向サイリスタＱ１１にゲート電流が流れず、双方
向サイリスタＱ１１はオフし、端子ＡＣ１，ＡＣ２間に
商用交流電源が印加されてもカレントトランスＴ５１の
１次側には電流が流れない。In the normal state, the P1 port of IC1 is 0
In the case of [V], since the transistor Q12 is turned off, the (input terminal 11,
No current flows through the light emitting device D11 (connected between 12),
The phototriac coupler SSR11 is turned off, so that the gate current does not flow in the bidirectional thyristor Q11, the bidirectional thyristor Q11 is turned off, and even if a commercial AC power supply is applied between the terminals AC1 and AC2, it is applied to the primary side of the current transformer T51. Does not flow current.
【００５６】カレントトランスＴ５１の１次側に電流が
流れない場合、カレントトランスＴ５１の２次側にも電
圧が誘起されず、コンパレータＣＰ５１の反転入力端子
１９とコンパレータＣＰ５２の非反転入力端子２４の電
圧ＶIN0 は前述した如く、 ＶIN2 ＜ＶIN0 ＝ＶＺＤ５２＜ＶIN1 であり、この場合コンパレータＣＰ５１，ＣＰ５２の出
力は双方共オープンであるため、抵抗Ｒ５６を通じてＮ
ＰＮトランジスタＱ５１にベース電流が流れ、ＮＰＮト
ランジスタＱ５１がオンする。ＮＰＮトランジスタＱ５
１がオンすると、ＮＰＮトランジスタＱ５２のベース電
圧は０［Ｖ］に近い値になるため、ＮＰＮトランジスタ
Ｑ５２をオフする。ＮＰＮトランジスタＱ５２がオフす
ると、ＰＮＰトランジスタＱ５３，ＮＰＮトランジスタ
Ｑ５４にはベース電流が流れないため、ＰＮＰトランジ
スタＱ５３，ＮＰＮトランジスタＱ５４がオフし、中央
制御素子ＩＣ１のＰ５ポートに“Ｌ”が入力される。Ｉ
Ｃ１はＰ５ポートが“Ｌ”の時、Ｐ４ポートは“Ｌ”の
ままとする。When no current flows in the primary side of the current transformer T51, no voltage is induced in the secondary side of the current transformer T51, and the voltage of the inverting input terminal 19 of the comparator CP51 and the non-inverting input terminal 24 of the comparator CP52. As described above, V IN0 is V IN2 <V IN0 = VZD52 <V IN1 , and in this case, the outputs of the comparators CP51 and CP52 are both open, and therefore N is set through the resistor R56.
A base current flows through the PN transistor Q51, turning on the NPN transistor Q51. NPN transistor Q5
When 1 is turned on, the base voltage of the NPN transistor Q52 becomes a value close to 0 [V], so the NPN transistor Q52 is turned off. When the NPN transistor Q52 turns off, the base current does not flow in the PNP transistor Q53 and the NPN transistor Q54, so the PNP transistor Q53 and the NPN transistor Q54 turn off and "L" is input to the P5 port of the central control element IC1. I
C1 keeps P4 port at "L" when P5 port is at "L".
【００５７】この状態においてＩＣ１はＰ１ポートを
“Ｈ”とする。抵抗Ｒ１３を通じてＮＰＮトランジスタ
Ｑ１２にベース電流が流れ、ＮＰＮトランジスタＱ１２
はオンする。ＮＰＮトランジスタＱ１２がオンするとＮ
ＰＮトランジスタＱ５２のベースはダイオードＤ５１，
ＮＰＮトランジスタＱ１２のコレクタ，エミッタを通じ
てＧＮＤに接続されるため、ＮＰＮトランジスタＱ５２
はオフし、前述した如くＰＮＰトランジスタＱ５３，Ｎ
ＰＮトランジスタＱ５４がオフしたままであり、Ｐ５ポ
ートには“Ｌ”が入力されたままである為、ＩＣ１はＰ
４ポートを“Ｌ”のままとする。この為ＲＬ５１はＯＦ
Ｆ状態を継続する。In this state, the IC1 sets the P1 port to "H". A base current flows through the NPN transistor Q12 through the resistor R13, and the NPN transistor Q12
Turns on. When the NPN transistor Q12 turns on, N
The base of the PN transistor Q52 is a diode D51,
Since it is connected to GND through the collector and emitter of the NPN transistor Q12, the NPN transistor Q52
Turns off, and as described above, the PNP transistors Q53, N
Since the PN transistor Q54 is still off and "L" is still being input to the P5 port, IC1 is P
Leave 4 ports as "L". Therefore, RL51 is OF
The F state is continued.
【００５８】一方、ＮＰＮトランジスタＱ１２がオンす
ることにより抵抗Ｒ１を通じてフォトトライアックカプ
ラＳＳＲ１１の発光素子Ｄ１１に電流が流れるため、フ
ォトトライアックカプラＳＳＲ１１がオンし、双方向サ
イリスタＱ１１にはゲート電流が流れる。双方向サイリ
スタＱ１１はゲート電流が流れることによりオンし、端
子ＡＣ１−カレントトランスＴ５１の１次側−サーマル
プロテクタＴＰ１−定着器ヒータＨ１−サーマルプロテ
クタＴＰ２−継電器ＲＬ５１の接点ｒｌ５１−双方向サ
イリスタＱ１１−コイルＬ１−端子ＡＣ２の主電流ルー
プが形成され定着器ヒータＨ１に電流が流れる。On the other hand, when the NPN transistor Q12 is turned on, a current flows through the light emitting element D11 of the phototriac coupler SSR11 through the resistor R1, so that the phototriac coupler SSR11 is turned on and a gate current flows through the bidirectional thyristor Q11. The bidirectional thyristor Q11 is turned on by the flow of the gate current, and the terminal AC1-the primary side of the current transformer T51-the thermal protector TP1-the fuser heater H1-the thermal protector TP2-the contact rl51 of the relay RL51-the bidirectional thyristor Q11-the coil. A main current loop of the L1-terminal AC2 is formed and a current flows through the fuser heater H1.
【００５９】以上述べたのが正常時の回路動作である
が、次に異常時の動作について図８に示すタイムチャー
トを参照して説明する。図８は双方向サイリスタＱ１１
が双方向導通状態となるような破壊の場合のタイムチャ
ートである。The circuit operation in the normal state has been described above. Next, the operation in the abnormal state will be described with reference to the time chart shown in FIG. FIG. 8 shows a bidirectional thyristor Q11.
6 is a time chart in the case of a breakdown in which the two are in a bidirectional conduction state.
【００６０】ＩＣのＰ１が“Ｌ”を出力している時に双
方向サイリスタＱ１１が双方向導通となるような破壊を
起した場合、コンパレータＣＰ５１の反転入力端子側電
圧とコンパレータＣＰ５２の非反転入力端子側電圧であ
るＶIN0 は図８の（ｂ）の如くなり前述した如く、 ＶIN2 ＜ＶIN0 ＜ＶIN1 の場合にのみＮＰＮトランジスタＱ５１はオンして、図
８の（ｃ）の如く動作する。When the bidirectional thyristor Q11 is destroyed so that the bidirectional thyristor Q11 conducts while the IC P1 is outputting "L", the voltage on the inverting input terminal side of the comparator CP51 and the non-inverting input terminal of the comparator CP52. The side voltage V IN0 is as shown in FIG. 8B, and as described above, the NPN transistor Q51 is turned on only when V IN2 <V IN0 <V IN1 and operates as shown in FIG. 8C. .
【００６１】一方、ＮＰＮトランジスタＱ１２がオフし
ているため、ダイオードＤ５１を介してＮＰＮトランジ
スタＱ１２のコレクタ−エミッタ間に電流が流れず、し
たがって、ＮＰＮトランジスタＱ５１がオフの時は抵抗
Ｒ５７，Ｒ５８を介してコンデンサＣ５４は充電され、
ＮＰＮトランジスタＱ５１がオンの時は抵抗Ｒ５８とＮ
ＰＮトランジスタＱ５１を介してコンデンサＣ５４は放
電される。この状態を図８の（ｄ）に示す。図８の
（ｄ）に示すようにコンデンサＣ５４の電圧は、ＮＰＮ
トランジスタＱ５１のオンオフの繰返しにより、次第に
上昇し、ツェナーダイオードＺＤ５１のツェナー電圧と
ＮＰＮトランジスタＱ５２のベース・エミッタ間電圧と
を加えた電圧（この電圧をＶQ52ON と呼称する）に近い
電圧に達すると、ＮＰＮトランジスタＱ５２にベース電
流が流れ、ＮＰＮトランジスタＱ５２はオンする。ＮＰ
ＮトランジスタＱ５２がＯＮすると抵抗Ｒ６０，ＮＰＮ
トランジスタＱ５２を介してＰＮＰトランジスタＱ５３
にベース電流が流れ、ＰＮＰトランジスタＱ５３がオン
する。ＰＮＰトランジスタＱ５３がオンすることによ
り、ＰＮＰトランジスタＱ５３，抵抗Ｒ６３，Ｒ６４を
介してＮＰＮトランジスタＱ５４のベース電流が流れ、
ＮＰＮトランジスタＱ５４がオンする。ＮＰＮトランジ
スタＱ５４がオンすると、抵抗Ｒ６２，ＮＰＮトランジ
スタＱ５４を介してＰＮＰトランジスタＱ５３のベース
電流が流れるため、ＰＮＰトランジスタＱ５３とＮＰＮ
トランジスタＱ５４で構成される回路は自己保持回路と
して動作し、ＮＰＮトランジスタＱ５２がオフしてもオ
ン状態を継続する。一方、ＰＮＰトランジスタＱ５３が
オンすると、ＩＣ１のＰ５ポートに“Ｈ”が入力される
為、ＩＣ１はＰ４ポートを“Ｈ”にする。ＮＰＮトラン
ジスタＱ５５はオフし、リレーＲＬ１もオフし、リレー
ＲＬ５１の接点ｒｌ５１は図５の点線の状態になる。そ
してＩＣ１はＰ２ポートをＯＮ，ＯＦＦして、トランジ
スタＱ２２，フォトトライアックカプラＳＳＲ２１を通
じて双方向サイリスタＱ２１にてヒータＨ１の通電を制
御する。On the other hand, since the NPN transistor Q12 is off, no current flows through the diode D51 between the collector and the emitter of the NPN transistor Q12. Therefore, when the NPN transistor Q51 is off, the resistors R57 and R58 are used. Capacitor C54 is charged,
When the NPN transistor Q51 is on, the resistor R58 and N
The capacitor C54 is discharged through the PN transistor Q51. This state is shown in FIG. As shown in (d) of FIG. 8, the voltage of the capacitor C54 is NPN.
When the transistor Q51 is repeatedly turned on and off, the voltage gradually rises, and when it reaches a voltage close to a voltage (this voltage is referred to as V Q52ON ) that is obtained by adding the Zener voltage of the Zener diode ZD51 and the base-emitter voltage of the NPN transistor Q52, A base current flows through the NPN transistor Q52 and the NPN transistor Q52 turns on. NP
When the N-transistor Q52 turns on, the resistors R60 and NPN
PNP transistor Q53 via transistor Q52
A base current flows through the PNP transistor Q53 and turns on. When the PNP transistor Q53 is turned on, the base current of the NPN transistor Q54 flows through the PNP transistor Q53 and the resistors R63 and R64.
The NPN transistor Q54 turns on. When the NPN transistor Q54 turns on, the base current of the PNP transistor Q53 flows through the resistor R62 and the NPN transistor Q54, so that the PNP transistor Q53 and the NPN transistor Q53
The circuit composed of the transistor Q54 operates as a self-holding circuit and continues to be in the ON state even if the NPN transistor Q52 is turned off. On the other hand, when the PNP transistor Q53 is turned on, "H" is input to the P5 port of the IC1, so that the IC1 sets the P4 port to "H". The NPN transistor Q55 is turned off, the relay RL1 is also turned off, and the contact rl51 of the relay RL51 is in the state of the dotted line in FIG. Then, the IC1 turns the P2 port on and off, and controls the energization of the heater H1 by the bidirectional thyristor Q21 through the transistor Q22 and the phototriac coupler SSR21.
【００６２】以上説明したように第１の双方向サイリス
タが故障した時に、即座に第２の双方向サイリスタに切
換える事によりアベイラビリティが向上するという利点
がある。特に、第１の双方向サイリスタが故障しても第
２の双方向サイリスタに切換わる為、従来のようにプリ
ント中に装置が停止する事なく、より信頼性が向上す
る。またトランジスタＱ１２でＳＳＲ１１とＳＳＲ１２
を同時に駆動し、トランジスタＱ２２を省略することが
できる。As described above, when the first bidirectional thyristor fails, there is an advantage that the availability is improved by immediately switching to the second bidirectional thyristor. In particular, even if the first bidirectional thyristor fails, it switches to the second bidirectional thyristor, so that the device does not stop during printing as in the conventional case, and the reliability is further improved. In addition, the transistor Q12 includes SSR11 and SSR12.
Can be driven simultaneously and the transistor Q22 can be omitted.
【００６３】[0063]
【発明の効果】以上説明したように本発明によれば、小
型の双方向サイリスタにて信頼性が向上し、装置の保証
寿命を満足させることができる。なお、双方向サイリス
タが小型の場合にはプリント基板上の実装が可能であり
実装が容易でありコストダウンとなる（大電流タイプは
基板実装不可の為、実装時に難点がある）。As described above, according to the present invention, a small bidirectional thyristor can improve reliability and satisfy the guaranteed life of the device. If the bidirectional thyristor is small, it can be mounted on a printed circuit board, is easy to mount, and reduces the cost (the large current type cannot be mounted on the circuit board, so there is a problem in mounting).
【図１】本発明の第１の実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.
【図２】定着装置の外観図である。FIG. 2 is an external view of a fixing device.
【図３】同実施例の動作フローチャートである。FIG. 3 is an operation flowchart of the same embodiment.
【図４】本発明の第２の実施例における動作フローチャ
ートである。FIG. 4 is an operation flowchart in the second embodiment of the present invention.
【図５】本発明の第３の実施例の回路図である。FIG. 5 is a circuit diagram of a third embodiment of the present invention.
【図６】同実施例におけるコンパレータ部分の回路図で
ある。FIG. 6 is a circuit diagram of a comparator portion in the embodiment.
【図７】同コンパレータ部分の動作を示す信号波形図で
ある。FIG. 7 is a signal waveform diagram showing an operation of the comparator section.
【図８】同実施例の各部の信号波形図である。FIG. 8 is a signal waveform diagram of each part of the embodiment.
Ｈ１ ヒータ Ｑ１１ 第１の双方向サイリスタ Ｑ２１ 第２の双方向サイリスタ ＩＣ１ 中央制御素子 H1 heater Q11 first bidirectional thyristor Q21 second bidirectional thyristor IC1 central control element
───────────────────────────────────────────────────── フロントページの続き (72)発明者 儀間 猛二 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Keiji Gima 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.
Claims (2)
タと、ヒータと、前記複数の双方向サイリスタのいずれ
か１つを選択して前記ヒータに直列に接続するための選
択手段と、該選択手段により選択された前記１つの双方
向サイリスタによって前記ヒータを駆動制御する手段と
を具えた事を特徴とする画像記録装置におけるヒータ制
御装置。1. A plurality of bidirectional thyristors connected in parallel, a heater, and selection means for selecting any one of the plurality of bidirectional thyristors and connecting it in series to the heater, and the selection. A heater control device in an image recording apparatus, comprising: a means for driving and controlling the heater by the one bidirectional thyristor selected by the means.
段を有し、前記選択手段は、前記検知手段が異常電流を
検知したときに、前記複数の双方向サイリスタのうち
の、当該検知時点で選択していない双方向サイリスタを
選択して前記ヒータに接続する事を特徴とする請求項１
に記載の画像記録装置におけるヒータ制御装置。2. A detecting means for detecting an abnormal current of the heater, wherein the selecting means detects, when the detecting means detects an abnormal current, at a detection time point of the plurality of bidirectional thyristors. 2. A bidirectional thyristor which is not selected is selected and connected to the heater.
A heater control device in the image recording device according to the item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4279846A JPH06130854A (en) | 1992-10-19 | 1992-10-19 | Heater controller for image recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4279846A JPH06130854A (en) | 1992-10-19 | 1992-10-19 | Heater controller for image recorder |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06130854A true JPH06130854A (en) | 1994-05-13 |
Family
ID=17616755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4279846A Pending JPH06130854A (en) | 1992-10-19 | 1992-10-19 | Heater controller for image recorder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06130854A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226002A (en) * | 2007-03-14 | 2008-09-25 | Omron Corp | Power control device |
| KR101240135B1 (en) * | 2012-10-30 | 2013-03-12 | 호명기 | Apparatus for adjusting temperature |
-
1992
- 1992-10-19 JP JP4279846A patent/JPH06130854A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226002A (en) * | 2007-03-14 | 2008-09-25 | Omron Corp | Power control device |
| KR101240135B1 (en) * | 2012-10-30 | 2013-03-12 | 호명기 | Apparatus for adjusting temperature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9268280B2 (en) | Heating apparatus and image forming apparatus | |
| US4994852A (en) | Image forming apparatus having a malfunction detection device and power shutdown therefor | |
| KR101505715B1 (en) | Power supply including zero-cross detection circuit, and image forming apparatus | |
| US8768187B2 (en) | Image forming apparatus and power supply device | |
| US4882782A (en) | Safety apparatus for detecting an abnormality of power control element | |
| US20080101805A1 (en) | Image forming apparatus and control method thereof | |
| JP5110907B2 (en) | Image forming apparatus | |
| JPH06130854A (en) | Heater controller for image recorder | |
| JP2008052488A (en) | Voltage detection apparatus, heating device, and image forming device | |
| JPH11354254A (en) | Heating system, fixing device and image forming device having this heating system | |
| JP7292906B2 (en) | Fixing device and image forming device | |
| JPH04192284A (en) | Lighting detecting device of plural heaters | |
| US5420396A (en) | Heating apparatus which interrupts energization in overheated state | |
| JP3244748B2 (en) | Heating equipment | |
| JP2008116559A (en) | Image forming apparatus | |
| JP5008361B2 (en) | Image forming apparatus | |
| JP2002304085A (en) | Image forming apparatus | |
| JPH10319776A (en) | Roller device | |
| KR0133352Y1 (en) | Circuit for preventing overheat of fixation | |
| JP2001008358A (en) | Method for sensing temperature, method for cutting-off current flow, fusing device and image forming apparatus | |
| JPS62129878A (en) | Temperature control device for fixing device | |
| JP2575045Y2 (en) | AC power loss detection circuit | |
| JPS5965322A (en) | Heater controller | |
| JPH01158514A (en) | Temperature control circuit | |
| JPS6349911A (en) | Interruption circuit |