JPH0612613B2 - Semiconductor memory device - Google Patents

Semiconductor memory device

Info

Publication number
JPH0612613B2
JPH0612613B2 JP61058205A JP5820586A JPH0612613B2 JP H0612613 B2 JPH0612613 B2 JP H0612613B2 JP 61058205 A JP61058205 A JP 61058205A JP 5820586 A JP5820586 A JP 5820586A JP H0612613 B2 JPH0612613 B2 JP H0612613B2
Authority
JP
Japan
Prior art keywords
control circuit
data
cell
access control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61058205A
Other languages
Japanese (ja)
Other versions
JPS62222497A (en
Inventor
義博 竹前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61058205A priority Critical patent/JPH0612613B2/en
Priority to US07/026,519 priority patent/US4766573A/en
Priority to KR1019870002378A priority patent/KR910002501B1/en
Priority to DE8787400607T priority patent/DE3781294T2/en
Priority to EP87400607A priority patent/EP0238417B1/en
Publication of JPS62222497A publication Critical patent/JPS62222497A/en
Publication of JPH0612613B2 publication Critical patent/JPH0612613B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】 〔概 要〕 本発明にかかる半導体記憶装置は、複数個のセルブロッ
クと、該複数個のセルブロックを順次リフレッシュする
リフレッシュ用制御回路と、該複数個のセルブロックを
アクセスするアクセス用制御回路と、該アクセス用制御
回路と該複数個のセルブロックとの間のデータ通路内に
設けられたＥＣＣ回路とをそなえ、該アクセス用制御回
路から入出力されるデータが該ＥＣＣ回路によって所定
ビットの変換データ（所謂コード）に変換されて該複数
個のセルブロック内に記憶される。これによって、該ア
クセス用制御回路によって該複数個のセルブロックに対
するアクセス動作が行われる際、特定のセルブロックが
リフレッシュされていて該リフレッシュ中のセルブロッ
クに対するアクセス動作を行うことができなくても（す
なわち該リフレッシュ中のセルブロックについて正しい
データ（コード）を読み書きすることができなくて
も）、該ＥＣＣ回路によって、該アクセス用制御回路側
のデータを正しいデータに再生することができ、外部か
らみたとき、該リフレッシュの影響を受けることなく、
所定のアクセス動作を行うことができるようになる。DETAILED DESCRIPTION [Outline] A semiconductor memory device according to the present invention includes a plurality of cell blocks, a refresh control circuit for sequentially refreshing the plurality of cell blocks, and a plurality of cell blocks. An access control circuit for accessing and an ECC circuit provided in a data path between the access control circuit and the plurality of cell blocks are provided, and data input / output from the access control circuit is The ECC circuit converts the converted data into predetermined bits (so-called code) and stores the converted data in the plurality of cell blocks. Accordingly, when the access control circuit performs the access operation to the plurality of cell blocks, even if the specific cell block is refreshed and the access operation to the cell block being refreshed cannot be performed ( That is, even if correct data (code) cannot be read / written with respect to the cell block being refreshed), the ECC circuit can reproduce the data on the side of the access control circuit into correct data, which is viewed from the outside. At that time, without being affected by the refresh,
It becomes possible to perform a predetermined access operation.

〔産業上の利用分野〕[Industrial application field]

本発明は半導体記憶装置に関し、特に通常アクセス用制
御回路とリフレッシュ用制御際路とをそなえたダイナミ
ックメモリに関する。The present invention relates to a semiconductor memory device, and more particularly to a dynamic memory having a normal access control circuit and a refresh control path.

〔従来の技術〕[Conventional technology]

第３図は、従来技術におけるこの種の半導体記憶装置
（ダイナミックＲＡＭ）を例示するもので、８個のセル
ブロック１０′乃至１７′をそなえ、各セルブロックに
は所定のメモリセルアレイ、ワードデコーダ、コラムデ
コーダ、などが設けられる。２′はリフレッシュ用制御
回路であって、該リフレッシュ用制御回路２′から出力
されるブロックアドレスおよび行アドレス信号によっ
て、所定のセルブロック、更には該セルブロック中の行
アドレス（所定のワード線に対応する）が順次選択され
て、該複数個のセルブロックの各ワード線に対応するメ
モリセルが順次リフレッシュされる。一方、３′は通常
アクセス用制御回路であって、該アクセス用制御街路
３′に外部から入力されるアドレス信号（ブロックアド
レス、行アドレスおよび列アドレスからなる）に応じ
て、該アドレス信号によって指定される所定のセルブロ
ック（そのとき指定されるブロックアドレスに対応す
る）における所定のメモリセル（そのとき指定される行
アドレスおよび列アドレスに対応する）が選択され、該
選択されたメモリセルに対して外部から所定のデータが
書込まれ又は該選択されたメモリセルから外部に所定の
データが読み出される。なお該リフレッシュ用制御回路
２′およびアクセス用制御回路３′からは、各セルブロ
ックに対し、その内部に設けられた各回路要素（例えば
デコーダなど）を駆動するための駆動クロックなども供
給されている。FIG. 3 exemplifies a semiconductor memory device (dynamic RAM) of this type in the prior art, which includes eight cell blocks 10 'to 17', each cell block having a predetermined memory cell array, word decoder, A column decoder, etc. are provided. Reference numeral 2'denotes a refresh control circuit. The block address and the row address signal output from the refresh control circuit 2'indicate a predetermined cell block and a row address in the cell block (to a predetermined word line). (Corresponding) is sequentially selected, and the memory cells corresponding to each word line of the plurality of cell blocks are sequentially refreshed. On the other hand, 3'is a normal access control circuit, which is designated by the address signal according to an address signal (consisting of a block address, a row address and a column address) externally input to the access control street 3 '. A predetermined memory cell (corresponding to a row address and a column address specified at that time) in a predetermined cell block (corresponding to a block address specified at that time) is selected, and the selected memory cell is selected. Then, predetermined data is written from the outside or predetermined data is read from the selected memory cell to the outside. The refresh control circuit 2'and the access control circuit 3'also supply a drive clock for driving each circuit element (for example, a decoder) provided therein to each cell block. There is.

４′は比較回路であって、該リフレッシュ用制御回路
２′から出力されるブロックアドレスと該アクセス用制
御回路３′から出力されるブロックアドレスとが比較さ
れる。そして該リフレッシュ用制御回路２′が所定のセ
ルブロック（例えば１０′）を選択しているとき（すな
わちセルブロック１０′内のメモリセルがリフレッシュ
中のとき）に、該アクセス用制御回路３′が同じセルブ
ロック（すなわち１０′）を選択したことが該比較回路
４′において検出（各制御回路２′、３′から出力され
るブロックアドレスが一致することによって検出）され
ると、該比較回路４′からの出力によって該アクセス用
制御回路３′の動作が一時的に停止される。Reference numeral 4'denotes a comparison circuit, which compares the block address output from the refresh control circuit 2'with the block address output from the access control circuit 3 '. Then, when the refresh control circuit 2'selects a predetermined cell block (for example, 10 ') (that is, when the memory cells in the cell block 10' are being refreshed), the access control circuit 3 ' When the comparison circuit 4'detects that the same cell block (that is, 10 ') is selected (detected by matching the block addresses output from the control circuits 2'and 3'), the comparison circuit 4 ' The operation of the access control circuit 3'is temporarily stopped by the output from '.

一方、該アクセス用制御回路３′が所定のセルブロック
を選択しているとき、該リフレッシュ用制御回路２′が
同じセルブロックを選択したことが該比較回路４′にお
いて検出されると、該比較回路４′からの出力によって
該リフレッシュ用制御回路２′の動作が一時的に停止さ
れ、これによって該セルブロックに対するリフレッシュ
が次回まで持ち越される。On the other hand, when the access control circuit 3'selects a predetermined cell block and the comparison circuit 4'detects that the refresh control circuit 2'selects the same cell block, the comparison is performed. The output of the circuit 4'temporarily suspends the operation of the refresh control circuit 2 ', so that the refresh for the cell block is carried over to the next time.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述したように、第３図に示されるような従来形の半導
体記憶装置においては、特定のセルブロックがリフレッ
シュされている間は、該リフレッシュ中のセルブロック
に対して外部からアクセスする（すなわち該セルブロッ
クのデータを読み書きする）ことができず、このような
場合には該アクセス用制御回路３′の動作が一時的に中
断することに伴って、該半導体記憶装置と接続される外
部回路の動作をも一旦中断しなければならず、その機能
が中断されるという重大な問題点があった。As described above, in the conventional semiconductor memory device as shown in FIG. 3, while a specific cell block is being refreshed, the cell block being refreshed is externally accessed (that is, the cell block being refreshed is accessed). The data of the cell block cannot be read / written). In such a case, the operation of the access control circuit 3'is temporarily interrupted, and the external circuit connected to the semiconductor memory device is interrupted. There was a serious problem that the operation had to be interrupted once and the function was interrupted.

本発明はかかる問題点を解決するためになされたもの
で、該リフレッシュ中のセルブロックに対するアクセス
動作を行うことができなくても、そのことに関係なく該
アクセス用制御回路を介して正しいデータを読み書きす
ることができ、ダイナミックメモリでありながら外部か
らみたとき該リフレッシュの影響を受けることなく所定
のアクセス動作を行う（所謂擬似スタティックメモリと
しての動作を行う）ことができるようにしたものであ
る。The present invention has been made to solve such a problem. Even if the access operation to the cell block being refreshed cannot be performed, the correct data is transmitted through the access control circuit regardless of the fact. It is capable of reading and writing, and enables a predetermined access operation (an operation as a so-called pseudo-static memory) without being affected by the refresh when viewed from the outside even though it is a dynamic memory.

〔問題点を解決するための手段〕[Means for solving problems]

かかる問題点を解決するために、本発明におては、複数
個のセルブロックと、該複数個のセルブロックを順次リ
フレッシュするリフレッシュ用制御回路と、該複数個の
セルブロックをアクセスするアクセス用制御回路と、該
アクセス用制御回路と該複数個のセルブロックとの間の
データ通路内に設けられたＥＣＣ回路とをそなえ、該ア
クセス用制御回路から入出力されるデータが該ＥＣＣ回
路によって所定ビットの変換データに変換されて該複数
個のセルブロック内に記憶され、リフレッシュされるワ
ード線とアクセスされるワード線がそれぞれ独立で選択
されることを特徴とする半導体記憶装置が提供される。In order to solve such a problem, according to the present invention, a plurality of cell blocks, a refresh control circuit for sequentially refreshing the plurality of cell blocks, and an access circuit for accessing the plurality of cell blocks are provided. A control circuit and an ECC circuit provided in a data path between the access control circuit and the plurality of cell blocks, and data input / output from the access control circuit is predetermined by the ECC circuit. A semiconductor memory device is provided, which is converted into bit conversion data and stored in the plurality of cell blocks, and a word line to be refreshed and a word line to be accessed are independently selected.

〔作 用〕[Work]

上記構成によれば、該複数個のセルブロック内に記憶さ
れている該変換データのうち、リフレッシュ中のセルブ
ロックに対応するデータが欠落しても、該ＥＣＣ回路に
よって該アクセス用制御回路側のデータを正しいデータ
として再生することができる。According to the above configuration, even if the conversion data stored in the plurality of cell blocks does not include data corresponding to the cell block being refreshed, the ECC circuit causes the access control circuit side The data can be reproduced as correct data.

この場合、１例として、該半導体記憶装置に８ビットの
データを記憶させる場合には、該８ビットのデータを該
ＥＣＣ回路によって１２ビットのデータ（コード）に変
換して各セルブロック（すなわち１２個のセルブロッ
ク）に記憶させることによって、該１２ビットのうちの
１ビット （リフレッシュ中のセルブロックに対応する）が欠落し
ても、該ＥＣＣ回路によって該アクセス用制御回路側の
データ（８ビットのデータ）を正しいデータに再生する
ことができる。In this case, as an example, when 8-bit data is stored in the semiconductor memory device, the 8-bit data is converted into 12-bit data (code) by the ECC circuit, and each cell block (that is, 12-bit data) is converted. Even if one bit of the 12 bits (corresponding to the cell block being refreshed) is lost by storing the data in the access control circuit side (8 bits). Data) can be reproduced as correct data.

なお、該８ビットのデータを、該ＥＣＣ回路によって１
５ビットのデータ（コード）に変換して各セルブロック
（すなわち１５個のセルブロック）に記憶させることに
よって、後述する理由によって、該１５ビットのうちの
２ビットが欠落しても、該ＥＣＣ回路によって、該アク
セス用制御回路側のデータ（８ビットのデータ）を正し
いデータに再生することができる。The 8-bit data is set to 1 by the ECC circuit.
By converting the data into 5-bit data (code) and storing the data in each cell block (that is, 15 cell blocks), even if two bits out of the 15 bits are lost, the ECC circuit is lost for a reason described later. Thus, the data (8-bit data) on the side of the access control circuit can be reproduced as correct data.

〔実施例〕〔Example〕

第１図は本発明の１実施例としての半導体記憶装置の構
成を示すもので、該第１図に示される装置においては、
外部からアクセス用制御回路３を介して入出力される８
ビットのデータを記憶させるために、１２個のセルブロ
ック100乃至111が設けられ、各セルブロックには所定の
メモリセルアレイ、ワードデコーダ、コラムデコーダな
どが設けられる。２はリフレッシュ用制御回路であっ
て、該リフレッシュ用制御回路２から出力されるブロッ
クアドレスおよび行アドレス信号によって、所定のセル
ブロック、更には該セルブロック中の行アドレスが順次
選択され、該複数個のセルブロックの各ワード線に対応
するメモリセルが順次リフレッシュされる。一方、３は
通常アクセス用制御回路であって、該アクセス用制御回
路３に外部から入力されるアドレス信号（行アドレスお
よび列アドレス信号からなる）にもとづいて、該複数個
の（この場合１２個の）各セルブロック100乃至111にお
ける所定のメモリセル（そのとき指定される行アドレス
および列アドレスに対応する）が同時に選択され、後述
するようにして、該選択された各メモリセルに対してＥ
ＣＣ回路５を介して所定のデータが並列的に書込まれ又
は該選択されたメモリから該ＥＣＣ回路５を介して所定
のデータが並列的に読み出される。なお第１図に示され
るものにおいても、該リフレッシュ用制御回路２および
該アクセス用制御回路３からは、各セルブロックに対
し、その内部に設けられた各回路要素（例えばデコーダ
など）を駆動するための駆動クロックが供給される。５
は後に詳述するＥＣＣ回路、６は該ＥＣＣ回路５から出
力される８ビットのデータを保持し、該アクセス用制御
回路３との間で所定の１ビットのデータを入出力する1/
8デコーダである。FIG. 1 shows the configuration of a semiconductor memory device as one embodiment of the present invention. In the device shown in FIG.
Input / output from the outside via the access control circuit 3 8
Twelve cell blocks 100 to 111 are provided to store bit data, and each cell block is provided with a predetermined memory cell array, word decoder, column decoder, and the like. Reference numeral 2 denotes a refresh control circuit, which sequentially selects a predetermined cell block and a row address in the cell block by a block address and a row address signal output from the refresh control circuit 2, The memory cells corresponding to each word line of the cell block are sequentially refreshed. On the other hand, 3 is a normal access control circuit, which is based on an address signal (consisting of a row address and a column address signal) input to the access control circuit 3 from the outside. Predetermined memory cells (corresponding to the row address and the column address specified at that time) in each cell block 100 to 111 are simultaneously selected, and E is selected for each selected memory cell as described later.
Predetermined data is written in parallel via the CC circuit 5, or predetermined data is read out in parallel from the selected memory via the ECC circuit 5. Also in the circuit shown in FIG. 1, the refresh control circuit 2 and the access control circuit 3 drive respective circuit elements (for example, a decoder) provided therein for each cell block. A drive clock for 5
Is an ECC circuit which will be described in detail later. 6 holds 8-bit data output from the ECC circuit 5 and inputs / outputs predetermined 1-bit data to / from the access control circuit 1 /
8 decoder.

400乃至411は該複数個のセルブロック100乃至111にそれ
ぞれ対応して設けられた選択回路であって、該選択回路
によって、該リフレッシュ用制御回路２からきた行アド
レスと該アクセス用制御回路３からきた行アドレスとが
選択的に、対応するセルブロック内の行デコーダに供給
される。すなわち、該リフレッシュ用制御回路２が所定
のセルブロック（例えば100）を選択しているとき（す
なわちセルブロック100がリフレッシュ中のとき）に
は、該リフレッシュ用制御回路２からきた行アドレスが
該セルブロック100内の行デコーダに供給されて該行ア
ドレスに対応するメモリセルがリフレッシュされ、この
ようなリフレッシュ期間中は、その後、該アクセス用制
御回路３からの該セルブロック100に対するアクセス動
作を行うことが禁止される。一方、該アクセス用制御回
路３によって各セルブロックに対するアクセス動作が行
われているときは、その後、該リフレッシュ用制御回路
２による特定のセルブロックに対するリフレッシュ動作
を行うことが禁止される。Reference numerals 400 to 411 are selection circuits provided corresponding to the plurality of cell blocks 100 to 111, respectively, and the selection circuits cause the row address from the refresh control circuit 2 and the access control circuit 3 to The row address and the incoming row address are selectively supplied to the row decoder in the corresponding cell block. That is, when the refresh control circuit 2 selects a predetermined cell block (for example, 100) (that is, when the cell block 100 is being refreshed), the row address received from the refresh control circuit 2 is the cell. The memory cell corresponding to the row address supplied to the row decoder in the block 100 is refreshed, and during such a refresh period, the access control circuit 3 thereafter performs an access operation to the cell block 100. Is prohibited. On the other hand, when the access control circuit 3 is performing an access operation to each cell block, thereafter, the refresh control circuit 2 is prohibited from performing a refresh operation to a specific cell block.

したがって仮にどのセルブロックもリフレッシュされて
いないときに、該通常アクセス用制御回路３によって、
各セルブロック100乃至111における特定のメモリセルか
らの読出し動作が行われた場合には、１２ビットのデー
タが並列的に読み出されて該ＥＣＣ回路５に入力される
が、もし特定のセルブロック（例えば100）がリフレッ
シュ中のときに、該通常アクセス用制御回路３によって
各セルブロック100乃至111における特定のメモリセルか
らの読出し動作が行われた場合には、該リフレッシュ中
のセルブロック100に対してはそのアクセス動作が禁止
されて、該セルブロック100からのデータ読出しは行わ
れず、該セルブロック100からの読出しデータが欠落し
た１１ビットの読出しデータが並列的に該ＥＣＣ回路５
に入力される。Therefore, if no cell block is refreshed, the normal access control circuit 3
When a read operation from a specific memory cell in each of the cell blocks 100 to 111 is performed, 12-bit data is read in parallel and input to the ECC circuit 5. When a read operation from a specific memory cell in each of the cell blocks 100 to 111 is performed by the normal access control circuit 3 while (for example, 100) is being refreshed, the cell block 100 being refreshed is refreshed. On the other hand, the access operation is prohibited, the data is not read from the cell block 100, and the 11-bit read data in which the read data from the cell block 100 is missing is parallel to the ECC circuit 5
Entered in.

ここで該ＥＣＣ回路５には該セルブロック100乃至111側
から読出されるべき１２ビットのデータ（コード）のう
ち、何ビット目のデータが欠けても（ただし１個の
み）、その誤りを訂正して８ビットの正しいデータに再
生する機能を有し（このような機能を有するＥＣＣ回路
自体は周知である）、これによって上述したようにどこ
か１個のセルブロックがリフレッシュ中であっても、そ
れにより１ビット欠けた１１ビットのデータ（コード）
を正しい８ビットのデータに変換して該８ビットのデー
タを1/8デコーダ６側に出力することができる。そして
該アクセス用制御回路３から該1/8デコーダ６側に所定
のブロックアドレス信号を送出することによって所望の
ブロックアドレスに対応する１ビットのデータが選択さ
れて外部に読出される。Here, the ECC circuit 5 corrects the error even if any bit of the 12-bit data (code) to be read from the cell block 100 to 111 side is missing (but only one). And has a function of reproducing 8-bit correct data (an ECC circuit having such a function is well known), and as a result, even if one cell block is being refreshed, as described above. , 11-bit data (code) with 1 bit missing
Can be converted into correct 8-bit data and the 8-bit data can be output to the 1/8 decoder 6 side. Then, by transmitting a predetermined block address signal from the access control circuit 3 to the 1/8 decoder 6, 1-bit data corresponding to the desired block address is selected and read out to the outside.

一方外部回路から該半導体記憶装置における所定のブロ
ックアドレスに対応して所定の書込みデータが入力され
た場合には、該アクセス用制御回路３から該1/8デコー
ダ６に対し所定のブロックアドレス信号を送出するとと
もに該書込みデータが出力され、該1/8デコーダ６に保
持されている８ビットのデータのうち該所定のブロック
アドレスに対応するデータが書き換えられ、このように
して新たに書き換えられた８ビットのデータが該ＥＣＣ
回路５によって１２ビットのデータ（コード）に変換さ
れてそれぞれ各セルブロック100乃至111内における各対
応メモリセル（所定の行アドレスおよび列アドレスに対
応する）に書込まれる。On the other hand, when a predetermined write data corresponding to a predetermined block address in the semiconductor memory device is input from an external circuit, a predetermined block address signal is sent from the access control circuit 3 to the 1/8 decoder 6. At the same time as sending, the write data is output, and the data corresponding to the predetermined block address among the 8-bit data held in the 1/8 decoder 6 is rewritten, and thus the newly rewritten 8 Bit data is the ECC
It is converted into 12-bit data (code) by the circuit 5 and written in each corresponding memory cell (corresponding to a predetermined row address and column address) in each cell block 100 to 111.

なお該ＥＣＣ回路５には、上述したようにして各セルブ
ロック100乃至111から読出した１２ビットのデータ（ど
れかのセルブロックがリフレッシュされているときは該
セルブロックに対応するデータが欠落した１１ビットの
データ）を８ビットのデータに再生した直後において
も、該８ビットのデータを１２ビットのデータ（コー
ド）に逆変換して、該逆変換された１２ビットのデータ
をそれぞれ各セルブロック100乃至111の対応メモリセル
に書き戻しするように動作している。In the ECC circuit 5, 12-bit data read from each of the cell blocks 100 to 111 as described above (when any cell block is refreshed, data corresponding to the cell block is lost 11 Even immediately after reproducing (bit data) into 8-bit data, the 8-bit data is inversely converted into 12-bit data (code), and the inversely-converted 12-bit data is generated in each cell block 100. To 111 corresponding memory cells are operated to be written back.

ところで、上述したようにして外部回路から入力された
８ビットのデータは、該ＥＣＣ回路５において１２ビッ
トのデータ（コード）に変換されて該１２個のセルブロ
ックにおける各対応メモリセルに書込まれるが、この場
合仮に特定のセルブロック（例えば100）がリフレッシ
ュ中であったとすると、該セルブロック100に対してア
クセスすることができず、該セルブロック100内のメモ
リセルには所定のデータ（コード）が書込まれず、残り
のセルブロック100乃至111に対してのみ所定のデータ
（コード）の書込みが行われる。次いで該複数のセルブ
ロック100乃至111における各所定のメモリセルからそれ
ぞれデータの読出しが行われるとき、仮に上記書込み時
にリフレッシュ中であったセルブロック（すなわち10
0）と別のセルブロック（例えば101）がリフレッシュ中
であったとすると、該読出し時には該セルブロック101
に対してアスセスすることができず、該セルブロック10
1からのデータの読出しが行われなくなる。このような
ときには、上述したようにその直前の書込み時に上記セ
ルブロック100にも所定のデータが書込まれていないた
め、結局該読出し時には該セルブロック100および101か
らの読出しデータが欠落した（すなわち２ビットのデー
タが欠落した）データ（コード）が該ＥＣＣ回路５に入
力されることになる。By the way, the 8-bit data input from the external circuit as described above is converted into 12-bit data (code) in the ECC circuit 5 and written in each corresponding memory cell in the 12 cell blocks. However, in this case, if a specific cell block (for example, 100) is being refreshed, the cell block 100 cannot be accessed, and the memory cell in the cell block 100 has a predetermined data (code). ) Is not written, and predetermined data (code) is written only to the remaining cell blocks 100 to 111. Then, when data is read from each of the predetermined memory cells in the plurality of cell blocks 100 to 111, the cell block that was being refreshed at the time of writing (that is, 10
0) and another cell block (for example, 101) is being refreshed, the cell block 101
Can not be assessed against the cell block 10
Data will not be read from 1. In such a case, as described above, since the predetermined data has not been written in the cell block 100 at the time of immediately before writing, the read data from the cell blocks 100 and 101 is eventually lost at the time of reading (that is, The data (code) in which the 2-bit data is missing will be input to the ECC circuit 5.

このような事態に対処するため、本発明の他の実施例に
おいては、該ＥＣＣ回路５として２ビット訂正の可能な
ＥＣＣ回路（所定ビットのデータ（コード）のうち、２
ビットまでの範囲でどのビットのデータが欠落してもこ
れを所定ビットの正しいデータに再生できるＥＣＣ回
路）が用いられる。そして上述した例のように、外部か
らアクセス用制御回路３を介して入出力されるデータが
８ビットであるとした倍には、該ＥＣＣ回路５を、該８
ビットのデータを１５ビットのデータ（コード）に変換
する回路構成とし、それに伴って該セルブロックの数が
１５個とされる。このようにすることによって該読出し
時において該１５個のデータ（コード）のうち、上述し
た理由によってどの２ビットが欠落しても、これを８ビ
ットの正しいデータに再生することができる。In order to deal with such a situation, in another embodiment of the present invention, the ECC circuit 5 is an ECC circuit capable of 2-bit correction (of the predetermined bit data (code), 2
An ECC circuit is used that can reproduce any bit data within the range up to the bit to correct data of a predetermined bit. In addition, as in the above-mentioned example, assuming that the data input / output from the outside via the access control circuit 3 is 8 bits, the ECC circuit 5 is
The circuit configuration is such that bit data is converted into 15-bit data (code), and the number of the cell blocks is 15 accordingly. By doing so, even if any 2 bits of the 15 data (codes) are lost at the time of the reading due to the above-mentioned reason, this can be reproduced as the correct data of 8 bits.

第２図は、上記第１図に示される選択回路（例えば40
0）の構成を概略的に示すもので、該リフレッシュ用制
御回路２から出力されるブロックアドレス（ブロック選
択信号ＳＲ）によって、該セルブロック100が選択され
た場合には、第２図に示されるブロック選択信号ＳＲが
ハイレベルとなり、したがって常時オン状態にあるトラ
ンジスタＱ01乃至Ｑn1を介してトランジスタＱ02乃至Ｑ
n2がオンとなり、リフレッシュ用制御回路２から供給さ
れる行アドレス信号ＲＡ０乃至ＲＡｎがそのまま信号Ａ
０乃至Ａｎとなって該セルブロック100内に設けられた
行デコーダに入力され、所定のワード線に対応するメモ
リセルがリフレッシュされる。そしてこのようにブロッ
ク選択信号ＳＲがハイレベルになったときは、該アクセ
ス用制御回路３から各セルブロックの選択回路に供給さ
れるハイレベルのアスセス動作用ブロック選択信号ＳＡ
が、該選択回路400の各トランジスタＱ04乃至Ｑn4に入
力されることが禁止される。FIG. 2 shows the selection circuit shown in FIG.
2) schematically shows the configuration of 0), and is shown in FIG. 2 when the cell block 100 is selected by the block address (block selection signal SR) output from the refresh control circuit 2. The block selection signal SR becomes high level, and therefore the transistors Q 02 to Q n are transmitted via the transistors Q 01 to Q n1 which are always on.
n2 is turned on, and the row address signals RA 0 to RA n supplied from the refresh control circuit 2 remain as the signal A.
0 to become the A n are input to the row decoder provided in the cell block 100, a memory cell corresponding to a predetermined word line is refreshed. When the block selection signal SR becomes high level in this way, a high level access operation block selection signal SA supplied from the access control circuit 3 to the selection circuit of each cell block.
Are prohibited from being input to the transistors Q 04 to Q n4 of the selection circuit 400.

一方、該セルブロック100がリフレッシュされていない
ときに該アクセス用制御回路３から該選択回路400にハ
イレベルのブロック選択信号ＳＡが供給されたときは、
常時オン状態にあるトランジスタＱ04乃至Ｑn4を介して
トランジスタＱ03乃至Ｑn3がオンとなり、アクセス用制
御回路３から供給される行アドレス信号ＡＡ０乃至ＡＡ
ｎがそのまま信号Ａ０乃至Ａｎとなって該セルブロック
100内に設けられた行デコーダに入力され、更に該アク
セス用制御回路３から供給される列アドレス信号（図示
しない）が該セルブロック100内に設けられた列デコー
ダに入力されることによって、所定のアドレスに対応す
るメモリセルについてのアクセス動作（データの読み書
き）が行われる。On the other hand, when the high level block selection signal SA is supplied from the access control circuit 3 to the selection circuit 400 when the cell block 100 is not refreshed,
The transistors Q 03 to Q n3 are turned on via the transistors Q 04 to Q n4 which are always on, and the row address signals AA 0 to AA supplied from the access control circuit 3 are supplied.
n becomes the signals A 0 to A n as they are and the cell block
The column address signal (not shown) supplied from the row decoder provided in the cell block 100 and further supplied from the access control circuit 3 is also inputted into the column decoder provided in the cell block 100, so that a predetermined value can be obtained. The access operation (data read / write) is performed on the memory cell corresponding to the address of.

〔発明の効果〕〔The invention's effect〕

本発明によれば、リフレッシュ中のセルブロックに対す
るアクセス動作を行うことができなくても、そのことに
関係なく該アクセス用制御回路を介して正しいデータを
読み書きすることができ、ダイナミックメモリでありな
がら、外部からみて該リフレッシュの影響なく所定のア
クセス動作を直ちに行うことができる。According to the present invention, even if the access operation to the cell block being refreshed cannot be performed, correct data can be read and written via the access control circuit regardless of the fact that it is a dynamic memory. As seen from the outside, the predetermined access operation can be immediately performed without the influence of the refresh.

【図面の簡単な説明】[Brief description of drawings]

第１図は、本発明の１実施例としての半導体記憶装置の
構成を示すブロック図、 第２図は、第１図の装置に用いられる選択回路の１具体
例を示す回路図、 第３図は、従来の半導体記憶装置の構成を例示するブロ
ック図である。 （符号の説明） 100,101,…111：セルブロック、 ２：リフレッシュ用制御回路、 ３：アクセス用制御回路、 400,401…411：選択回路、 ５：ＥＣＣ（エラー コレクティング コード）回路、 ６：1/8デコーダ、 10′，11′…17′：セルブロック、 ２′：リフレッシュ用制御回路、 ３′：アクセス用制御回路、 ４′：比較回路。FIG. 1 is a block diagram showing a configuration of a semiconductor memory device as an embodiment of the present invention, FIG. 2 is a circuit diagram showing one specific example of a selection circuit used in the device of FIG. 1, and FIG. FIG. 6 is a block diagram illustrating the configuration of a conventional semiconductor memory device. (Explanation of symbols) 100, 101, ... 111: Cell block, 2: Refresh control circuit, 3: Access control circuit, 400, 401 ... 411: Selection circuit, 5: ECC (Error Collecting Code) circuit, 6: 1/8 Decoder, 10 ', 11' ... 17 ': cell block, 2': refresh control circuit, 3 ': access control circuit, 4': comparison circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】複数個のセルブロックと、該複数個のセル
ブロックを順次リフレッシュするリフレッシュ用制御回
路と、該複数個のセルブロックをアクセスするアクセス
用制御回路と、該アクセス用制御回路と該複数個のセル
ブロックとの間のデータ通路内に設けられたＥＣＣ回路
とをそなえ、該アクセス用制御回路から入出力されるデ
ータが該ＥＣＣ回路によって所定ビットの変換データに
変換されて該複数個のセルブロック内に記憶され、リフ
レッシュされるワード線とアクセスされるワード線がそ
れぞれ独立で選択されることを特徴とする半導体記憶装
置。1. A plurality of cell blocks, a refresh control circuit for sequentially refreshing the plurality of cell blocks, an access control circuit for accessing the plurality of cell blocks, an access control circuit and the access control circuit. An ECC circuit provided in a data path between a plurality of cell blocks, and the data input / output from the access control circuit is converted by the ECC circuit into converted data of a predetermined bit, The semiconductor memory device characterized in that the word line stored in the cell block and refreshed and the word line accessed are independently selected. 【請求項２】該ＥＣＣ回路が、該複数個のセルブロック
内に記憶されている該変換データのうち２ビットまでが
欠けていても、該アクセス用制御回路側のデータを正し
いデータに再生する、特許請求の範囲第１項記載の半導
体記憶装置。2. The ECC circuit reproduces the data on the side of the access control circuit into correct data even if up to 2 bits of the conversion data stored in the plurality of cell blocks are missing. A semiconductor memory device according to claim 1.
JP61058205A 1986-03-18 1986-03-18 Semiconductor memory device Expired - Lifetime JPH0612613B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61058205A JPH0612613B2 (en) 1986-03-18 1986-03-18 Semiconductor memory device
US07/026,519 US4766573A (en) 1986-03-18 1987-03-17 Semiconductor memory device with error correcting circuit
KR1019870002378A KR910002501B1 (en) 1986-03-18 1987-03-17 Semiconductor memory device with error correcting circuit
DE8787400607T DE3781294T2 (en) 1986-03-18 1987-03-18 SEMICONDUCTOR MEMORY ARRANGEMENT.
EP87400607A EP0238417B1 (en) 1986-03-18 1987-03-18 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61058205A JPH0612613B2 (en) 1986-03-18 1986-03-18 Semiconductor memory device

Publications (2)

Publication Number Publication Date
JPS62222497A JPS62222497A (en) 1987-09-30
JPH0612613B2 true JPH0612613B2 (en) 1994-02-16

Family

ID=13077532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61058205A Expired - Lifetime JPH0612613B2 (en) 1986-03-18 1986-03-18 Semiconductor memory device

Country Status (5)

Country Link
US (1) US4766573A (en)
EP (1) EP0238417B1 (en)
JP (1) JPH0612613B2 (en)
KR (1) KR910002501B1 (en)
DE (1) DE3781294T2 (en)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2514954B2 (en) * 1987-03-13 1996-07-10 三菱電機株式会社 IC card
JPH0814985B2 (en) * 1989-06-06 1996-02-14 富士通株式会社 Semiconductor memory device
JPH0748320B2 (en) * 1989-07-24 1995-05-24 セイコー電子工業株式会社 Semiconductor non-volatile memory
JPH04144000A (en) * 1990-10-03 1992-05-18 Mitsubishi Electric Corp Semiconductor memory device
JP2741112B2 (en) * 1991-03-29 1998-04-15 シャープ株式会社 Digital modulation method and digital modulation device
KR940010838B1 (en) * 1991-10-28 1994-11-17 삼성전자 주식회사 Data output control circuit
US5748547A (en) * 1996-05-24 1998-05-05 Shau; Jeng-Jye High performance semiconductor memory devices having multiple dimension bit lines
US20050036363A1 (en) * 1996-05-24 2005-02-17 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
US7064376B2 (en) * 1996-05-24 2006-06-20 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
TW382705B (en) * 1996-10-21 2000-02-21 Texas Instruments Inc Error correcting memory
JP3177207B2 (en) * 1998-01-27 2001-06-18 インターナショナル・ビジネス・マシーンズ・コーポレ−ション Refresh interval control apparatus and method, and computer
US6668341B1 (en) * 1999-11-13 2003-12-23 International Business Machines Corporation Storage cell with integrated soft error detection and correction
JP3938842B2 (en) * 2000-12-04 2007-06-27 富士通株式会社 Semiconductor memory device
JP4001724B2 (en) * 2001-03-29 2007-10-31 富士通株式会社 Semiconductor memory device
JP4782302B2 (en) * 2001-04-18 2011-09-28 富士通セミコンダクター株式会社 Semiconductor memory device
US20030009721A1 (en) * 2001-07-06 2003-01-09 International Business Machines Corporation Method and system for background ECC scrubbing for a memory array
JP4768163B2 (en) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 Semiconductor memory
JP4041358B2 (en) * 2002-07-04 2008-01-30 富士通株式会社 Semiconductor memory
KR100481820B1 (en) 2002-09-26 2005-04-11 (주)실리콘세븐 SRAM comPatible Memory Device comPensating an outPut data with Parity and OPerating Method thereof
JP4300462B2 (en) * 2003-04-23 2009-07-22 富士フイルム株式会社 Information recording / reproducing method and apparatus
WO2005017914A1 (en) * 2003-08-18 2005-02-24 Fujitsu Limited Semiconductor memory and operation method of semiconductor memory
JP2005327437A (en) * 2004-04-12 2005-11-24 Nec Electronics Corp Semiconductor storage device
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
JP5216244B2 (en) * 2007-05-31 2013-06-19 株式会社東芝 Data refresh apparatus and data refresh method
JP5127350B2 (en) 2007-07-31 2013-01-23 株式会社東芝 Semiconductor memory device
US8473808B2 (en) 2010-01-26 2013-06-25 Qimonda Ag Semiconductor memory having non-standard form factor
US9514800B1 (en) * 2016-03-26 2016-12-06 Bo Liu DRAM and self-refresh method
US11640331B2 (en) * 2021-07-29 2023-05-02 Texas Instruments Incorporated Securing physical layer startup from a low-power state

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2247835C3 (en) * 1972-09-29 1978-10-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Method for regenerating the memory contents of MOS memories and MOS memories for carrying out this method
US3811117A (en) * 1972-10-19 1974-05-14 Ibm Time ordered memory system and operation
IT1041882B (en) * 1975-08-20 1980-01-10 Honeywell Inf Systems SEMICONDUCTOR DYNAMIC MEMORY AND RELATIVE RECHARGE SYSTEM
JPS5564690A (en) * 1978-11-06 1980-05-15 Nippon Telegr & Teleph Corp <Ntt> Error detection and correction system of semiconductor memory device
US4506362A (en) * 1978-12-22 1985-03-19 Gould Inc. Systematic memory error detection and correction apparatus and method
JPS5683896A (en) * 1979-12-11 1981-07-08 Nec Corp Memory circuit
EP0054023A1 (en) * 1980-06-02 1982-06-23 Mostek Corporation Semiconductor memory for use in conjunction with error detection and correction circuit
US4542454A (en) * 1983-03-30 1985-09-17 Advanced Micro Devices, Inc. Apparatus for controlling access to a memory

Also Published As

Publication number Publication date
DE3781294T2 (en) 1992-12-17
DE3781294D1 (en) 1992-10-01
KR870009389A (en) 1987-10-26
US4766573A (en) 1988-08-23
EP0238417B1 (en) 1992-08-26
KR910002501B1 (en) 1991-04-23
EP0238417A2 (en) 1987-09-23
JPS62222497A (en) 1987-09-30
EP0238417A3 (en) 1989-11-02

Similar Documents

Publication Publication Date Title
JPH0612613B2 (en) Semiconductor memory device
US5012472A (en) Dynamic type semiconductor memory device having an error checking and correcting circuit
US7426683B2 (en) Semiconductor memory device equipped with error correction circuit
JP2525112B2 (en) Non-volatile memory device having error correction circuit
JPH06266607A (en) Data processing system and method for programming of its memory timing
US20050005230A1 (en) Semiconductor integrated circuit device and error checking and correcting method thereof
US7821868B2 (en) Memory and control unit
TWI689935B (en) Memory with error correction circuit
US6330198B1 (en) Semiconductor storage device
JPH0440697A (en) Semiconductor memory
JP2005196952A (en) Dynamic semiconductor memory device and power saving mode operating method of this device
JP4712214B2 (en) Semiconductor memory operation control method and semiconductor memory
JPS63308795A (en) Dynamic ram
JP2020161074A (en) Memory having error correction circuit
JP3129880B2 (en) Semiconductor storage device
JP2518614B2 (en) Semiconductor non-volatile memory device and operating method thereof
JPS59165285A (en) Semiconductor storage element
SU1088073A2 (en) Storage with error detection
JPH05210981A (en) Semiconductor memory
JPS5870500A (en) Semiconductor storing circuit
JPS60136093A (en) Semiconductor memory device
JPS5958698A (en) Semiconductor integrated circuit storage device
JPS61120392A (en) Storage circuit
JP2002269999A (en) Semiconductor memory
JPH04134789A (en) Memory device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term