JPH06112309A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06112309A JPH06112309A JP25794292A JP25794292A JPH06112309A JP H06112309 A JPH06112309 A JP H06112309A JP 25794292 A JP25794292 A JP 25794292A JP 25794292 A JP25794292 A JP 25794292A JP H06112309 A JPH06112309 A JP H06112309A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon nitride
- film
- nitride film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、トランジスタのチャネ
ル幅の画定方法の改良に関するものである。近年の半導
体装置の高集積化に伴い、トランジスタを形成する領域
の寸法を縮小することが要求されている。FIELD OF THE INVENTION The present invention relates to an improved method for defining the channel width of a transistor. With the recent high integration of semiconductor devices, it is required to reduce the size of the region where a transistor is formed.
【0002】微細寸法のトランジスタ領域の画定はロコ
ス法により行っているが、ロコス法を用いてトランジス
タ領域をフィールド酸化膜により画定した場合には、ト
ランジスタ領域を画定するフィールド酸化膜にバーズビ
ークと称する突出する部分が形成され、このバーズビー
クがトランジスタ領域の寸法精度を低下させ、トランジ
スタ特性に悪影響を与えている。Although the transistor region of fine dimensions is defined by the Locos method, when the transistor region is defined by the field oxide film by using the Locos method, a projection called bird's beak is formed on the field oxide film that defines the transistor region. The bird's beak deteriorates the dimensional accuracy of the transistor region and adversely affects the transistor characteristics.
【0003】以上のような状況から、ロコス法によるバ
ーズビークの悪影響を受けないで、トランジスタ領域の
画定を行うことが可能な半導体装置が要望されている。Under the circumstances as described above, there is a demand for a semiconductor device capable of defining a transistor region without being adversely affected by the bird's beak by the Locos method.
【0004】[0004]
【従来の技術】従来の第1〜第4の例の半導体装置及び
その製造方法について図7〜図10により詳細に説明す
る。2. Description of the Related Art Conventional semiconductor devices of first to fourth examples and a method of manufacturing the same will be described in detail with reference to FIGS.
【0005】図7は従来の第1の例の半導体装置の製造
方法を工程順に示す図、図8は従来の第2の例の半導体
装置の製造方法を工程順に示す図、図9は従来の第3の
例の半導体装置を示す側断面図、図10は従来の第4の
例の半導体装置を示す側断面図である。FIG. 7 is a diagram showing a method of manufacturing a semiconductor device of a first conventional example in process order, FIG. 8 is a diagram showing a method of manufacturing a semiconductor device of a second conventional example in process step, and FIG. 9 is a conventional method. FIG. 10 is a side sectional view showing a semiconductor device of a third example, and FIG. 10 is a side sectional view showing a semiconductor device of a conventional fourth example.
【0006】従来の第1の例の半導体装置を製造するに
は、まず図7(a) に示すように半導体基板81の表面にシ
リコン酸化膜82とシリコン窒化膜とを積層して形成し、
シリコン窒化膜をパターニングしてシリコン窒化膜83を
形成する。In order to manufacture the semiconductor device of the first conventional example, first, as shown in FIG. 7A, a silicon oxide film 82 and a silicon nitride film are formed by laminating on the surface of a semiconductor substrate 81,
The silicon nitride film is patterned to form a silicon nitride film 83.
【0007】つぎに図7(b) に示すように、このシリコ
ン窒化膜83をマスクにして不純物を注入してチャネルカ
ット84を形成し、このシリコン窒化膜83をマスクにして
選択酸化してフィールド酸化膜85を形成する。Next, as shown in FIG. 7B, using the silicon nitride film 83 as a mask, impurities are implanted to form a channel cut 84, and the silicon nitride film 83 is used as a mask to selectively oxidize the field. An oxide film 85 is formed.
【0008】ついでシリコン窒化膜83とシリコン酸化膜
82を除去した後、図7(c) に示すようにゲート酸化膜87
を介してゲート電極となる導電層を形成し、パターニン
グしてゲート電極88を形成する。Next, the silicon nitride film 83 and the silicon oxide film
After removing 82, gate oxide 87 is removed as shown in Figure 7 (c).
A conductive layer to be a gate electrode is formed through the above and patterned to form a gate electrode 88.
【0009】このようにして形成した図7(c) に示すよ
うな従来の第1の例の半導体装置においては、パターニ
ングしたシリコン窒化膜83の寸法、即ち設計チャネル幅
bと、形成されたフィールド酸化膜85の間隔即ち、実効
チャネル幅aとの寸法差、即ちバーズビークによるシフ
ト量が生じている。In the conventional semiconductor device of the first example as shown in FIG. 7C thus formed, the dimensions of the patterned silicon nitride film 83, that is, the designed channel width b and the formed field. A gap between the oxide films 85, that is, a dimensional difference from the effective channel width a, that is, a shift amount due to bird's beak occurs.
【0010】シリコン酸化膜82、シリコン窒化膜83、フ
ィールド酸化膜85等のそれぞれの膜厚のバラツキによっ
てこのシフト量は変動するので、同じ設計チャネル幅b
に対して実効チャネル幅aにバラツキが生じている。Since this shift amount fluctuates due to variations in the film thicknesses of the silicon oxide film 82, the silicon nitride film 83, the field oxide film 85, etc., the same design channel width b
In contrast, the effective channel width a varies.
【0011】従来の第2の例の半導体装置を製造するに
は、まず図8(a) に示すように半導体基板91の全表面に
不純物を注入してチャネルカット94を形成し、半導体基
板91の全表面に素子形成領域を画定するフィールド酸化
膜95となるシリコン酸化膜を形成し、このシリコン酸化
膜を図に示すようにパターニングしてフィールド酸化膜
95を形成する。In order to manufacture the semiconductor device of the second conventional example, first, as shown in FIG. 8A, impurities are implanted into the entire surface of the semiconductor substrate 91 to form a channel cut 94, and then the semiconductor substrate 91 is formed. A silicon oxide film to be a field oxide film 95 that defines an element formation region is formed on the entire surface of the film, and the silicon oxide film is patterned as shown in the figure to form the field oxide film.
Forming 95.
【0012】ついで図8(b) に示すようにこのフィール
ド酸化膜95で画定して形成した素子形成領域内にゲート
酸化膜97を介してゲート電極となる導電層を形成し、パ
ターニングしてゲート電極98を形成する。Then, as shown in FIG. 8B, a conductive layer to be a gate electrode is formed through a gate oxide film 97 in an element forming region defined by the field oxide film 95 and patterned to form a gate. The electrode 98 is formed.
【0013】ついで図8(c) に示すように、フィールド
酸化膜95とゲート電極98をマスクとしてソース99とドレ
イン100 を半導体基板91のチャネルカット94に形成す
る。このようにして形成した図8(c) に示すような従来
の第2の例の半導体装置においては、フィールド酸化膜
95の下にはチャネルカット94があるため、チャネル幅の
大小によりトランジスタ特性のVthに変動が生じてい
る。Next, as shown in FIG. 8C, a source 99 and a drain 100 are formed in the channel cut 94 of the semiconductor substrate 91 using the field oxide film 95 and the gate electrode 98 as a mask. In the conventional semiconductor device of the second example as shown in FIG. 8C thus formed, the field oxide film is formed.
Since there is a channel cut 94 under 95, Vth of the transistor characteristic varies depending on the size of the channel width.
【0014】従来の第3の例の半導体装置を製造するに
は、まず図9に示すように半導体基板111 の表面にシリ
コン酸化膜とシリコン窒化膜とを積層して形成し、シリ
コン窒化膜をパターニングしてシリコン窒化膜を形成
し、このシリコン窒化膜をマスクにして不純物を注入し
てチャネルカット114 を形成し、このシリコン窒化膜を
マスクにして選択酸化してフィールド酸化膜115 を形成
し、図における左の素子形成領域においてこのフィール
ド酸化膜115 をパターニングする。In order to manufacture the semiconductor device of the third conventional example, first, as shown in FIG. 9, a silicon oxide film and a silicon nitride film are laminated on the surface of a semiconductor substrate 111 to form a silicon nitride film. Patterning is performed to form a silicon nitride film, the silicon nitride film is used as a mask to inject impurities to form a channel cut 114, and the silicon nitride film is used as a mask to selectively oxidize to form a field oxide film 115. The field oxide film 115 is patterned in the element formation region on the left side of the drawing.
【0015】ついでシリコン窒化膜とシリコン酸化膜を
除去した後、図9に示すようにゲート酸化膜117 を介し
てゲート電極となる導電層を形成し、パターニングして
ゲート電極118 を形成し、ゲート電極118 をマスクとし
てソース119 とドレイン120を形成する。Then, after removing the silicon nitride film and the silicon oxide film, as shown in FIG. 9, a conductive layer to be a gate electrode is formed through the gate oxide film 117 and patterned to form a gate electrode 118, and a gate electrode 118 is formed. A source 119 and a drain 120 are formed using the electrode 118 as a mask.
【0016】最後に全面に絶縁膜121 を形成し、左のト
ランジスタのドレイン120 と右のトランジスタのソース
119 の位置にコンタクトホールを形成し、このコンタク
トホール内及び絶縁膜121 の表面に延在する導電層を形
成してパターニングし、引き出し電極122 を形成して左
右のトランジスタを電気的に接続する。Finally, an insulating film 121 is formed on the entire surface, and the drain 120 of the left transistor and the source of the right transistor are formed.
A contact hole is formed at the position of 119, a conductive layer extending in the contact hole and on the surface of the insulating film 121 is formed and patterned, and a lead electrode 122 is formed to electrically connect the left and right transistors.
【0017】このようにして形成した図9に示すような
従来の第3の例の半導体装置においては、左のトランジ
スタと右のトランジスタとを電気的に接続するためには
コンタクトホールを形成し、コンタクトホール内及び絶
縁膜121 の表面に延在する導電層を形成してパターニン
グし、引き出し電極122 を形成しなければならない。In the thus formed conventional semiconductor device of the third example as shown in FIG. 9, a contact hole is formed to electrically connect the left transistor and the right transistor, A conductive layer extending in the contact hole and on the surface of the insulating film 121 must be formed and patterned to form the extraction electrode 122.
【0018】従来の第4の例の半導体装置を製造するに
は、図10に示すように半導体基板131 の全表面に不純
物を注入してチャネルカット134 を形成し、半導体基板
131の全表面に素子形成領域を画定するフィールド酸化
膜135 となるシリコン酸化膜を形成し、このシリコン酸
化膜を図に示すようにパターニングしてフィールド酸化
膜135 を形成する。To manufacture the semiconductor device of the fourth conventional example, as shown in FIG. 10, impurities are implanted into the entire surface of the semiconductor substrate 131 to form a channel cut 134, and the semiconductor substrate is formed.
A silicon oxide film serving as a field oxide film 135 that defines an element formation region is formed on the entire surface of 131, and the silicon oxide film is patterned as shown in the figure to form a field oxide film 135.
【0019】ついで図に示すようにこのフィールド酸化
膜135 により画定して形成した素子形成領域内にゲート
酸化膜137 を介してゲート電極となる導電層を形成し、
パターニングしてゲート電極138 を形成する。Then, as shown in the figure, a conductive layer to be a gate electrode is formed through the gate oxide film 137 in the element formation region defined by the field oxide film 135.
The gate electrode 138 is formed by patterning.
【0020】ついで図にフィールド酸化膜135 とゲート
電極138 をマスクとしてソース139とドレイン140 を半
導体基板131 のチャネルカット134 に形成する。このよ
うにして形成した図に示すような従来の第4の例の半導
体装置においては、フィールド酸化膜135 の下にはチャ
ネルカット134 があるため、チャネル幅の大小によりト
ランジスタ特性のVthに変動が生じている。Then, a source 139 and a drain 140 are formed in the channel cut 134 of the semiconductor substrate 131 using the field oxide film 135 and the gate electrode 138 as a mask in the figure. In the conventional semiconductor device of the fourth example as shown in the figure formed in this way, since there is a channel cut 134 under the field oxide film 135, the Vth of the transistor characteristic varies depending on the size of the channel width. Is occurring.
【0021】[0021]
【発明が解決しようとする課題】以上説明した従来の第
1の例の半導体装置においては、フィールド酸化膜にバ
ーズビークと称する突起が生じて領域が狭くなってお
り、そのシフト量は、シリコン酸化膜、シリコン窒化
膜、フィールド酸化膜等のそれぞれの膜厚のバラツキに
よって同じ設計チャネル幅に対して実効チャネル幅にバ
ラツキが生じるという問題点があり、従来の第2の例の
半導体装置においては、チャネル幅が小さいトランジス
タにおいては、チャネルカットが領域内に侵入して形成
される染み出しの影響が大きく既にVthが上昇している
ので変動は少ないが、チャネル幅が大きいトランジスタ
においては、チャネルカットの染み出しの影響が少なか
ったのでVthが急激に上昇するという問題点があり、従
来の第3の例の半導体装置においては、ロコス法で画定
したフィールド領域との電気的な接続を改めて行うこと
が必要であるという問題点があり、従来の第4の例の半
導体装置においては、フィールド酸化膜をパターニング
して画定したソース・ドレイン領域から引出し電極を取
る場合に、深い位置から引き出すために、段差が大きく
なる場合があるという問題点があった。In the conventional semiconductor device of the first example described above, a region called a bird's beak is formed in the field oxide film to narrow the region, and the shift amount is the silicon oxide film. , The silicon nitride film, the field oxide film, and the like have variations in the effective channel width with respect to the same designed channel width due to variations in the film thickness. In the conventional semiconductor device of the second example, In a transistor with a small width, the channel cut has a large influence of the exudation formed by penetrating into the region, and V th has already risen, so there is little fluctuation, but in a transistor with a large channel width, the channel cut the influence of the exudation was less there is a problem that V th increases rapidly, semiconductors third conventional example However, in the semiconductor device of the fourth example of the related art, the field oxide film must be patterned to form an electrical connection with the field region defined by the Locos method. When the extraction electrode is taken from the defined source / drain region, there is a problem that the step may be large because the extraction electrode is extracted from a deep position.
【0022】本発明は以上のような状況から、簡単且つ
容易にフィールド酸化膜のバーズビークの悪影響を除去
し、Vthの急激な上昇を防止し、ロコス法で画定したフ
ィールド領域との電気的な接続を改めて行わず、ソース
・ドレイン領域から引出し電極を取る場合に、段差を小
さくすることが可能となる半導体装置及びその製造方法
の提供を目的としたものである。In view of the above situation, the present invention easily and easily removes the adverse effect of bird's beak of the field oxide film, prevents a rapid rise in V th , and electrically connects with the field region defined by the Locos method. It is an object of the present invention to provide a semiconductor device and a method for manufacturing the same that can reduce the step difference when the extraction electrode is taken from the source / drain region without making the connection again.
【0023】[0023]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表面にシリコン酸化膜とシリコ
ン窒化膜とを積層して形成し、このシリコン窒化膜をパ
ターニングしたシリコン窒化膜をマスクとして不純物注
入を行ってこの半導体基板にチャネルカットを形成し、
このシリコン窒化膜をマスクとして選択酸化を行ってフ
ィールド酸化膜を形成し、トランジスタのチャネル領域
を画定する工程と、このシリコン窒化膜とこのシリコン
酸化膜とを除去した後、このフィールド酸化膜をパター
ニングしてチャネル幅を画定したトランジスタを形成す
る工程とを含むように構成する。According to a method of manufacturing a semiconductor device of the present invention, a silicon oxide film and a silicon nitride film are laminated on a surface of a semiconductor substrate, and the silicon nitride film is patterned to form a silicon nitride film. Impurity implantation is performed as a mask to form a channel cut in this semiconductor substrate,
A step of forming a field oxide film by performing selective oxidation using this silicon nitride film as a mask to define a channel region of a transistor, and after removing the silicon nitride film and the silicon oxide film, patterning the field oxide film And a step of forming a transistor having a defined channel width.
【0024】[0024]
【作用】即ち本発明においては、フィールド酸化膜によ
りチャネル領域を画定したトランジスタと、フィールド
酸化膜をパターニングしてチャネル幅を画定したトラン
ジスタとを具備するので、それぞれのトランジスタの長
所を生かし、欠点を取り除くことにより、品質の高い安
定した特性を有する半導体装置を製造することが可能と
なる。That is, in the present invention, since the transistor having the channel region defined by the field oxide film and the transistor having the channel width defined by patterning the field oxide film are provided, the advantages of each transistor are utilized and the drawbacks are brought about. By removing it, it becomes possible to manufacture a semiconductor device having high quality and stable characteristics.
【0025】[0025]
【実施例】以下図1〜図6により本発明の一実施例につ
いて詳細に説明する。図1〜図2は本発明による第1の
実施例の半導体装置の製造方法を工程順に示す図、図3
は本発明による第2の実施例の半導体装置の製造方法を
工程順に示すチャネル長手方向断面図、図4は本発明に
よる第3の実施例の半導体装置の製造方法を工程順に示
すチャネル長手方向断面図、図5〜図6は本発明による
第4の実施例の半導体装置の製造方法を工程順に示す図
である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to FIGS. 1 to 2 are views showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps, FIG.
FIG. 4 is a cross-sectional view in the longitudinal direction of the channel showing the method for manufacturing the semiconductor device of the second embodiment according to the present invention in the order of steps, and FIG. FIGS. 5 to 6 are views showing a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention in the order of steps.
【0026】本発明による第1の実施例の半導体装置を
製造するには、まず図1(a) に示すように半導体基板1
の表面にシリコン酸化膜2とシリコン窒化膜とを積層し
て形成し、シリコン窒化膜をパターニングしてシリコン
窒化膜3を形成する。In order to manufacture the semiconductor device of the first embodiment according to the present invention, first, as shown in FIG.
A silicon oxide film 2 and a silicon nitride film are formed by laminating on the surface of, and the silicon nitride film is patterned to form a silicon nitride film 3.
【0027】つぎに図1(b) に示すように、このシリコ
ン窒化膜3をマスクにして不純物を注入してチャネルカ
ット4を形成し、このシリコン窒化膜3をマスクにして
選択酸化してフィールド酸化膜5を形成する。Next, as shown in FIG. 1B, a channel cut 4 is formed by implanting impurities using the silicon nitride film 3 as a mask, and the silicon nitride film 3 is used as a mask to selectively oxidize the field. The oxide film 5 is formed.
【0028】ついでシリコン窒化膜3とシリコン酸化膜
2を除去してフィールド領域を画定した後、全面にレジ
スト膜6を形成し、図1(c) に示すようにチャネル幅方
向断面のゲート電極の幅及びチャネル長手方向断面のチ
ャネルカット4の表面のレジスト膜6をパターニング
し、チャネル幅方向断面のフィールド酸化膜5及びチャ
ネル長手方向断面のフィールド酸化膜5をエッチングし
て除去することにより、寸法精度の高いチャネル幅が要
求されるトランジスタのチャネル領域を画定する。Then, the silicon nitride film 3 and the silicon oxide film 2 are removed to define a field region, and then a resist film 6 is formed on the entire surface to form a gate electrode of a cross section in the channel width direction as shown in FIG. 1 (c). Dimensional accuracy is obtained by patterning the resist film 6 on the surface of the channel cut 4 in the width and channel longitudinal section and etching and removing the field oxide film 5 in the channel width direction section and the field oxide film 5 in the channel longitudinal section. Defines a channel region of a transistor that requires a high channel width of
【0029】その後図2(a) に示すようにフィールド領
域にゲート酸化膜7を介してゲート電極となる導電層を
形成し、パターニングしてゲート電極8を形成し、この
ゲート電極8をマスクにして不純物を半導体基板1に注
入してソース9とドレイン10を形成する。After that, as shown in FIG. 2A, a conductive layer to be a gate electrode is formed in the field region through the gate oxide film 7 and patterned to form a gate electrode 8, which is used as a mask. Then, impurities are injected into the semiconductor substrate 1 to form the source 9 and the drain 10.
【0030】本発明による第2の実施例の半導体装置を
製造するには、まず図3(a) に示すように半導体基板21
の表面に設けたフィールド酸化膜25の表面にレジスト膜
26を形成してパターニングし、このレジスト膜26をマス
クとしてフィールド酸化膜25をエッチングして画定した
領域を、ロコス法で画定した領域とを隣接して設け、レ
ジスト膜26を除去し、つぎに図3(b) に示すようにそれ
ぞれの領域にゲート酸化膜27を介してゲート電極28を形
成し、それぞれのゲート電極28をマスクにして不純物を
半導体基板21に注入し、パターニングして画定した領域
のドレイン30とロコス法で画定した領域のソース29が連
結されるように形成する。In order to manufacture the semiconductor device of the second embodiment according to the present invention, first, as shown in FIG.
A resist film is formed on the surface of the field oxide film 25 provided on the surface of the
26 is formed and patterned, the region defined by etching the field oxide film 25 using the resist film 26 as a mask is provided adjacent to the region defined by the Locos method, and the resist film 26 is removed. As shown in FIG. 3 (b), a gate electrode 28 is formed in each region through a gate oxide film 27, and the gate electrode 28 is used as a mask to inject impurities into the semiconductor substrate 21 and patterned to define it. The drain 30 of the region and the source 29 of the region defined by the Locos method are formed to be connected.
【0031】このようにして形成したトランジスタは図
9の従来の第3の例の半導体装置のように絶縁膜121 に
設けたコンタクトホールを用いて引き出し電極122 によ
り電気的に接続する必要がなくなる。The transistor thus formed does not need to be electrically connected by the extraction electrode 122 using the contact hole provided in the insulating film 121 as in the conventional semiconductor device of the third example shown in FIG.
【0032】本発明による第3の実施例の半導体装置を
製造するには、まず図4(a) に示すように第2の実施例
の半導体装置の製造工程の図3と同様に行い、レジスト
膜46を除去し、つぎに図4(b) に示すようにすべての
フィールド領域にゲート酸化膜47を形成し、フィールド
酸化膜45をパターニングして形成したフィールド領域に
ゲート電極48を形成し、全面に絶縁膜51を形成し、ロコ
ス法で画定した領域にコンタクトホール51a を形成して
このコンタクトホール51a 内に引き出し電極52を形成す
る。In order to manufacture the semiconductor device of the third embodiment according to the present invention, first, as shown in FIG. 4 (a), the same steps as those of the manufacturing process of the semiconductor device of the second embodiment shown in FIG. The film 46 is removed, then the gate oxide film 47 is formed in all the field regions as shown in FIG. 4B, and the gate electrode 48 is formed in the field region formed by patterning the field oxide film 45. An insulating film 51 is formed on the entire surface, a contact hole 51a is formed in a region defined by the Locos method, and a lead electrode 52 is formed in this contact hole 51a.
【0033】このようにして形成したトランジスタの引
き出し電極52は、図10の従来の第4の例の半導体装置
のようにフィールド酸化膜135 をエッチングして形成し
て画定したフィールド領域の絶縁膜141 に設けたコンタ
クトホールを用いて形成した引き出し電極142 よりも浅
く形成することが可能となる。The extraction electrode 52 of the transistor thus formed is formed by etching the field oxide film 135 as in the conventional semiconductor device of the fourth example shown in FIG. It is possible to form the electrode shallower than the extraction electrode 142 formed by using the contact hole provided in.
【0034】本発明による第4の実施例の半導体装置を
製造するには、まず図5(a) に示すように半導体基板61
の表面にシリコン酸化膜62とシリコン窒化膜とを積層し
て形成し、シリコン窒化膜をパターニングしてシリコン
窒化膜63を形成する。In order to manufacture the semiconductor device of the fourth embodiment according to the present invention, first, as shown in FIG.
A silicon oxide film 62 and a silicon nitride film are laminated and formed on the surface of, and the silicon nitride film is patterned to form a silicon nitride film 63.
【0035】つぎに図5(b) に示すように、このシリコ
ン窒化膜63をマスクにして不純物を注入してチャネルカ
ット64を形成し、このシリコン窒化膜63をマスクにして
選択酸化してフィールド酸化膜65を形成する。Next, as shown in FIG. 5B, a channel cut 64 is formed by implanting impurities with the silicon nitride film 63 as a mask, and the silicon nitride film 63 is used as a mask to selectively oxidize the field. An oxide film 65 is formed.
【0036】ついでシリコン窒化膜63とシリコン酸化膜
62を除去してフィールド領域を画定した後、全面にレジ
スト膜66を形成し、図5(c) に示すようにチャネル幅方
向断面のゲート電極の幅及びチャネル長手方向断面のチ
ャネルカット64の表面のレジスト膜66をパターニング
し、チャネル幅方向断面のフィールド酸化膜65及びチャ
ネル長手方向断面のフィールド酸化膜65をエッチングし
て除去することにより、寸法精度の高いチャネル幅が要
求されるトランジスタのチャネル領域を画定する。Next, the silicon nitride film 63 and the silicon oxide film
After removing the 62 to define the field region, a resist film 66 is formed on the entire surface, and as shown in FIG. 5C, the width of the gate electrode in the channel width direction section and the surface of the channel cut 64 in the channel longitudinal direction section. By patterning the resist film 66 of and the field oxide film 65 in the cross section in the channel width direction and the field oxide film 65 in the cross section in the longitudinal direction of the channel are removed by etching, the channel region of the transistor requiring a channel width with high dimensional accuracy To define
【0037】その後図6(a) に示すようにフィールド領
域にゲート酸化膜67を介してゲート電極となる導電層を
形成し、パターニングしてゲート電極68を形成し、この
ゲート電極68をマスクにして不純物を半導体基板61に注
入してソース69とドレイン70を形成する。After that, as shown in FIG. 6A, a conductive layer to be a gate electrode is formed in the field region through a gate oxide film 67, and patterned to form a gate electrode 68. The gate electrode 68 is used as a mask. Then, impurities are injected into the semiconductor substrate 61 to form the source 69 and the drain 70.
【0038】[0038]
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な工程の変更により、チャネル幅の
バラツキを少なくすることが可能となり、安定したトラ
ンジスタ特性を得ることが可能となる利点があり、著し
い経済的及び、信頼性向上の効果が期待できる半導体装
置及びその製造方法の提供が可能である。As is apparent from the above description, according to the present invention, it is possible to reduce variations in the channel width and to obtain stable transistor characteristics by changing the process in an extremely simple manner. It is possible to provide a semiconductor device which has advantages, and can be expected to have a remarkable economic effect and an effect of improving reliability, and a manufacturing method thereof.
【図1】 本発明による第1の実施例の半導体装置の製
造方法を工程順に示す図(1) 、FIG. 1 is a diagram showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps (1),
【図2】 本発明による第1の実施例の半導体装置の製
造方法を工程順に示す図(2) 、FIG. 2 is a diagram showing the method of manufacturing the semiconductor device of the first embodiment according to the present invention in the order of steps (2),
【図3】 本発明による第2の実施例の半導体装置の製
造方法を工程順に示すチャネル長手方向断面図、FIG. 3 is a longitudinal cross-sectional view of a channel showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention in process order.
【図4】 本発明による第3の実施例の半導体装置の製
造方法を工程順に示すチャネル長手方向断面図、FIG. 4 is a longitudinal cross-sectional view of a channel showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention in process order.
【図5】 本発明による第4の実施例の半導体装置の製
造方法を工程順に示す図(1) 、FIG. 5 is a diagram showing the method of manufacturing a semiconductor device according to the fourth embodiment of the present invention in the order of steps (1),
【図6】 本発明による第4の実施例の半導体装置の製
造方法を工程順に示す図(2) 、FIG. 6 is a diagram showing a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention in the order of steps (2),
【図7】 従来の第1の例の半導体装置の製造方法を工
程順に示す図、FIG. 7 is a diagram showing a method of manufacturing a semiconductor device according to a conventional first example in the order of steps;
【図8】 従来の第2の例の半導体装置の製造方法を工
程順に示す図、FIG. 8 is a diagram showing a method of manufacturing a semiconductor device of a second conventional example in the order of steps,
【図9】 従来の第3の例の半導体装置を示す側断面
図、FIG. 9 is a side sectional view showing a conventional semiconductor device of a third example;
【図10】 従来の第4の例の半導体装置を示す側断面
図、FIG. 10 is a side sectional view showing a conventional semiconductor device of a fourth example;
1は半導体基板、2はシリコン酸化膜、3はシリコン窒
化膜、4はチャネルカット、5はフィールド酸化膜、6
はレジスト膜、7はゲート酸化膜、8はゲート電極、9
はソース、10はドレイン、1 is a semiconductor substrate, 2 is a silicon oxide film, 3 is a silicon nitride film, 4 is a channel cut, 5 is a field oxide film, 6
Is a resist film, 7 is a gate oxide film, 8 is a gate electrode, 9
Is the source, 10 is the drain,
Claims (4)
(2)とシリコン窒化膜とを積層して形成し、該シリコン
窒化膜をパターニングしたシリコン窒化膜(3)をマスク
として不純物注入を行って前記半導体基板(1) にチャネ
ルカット(4) を形成し、前記シリコン窒化膜(3) をマス
クとして選択酸化を行ってフィールド酸化膜(5) を形成
し、トランジスタのチャネル領域を画定する工程と、 前記シリコン窒化膜(3)と前記シリコン酸化膜(2)とを除
去した後、前記フィールド酸化膜(5) をパターニングし
てチャネル幅を画定したトランジスタを形成する工程
と、 を含むことを特徴とする半導体装置の製造方法。1. A silicon oxide film on the surface of a semiconductor substrate (1).
A channel cut (4) is formed in the semiconductor substrate (1) by stacking (2) and a silicon nitride film, and using the silicon nitride film (3) obtained by patterning the silicon nitride film as a mask to implant impurities. Then, selective oxidation is performed using the silicon nitride film (3) as a mask to form a field oxide film (5) to define a channel region of a transistor, and the silicon nitride film (3) and the silicon oxide film ( And (2) are removed, and then the field oxide film (5) is patterned to form a transistor having a defined channel width.
ャネル幅を画定したトランジスタを、ロコス法にて画定
したフィールド領域にオーバーラップさせて形成する工
程を含むことを特徴とする半導体装置の製造方法。2. A method of manufacturing a semiconductor device, comprising the step of forming a transistor having a channel width defined by patterning a field oxide film so as to overlap a field region defined by the Locos method.
ャネル幅を画定したトランジスタに隣接してロコス法に
て画定したフィールド領域を設け、該ロコス法にて画定
したフィールド領域に引き出し電極を形成する工程を含
むことを特徴とする半導体装置の製造方法。3. A step of forming a field region defined by the Locos method adjacent to a transistor having a channel width defined by patterning a field oxide film, and forming an extraction electrode in the field region defined by the Locos method. A method of manufacturing a semiconductor device, comprising:
レジスト膜(66)を形成し、前記レジスト膜(66)をパター
ニングしてチャネル幅の開口を形成し、前記開口が形成
されたレジスト膜(66)をマスクとしてフィールド酸化膜
(65)をパターニングする工程と、 ロコス法にて画定したフィールド領域のチャネル長方向
にゲート酸化膜(67)を介してゲート電極(68)を形成し、
該ゲート電極(68)をマスクとしてソース(69)とドレイン
(70)を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。4. A resist film (66) is formed in a field region defined by the Locos method, and the resist film (66) is patterned to form an opening having a channel width. Field oxide film using 66) as a mask
A step of patterning (65), and forming a gate electrode (68) through the gate oxide film (67) in the channel length direction of the field region defined by the Rocos method,
Source (69) and drain using the gate electrode (68) as a mask
A method of manufacturing a semiconductor device, comprising the step of forming (70).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25794292A JPH06112309A (en) | 1992-09-28 | 1992-09-28 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25794292A JPH06112309A (en) | 1992-09-28 | 1992-09-28 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06112309A true JPH06112309A (en) | 1994-04-22 |
Family
ID=17313353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25794292A Withdrawn JPH06112309A (en) | 1992-09-28 | 1992-09-28 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06112309A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583064A (en) * | 1994-01-28 | 1996-12-10 | Goldstar Electron Co. Ltd. | Semiconductor device and process for formation thereof |
US5620911A (en) * | 1993-12-31 | 1997-04-15 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a metal field effect transistor having a recessed gate |
JP2008117838A (en) * | 2006-11-01 | 2008-05-22 | Elpida Memory Inc | Semiconductor device, and method for manufacturing the same |
-
1992
- 1992-09-28 JP JP25794292A patent/JPH06112309A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5620911A (en) * | 1993-12-31 | 1997-04-15 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a metal field effect transistor having a recessed gate |
US5583064A (en) * | 1994-01-28 | 1996-12-10 | Goldstar Electron Co. Ltd. | Semiconductor device and process for formation thereof |
JP2008117838A (en) * | 2006-11-01 | 2008-05-22 | Elpida Memory Inc | Semiconductor device, and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6489652B1 (en) | Trench DMOS device having a high breakdown resistance | |
KR950009806B1 (en) | Ccd charge transfer device and solid sensor and its making method | |
KR100395721B1 (en) | Method of manufacturing semiconductor device | |
US6511885B2 (en) | Vertical MOS transistor and method of manufacturing the same | |
US7410874B2 (en) | Method of integrating triple gate oxide thickness | |
JP3125943B2 (en) | Method for manufacturing semiconductor device | |
JP2991489B2 (en) | Semiconductor device | |
JPH0414880A (en) | Manufacture of non-volatile semiconductor memory device | |
US5661048A (en) | Method of making an insulated gate semiconductor device | |
KR20020070075A (en) | Non-volatile semiconductor memory device and method of manufacturing the same | |
JPS6055665A (en) | Manufacture of semiconductor device | |
KR19980024045A (en) | Semiconductor device and manufacturing method thereof | |
US20010025986A1 (en) | Vertical MOS transistor | |
KR100424241B1 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
KR100211635B1 (en) | Semiconductor device and fabrication thereof | |
US8232608B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JPH06112309A (en) | Manufacture of semiconductor device | |
US5994190A (en) | Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film | |
US5447883A (en) | Method of manufacturing semiconductor device | |
JP2001284445A (en) | Semiconductor device and manufacturing method therefor | |
JP2020145300A (en) | Semiconductor device and manufacturing method of the same | |
KR100304760B1 (en) | MNOS type semiconductor device | |
JPH09330988A (en) | Laminated gate-type non-volatile semiconductor memory device | |
KR960006428B1 (en) | Method of manufacturing a gate for semiconductor device | |
JP2706162B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |