JPH06104518A - Semiconductor laser drive circuit - Google Patents

Semiconductor laser drive circuit

Info

Publication number
JPH06104518A
JPH06104518A JP4275381A JP27538192A JPH06104518A JP H06104518 A JPH06104518 A JP H06104518A JP 4275381 A JP4275381 A JP 4275381A JP 27538192 A JP27538192 A JP 27538192A JP H06104518 A JPH06104518 A JP H06104518A
Authority
JP
Japan
Prior art keywords
digital
control voltage
output
analog
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4275381A
Other languages
Japanese (ja)
Other versions
JP2863384B2 (en
Inventor
Shinji Kubota
真司 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4275381A priority Critical patent/JP2863384B2/en
Publication of JPH06104518A publication Critical patent/JPH06104518A/en
Application granted granted Critical
Publication of JP2863384B2 publication Critical patent/JP2863384B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate droop or DC light emitting region from a control voltage being held when a semiconductor laser is driven with the control voltage being held at the time of recording. CONSTITUTION:The semiconductor laser drive circuit comprises a differential amplifier 4 for comparing a monitor signal fed from an optical detector with a recording voltage and producing a control voltage, and a sample & hold means for receiving the control voltage from the differential amplifier and producing a control voltage during a sample interval whereas holding a control voltage at the time of setting after switching of optical output from replay to recording through storage of charges during a hold interval. Furthermore, a control voltage being held is subjected to A/D conversion through an A/D converter 30, output therefrom is then latched and subjected to D/A conversion through a D/A converter 31. When modulation is carried out with recording signals, the control voltage is switched to an output subjected to D/A conversion upon completion of D/A conversion.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体レーザの光を絞っ
た光スポットを用いて、光ディスク上に信号を記録した
り、あるいは記録した光ディスク上の信号を消去、再
生、重ね書きする光ディスク装置のなかで、特に半導体
レーザの光出力の制御を行なう半導体レーザ駆動回路に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical disk device for recording a signal on an optical disk, or for erasing, reproducing or overwriting a signal on a recorded optical disk by using a light spot obtained by narrowing the light of a semiconductor laser. In particular, the present invention relates to a semiconductor laser drive circuit that controls the optical output of a semiconductor laser.

【0002】[0002]

【従来の技術】近年、光ディスク装置のなかで、半導体
レーザ駆動回路の1つの制御方式として、光出力を高精
度、高速に制御するため、記録の開始で光出力が所定の
値に整定した時の制御電圧をホールドし、オープンルー
プの制御系により半導体レーザを駆動するホールド方式
が用いられている。
2. Description of the Related Art In recent years, as one control method of a semiconductor laser drive circuit in an optical disk device, in order to control the optical output with high accuracy and at high speed, when the optical output is set to a predetermined value at the start of recording, A hold method is used in which the control voltage is held and the semiconductor laser is driven by an open loop control system.

【0003】従来のホールド方式を用いた半導体レーザ
駆動回路について説明する。図13はこの従来のホール
ド方式を用いた半導体レーザ駆動回路の構成図を示す。
図13において、1は半導体レーザ、2は半導体レーザ
1の光出力に応じたモニタ電流IM を発生する光検出
器、3はモニタ電流IM を抵抗RIによりモニタ電圧V
Mに変換する電流電圧変換器(I/V変換器)である。
4は差動アンプで、モニタ電圧VMと、光出力を設定す
る基準電圧VRとの比較を行ない、制御電圧VSを発生
する。基準電圧VRは、再生用の基準電圧VPの電源5
と、記録用の基準電圧VWの電源6のいずれかであり、
アナログスイッチ7とアナログスイッチ8によりどちら
かが選択される。選択は記録区間を示す記録ゲートWG
及びインバータ10の出力により制御される。なお、以
降アナログスイッチの動作はすべて、その制御端子の信
号が”ハイ”の時にオン、”ロー”の時にオフになるも
のとする。
A conventional semiconductor laser driving circuit using the hold method will be described. FIG. 13 is a block diagram of a semiconductor laser drive circuit using this conventional hold method.
13, 1 denotes a semiconductor laser, 2 is a light detector for generating a monitor current I M corresponding to the light output of the semiconductor laser 1, the monitor voltage V by the monitoring current I M of the resistor RI 3
It is a current-voltage converter (I / V converter) for converting into M.
Reference numeral 4 denotes a differential amplifier, which compares the monitor voltage VM with a reference voltage VR that sets the optical output, and generates a control voltage VS. The reference voltage VR is the power source 5 of the reference voltage VP for reproduction.
And either the power source 6 of the reference voltage VW for recording,
Either of the analog switch 7 and the analog switch 8 is selected. The selection is the recording gate WG that indicates the recording section
And the output of the inverter 10. Note that, hereinafter, all the operations of the analog switch are turned on when the signal of the control terminal is "high" and turned off when the signal is "low".

【0004】アナログスイッチ9は、ホールドゲートH
LD、インバータ18により制御され、制御電圧VSを
バッファーアンプ12に与える。アナログスイッチ9、
コンデンサ11、バッファーアンプ12はサンプルホー
ルド回路を構成している。サンプルホールド回路は、ア
ナログスイッチ9がオンの時に制御電圧VSをサンプル
し、クローズループの制御系が構成される。またアナロ
グスイッチ9がオフの時にはコンデンサ11の電荷蓄積
により制御電圧VSをホールドし、制御系はクローズル
ープからオープンループになる。バッファアンプ12の
出力VHは電流源の制御電圧となり、抵抗14(RL)
と定電流源を構成するトランジスタ13に接続され、半
導体レーザ1に駆動電流ILDを流す。駆動電流ILDは、
変調を行なう2つのトランジスタ15、16により変調
される。変調は記録信号WDTとインバータ17により
制御される。
The analog switch 9 has a hold gate H.
It is controlled by the LD and the inverter 18, and supplies the control voltage VS to the buffer amplifier 12. Analog switch 9,
The capacitor 11 and the buffer amplifier 12 form a sample hold circuit. The sample hold circuit samples the control voltage VS when the analog switch 9 is turned on, and forms a closed loop control system. When the analog switch 9 is off, the control voltage VS is held by the charge stored in the capacitor 11, and the control system changes from the closed loop to the open loop. The output VH of the buffer amplifier 12 becomes the control voltage of the current source, and the resistor 14 (RL)
And a driving current I LD is supplied to the semiconductor laser 1 by being connected to a transistor 13 which constitutes a constant current source. The drive current I LD is
It is modulated by two transistors 15 and 16 that perform modulation. The modulation is controlled by the recording signal WDT and the inverter 17.

【0005】以上のように構成された従来のホールド方
式の動作について図14の動作波形図を用いて説明す
る。図14の波形図において、(a)は記録区間を示す
記録ゲートWG、(b)はホールド区間を示すホールド
ゲートHLD、(c)は光ディスクに記録される記録信
号WDT、(d)は差動アンプの制御電圧VS、(e)
は電流源の制御電圧VH、(f)は半導体レーザ1の光
出力である。時間t1までは再生のサンプル区間、時間
t2までは記録のサンプル区間である。時間t2からt
3まではホールド区間、時間t3から再生のサンプル区
間になる。
The operation of the conventional hold system configured as described above will be described with reference to the operation waveform diagram of FIG. In the waveform diagram of FIG. 14, (a) is a recording gate WG showing a recording section, (b) is a hold gate HLD showing a holding section, (c) is a recording signal WDT recorded on an optical disc, and (d) is a differential signal. Amplifier control voltage VS, (e)
Is the control voltage VH of the current source, and (f) is the optical output of the semiconductor laser 1. Up to time t1, there is a reproduction sample section, and up to time t2, a recording sample section. From time t2 to t
Up to 3 is a hold section, and from time t3 is a reproduction sample section.

【0006】時間t1までの再生区間は、記録ゲートW
Gは”L”で、光出力を設定する基準電圧VRにはアナ
ログスイッチ7の再生用の基準電圧VPが接続される。
ホールドゲートHLDは”ロー”で、アナログスイッチ
9はオンになりサンプルホールド回路はサンプル状態で
ある。バッファーアンプ12の出力VHは図14(e)
に示すように、再生時の制御電圧VSPがそのまま出力
される。記録信号WDTは”ハイ”で、定電流源の駆動
電流ILDは、すべて半導体レーザ1に流れる。クローズ
ループの制御系により、半導体レーザ1の光出力は基準
電圧VPで設定される再生の光出力PPに設定される。
The reproducing section up to time t1 is the recording gate W
G is "L", and the reference voltage VP for reproducing the analog switch 7 is connected to the reference voltage VR for setting the light output.
The hold gate HLD is "low", the analog switch 9 is turned on, and the sample hold circuit is in the sample state. The output VH of the buffer amplifier 12 is shown in FIG.
As shown in, the control voltage VSP during reproduction is output as it is. The recording signal WDT is “high”, and the drive current I LD of the constant current source all flows through the semiconductor laser 1. By the closed loop control system, the optical output of the semiconductor laser 1 is set to the reproduction optical output PP set by the reference voltage VP.

【0007】時間t1において、記録ゲートWGが”ハ
イ”になり、記録の光出力PWの設定が始まる。光出力
を設定する基準電圧VRにはアナログスイッチ8の記録
用の基準電圧VWが接続される。ホールドゲートHLD
は”ロー”のままで、サンプルホールド回路はサンプル
状態である。バッファーアンプ12の出力VHは、記録
の制御電圧VSWがサンプルされる。記録信号WDT
は”ハイ”で、定電流源の駆動電流ILDは、すべて半導
体レーザ1に流れる。クローズループの制御系により、
半導体レーザ1の光出力は基準電圧VWで設定される記
録の光出力PWに設定される。
At time t1, the recording gate WG becomes "high", and the setting of the optical output PW for recording starts. The reference voltage VW for recording of the analog switch 8 is connected to the reference voltage VR for setting the light output. Hold gate HLD
Remains "low" and the sample and hold circuit is in the sampled state. As the output VH of the buffer amplifier 12, the recording control voltage VSW is sampled. Recording signal WDT
Is "high", and the drive current I LD of the constant current source all flows through the semiconductor laser 1. Due to the closed loop control system,
The optical output of the semiconductor laser 1 is set to the recording optical output PW set by the reference voltage VW.

【0008】時間t2において、記録の光出力PWが安
定し、ホールドゲートHLDが”ハイ”になり、サンプ
ル区間からホールド区間に変わる。アナログスイッチ9
がオフになり、サンプルホールド回路はホールド状態で
ある。バッファーアンプ12の出力VHは、電荷蓄積に
よりホールドされた記録の制御電圧VSWが出力され
る。記録信号WDTにより駆動電流ILDが変調される。
これより、半導体レーザ1の光出力は、電荷蓄積でホー
ルドした記録の制御電圧VSWにより、オープンループ
で記録の光出力PWに設定され、記録信号WDTで変調
を受ける。時間t3において、記録ゲートWGは”ロ
ー”になり、記録から再生に戻る。光出力の制御は、オ
ープンループからクローズループの制御系に切り替わ
る。
At time t2, the recording optical output PW becomes stable, the hold gate HLD becomes "high", and the sample section changes to the hold section. Analog switch 9
Is turned off, and the sample hold circuit is in the hold state. As the output VH of the buffer amplifier 12, the recording control voltage VSW held by the charge accumulation is output. The drive current I LD is modulated by the recording signal WDT.
As a result, the optical output of the semiconductor laser 1 is set to the optical output PW of the recording in the open loop by the recording control voltage VSW held by the charge accumulation, and is modulated by the recording signal WDT. At time t3, the recording gate WG becomes “low”, and the recording returns to the reproduction. The control of the optical output is switched from the open loop to the closed loop control system.

【0009】[0009]

【発明が解決しようとする課題】しかしながら上記の従
来のホールド方式の構成では、記録変調のホールド区
間、記録の制御電圧VSWを、コンデンサ11の電荷蓄
積によりホールドしている。このため、記録の区間が長
くなると、漏れ電流等によるドループのため、ホールド
している制御電圧VSWが変化してしまう。例えば図1
4(e)の制御電圧VHに示すように、時間t2とt3
の間で、時間と共にドループにより記録の制御電圧VS
Wが変化してくる。時間t2とt3の間は、制御系がオ
ープンループのため、この電流源の制御電圧VHの変化
により、直接半導体レーザ1の光出力が変化してしまう
という問題がある。制御電圧VHのドループを無くすに
は、ホールドコンデンサ11の容量を大きくすればよい
が、実際には容量はサーボ系の応答周波数から制限があ
り、簡単には大きくすることはできない。
However, in the above-mentioned conventional hold system configuration, the hold section for recording modulation and the control voltage VSW for recording are held by the charge accumulation in the capacitor 11. Therefore, when the recording section becomes long, the control voltage VSW being held changes due to the droop due to the leakage current or the like. Figure 1
As shown in the control voltage VH of 4 (e), the times t2 and t3
Control voltage VS of recording due to drooping over time
W is changing. Since the control system is an open loop between the times t2 and t3, there is a problem that the optical output of the semiconductor laser 1 directly changes due to the change of the control voltage VH of the current source. In order to eliminate the droop of the control voltage VH, the capacity of the hold capacitor 11 may be increased, but in reality the capacity is limited by the response frequency of the servo system and cannot be increased easily.

【0010】このため、電荷蓄積によるホールド方式の
ドループの影響を少なくする方法として、制御電圧VS
Wをアナログデジタル変換(以降A/D変換と呼ぶ)し
たデジタルデータをラッチした後にデジタルアナログ変
換(以降D/A変換と呼ぶ)することが考えられる。D
/A変換した制御電圧VSWは、記録区間が長くてもド
ループする恐れがなく、安定に光出力を制御することが
できる。このA/D変換、ラッチ、D/A変換を用いて
制御電圧VSWをホールドする方式を、以降デジタル的
にホールドする方式と呼ぶ。このデジタル的にホールド
する方式を用いた半導体レーザ駆動回路について説明す
る。
Therefore, as a method for reducing the influence of the hold type droop due to charge accumulation, the control voltage VS is used.
It is possible to latch the digital data obtained by analog-to-digital conversion of W (hereinafter referred to as A / D conversion) and then perform digital-analog conversion (hereinafter referred to as D / A conversion). D
The / A-converted control voltage VSW does not have the possibility of drooping even if the recording section is long, and the light output can be stably controlled. The method of holding the control voltage VSW by using the A / D conversion, the latch, and the D / A conversion is hereinafter referred to as a digital hold method. A semiconductor laser drive circuit using this digital hold method will be described.

【0011】図15はデジタル的にホールドする方式を
用いた半導体レーザ駆動回路の構成図である。先に説明
した電荷蓄積によるホールド方式の構成図である図13
に追加、変更した部分について説明する。アナログスイ
ッチ19,20はホールドゲートHLDにより交互に開
閉される。A/D変換器21は制御電圧VSをデジタル
データVDにA/D変換する。D/A変換器22はデジ
タルデータVDをアナログに変換し、デジタルホールド
電圧VHDを出力する。図示していないが、デジタルデ
ータVDをデジタル的にラッチするラッチ回路は、A/
D変換器21あるいはD/A変換器22に含まれている
ものとする。
FIG. 15 is a block diagram of a semiconductor laser drive circuit using a digital hold method. FIG. 13 is a configuration diagram of the hold method by charge accumulation described above.
The added and changed parts will be explained. The analog switches 19 and 20 are alternately opened and closed by the hold gate HLD. The A / D converter 21 A / D converts the control voltage VS into digital data VD. The D / A converter 22 converts the digital data VD into analog and outputs the digital hold voltage VHD. Although not shown, the latch circuit that digitally latches the digital data VD is A /
It is assumed to be included in the D converter 21 or the D / A converter 22.

【0012】以上のように構成されたデジタルのホール
ド方式の動作について図16の動作波形図を用いて説明
する。図16の波形図において、(a)は記録区間を示
す記録ゲートWG、(b)はホールド区間を示すホール
ドゲートHLD、(c)は光ディスクに記録される記録
信号WDT、(d)は差動アンプ4の制御電圧VS、
(e)はD/A変換器22のデジタルホールド電圧VH
D、(f)はアナログスイッチ19、20で選択された
電流源の制御電圧VH、(g)は半導体レーザ1の光出
力である。時間t4までは再生のサンプル区間、時間t
7までは記録のサンプル区間である。時間t7からt8
まではホールド区間、時間t8から再生のサンプル区間
になる。
The operation of the digital hold system configured as described above will be described with reference to the operation waveform diagram of FIG. In the waveform diagram of FIG. 16, (a) is a recording gate WG showing a recording section, (b) is a hold gate HLD showing a holding section, (c) is a recording signal WDT recorded on an optical disk, and (d) is a differential signal. Control voltage VS of amplifier 4,
(E) is the digital hold voltage VH of the D / A converter 22
D, (f) are the control voltage VH of the current source selected by the analog switches 19 and 20, and (g) is the optical output of the semiconductor laser 1. Reproduction sample section until time t4, time t
Up to 7 is a sample section of recording. Time t7 to t8
Up to the hold section, from time t8 to the reproduction sample section.

【0013】時間t4までの再生区間は、従来例で示し
たのと同様に、記録ゲートWGは”ロー”で、半導体レ
ーザ1の光出力は基準電圧VPで設定される再生の光出
力PPになるよう、クローズループの制御系が構成され
る。
In the reproducing section up to time t4, the recording gate WG is "low" and the optical output of the semiconductor laser 1 is the reproducing optical output PP set by the reference voltage VP, as in the conventional example. The closed loop control system is configured so that

【0014】時間t4において、記録ゲートWGが”ハ
イ”になり、記録の光出力PWの設定が始まる。基準電
圧VRはアナログスイッチ8の記録用の基準電圧VWが
接続される。クローズループの制御系により、半導体レ
ーザ1の光出力は基準電圧VWで設定される記録の光出
力PWになるよう制御される。
At time t4, the recording gate WG becomes "high" and the setting of the recording optical output PW is started. The reference voltage VW for recording of the analog switch 8 is connected to the reference voltage VR. The optical output of the semiconductor laser 1 is controlled by the closed loop control system so as to become the recording optical output PW set by the reference voltage VW.

【0015】図16(d),(e)に示すように時間t
5において、記録の制御電圧VSWが安定すると、A/
D変換器21とD/A変換器22による、A/D変換、
ラッチ、D/A変換が始まる。時間t6において、A/
D変換、ラッチ、D/A変換が完了する。D/A変換器
22には、記録の制御電圧VSWがデジタルホールド電
圧VHDとして出力される。時間t7において、ホール
ドゲートHLDが”ハイ”になると、ホールド区間が始
まる。これにより、電流源に接続されるアナログスイッ
チ19がオフで、アナログスイッチ20がオンになり、
制御系がオープンループになる。電流源の制御電圧VH
は、差動アンプ4の制御電圧VSから、D/A変換器2
2のデジタルホールド電圧VHDに切換えられる。
As shown in FIGS. 16 (d) and 16 (e), time t
5, when the recording control voltage VSW becomes stable, A /
A / D conversion by the D converter 21 and the D / A converter 22,
Latch and D / A conversion start. At time t6, A /
D conversion, latch, and D / A conversion are completed. The recording control voltage VSW is output to the D / A converter 22 as a digital hold voltage VHD. At time t7, when the hold gate HLD becomes "high", the hold section starts. As a result, the analog switch 19 connected to the current source is turned off and the analog switch 20 is turned on,
The control system becomes an open loop. Control voltage VH of current source
From the control voltage VS of the differential amplifier 4 to the D / A converter 2
It is switched to the digital hold voltage VHD of 2.

【0016】記録信号WDTは光ディスクに記録する変
調した信号になり、駆動電流ILDが変調される。これよ
り、半導体レーザ1の光出力は、デジタル的にホールド
したデジタルホールド電圧VHDにより、オープンルー
プで記録の光出力PWに設定され、記録信号WDTで変
調を受ける。デジタルホールド電圧VHDは、ドループ
の影響がなく、記録区間が長くなっても、光出力PWを
安定に保つことができる。
The recording signal WDT becomes a modulated signal for recording on the optical disk, and the drive current I LD is modulated. As a result, the optical output of the semiconductor laser 1 is set to the optical output PW for recording in the open loop by the digital hold voltage VHD that is digitally held, and is modulated by the recording signal WDT. The digital hold voltage VHD has no influence of droop and can keep the optical output PW stable even if the recording section becomes long.

【0017】しかしながら、上記のデジタルによるホー
ルド方式では、デジタルのホールド電圧VHDを作る
際、記録の制御電圧VSWをA/D変換、D/A変換す
るため、図16のt5とt6の区間で示すような時間が
かかる。このセトリングは、通常のA/D変換器、D/
A変換器を用いれば、数10μs程度かかる。これは、
記録信号の記録前に、無駄な領域を必要とすることにな
り、光ディスクの記録領域の利用効率を下げてしまう。
さらに、セトリングの区間は、記録の光出力がDCで長
期間発光しており、相当のエネルギーが記録膜に注入さ
れる。これは記録膜への大きなダメージとなり、繰り返
し回数等を悪化させる原因となる。また半導体レーザの
寿命を短くする恐れもある。
However, in the above digital hold method, the recording control voltage VSW is A / D-converted and D / A-converted when the digital hold voltage VHD is created, and therefore, it is shown in the section of t5 and t6 in FIG. It takes such a time. This settling is a normal A / D converter, D /
If the A converter is used, it takes about several tens of μs. this is,
A wasteful area is required before the recording of the recording signal, which reduces the utilization efficiency of the recording area of the optical disc.
Further, in the settling section, the optical output of recording is DC and emits light for a long time, and considerable energy is injected into the recording film. This causes a large damage to the recording film and causes deterioration of the number of repetitions. In addition, the life of the semiconductor laser may be shortened.

【0018】本発明はこのような問題点を解決するもの
で、記録時の半導体レーザをホールドした制御電圧によ
りオープンループで駆動する場合に、ホールドした制御
電圧のドループを無くし、またA/D変換、D/A変換
に必要な記録のDC発光領域を無くすことで、光ディス
クの記録領域の利用効率を高め、記録膜へのダメージを
軽減し、安定な記録が行える半導体レーザ駆動回路を提
供することを目的とする。
The present invention solves such a problem, and when the semiconductor laser at the time of recording is driven by the open loop by the control voltage held, the droop of the held control voltage is eliminated and the A / D conversion is performed. To provide a semiconductor laser drive circuit capable of improving the utilization efficiency of a recording area of an optical disc, reducing damage to a recording film, and performing stable recording by eliminating a DC light emitting area for recording required for D / A conversion. With the goal.

【0019】[0019]

【課題を解決するための手段】本願の請求項1の発明
は、光ビームを発生する半導体レーザと、半導体レーザ
の光出力に応じたモニタ信号を発生する光検出器と、再
生あるいは記録の光出力に対応する基準電圧を発生する
基準電圧発生手段と、モニタ信号と基準電圧を比較し制
御電圧を発生する差動アンプと、差動アンプの制御電圧
を入力とし、サンプル区間では制御電圧を出力し、ホー
ルド区間では再生から記録の光出力に基準電圧が切り替
わった後の整定時の制御電圧を電荷蓄積によりホールド
するサンプルホールド手段と、サンプルホールド手段の
出力に応じて半導体レーザに電流を流す電流源と、ホー
ルド区間の間に、電流源の電流を記録信号に応じて変調
する変調手段と、サンプルホールド手段でホールドした
制御電圧をアナログデジタル変換するアナログデジタル
変換器と、アナログデジタル変換器の出力をデジタル的
に保持するラッチ回路と、ラッチ回路の出力をデジタル
アナログ変換するデジタルアナログ変換器と、記録信号
による変調の区間、デジタルアナログ変換器のデジタル
アナログ変換が完了した時点で、電流源の駆動をサンプ
ルホールド手段の出力から、デジタルアナログ変換器の
出力に切換える切換手段と、を備えたものである。
According to a first aspect of the present invention, a semiconductor laser for generating a light beam, a photodetector for generating a monitor signal according to the optical output of the semiconductor laser, and a reproducing or recording light are provided. A reference voltage generator that generates a reference voltage corresponding to the output, a differential amplifier that compares the monitor signal with the reference voltage to generate a control voltage, and the control voltage of the differential amplifier as input, and outputs the control voltage in the sample section. However, in the hold section, the sample-hold means for holding the control voltage at the time of settling after the reference voltage is switched from the reproduction to the optical output for recording by the charge accumulation, and the current flowing through the semiconductor laser according to the output of the sample-hold means Between the power source and the hold section, the modulation means for modulating the current of the current source according to the recording signal, and the control voltage held by the sample hold means are analog. An analog-digital converter for digital conversion, a latch circuit for digitally holding the output of the analog-digital converter, a digital-analog converter for converting the output of the latch circuit to digital-analog, a section of modulation by a recording signal, digital-analog conversion Switching means for switching the drive of the current source from the output of the sample hold means to the output of the digital-analog converter when the digital-analog conversion of the converter is completed.

【0020】本願の請求項2の発明は、光ビームを発生
する半導体レーザと、半導体レーザの光出力に応じたモ
ニタ信号を発生する光検出器と、再生あるいは記録の光
出力に対応する基準電圧を発生する基準電圧発生手段
と、モニタ信号と基準電圧を比較し制御電圧を発生する
差動アンプと、差動アンプの制御電圧を入力とし、サン
プル区間では制御電圧を出力し、ホールド区間では再生
から記録の光出力に基準電圧が切り替わった後の整定時
の制御電圧を電荷蓄積によりホールドするサンプルホー
ルド手段と、サンプルホールド手段の出力に応じて半導
体レーザに電流を流す電流源と、ホールド区間の間に、
電流源の電流を記録信号に応じて変調する変調手段と、
サンプルホールド手段でホールドした制御電圧をアナロ
グデジタル変換するアナログデジタル変換器と、アナロ
グデジタル変換器の出力をデジタル的に保持するラッチ
回路と、ラッチ回路の出力をデジタルアナログ変換する
デジタルアナログ変換器と、記録信号による変調の区
間、デジタルアナログ変換器のデジタルアナログ変換が
完了した時点で、制御電圧をホールドしているサンプル
ホールド手段の電荷蓄積点にデジタルアナログ変換器の
出力を加算する加算手段と、を備えたものである。
According to a second aspect of the present invention, a semiconductor laser for generating a light beam, a photodetector for generating a monitor signal according to the light output of the semiconductor laser, and a reference voltage corresponding to the light output for reproduction or recording are provided. , A differential amplifier that compares the monitor signal with the reference voltage to generate a control voltage, and the control voltage of the differential amplifier as input, outputs the control voltage in the sample section, and reproduces it in the hold section. Sample hold means for holding the control voltage at the time of settling after the reference voltage is switched to the optical output for recording by charge accumulation, a current source for supplying a current to the semiconductor laser according to the output of the sample hold means, and a hold section. Between,
Modulating means for modulating the current of the current source according to the recording signal,
An analog-digital converter that performs analog-digital conversion of the control voltage held by the sample-hold means, a latch circuit that digitally holds the output of the analog-digital converter, and a digital-analog converter that performs digital-analog conversion of the output of the latch circuit, An addition unit that adds the output of the digital-analog converter to the charge accumulation point of the sample-hold unit that holds the control voltage when the digital-analog conversion of the digital-analog converter is completed during the period of modulation by the recording signal. Be prepared.

【0021】本願の請求項7の発明は、光ビームを発生
する半導体レーザと、半導体レーザの光出力に応じたモ
ニタ信号を発生する光検出器と、再生あるいは第1の光
出力に対応する基準電圧を発生する第1の基準電圧発生
手段と、モニタ信号と第1の基準電圧を比較し第1の制
御電圧を発生する第1の差動アンプと、第1の差動アン
プの制御電圧を入力とし、第1のサンプル区間では第1
の制御電圧を出力し、第1のホールド区間では再生から
第1の光出力に基準電圧が切り替わった後の整定時の第
1の制御電圧を電荷蓄積によりホールドする第1のサン
プルホールド手段と、第1のサンプルホールド手段の出
力に応じて半導体レーザに電流を流す第1の電流源と、
第1のサンプルホールド手段でホールドした第1の制御
電圧をアナログデジタル変換する第1のアナログデジタ
ル変換器と、第1のアナログデジタル変換器の出力をデ
ジタル的に保持する第1のラッチ回路と、第1のラッチ
回路の出力をデジタルアナログ変換する第1のデジタル
アナログ変換器と、第2の光出力に対応する基準電圧を
発生する第2の基準電圧発生手段と、モニタ信号と第2
の基準電圧を比較し第2の制御電圧を発生する第2の差
動アンプと、第2の差動アンプの制御電圧を入力とし、
第2のサンプル区間では第2の制御電圧を出力し、第2
のホールド区間では第2の光出力に基準電圧が切り替わ
った後の整定時の第2の制御電圧を電荷蓄積によりホー
ルドする第2のサンプルホールド手段と、第2のサンプ
ルホールド手段の出力に応じた電流を、第1の電流源の
電流に加算して流す第2の電流源と、第2のホールド区
間、第2の電流源の電流を記録信号に応じて変調する変
調手段と、第2のサンプルホールド手段でホールドした
第2の制御電圧をアナログデジタル変換する第2のアナ
ログデジタル変換器と、第2のアナログデジタル変換器
の出力をデジタル的に保持する第2のラッチ回路と、第
2のラッチ回路の出力をデジタルアナログ変換する第2
のデジタルアナログ変換器と、記録信号による変調の区
間、第1のデジタルアナログ変換器のデジタルアナログ
変換が完了した時点で、第1の電流源の駆動を第1のサ
ンプルホールド手段の出力から、第1のデジタルアナロ
グ変換器の出力に切換える第1の切換手段と、記録信号
による変調の区間、第2のデジタルアナログ変換器のデ
ジタルアナログ変換が完了した時点で、第2の電流源の
駆動を第2のサンプルホールド手段の出力から、第2の
デジタルアナログ変換器の出力に切換える第2の切換手
段と、を備えたものである。
According to the invention of claim 7 of the present application, a semiconductor laser for generating a light beam, a photodetector for generating a monitor signal according to the optical output of the semiconductor laser, and a reference corresponding to the reproduction or the first optical output. A first reference voltage generating means for generating a voltage, a first differential amplifier for comparing a monitor signal with the first reference voltage to generate a first control voltage, and a control voltage for the first differential amplifier. As input, the first in the first sample interval
And a first sample-hold means for holding the first control voltage during settling after the reference voltage is switched from the reproduction to the first optical output in the first hold section by charge accumulation. A first current source for supplying a current to the semiconductor laser according to the output of the first sample and hold means;
A first analog-digital converter for analog-digital converting the first control voltage held by the first sample-hold means, and a first latch circuit digitally holding the output of the first analog-digital converter, A first digital-analog converter for digital-analog converting the output of the first latch circuit, a second reference voltage generating means for generating a reference voltage corresponding to the second optical output, a monitor signal and a second signal.
A second differential amplifier that generates a second control voltage by comparing the reference voltages of the second differential amplifier and the control voltage of the second differential amplifier,
In the second sample section, the second control voltage is output and the second control voltage is output.
In the hold section, the second sample hold means for holding the second control voltage at the time of settling after the reference voltage is switched to the second optical output by charge accumulation and the output of the second sample hold means A second current source for adding the current to the current of the first current source and flowing the current; a second hold section; a modulation means for modulating the current of the second current source according to the recording signal; A second analog-digital converter that performs analog-digital conversion on the second control voltage held by the sample-hold means, a second latch circuit that digitally holds the output of the second analog-digital converter, and a second The second that converts the output of the latch circuit to digital-analog
When the digital-analog converter of the first digital-analog converter is completed, and the digital-analog conversion of the first digital-analog converter is completed during the period of modulation by the recording signal, the first current source is driven from the output of the first sample-hold means to The first switching means for switching to the output of the first digital-analog converter, the section of the modulation by the recording signal, and the second current source is driven when the digital-analog conversion of the second digital-analog converter is completed. Second switching means for switching the output of the second sample-hold means to the output of the second digital-analog converter.

【0022】本願の請求項8の発明は、請求項7記載の
半導体レーザ駆動回路において、第1の切換手段と第2
の切換手段に代えて、記録信号による変調の区間、第1
のデジタルアナログ変換器によるデジタルアナログ変換
が完了した時点で、第1の制御電圧をホールドしている
第1のサンプルホールド手段の電荷蓄積点に第1のデジ
タルアナログ変換器の出力を加算する第1の加算手段
と、記録信号による変調の区間、第2のデジタルアナロ
グ変換器によるデジタルアナログ変換が完了した時点
で、第2の制御電圧をホールドしている第2のサンプル
ホールド手段の電荷蓄積点に第2のデジタルアナログ変
換器の出力を加算する第2の加算手段と、を備えたもの
である。
According to an eighth aspect of the present invention, in the semiconductor laser drive circuit according to the seventh aspect, the first switching means and the second switching means are provided.
In place of the switching means, the section of the modulation by the recording signal, the first section
When the digital-analog conversion by the digital-analog converter is completed, the output of the first digital-analog converter is added to the charge accumulation point of the first sample-hold means that holds the first control voltage. When the second analog-to-digital converter completes the digital-analog conversion by the second digital-analog converter, the charge accumulation point of the second sample-hold means that holds the second control voltage Second adding means for adding the outputs of the second digital-analog converter.

【0023】[0023]

【作用】本願の請求項1の発明は上記した構成により、
光検出器のモニタ信号と基準電圧とを比較した制御電圧
により、半導体レーザの光出力をクローズループで制御
して記録の光出力を発光させる。光出力が安定した時点
で、サンプルホールド手段が、制御電圧を電荷蓄積によ
りホールドする。制御系の構成はクローズループから、
オープンループになる。電荷蓄積によりホールドした制
御電圧に応じて電流源が半導体レーザに電流を流し、光
出力が記録の光出力に制御される。電流源の電流は、記
録信号に応じて変調され、光出力が変調される。光出力
が変調される間に、電荷蓄積でホールドした制御電圧が
A/D変換、ラッチ、D/A変換されデジタルホールド
電圧が作られる。D/A変換が終了した時点で、電荷蓄
積でホールドした制御電圧をデジタルホールド電圧に切
換え、以降はデジタルホールド電圧により記録の光出力
をオープンループで制御する。
The invention according to claim 1 of the present application has the above-mentioned structure.
The control voltage obtained by comparing the monitor signal of the photodetector and the reference voltage controls the optical output of the semiconductor laser in a closed loop to emit the optical output of recording. When the light output becomes stable, the sample-hold means holds the control voltage by accumulating charges. The control system configuration is from closed loop,
Become an open loop. The current source causes a current to flow through the semiconductor laser according to the control voltage held by the charge accumulation, and the light output is controlled to the light output for recording. The current of the current source is modulated according to the recording signal, and the optical output is modulated. While the light output is modulated, the control voltage held by the charge accumulation is A / D converted, latched, and D / A converted to generate a digital hold voltage. When the D / A conversion is completed, the control voltage held by the charge accumulation is switched to the digital hold voltage, and thereafter the optical output of recording is controlled by the open loop by the digital hold voltage.

【0024】このようにして、制御電圧を電荷蓄積によ
りホールドした後、記録の変調を開始し、記録の変調の
途中で電荷蓄積によりホールドした制御電圧とデジタル
ホールド電圧を切換えることにより、記録の変調の前に
A/D変換、ラッチ、D/A変換するための記録領域を
不必要にする。
In this way, after the control voltage is held by the charge accumulation, the modulation of the recording is started, and the control voltage held by the charge accumulation and the digital hold voltage are switched during the modulation of the recording to thereby modulate the recording. The recording area for A / D conversion, latching, and D / A conversion is made unnecessary before.

【0025】又請求項2の発明では、D/A変換が終了
した後サンプルホールド手段の電荷蓄積点にA/D変換
出力を加算することによって、ホールド電圧を安定化さ
せている。又本願の請求項7の発明では、第1,第2の
サンプルホールド手段を設け、サンプルホールド後にA
/D変換及びD/A変換が終了すれば、D/A変換出力
に切換えることによって半導体レーザを異なったレベル
で駆動すると共に、夫々のレベルを安定化できるように
している。又請求項8の発明では、請求項7の発明にお
いてD/A変換出力をサンプルホールド回路の電荷蓄積
点に夫々加算するこによって、サンプルホールド回路の
出力を安定化できるようにしている。
Further, in the invention of claim 2, the hold voltage is stabilized by adding the A / D conversion output to the charge accumulation point of the sample hold means after the D / A conversion is completed. Further, in the invention of claim 7 of the present application, first and second sample and hold means are provided, and after sample and hold, A
When the D / A conversion and the D / A conversion are completed, the semiconductor laser is driven at different levels by switching to the D / A conversion output, and the respective levels can be stabilized. According to the invention of claim 8, in the invention of claim 7, the output of the sample hold circuit can be stabilized by adding the D / A conversion output to the charge accumulation points of the sample hold circuit.

【0026】[0026]

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図1は本発明の第1の実施例におけ
る半導体レーザ駆動回路の構成図を示すものである。先
に説明した従来例の構成図である図13に追加した部分
を説明する。図1においてA/D変換器30は、バッフ
ァアンプ12で電荷蓄積によりホールドした制御電圧V
HAをデジタルデータVDにA/D変換するものであ
る。D/A変換器31は、デジタルデータVDをアナロ
グのデジタルホールド電圧VHDに変換するものであ
る。図示はしていないが、デジタルデータVDをデジタ
ル的にラッチするラッチ回路は、A/D変換器30ある
いはD/A変換器31に含まれているものとする。アナ
ログスイッチ32,33は切換ゲートEXCにより制御
され、電荷蓄積によりホールドした制御電圧VHAかデ
ジタルホールド電圧VHDかを選択する切換手段を構成
している。インバータ34は切換ゲートEXCの極性を
反転するものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 is a block diagram of a semiconductor laser drive circuit according to a first embodiment of the present invention. The part added to FIG. 13 which is the configuration diagram of the conventional example described above will be described. In FIG. 1, the A / D converter 30 has a control voltage V held by the buffer amplifier 12 by accumulating charges.
It is for A / D converting HA into digital data VD. The D / A converter 31 converts the digital data VD into an analog digital hold voltage VHD. Although not shown, a latch circuit that digitally latches the digital data VD is included in the A / D converter 30 or the D / A converter 31. The analog switches 32 and 33 are controlled by the switching gate EXC, and constitute a switching means for selecting the control voltage VHA held by charge accumulation or the digital hold voltage VHD. The inverter 34 inverts the polarity of the switching gate EXC.

【0027】以上のように構成された本発明の第1の実
施例の半導体レーザ駆動回路の動作について図2を用い
て説明する。図2の波形図において、(a)は記録区間
を示す記録ゲートWG、(b)はホールド区間を示すホ
ールドゲートHLD、(c)はホールド区間に、電荷蓄
積によりホールドした制御電圧VHAかデジタルホール
ド電圧VHDかを切換える切換ゲートEXC、(d)は
光ディスクに記録される記録信号WDT、(e)は差動
アンプ4の制御電圧VS、(f)はバッファアンプ12
の出力である制御電圧VHA、(g)はD/A変換器3
1のデジタルホールド電圧VHD、(h)は電流源の制
御電圧VH、(i)は半導体レーザ1の光出力である。
The operation of the semiconductor laser driving circuit of the first embodiment of the present invention constructed as above will be described with reference to FIG. In the waveform diagram of FIG. 2, (a) is a recording gate WG indicating a recording section, (b) is a hold gate HLD indicating a holding section, and (c) is a holding section in which the control voltage VHA or digital hold held by charge accumulation is held. A switching gate EXC for switching the voltage VHD, (d) a recording signal WDT recorded on the optical disc, (e) a control voltage VS of the differential amplifier 4, and (f) a buffer amplifier 12.
The output of the control voltage VHA, (g) is the D / A converter 3
1 is the digital hold voltage VHD, (h) is the control voltage VH of the current source, and (i) is the optical output of the semiconductor laser 1.

【0028】時間t9までは再生のサンプル区間、時間
t10までは記録のサンプル区間である。時間t10か
らt13まではホールド区間、時間t13から再生のサ
ンプル区間になる。
Up to time t9 is a reproduction sample section, and up to time t10 is a recording sample section. The hold section is from time t10 to t13, and the reproduction sample section is from time t13.

【0029】時間t9までの再生区間は、記録ゲートW
G、ホールドゲートHLD,切換ゲートEXCは”ロ
ー”で、アナログスイッチ9、32がオンである。サン
プルホールド回路はサンプル状態で、従来例で説明した
のと同様に、クローズループの制御系が構成される。半
導体レーザ1の光出力は基準電圧VPで設定される再生
の光出力PPになるよう制御される。
The reproduction section up to time t9 is the recording gate W
G, the hold gate HLD, and the switching gate EXC are "low", and the analog switches 9 and 32 are on. In the sample-hold circuit, in the sampled state, a closed-loop control system is constructed as in the conventional example. The optical output of the semiconductor laser 1 is controlled to be the reproduction optical output PP set by the reference voltage VP.

【0030】時間t9において、記録ゲートWGが”ハ
イ”になると、サンプルホールド回路がサンプル状態の
ままで、基準電圧がVWに切り替わり、記録の光出力P
Wの設定が始まる。記録信号WDTは”ハイ”で、定電
流源の駆動電流ILDは、すべて半導体レーザ1に流れ
る。これより、半導体レーザ1の光出力は基準電圧VW
で設定される記録の光出力PWになるよう、制御電圧が
VSWに変化する。
At time t9, when the recording gate WG becomes "high", the sample-hold circuit remains in the sampling state, the reference voltage is switched to VW, and the optical output P of recording is changed.
The setting of W starts. The recording signal WDT is “high”, and the drive current I LD of the constant current source all flows through the semiconductor laser 1. Therefore, the optical output of the semiconductor laser 1 is the reference voltage VW.
The control voltage changes to VSW so that the optical output PW for recording set by is obtained.

【0031】時間t10において、記録の制御電圧VS
Wが安定すると、ホールドゲートHLDが”ハイ”で、
サンプルホールド回路はホールド状態になる。制御系は
クローズループからオープンループに切換わる。バッフ
ァアンプ12の出力VHAは、コンデンサ11に電荷蓄
積によりホールドされた記録の制御電圧VSWになる。
電流源の制御電圧VHは、バッファアンプ12の出力V
HAが接続されており、オープンループの制御系により
記録の光出力PWが設定される。時間t10で記録信号
WDTによる駆動電流ILDの変調が始まり、光出力PW
が変調される。また、時間t10から、電荷蓄積により
ホールドされた記録の制御電圧VSWのA/D変換、ラ
ッチ、D/A変換が始まる。
At time t10, the recording control voltage VS
When W becomes stable, the hold gate HLD is "high",
The sample hold circuit is in the hold state. The control system switches from closed loop to open loop. The output VHA of the buffer amplifier 12 becomes the recording control voltage VSW held by the charge accumulation in the capacitor 11.
The control voltage VH of the current source is the output V of the buffer amplifier 12.
HA is connected and the optical output PW for recording is set by an open loop control system. At time t10, the modulation of the drive current I LD by the recording signal WDT starts, and the optical output PW
Is modulated. Also, from time t10, A / D conversion, latching, and D / A conversion of the control voltage VSW for recording held by charge accumulation starts.

【0032】時間t11で、A/D変換、ラッチ、D/
A変換が終了する。D/A変換器の出力であるデジタル
ホールド電圧VHDは、記録の制御電圧VSWが出力さ
れる。
At time t11, A / D conversion, latch, D /
A conversion is completed. As the digital hold voltage VHD which is the output of the D / A converter, the recording control voltage VSW is output.

【0033】時間t12で、切換ゲートEXCが”ハ
イ”になる。電流源の制御電圧VHは、電荷蓄積により
ホールドした制御電圧VHAから、デジタルホールド電
圧VHDに切り替えられる。電荷蓄積によりホールドし
た制御電圧VHAとデジタルホールド電圧VHDは、同
一の記録の制御電圧VSWのため、制御電圧を切換えて
も、オープンループの制御で記録の光出力PWは安定で
ある。図2(f),(g)に示すように以後時間t13
まで制御電圧VHAはトループの影響により徐々に上昇
するが、安定なデジタルホールド電圧VHDにより電流
源がオープンループで駆動される。
At time t12, the switching gate EXC becomes "high". The control voltage VH of the current source is switched from the control voltage VHA held by charge accumulation to the digital hold voltage VHD. Since the control voltage VHA and the digital hold voltage VHD held by the charge accumulation are the same control voltage VSW for recording, even if the control voltage is switched, the optical output PW for recording is stable under open loop control. As shown in FIGS. 2 (f) and 2 (g), after time t13
Although the control voltage VHA gradually rises due to the influence of the troop, the stable digital hold voltage VHD drives the current source in the open loop.

【0034】時間t13において、記録ゲートWGT、
ホールドゲートHLD、切換ゲートEXCは”ロー”に
なり、記録から再生に戻る。光出力の制御は、オープン
ループからクローズループの制御系に切り替わる。記録
光出力PWは、時間t12からt13までデジタルホー
ルド電圧VHDにより制御されるため、電流源はオープ
ンループで駆動されても、ドループの影響が少なく安定
である。
At time t13, the recording gate WGT,
The hold gate HLD and the switching gate EXC become "low", and the recording returns to the reproduction. The control of the optical output is switched from the open loop to the closed loop control system. Since the recording light output PW is controlled by the digital hold voltage VHD from time t12 to time t13, even if the current source is driven by the open loop, the influence of droop is small and stable.

【0035】以上のように本実施例では、記録信号によ
る変調の区間にD/A変換が完了した時点で、電流源の
駆動をサンプルホールド手段の出力からD/A変換器の
出力に切換えている。従ってA/D変換、D/A変換に
必要な長時間の記録の光出力のDC発光を無くすことが
でき、光ディスクの記録領域の利用効率を高めると共
に、記録膜へのダメージを軽減することができる。ま
た、電荷蓄積によりホールドした制御電圧により記録の
変調を行いながら、A/D変換、D/A変換するため、
A/D変換器やD/A変換器の変換速度はそれほど高速
のものを必要とせず、回路コストを削減することができ
るという効果が得られる。
As described above, in the present embodiment, when the D / A conversion is completed during the modulation by the recording signal, the driving of the current source is switched from the output of the sample hold means to the output of the D / A converter. There is. Therefore, it is possible to eliminate the DC emission of the optical output of recording for a long time required for A / D conversion and D / A conversion, improve the utilization efficiency of the recording area of the optical disc, and reduce the damage to the recording film. it can. Further, since the A / D conversion and the D / A conversion are performed while the recording is modulated by the control voltage held by the charge accumulation,
The conversion speed of the A / D converter and the D / A converter does not need to be so high, and the effect that the circuit cost can be reduced can be obtained.

【0036】次に本発明の第2の実施例を説明する。第
2の実施例は、第1の実施例の半導体レーザ駆動回路に
おいて、D/A変換が完了した時点で電荷蓄積によりホ
ールドした制御電圧とデジタルホールド電圧とを切換え
る代わりに、バッファアンプの入力であるコンデンサの
電荷蓄積点に、デジタルホールド電圧を加算するもので
ある。
Next, a second embodiment of the present invention will be described. In the second embodiment, in the semiconductor laser drive circuit of the first embodiment, instead of switching between the control voltage held by charge accumulation and the digital hold voltage at the time when D / A conversion is completed, the buffer amplifier input is used. The digital hold voltage is added to the charge storage point of a certain capacitor.

【0037】図3は本発明の第2の実施例における半導
体レーザ駆動回路の構成図を示すものである。先に説明
した第1の実施例の構成図である図1に追加変更した部
分を説明する。図3においてアナログスイッチ40は加
算ゲートADDにより制御され、サンプル区間及び電荷
蓄積によりホールドした制御電圧で電流源を駆動してい
る区間では開いている。本実施例ではバッファアンプ1
2の出力がA/D変換器30に与えられる。A/D変換
器30はこれをデジタル信号に変換するもので、その出
力はD/A変換器31に与えられる。A/D変換器3
0,D/A変換器31の間にはいずれかに図示しないラ
ッチ回路が含まれている。そしてD/A変換器31の出
力はアナログスイッチ40の一端に与えられる。アナロ
グスイッチ40は電荷蓄積によりホールドした制御電圧
VHをA/D変換、ラッチ、D/A変換してデジタルホ
ールド電圧VHDを作った後、アナログスイッチ40は
閉じる。電荷蓄積によりホールドした制御電圧に、デジ
タルホールド電圧VHDを加算することによって長時間
安定な電流源の制御電圧VHを得ている。
FIG. 3 is a block diagram of a semiconductor laser drive circuit according to the second embodiment of the present invention. Description will be given of a portion additionally modified from FIG. 1, which is the configuration diagram of the first embodiment described above. In FIG. 3, the analog switch 40 is controlled by the addition gate ADD, and is open in the sample section and the section in which the current source is driven by the control voltage held by the charge accumulation. In this embodiment, the buffer amplifier 1
The two outputs are given to the A / D converter 30. The A / D converter 30 converts this into a digital signal, and its output is given to the D / A converter 31. A / D converter 3
A latch circuit (not shown) is included between 0 and the D / A converter 31. The output of the D / A converter 31 is given to one end of the analog switch 40. The analog switch 40 closes the analog switch 40 after the control voltage VH held by charge accumulation is A / D converted, latched, and D / A converted to generate the digital hold voltage VHD. By adding the digital hold voltage VHD to the control voltage held by the charge accumulation, the control voltage VH of the current source that is stable for a long time is obtained.

【0038】以上のように構成された本発明の第2の実
施例の半導体レーザ駆動回路の動作について、図4を用
いて説明する。図4の波形図において、(a)は記録区
間を示す記録ゲートWG、(b)はホールド区間を示す
ホールドゲートHLD、(c)はD/A変換が完了した
時に、コンデンサ11の電荷蓄積点にデジタルホールド
電圧VHDを加算する加算ゲートADD、(d)は光デ
ィスクに記録される記録信号WDT、(e)は差動アン
プ4の制御電圧VS、(f)はD/A変換器31のデジ
タルホールド電圧VHD、(g)は電流源の制御電圧V
H、(h)は半導体レーザ1の光出力である。時間t9
までは再生のサンプル区間、時間t10までは記録のサ
ンプル区間である。時間t10からt13まではホール
ド区間、時間t13から再生のサンプル区間になる。
The operation of the semiconductor laser drive circuit of the second embodiment of the present invention constructed as above will be described with reference to FIG. In the waveform diagram of FIG. 4, (a) is a recording gate WG showing a recording section, (b) is a hold gate HLD showing a hold section, and (c) is a charge accumulation point of the capacitor 11 when D / A conversion is completed. Is added to the digital hold voltage VHD with an addition gate ADD, (d) is a recording signal WDT recorded on the optical disc, (e) is a control voltage VS of the differential amplifier 4, and (f) is a digital signal of the D / A converter 31. Hold voltage VHD, (g) is the control voltage V of the current source
H and (h) are optical outputs of the semiconductor laser 1. Time t9
Up to the time t10 is a sample section for reproduction, and up to time t10 is a sample section for recording. The hold section is from time t10 to t13, and the reproduction sample section is from time t13.

【0039】時間t9までの再生区間は、第1実施例で
説明したのと同様に、半導体レーザ1の光出力は基準電
圧VPで設定される再生の光出力PPになるようクロー
ズループで制御される。
In the reproduction section up to time t9, the optical output of the semiconductor laser 1 is controlled by the closed loop so that the optical output of the semiconductor laser 1 becomes the reproduction optical output PP set by the reference voltage VP, as described in the first embodiment. It

【0040】時間t9において、記録ゲートWGが”ハ
イ”になると、クローズループのままで基準電圧がVW
に切り替わり、記録の光出力PWの設定が始まる。半導
体レーザ1の光出力は基準電圧VWで設定される記録の
光出力PWになるよう、制御電圧がVSWに変化する。
At time t9, when the recording gate WG becomes "high", the reference voltage remains VW with the closed loop.
Then, the setting of the optical output PW for recording is started. The control voltage changes to VSW so that the optical output of the semiconductor laser 1 becomes the recording optical output PW set by the reference voltage VW.

【0041】時間t10において、記録の制御電圧VS
Wが安定すると、ホールドゲートHLDが”ハイ”にな
り、サンプルホールド回路はホールド状態になる。制御
系はクローズループからオープンループに切り替わる。
電流源の制御電圧VHは、コンデンサ11で電荷蓄積に
よりホールドされた記録の制御電圧VSWが接続されて
おり、オープンループの制御系で記録の光出力PWが設
定される。時間t10で記録信号WDTによる駆動電流
LDの変調が始まり、光出力PWが変調される。また時
間t10から、電荷蓄積によりホールドされた記録の制
御電圧VSWのA/D変換、ラッチ、D/A変換が始ま
る。
At time t10, the recording control voltage VS
When W becomes stable, the hold gate HLD becomes "high" and the sample hold circuit enters the hold state. The control system switches from closed loop to open loop.
The control voltage VH of the current source is connected to the control voltage VSW of the recording held by the capacitor 11 by the charge accumulation, and the optical output PW of the recording is set by the open loop control system. At time t10, the modulation of the drive current I LD by the recording signal WDT starts, and the optical output PW is modulated. Further, from time t10, A / D conversion, latching, and D / A conversion of the recording control voltage VSW held by the charge accumulation are started.

【0042】時間t11で、A/D変換、ラッチ、D/
A変換が終了する。D/A変換器の出力であるデジタル
ホールド電圧VHDは、記録の制御電圧VSWが出力さ
れる。
At time t11, A / D conversion, latch, D /
A conversion is completed. As the digital hold voltage VHD which is the output of the D / A converter, the recording control voltage VSW is output.

【0043】時間t12で、加算ゲートADDが”ハ
イ”になり、記録の制御電圧VSWをホールドしている
コンデンサ11の電荷蓄積点にデジタルホールド電圧V
HDが加算される。ここで、デジタルホールド電圧VH
Dは、記録の制御電圧VSWと等しいため、バッファア
ンプ12の出力である電流源の制御電圧VHは、記録の
制御電圧VSWのままであり、オープンループの制御で
記録の光出力PWは安定である。
At time t12, the addition gate ADD becomes "high", and the digital hold voltage V is applied to the charge accumulation point of the capacitor 11 which holds the recording control voltage VSW.
HD is added. Here, the digital hold voltage VH
Since D is equal to the control voltage VSW for recording, the control voltage VH of the current source, which is the output of the buffer amplifier 12, remains the control voltage VSW for recording, and the optical output PW for recording is stable under open loop control. is there.

【0044】またコンデンサ11の電荷蓄積点にデジタ
ルホールド電圧VHDを加算するため、コンデンサ11
によるノイズフィルターの効果があり、加算した瞬間の
電流源の制御電圧の変動が抑えられる。結果として、記
録光出力の変動が抑えられ、半導体レーザ1の劣化を防
ぐことができる。
Since the digital hold voltage VHD is added to the charge accumulation point of the capacitor 11, the capacitor 11
Has the effect of a noise filter, and the fluctuation of the control voltage of the current source at the moment of addition is suppressed. As a result, the fluctuation of the recording light output can be suppressed, and the deterioration of the semiconductor laser 1 can be prevented.

【0045】時間t13において、記録ゲートWGT、
ホールドゲートHLD、加算ゲートADDは”ロー”に
なり、記録から再生に戻る。光出力の制御は、オープン
ループからクローズループの制御系に切換わる。
At time t13, the recording gate WGT,
The hold gate HLD and the addition gate ADD become "low", and the recording returns to the reproduction. The control of the light output is switched from the open loop to the closed loop control system.

【0046】以上のように本実施例では、D/A変換が
完了した時点で、バッファアンプの入力であるコンデン
サの電荷蓄積点に、デジタルホールド電圧を加算する加
算手段を設けることにより、記録の変調を行うホールド
区間で、電流源の制御電圧の変動を抑え、光出力の制御
を安定にすることができる。
As described above, in this embodiment, when the D / A conversion is completed, the addition means for adding the digital hold voltage to the charge accumulation point of the capacitor, which is the input of the buffer amplifier, is provided to perform the recording. In the hold section where the modulation is performed, it is possible to suppress the fluctuation of the control voltage of the current source and stabilize the control of the optical output.

【0047】次に本発明の第3の実施例を説明する。第
3の実施例は、先に説明した第1、第2の実施例におい
て、サンプルホールド回路の電荷蓄積による制御電圧の
ホーールドを、D/A変換が終了するまでの時間とした
ものである。
Next, a third embodiment of the present invention will be described. In the third embodiment, in the first and second embodiments described above, the hold of the control voltage due to the charge accumulation of the sample hold circuit is the time until the D / A conversion is completed.

【0048】第1の実施例の動作説明図である図2
(f)において、電荷蓄積によりホールドした制御電圧
VHAは、記録の終わりのほうでドループにより変化し
ている。しかしながら、電流源の駆動は図2(g)に示
すデジタルホールド電圧VHDによる行われるため、電
荷蓄積によりホールドした制御電圧VHAの変化の影響
は出ない。従って電荷蓄積による制御電圧VHAを安定
にホールドする時間は、D/A変換が終了するまでで十
分であり、記録の終了までは必要はない。又第2実施例
においても、D/A変換が終了した段階でコンデンサ1
1の電荷蓄積点にD/A変換値VHDを加算することに
よって、サンプルホールド回路の出力、即ち電流源の制
御電圧VHを安定化することができる。電荷蓄積のホー
ルド時間は、コンデンサ11の容量に依存しており、ホ
ールド時間の短縮は、コンデンサの容量を小さくするこ
とができる。コンデンサの容量は、ホールド時間と同時
に制御系の周波数特性に関係している。このためコンデ
ンサの容量が小さくなると、周波数特性が改善され、再
生から記録の立ち上がりを早くすることができる。
FIG. 2 which is an explanatory view of the operation of the first embodiment.
In (f), the control voltage VHA held by charge accumulation changes due to droop toward the end of recording. However, since the driving of the current source is performed by the digital hold voltage VHD shown in FIG. 2 (g), there is no influence of the change of the control voltage VHA held by the charge accumulation. Therefore, the time for stably holding the control voltage VHA due to charge accumulation is sufficient until the D / A conversion is completed, and is not necessary until the recording is completed. Also in the second embodiment, the capacitor 1 is used at the stage when D / A conversion is completed.
By adding the D / A conversion value VHD to the charge accumulation point of 1, the output of the sample hold circuit, that is, the control voltage VH of the current source can be stabilized. The hold time for charge accumulation depends on the capacitance of the capacitor 11, and shortening the hold time can reduce the capacitance of the capacitor. The capacitance of the capacitor is related to the frequency characteristic of the control system at the same time as the hold time. Therefore, when the capacitance of the capacitor is reduced, the frequency characteristic is improved, and the rise of recording from reproduction can be accelerated.

【0049】以上のように本実施例によれば、サンプル
ホールド回路が、ホールド開始からD/A変換が完了す
るまでの間、電荷蓄積により制御電圧をホールドするこ
とにより、コンデンサの容量を小さくして制御系の周波
数特性を伸ばし、再生から記録の立ち上がりを高速にす
ることができる。
As described above, according to the present embodiment, the sample-hold circuit holds the control voltage by charge accumulation from the start of holding to the completion of D / A conversion, thereby reducing the capacitance of the capacitor. Thus, the frequency characteristics of the control system can be extended to speed up the rise of recording from reproduction.

【0050】次に本発明の第4の実施例を説明する。電
荷蓄積によりホールドした制御電圧VHAとデジタルホ
ールド電圧VHDの切換えのタイミングで電流源の制御
電圧VHが変動した場合、記録の光出力がピークの場合
には、半導体レーザの光出力が規定値を越えてしまうお
それがある。この場合、半導体レーザを傷めることにな
り、最悪の場合には破壊してしまう。そこで第4の実施
例は、先に説明した第1の実施例において、電荷蓄積に
よりホールドした制御電圧VHAとデジタルホールド電
圧VHDの切換えを、記録の光出力の変調がボトム(低
レベル)になった区間で、行うようにしたものである。
これは例えば図1において記録信号WDTがLレベルの
ときにのみ切換ゲートEXCの出力をアナログスイッチ
33及びインバータ34に与えるようなゲートを付加す
ることによって容易に実現できる。このように記録の光
出力がボトムのタイミングで電流源の制御電圧VHが変
動した場合には、半導体レーザ1の光出力への影響が格
段に少なく、結果として半導体レーザ1の劣化を防ぐ事
ができる。
Next, a fourth embodiment of the present invention will be described. When the control voltage VH of the current source fluctuates at the timing of switching between the control voltage VHA held by charge accumulation and the digital hold voltage VHD, and the optical output of recording peaks, the optical output of the semiconductor laser exceeds the specified value. There is a risk that In this case, the semiconductor laser will be damaged, and in the worst case, it will be destroyed. Therefore, in the fourth embodiment, the switching of the control voltage VHA held by charge accumulation and the digital hold voltage VHD in the first embodiment described above is performed so that the modulation of the optical output of recording becomes the bottom (low level). This is done in different sections.
This can be easily realized by adding a gate for giving the output of the switching gate EXC to the analog switch 33 and the inverter 34 only when the recording signal WDT is at the L level in FIG. 1, for example. When the control voltage VH of the current source fluctuates at the bottom timing of the recording optical output, the influence on the optical output of the semiconductor laser 1 is remarkably small, and as a result, the deterioration of the semiconductor laser 1 can be prevented. it can.

【0051】以上のように本実施例によれば、電荷蓄積
によりホールドした制御電圧VHAとデジタルホールド
電圧VHDの切換えを、記録の光出力の変調がボトムに
なった区間で行うことにより、制御電圧の変動による半
導体レーザの劣化を防ぐ事ができる。
As described above, according to the present embodiment, the control voltage VHA held by the charge accumulation and the digital hold voltage VHD are switched in the section where the modulation of the optical output of recording is at the bottom, so that the control voltage is controlled. It is possible to prevent the deterioration of the semiconductor laser due to the fluctuation of

【0052】次に本発明の第5の実施例を説明する。制
御電圧をホールドしているコンデンサの電荷蓄積点への
デジタルホールド電圧VHDの加算のタイミングで電流
源の制御電圧VHが変動した場合、記録の光出力がピー
クの場合には、半導体レーザの光出力が規定値を越えて
しまうおそれがある。この場合、半導体レーザを傷める
ことになり、最悪の場合には破壊してしまう。そこで第
5の実施例は、先に説明した第2の実施例において、制
御電圧をホールドしているコンデンサの電荷蓄積点への
デジタルホールド電圧VHDの加算を、記録の光出力の
変調がボトムになった区間で、行うようにしたものであ
る。この場合も記録信号WDTがローレベルのときにの
み加算ゲートADDをアナログスイッチ40に加えるこ
とができるようなゲート回路を追加することによって、
容易に実現できる。そして記録の光出力がボトムの場合
に制御電圧をホールドしているコンデンサの電荷蓄積点
へのデジタルホールド電圧VHDの加算をすれば、半導
体レーザ1の光出力への影響が格段に少なく、結果とし
て半導体レーザ1の劣化を防ぐ事ができる。
Next, a fifth embodiment of the present invention will be described. When the control voltage VH of the current source fluctuates at the timing of adding the digital hold voltage VHD to the charge accumulation point of the capacitor holding the control voltage, and when the optical output of recording is at the peak, the optical output of the semiconductor laser May exceed the specified value. In this case, the semiconductor laser will be damaged, and in the worst case, it will be destroyed. Therefore, in the fifth embodiment, in the second embodiment described above, the addition of the digital hold voltage VHD to the charge accumulation point of the capacitor holding the control voltage is performed by adjusting the optical output of recording to the bottom. I decided to do it in the section that became. Also in this case, by adding a gate circuit that can add the addition gate ADD to the analog switch 40 only when the recording signal WDT is at the low level,
Easy to implement. If the digital hold voltage VHD is added to the charge storage point of the capacitor that holds the control voltage when the optical output of recording is at the bottom, the optical output of the semiconductor laser 1 is significantly less affected, and as a result. The deterioration of the semiconductor laser 1 can be prevented.

【0053】以上のように本実施例によれば、制御電圧
をホールドしているコンデンサの電荷蓄積点へのデジタ
ルホールド電圧VHDの加算を、記録の光出力の変調が
ボトムになった区間で行うことにより、制御電圧の変動
による半導体レーザの劣化を防ぐ事ができる。
As described above, according to this embodiment, the addition of the digital hold voltage VHD to the charge accumulation point of the capacitor holding the control voltage is performed in the section where the modulation of the recording optical output is at the bottom. As a result, it is possible to prevent the semiconductor laser from deteriorating due to fluctuations in the control voltage.

【0054】次に本発明の第6の実施例を説明する。第
6の実施例は、光パルスのピークとボトムの2つの光出
力を制御し変調を行う半導体レーザ駆動回路に本発明を
適用したものである。光出力をピークとボトムの間で制
御し変調する半導体レーザ駆動回路は、書換え可能な記
録媒体に利用される。特に相変化を用いた1ビームでオ
ーバーライト可能な記録媒体や、オーバーライトが可能
な2層の記録媒体をもつ光磁気媒体等に利用される。ピ
ークとボトムの2つの光出力を制御するため、記録信号
の変調の前にA/D変換、ラッチ、D/A変換する従来
の方式では、A/D変換とD/A変換に必要な長期間の
DC発光領域も2倍になり、光ディスクの記録領域の利
用効率が一層悪くなる。さらには書換え可能なために、
記録膜へのダメージは繰り返し特性を悪化させてしま
う。第6の実施例は、この問題を解決するものである。
Next, a sixth embodiment of the present invention will be described. The sixth embodiment is one in which the present invention is applied to a semiconductor laser drive circuit that controls and modulates two optical outputs of a peak and a bottom of an optical pulse. A semiconductor laser drive circuit that controls and modulates a light output between a peak and a bottom is used for a rewritable recording medium. In particular, it is used for a recording medium that can be overwritten by one beam using phase change, a magneto-optical medium having a two-layer recording medium that can be overwritten, and the like. In order to control two optical outputs, peak and bottom, the conventional method of A / D conversion, latching, and D / A conversion before modulation of the recording signal requires the length required for A / D conversion and D / A conversion. The DC light emitting area of the period is also doubled, and the utilization efficiency of the recording area of the optical disk is further deteriorated. Furthermore, because it is rewritable,
The damage to the recording film repeatedly deteriorates the characteristics. The sixth embodiment solves this problem.

【0055】図5及び図6は本発明の第6の実施例にお
ける半導体レーザ駆動回路の構成図を示すものである。
先に説明した第1の実施例の構成図である図1に追加変
更した部分を説明する。まず記録光出力のボトムに対応
する第1の光出力を制御する部分のブロックの構成につ
いて図5を参照しつつ説明する。
FIGS. 5 and 6 are block diagrams showing a semiconductor laser drive circuit according to the sixth embodiment of the present invention.
Description will be given of a portion additionally modified from FIG. 1, which is the configuration diagram of the first embodiment described above. First, the configuration of the block of the portion that controls the first light output corresponding to the bottom of the recording light output will be described with reference to FIG.

【0056】図5において、第1の差動アンプ50はモ
ニタ電圧VMと、光出力を設定する第1の基準電圧VR
1との比較を行ない、第1の制御電圧VS1を発生す
る。第1の基準電圧VR1は、51の再生用の基準電圧
VPと、52の第1の光出力用の基準電圧VW1の2つ
があり、アナログスイッチ53とアナログスイッチ54
によりどちらかが選択される。選択は記録区間を示す第
1の記録ゲートWG1及びインバータ55の出力により
制御され、いずれかの基準電圧がアナログスイッチ56
に加えられる。アナログスイッチ56は、第1のホール
ドゲートHLD1、インバータ57により制御され、第
1の制御電圧VS1をバッファーアンプ59に与える。
アナログスイッチ56、コンデンサ58、バッファーア
ンプ59は第1のサンプルホールド回路を構成してい
る。第1のサンプルホールド回路は、アナログスイッチ
56がオンの時に第1の制御電圧VS1をサンプルし、
制御系をクローズループで構成する。またアナログスイ
ッチ56がオフの時に電荷蓄積により第1の制御電圧V
HA1をホールドして、制御系をオープンループで構成
する。第1のA/D変換器63は、電荷蓄積でホールド
した第1の制御電圧VHA1を第1のデジタルデータV
D1にA/D変換するものである。第1のD/A変換器
64は第1のデジタルホールド電圧VHD1を出力する
ものである。図示はしていないが、第1のデジタルデー
タVD1をデジタル的にラッチする第1のラッチ回路
は、第1のA/D変換器63あるいは第1のD/A変換
器64に含まれているものとする。アナログスイッチ6
0,61はインバータ62と第1の切換ゲートEXC1
で制御され、電荷蓄積でホールドした第1の制御電圧V
HA1か第1のデジタルホールド電圧VHD1かを選択
する第1の切換手段を構成する。アナログスイッチ6
0,61の出力VH1は、抵抗66(RL)と第1の電
流源を構成するトランジスタ65に接続され、電流IL1
を流す。電流IL1は、第1の光出力であるボトムを制御
するものである。
In FIG. 5, the first differential amplifier 50 has a monitor voltage VM and a first reference voltage VR for setting an optical output.
1 and a first control voltage VS1 is generated. There are two first reference voltages VR1; a reproduction reference voltage VP 51 and a first optical output reference voltage VW1 52, which are analog switch 53 and analog switch 54.
Either is selected by. The selection is controlled by the first recording gate WG1 indicating the recording section and the output of the inverter 55, and one of the reference voltages is the analog switch 56.
Added to. The analog switch 56 is controlled by the first hold gate HLD1 and the inverter 57, and supplies the first control voltage VS1 to the buffer amplifier 59.
The analog switch 56, the capacitor 58, and the buffer amplifier 59 form a first sample hold circuit. The first sample and hold circuit samples the first control voltage VS1 when the analog switch 56 is on,
The control system consists of a closed loop. Further, when the analog switch 56 is off, the first control voltage V
Hold HA1 and configure the control system as an open loop. The first A / D converter 63 converts the first control voltage VHA1 held by the charge accumulation into the first digital data V
A / D conversion into D1 is performed. The first D / A converter 64 outputs the first digital hold voltage VHD1. Although not shown, a first latch circuit for digitally latching the first digital data VD1 is included in the first A / D converter 63 or the first D / A converter 64. I shall. Analog switch 6
0 and 61 are an inverter 62 and a first switching gate EXC1.
The first control voltage V controlled by
It constitutes a first switching means for selecting either HA1 or the first digital hold voltage VHD1. Analog switch 6
The outputs VH1 of 0 and 61 are connected to the resistor 66 (RL) and the transistor 65 that constitutes the first current source, and the current I L1
Shed. The current I L1 controls the bottom which is the first light output.

【0057】次に記録光出力のピークに対応する、第2
の光出力を制御する下半分のブロックの構成について図
6を参照しつつ説明する。上半分のブロックと動作が同
様な部分については、簡単に説明する。
Next, the second, which corresponds to the peak of the recording light output,
The configuration of the lower half block that controls the optical output of the above will be described with reference to FIG. A part similar in operation to the upper half block will be briefly described.

【0058】図6において、モニタ電圧VMH第2の差
動アンプ67にも与えられる。差動アンプ67はモニタ
電圧VMと、光出力を設定する第2の基準電圧VR2と
の比較を行ない、第2の制御電圧VS2を発生するもの
である。第2の基準電圧VR2は、光出力ゼロ用のグラ
ンドレベルと、68の第2の光出力用の基準電圧VW2
がアナログスイッチ69とアナログスイッチ70により
選択される。アナログスイッチ69,70は記録区間を
示す第2の記録ゲートWG2及びインバータ71より制
御される。アナログスイッチ72は、第2のホールドゲ
ートHLD2、インバータ73により制御され、第2の
制御電圧VS2をバッファアンプ75に与える。
In FIG. 6, the monitor voltage VMH is also applied to the second differential amplifier 67. The differential amplifier 67 compares the monitor voltage VM with the second reference voltage VR2 that sets the optical output, and generates the second control voltage VS2. The second reference voltage VR2 is the ground level for zero light output and the reference voltage VW2 for the second light output 68.
Are selected by the analog switch 69 and the analog switch 70. The analog switches 69 and 70 are controlled by a second recording gate WG2 indicating a recording section and an inverter 71. The analog switch 72 is controlled by the second hold gate HLD2 and the inverter 73, and supplies the second control voltage VS2 to the buffer amplifier 75.

【0059】アナログスイッチ72、コンデンサ74、
バッファーアンプ75は第2のサンプルホールド回路を
構成している。第2のサンプルホールド回路は、アナロ
グスイッチ72がオンの時に第2の制御電圧VS2をサ
ンプルし、制御系をクローズループで構成する。またア
ナログスイッチ72がオフの時に電荷蓄積により第2の
制御電圧VHA2をホールドして、制御系をオープンル
ープで構成する。第2のA/D変換器79は、電荷蓄積
でホールドした第2の制御電圧VHA2を第2のデジタ
ルデータVD2にA/D変換する。第2のD/A変換器
80は第2のデジタルホールド電圧VHD2を出力す
る。図示はしていないが、第2のデジタルデータVD2
をデジタル的にラッチする第2のラッチ回路は、第2の
A/D変換器79あるいは第2のD/A変換器80に含
まれているものとする。アナログスイッチ76,77は
インバータ78と第2の切換ゲートEXC2で制御さ
れ、電荷蓄積でホールドした第2の制御電圧VHA2か
第2のデジタルホールド電圧VHD2かを選択する第2
の切換手段を構成している。アナログスイッチ76,7
7の出力VH2は、抵抗82(RL)と第2の電流源を
構成するトランジスタ81に接続され、電流IL2を流
す。電流IL2は、記録信号WDTに応じて、インバータ
85、トランジスタ83、84により変調された後で、
電流IL1に重畳される。電流IL2は、第2の光出力であ
るピークを制御するものである。
The analog switch 72, the capacitor 74,
The buffer amplifier 75 constitutes a second sample hold circuit. The second sample and hold circuit samples the second control voltage VS2 when the analog switch 72 is on, and configures the control system in a closed loop. Further, when the analog switch 72 is off, the second control voltage VHA2 is held by the charge accumulation, and the control system is configured as an open loop. The second A / D converter 79 A / D converts the second control voltage VHA2 held by the charge accumulation into the second digital data VD2. The second D / A converter 80 outputs the second digital hold voltage VHD2. Although not shown, the second digital data VD2
The second latch circuit for digitally latching is assumed to be included in the second A / D converter 79 or the second D / A converter 80. The analog switches 76 and 77 are controlled by the inverter 78 and the second switching gate EXC2, and select the second control voltage VHA2 held by charge accumulation or the second digital hold voltage VHD2.
Of the switching means. Analog switch 76,7
The output VH2 of No. 7 is connected to the resistor 82 (RL) and the transistor 81 forming the second current source, and flows the current I L2 . The current I L2 is modulated by the inverter 85 and the transistors 83 and 84 according to the recording signal WDT,
It is superimposed on the current I L1 . The current I L2 controls the peak which is the second light output.

【0060】以上のように構成された本発明の第6の実
施例の半導体レーザ駆動回路の動作について図7,図8
を用いて説明する。図7の波形図において、(a)は第
1の記録ゲートWG1、(b)は第2の記録ゲートWG
2あるいは第1のホールドゲートHLD1、(c)は第
2のホールドゲートHLD2、(d)は第1の切換ゲー
トEXC1、(e)は第2の切換ゲートEXC2、
(f)は記録信号WDTである。(g)は第1の制御電
圧VS1、(h)は電荷蓄積によりホールドした第1の
制御電圧VHA1、(i)は第1のデジタルホールド電
圧VHD1である。又図8の波形図において、(j)は
電流源の第1の制御電圧VH1、(k)は第2の制御電
圧VS2、(l)は電荷蓄積によりホールドした第2の
制御電圧VHA2、(m)は第2のデジタルホールド電
圧VHD2、(n)は電流源の第2の制御電圧VH2、
(o)は光出力である。
Operation of the semiconductor laser drive circuit of the sixth embodiment of the present invention constructed as described above will be described with reference to FIGS.
Will be explained. In the waveform diagram of FIG. 7, (a) is the first recording gate WG1 and (b) is the second recording gate WG.
2 or the first hold gate HLD1, (c) is the second hold gate HLD2, (d) is the first switching gate EXC1, (e) is the second switching gate EXC2,
(F) is the recording signal WDT. (G) is the first control voltage VS1, (h) is the first control voltage VHA1 held by charge accumulation, and (i) is the first digital hold voltage VHD1. Further, in the waveform diagram of FIG. 8, (j) is the first control voltage VH1 of the current source, (k) is the second control voltage VS2, (l) is the second control voltage VHA2 held by charge accumulation, ( m) is the second digital hold voltage VHD2, (n) is the second control voltage VH2 of the current source,
(O) is an optical output.

【0061】時間t15まで第1のサンプル区間、時間
t15から時間t19までは第1のホールド区間、時間
t19以降は第1のサンプル区間である。また時間t1
5から時間t16までは第2のサンプル区間、時間t1
6から時間t19までは第2のホールド区間である。
The first sample section is up to time t15, the first hold section is from time t15 to time t19, and the first sample section is after time t19. Also time t1
5 to time t16, the second sample section, time t1
From 6 to time t19 is the second hold section.

【0062】図7において時間t14までは再生区間を
示す。第1のサンプルホールド回路はサンプル状態で、
制御系はクローズループが構成され、半導体レーザ1の
光出力は基準電圧VPで設定される再生の光出力PPに
なるよう制御される。
In FIG. 7, a reproduction section is shown up to time t14. The first sample and hold circuit is in the sample state,
The control system constitutes a closed loop, and the optical output of the semiconductor laser 1 is controlled to be the reproduction optical output PP set by the reference voltage VP.

【0063】時間t14において、第1の記録ゲートW
G1が”ハイ”になり、クローズループのままで、第1
の基準電圧がVW1に切り替わり、第1の光出力PW1
になるよう、第1の制御電圧がVSW1に変化する。
At time t14, the first recording gate W
G1 goes "high" and remains in closed loop.
The reference voltage of VW1 is switched to VW1 and the first optical output PW1
, The first control voltage changes to VSW1.

【0064】時間t15において、第1のホールド区間
及び第2のサンプル区間が始まる。第1の制御電圧VS
1がVSW1に安定すると、第1のホールドゲートHL
D1が”ハイ”になり、第1のサンプルホールド回路は
ホールド状態になる。制御系はクローズループからオー
プンループに切換わる。バッファアンプ59の出力VH
A1は、コンデンサ58に電荷蓄積でホールドされた第
1の制御電圧VSW1になる。電流源の第1の制御電圧
VH1は、バッファアンプ59の出力VHA1が接続さ
れており、オープンループの制御系により第1の光出力
PW1が設定される。同時に図7(i)に示すように電
荷蓄積でホールドされた第1の制御電圧VSW1のA/
D変換、ラッチ、D/A変換が開始される。
At time t15, the first hold section and the second sample section start. First control voltage VS
1 becomes stable at VSW1, the first hold gate HL
D1 becomes "high", and the first sample hold circuit enters the hold state. The control system switches from closed loop to open loop. Output VH of buffer amplifier 59
A1 becomes the first control voltage VSW1 held in the capacitor 58 by the charge accumulation. The output VHA1 of the buffer amplifier 59 is connected to the first control voltage VH1 of the current source, and the first optical output PW1 is set by the open loop control system. At the same time, as shown in FIG. 7I, A / of the first control voltage VSW1 held by the charge accumulation is held.
D conversion, latch, and D / A conversion are started.

【0065】また時間t15において、第2の記録ゲー
トWG2が”ハイ”になり、クローズループの制御系に
より、第2の光出力PW2が設定される。第2の制御電
圧VS2は、第2の光出力PW2に対応してVSW2に
変化する。
At time t15, the second recording gate WG2 becomes "high", and the second loop output control system sets the second optical output PW2. The second control voltage VS2 changes to VSW2 corresponding to the second light output PW2.

【0066】時間t16において、第2のホールド区間
が始まる。図8(k)に示すように第2の制御電圧VS
2がVSW2に安定すると、第2のホールドゲートHL
D2が”ハイ”になり、第2のサンプルホールド回路は
ホールド状態になる。制御系はクローズループからオー
プンループに切換わる。図8(l)に示すバッファアン
プ75の出力VHA2は、コンデンサ74に電荷蓄積で
ホールドされた第2の制御電圧VSW2になる。電流源
の第2の制御電圧VH2は、バッファアンプ75の出力
VHA2となり、図8(o)に示すようにオープンルー
プの制御系により第2の光出力PW2が設定される。同
時に電荷蓄積でホールドされた第2の制御電圧VSW2
のA/D変換、ラッチ、D/A変換が開始される。
At time t16, the second hold section starts. As shown in FIG. 8 (k), the second control voltage VS
2 becomes stable at VSW2, the second hold gate HL
D2 becomes "high" and the second sample hold circuit enters the hold state. The control system switches from closed loop to open loop. The output VHA2 of the buffer amplifier 75 shown in FIG. 8 (l) becomes the second control voltage VSW2 held in the capacitor 74 by charge accumulation. The second control voltage VH2 of the current source becomes the output VHA2 of the buffer amplifier 75, and the second optical output PW2 is set by the open loop control system as shown in FIG. At the same time, the second control voltage VSW2 held by charge accumulation
A / D conversion, latch, and D / A conversion are started.

【0067】また時間t16から記録信号WDTによる
電流IL2の変調が始まる。光出力は第1の光出力PW1
と第2の光出力PW2との間で変調される。
At time t16, the modulation of the current I L2 by the recording signal WDT starts. The optical output is the first optical output PW1
And the second light output PW2.

【0068】図7(d)に示すように時間t17におい
て、第1の切換ゲートEXC1が”ハイ”になる。この
時第1の制御電圧VSW1のA/D変換、D/A変換は
終了し、第1のデジタルホールド電圧VHD1にはVS
W1が出力されている。第1の切換ゲートEXC1によ
り、電流源の第1の制御電圧VH1は、電荷蓄積により
ホールドした第1の制御電圧VHA1から第1のデジタ
ルホールド電圧VHD1に切換えられる。
As shown in FIG. 7D, at time t17, the first switching gate EXC1 becomes "high". At this time, the A / D conversion and D / A conversion of the first control voltage VSW1 are completed, and the first digital hold voltage VHD1 is VS.
W1 is output. The first control voltage VH1 of the current source is switched from the first control voltage VHA1 held by the charge accumulation to the first digital hold voltage VHD1 by the first switching gate EXC1.

【0069】図7(l)に示すように次に時間t18に
おいて、第2の切換ゲートEXC2が”ハイ”になる。
この時第2の制御電圧VSW2のA/D変換、D/A変
換は終了し、第2のデジタルホールド電圧VHD2には
VSW2が出力されている。第2の切換ゲートEXC2
により、電流源の第2の制御電圧VH2は、電荷蓄積に
よりホールドした第2の制御電圧VHA2から第2のデ
ジタルホールド電圧VHD2に切換えられる。以降は、
第1と第2のデジタルホールド電圧VHD1、VHD2
により光出力が安定に変調される。時間t19におい
て、光出力の制御はオープンループからクローズループ
に移り、記録から再生の光出力になる。
As shown in FIG. 7 (l), at the next time t18, the second switching gate EXC2 becomes "high".
At this time, A / D conversion and D / A conversion of the second control voltage VSW2 are completed, and VSW2 is output as the second digital hold voltage VHD2. Second switching gate EXC2
As a result, the second control voltage VH2 of the current source is switched from the second control voltage VHA2 held by the charge accumulation to the second digital hold voltage VHD2. Later,
First and second digital hold voltages VHD1 and VHD2
The optical output is stably modulated by. At time t19, the control of the optical output shifts from the open loop to the closed loop, and the optical output changes from recording to reproduction.

【0070】以上のように本実施例によれば、記録の変
調の間に、電荷蓄積によりホールドした第1の制御電圧
と第1のデジタルホールド電圧とを切換え、また電荷蓄
積によりホールドした第2の制御電圧と第2のデジタル
ホールド電圧と切換えることにより、第1と第2のA/
D変換、D/A変換に必要な長時間の光出力のDC発光
を無くすことができる。又光ディスクの記録領域の利用
効率を高めることができる。
As described above, according to this embodiment, during the recording modulation, the first control voltage and the first digital hold voltage held by charge accumulation are switched, and the second control voltage held by charge accumulation is changed. By switching between the control voltage of 2 and the second digital hold voltage, the first and second A /
It is possible to eliminate the DC emission of a long-time optical output required for D conversion and D / A conversion. Further, the utilization efficiency of the recording area of the optical disc can be improved.

【0071】尚ライトワンス形の記録媒体では、同一領
域への記録の光出力が発光されることは1回だけであ
る。しかしながら書換え可能な記録媒体においては、同
一領域への記録の光出力は書換え可能なため繰り返し発
光される。このため記録の開始でのDC発光による記録
媒体へのダメージは、繰り返し回数の分大きくなる。本
実施例では、A/D変換、D/A変換に必要な記録のD
C発光を無くしているため、記録媒体の繰り返しの特性
を改善することができる。また第1の光出力をゼロ近傍
に設定することにより、本レーザ駆動回路は、書換え可
能な記録媒体のみでなく、ライトワンスの記録媒体にも
流用することができる。
In the write-once type recording medium, the optical output of recording in the same area is emitted only once. However, in a rewritable recording medium, the optical output of recording in the same area is rewritable, so that light is repeatedly emitted. Therefore, the damage to the recording medium due to the DC light emission at the start of recording is increased by the number of repetitions. In this embodiment, the recording D necessary for A / D conversion and D / A conversion
Since the C emission is eliminated, the repeating characteristics of the recording medium can be improved. Further, by setting the first light output to near zero, the present laser drive circuit can be applied not only to a rewritable recording medium but also to a write-once recording medium.

【0072】次に本発明の第7の実施例を説明する。第
7の実施例は、第6の実施例の半導体レーザ駆動回路に
おいて、第1のD/A変換が完了した時点で、第1の制
御電圧をホールドしている電荷蓄積点に第1のデジタル
ホールド電圧を加算し、また第2のD/A変換が完了し
た時点で、第2の制御電圧をホールドしている電荷蓄積
点に第2のデジタルホールド電圧を加算するものであ
る。
Next, a seventh embodiment of the present invention will be described. In the seventh embodiment, in the semiconductor laser drive circuit of the sixth embodiment, at the time when the first D / A conversion is completed, the first digital signal is stored at the charge accumulation point holding the first control voltage. The hold voltage is added, and when the second D / A conversion is completed, the second digital hold voltage is added to the charge storage point holding the second control voltage.

【0073】図9,10は本発明の第7の実施例におけ
る半導体レーザ駆動回路の構成図を示すものである。先
に説明した第6の実施例に追加変更した部分を説明す
る。図9において、アナログスイッチ90は、第1の加
算ゲートADD1により制御され、第1のサンプル区間
及び電荷蓄積によりホールドした第1の制御電圧で第1
の電流源を駆動している区間は開いている。電荷蓄積に
よりホールドした第1の制御電圧VH1をA/D変換、
ラッチ、D/A変換して第1のデジタルホールド電圧V
HD1を作った後、アナログスイッチ90は閉じる。電
荷蓄積によりホールドした第1の制御電圧に、第1のデ
ジタルホールド電圧VHD1が加算され、安定な第1の
電流源の制御電圧VH1が得られる。
9 and 10 are block diagrams showing a semiconductor laser drive circuit according to the seventh embodiment of the present invention. The part added and modified to the previously described sixth embodiment will be described. In FIG. 9, the analog switch 90 is controlled by the first addition gate ADD1, and is controlled by the first control voltage held by the first sampling period and the charge accumulation.
The section that is driving the current source is open. A / D conversion of the first control voltage VH1 held by charge accumulation,
Latch, D / A conversion, first digital hold voltage V
After making HD1, the analog switch 90 is closed. The first digital hold voltage VHD1 is added to the first control voltage held by charge accumulation, and a stable control voltage VH1 of the first current source is obtained.

【0074】アナログスイッチ91は第2の加算ゲート
ADD2により制御される。先に説明したアナログスイ
ッチ90と同様に、電荷蓄積によりホールドした第2の
制御電圧VH2をA/D変換、ラッチ、D/A変換して
第2のデジタルホールド電圧VHD2が作られた後、ア
ナログスイッチ91は閉じる。電荷蓄積によりホールド
した第2の制御電圧に、第2のデジタルホールド電圧V
HD2が加算され、安定な第2の電流源の制御電圧VH
2が得られる。
The analog switch 91 is controlled by the second addition gate ADD2. Similar to the analog switch 90 described above, the second control voltage VH2 held by charge accumulation is A / D converted, latched, and D / A converted to generate the second digital hold voltage VHD2, and then the analog The switch 91 is closed. The second digital hold voltage V is added to the second control voltage held by the charge accumulation.
HD2 is added to stabilize the control voltage VH of the second current source.
2 is obtained.

【0075】以上のように構成された本発明の第7の実
施例の半導体レーザ駆動回路の動作について図11,1
2を用いて説明する。図11の波形図において、(a)
は第1の記録ゲートWG1、(b)は第2の記録ゲート
WG2あるいは第1のホールドゲートHLD1、(c)
は第2のホールドゲートHLD2、(d)は第1の加算
ゲートADD1、(e)は第2の加算ゲートADD2、
(f)は記録信号WDTである。(g)は第1の制御電
圧VS1、(h)は第1のデジタルホールド電圧VHD
1である。又図12の(i)は電流源の第1の制御電圧
VH1、(j)は第2の制御電圧VS2、(k)は第2
のデジタルホールド電圧VHD2、(l)は電流源の第
2の制御電圧VH2、mは光出力である。
The operation of the semiconductor laser drive circuit of the seventh embodiment of the present invention constructed as described above will be described with reference to FIGS.
2 is used for the explanation. In the waveform diagram of FIG. 11, (a)
Is the first recording gate WG1, (b) is the second recording gate WG2 or the first hold gate HLD1, (c)
Is the second hold gate HLD2, (d) is the first addition gate ADD1, (e) is the second addition gate ADD2,
(F) is the recording signal WDT. (G) is the first control voltage VS1, (h) is the first digital hold voltage VHD
It is 1. 12 (i) is the first control voltage VH1 of the current source, (j) is the second control voltage VS2, and (k) is the second control voltage VS2.
The digital hold voltage VHD2, (1) is the second control voltage VH2, m of the current source is the optical output.

【0076】時間t15まで第1のサンプル区間、時間
t15から時間t19までは第1のホールド時間、時間
t19以降は第1のサンプル区間である。また時間t1
5から時間t16までは第2のサンプル区間、時間t1
6から時間t19までは第2のホールド区間である。
The first sampling period is from time t15 to the first holding time from time t15 to time t19, and the first sampling period is from time t19 onward. Also time t1
5 to time t16, the second sample section, time t1
From 6 to time t19 is the second hold section.

【0077】図11,12において時間t14までは再
生区間を示す。第1のサンプルホールド回路はサンプル
状態で、制御系はクローズループが構成され、半導体レ
ーザ1の光出力は基準電圧VPで設定される再生の光出
力PPになるよう制御される。
11 and 12, the reproduction section is shown up to time t14. The first sample-hold circuit is in a sampled state, the control system constitutes a closed loop, and the optical output of the semiconductor laser 1 is controlled to be the reproduction optical output PP set by the reference voltage VP.

【0078】図11(a)に示すように時間t14にお
いて、第1の記録ゲートWG1が”ハイ”になり、クロ
ーズループのままで、第1の基準電圧がVW1に切り替
わり、第1の光出力PW1になるよう、第1の制御電圧
がVSW1に変化する。図11(b)に示すように時間
t15において、第1のホールドゲートHLD1が”ハ
イ”になり、第1のサンプルホールド回路はホールド状
態になる。制御系はクローズループからオープンループ
に切換わる。電流源の第1の制御電圧VH1は、コンデ
ンサ58に電荷蓄積でホールドされた第1の制御電圧V
SW1が接続され、図12(m)に示すようにオープン
ループの制御系で第1の光出力PW1が設定される。同
時に図11(g),(h)に示すように電荷蓄積でホー
ルドされた第1の制御電圧VSW1のA/D変換、ラッ
チ、D/A変換が開始される。
As shown in FIG. 11A, at time t14, the first recording gate WG1 becomes "high", the first reference voltage is switched to VW1 in the closed loop, and the first optical output is obtained. The first control voltage changes to VSW1 so as to reach PW1. As shown in FIG. 11B, at time t15, the first hold gate HLD1 becomes "high" and the first sample hold circuit enters the hold state. The control system switches from closed loop to open loop. The first control voltage VH1 of the current source is the first control voltage VH held in the capacitor 58 by the charge accumulation.
SW1 is connected, and the first optical output PW1 is set by the open loop control system as shown in FIG. 12 (m). At the same time, as shown in FIGS. 11G and 11H, A / D conversion, latching, and D / A conversion of the first control voltage VSW1 held by charge accumulation are started.

【0079】また時間t15において、第2の記録ゲー
トWG2が”ハイ”になり、クローズループの制御系に
より、第2の光出力PW2が設定される。第2の制御電
圧VS2は、第2の光出力PW2に対応してVSW2に
変化する。
At time t15, the second recording gate WG2 becomes "high", and the second loop output control system sets the second optical output PW2. The second control voltage VS2 changes to VSW2 corresponding to the second light output PW2.

【0080】時間t16で、第2のホールドゲートHL
D2が”ハイ”になり、第2のサンプルホールド回路は
ホールド状態になる。制御系はクローズループからオー
プンループに切換わる。電流源の第2の制御電圧VH2
は、コンデンサ74に電荷蓄積でホールドされた第2の
制御電圧VSW2が接続され、オープンループの制御系
で第2の光出力PW2が設定される。同時に図12
(k),(l)に示すように電荷蓄積でホールドされた
第2の制御電圧VSW2のA/D変換、ラッチ、D/A
変換が開始される。
At time t16, the second hold gate HL
D2 becomes "high" and the second sample hold circuit enters the hold state. The control system switches from closed loop to open loop. Second control voltage VH2 of current source
Is connected to the second control voltage VSW2 held by the charge accumulation in the capacitor 74, and the second optical output PW2 is set by the open loop control system. Figure 12 at the same time
As shown in (k) and (l), A / D conversion, latch, D / A of the second control voltage VSW2 held by charge accumulation
The conversion starts.

【0081】また、時間t16から記録信号WDTによ
る電流IL2の変調が始まる。光出力は、第1の光出力P
W1と第2の光出力PW2との間で変調される。
At time t16, the modulation of the current I L2 by the recording signal WDT starts. The optical output is the first optical output P
It is modulated between W1 and the second light output PW2.

【0082】時間t17において、第1の加算ゲートA
DD1が”ハイ”になり、アナログスイッチ58がオン
になる。この時第1の制御電圧VSW1のA/D変換、
ラッチ、D/A変換は終了しており、第1のデジタルホ
ールド電圧VHD1が出力されている。第1の加算ゲー
トADD1により、第1の制御電圧VSW1をホールド
しているコンデンサ58の電荷蓄積点に、第1のデジタ
ルホールド電圧VHD1が加算される。第1のデジタル
ホールド電圧VHD1の値は第1の制御電圧VSW1と
等しいため、電流源の第1の制御電圧VH1はVSW1
のままであり、オープンループの制御で、第1の光出力
PW1は安定である。またコンデンサ58によるノイズ
フィルターの効果があり、加算した瞬間の光出力の変動
が抑えられる。
At time t17, the first addition gate A
DD1 goes "high" and the analog switch 58 is turned on. At this time, A / D conversion of the first control voltage VSW1
Latching and D / A conversion have been completed, and the first digital hold voltage VHD1 has been output. The first addition gate ADD1 adds the first digital hold voltage VHD1 to the charge accumulation point of the capacitor 58 that holds the first control voltage VSW1. Since the value of the first digital hold voltage VHD1 is equal to the first control voltage VSW1, the first control voltage VH1 of the current source is VSW1.
The first optical output PW1 is stable under the control of the open loop. Further, there is an effect of the noise filter by the condenser 58, and the fluctuation of the optical output at the moment of addition is suppressed.

【0083】時間t18において、第2の加算ゲートA
DD2が”ハイ”になり、アナログスイッチ91がオン
になる。この時第2の制御電圧VSW2のA/D変換、
ラッチ、D/A変換は終了しており、第2のデジタルホ
ールド電圧VHD2が出力されている。第2の加算ゲー
トADD2により、第2の制御電圧VSW2をホールド
しているコンデンサ74の電荷蓄積点に、第2のデジタ
ルホールド電圧VHD2が加算される。第2のデジタル
ホールド電圧VHD2の値は第2の制御電圧VSW2と
等しいため、電流源の第2の制御電圧VH2はVSW2
のままであり、オープンループの制御で、第2の光出力
PW2は安定である。またコンデンサ74によるノイズ
フィルターの効果があり、加算した瞬間の光出力の変動
が抑えられる。
At time t18, the second addition gate A
DD2 becomes "high" and the analog switch 91 is turned on. At this time, A / D conversion of the second control voltage VSW2,
Latching and D / A conversion are completed, and the second digital hold voltage VHD2 is output. The second addition gate ADD2 adds the second digital hold voltage VHD2 to the charge accumulation point of the capacitor 74 which holds the second control voltage VSW2. Since the value of the second digital hold voltage VHD2 is equal to the second control voltage VSW2, the second control voltage VH2 of the current source is VSW2.
The second optical output PW2 is stable under open loop control. Further, there is an effect of the noise filter by the condenser 74, and the fluctuation of the optical output at the moment of addition is suppressed.

【0084】以後時間t19まで2つの電流源は、第1
のデジタルホールド電圧VHD1と第2のデジタルホー
ルド電圧VHD2を加算した制御電圧VH1,VH2に
よりそれぞれオープンループで駆動される。時間t19
において、光出力の制御はオープンループからクローズ
ループに移り、記録から再生の光出力になる。
After that, until the time t19, the two current sources are
Are driven in open loop by the control voltages VH1 and VH2 obtained by adding the digital hold voltage VHD1 and the second digital hold voltage VHD2. Time t19
In, the control of the optical output shifts from the open loop to the closed loop, and the optical output is changed from recording to reproduction.

【0085】以上のように本実施例によれば、第1のD
/A変換が完了した時点で、第1の制御電圧をホールド
している電荷蓄積点に第1のデジタルホールド電圧を加
算する第1の加算手段と、第2のD/A変換が完了した
時点で、第2の制御電圧をホールドしている電荷蓄積点
に第2のデジタルホールド電圧を加算する第2の加算手
段とを設けることにより、記録の変調の間に、第1及び
第2のデジタルホールド電圧を切換えることなく加算す
ることで、オープンループにおける制御電圧の変動を抑
え光出力の制御を安定にすることができる。
As described above, according to this embodiment, the first D
A first addition means for adding the first digital hold voltage to the charge accumulation point holding the first control voltage when the A / A conversion is completed, and a time when the second D / A conversion is completed Thus, by providing a second addition means for adding the second digital hold voltage to the charge storage point holding the second control voltage, the first and second digital signals are added during the recording modulation. By adding the hold voltage without switching, it is possible to suppress the fluctuation of the control voltage in the open loop and stabilize the control of the light output.

【0086】次に本発明の第8の実施例を説明する。第
8の実施例は、先に説明した第6、第7の実施例におい
て、第1のA/D変換器と第2のA/D変換器とに代え
て、1つの共用化したA/D変換器と、第1のバッファ
アンプの出力と第2のバッファアンプの出力の1つを選
択し前記共用化したA/D変換器に入力する入力選択手
段とを設けたものである。
Next, an eighth embodiment of the present invention will be described. In the eighth embodiment, in the sixth and seventh embodiments described above, one shared A / D converter is used instead of the first A / D converter and the second A / D converter. A D converter and an input selection means for selecting one of the output of the first buffer amplifier and the output of the second buffer amplifier and inputting it to the shared A / D converter are provided.

【0087】第1と第2のA/D変換器がA/D変換を
実行する時間は、重なることはないため、1つの共用化
したA/D変換器を用いることができる。共用化したA
/D変換器への入力は、第1のバッファの出力と第2の
バッファの出力の1つを入力選択手段により切換える。
これにより、2つのA/D変換器を1つのA/D変換器
で兼ねることが出来、回路のコストを低減することがで
きる。
Since the times when the first and second A / D converters perform A / D conversion do not overlap, one shared A / D converter can be used. Shared A
The input to the / D converter switches one of the output of the first buffer and the output of the second buffer by the input selection means.
As a result, one A / D converter can serve as two A / D converters, and the cost of the circuit can be reduced.

【0088】なお、本発明の第6、7、8の実施例で
は、ボトムとピークの2つの光出力を制御したが、これ
は3つ以上の光出力にも適用できることは言うまでもな
い。また、本発明の第6の実施例では、電荷蓄積により
ホールドした制御電圧のデジタルホールド電圧への切換
えを、光出力がボトムの区間で行えば、切り替えによる
光出力の変動を抑えることができるのは言うまでもな
い。また、本発明の第7の実施例では、制御電圧をホー
ルドしたコンデンサの電荷蓄積点へのデジタルホールド
電圧の加算を、光出力がボトムの区間で行えば、加算に
よる光出力の変動を抑えることができるのは言うまでも
ない。
In the sixth, seventh and eighth embodiments of the present invention, the two light outputs of the bottom and the peak are controlled, but it goes without saying that this can be applied to three or more light outputs. Further, in the sixth embodiment of the present invention, if the control voltage held by the charge accumulation is switched to the digital hold voltage in the section where the optical output is at the bottom, the fluctuation of the optical output due to the switching can be suppressed. Needless to say. In addition, in the seventh embodiment of the present invention, if the digital hold voltage is added to the charge accumulation point of the capacitor holding the control voltage in the interval where the optical output is at the bottom, the fluctuation of the optical output due to the addition is suppressed. It goes without saying that you can do it.

【0089】[0089]

【発明の効果】以上のように本願の請求項1〜6の発明
では、記録の変調の途中で電荷蓄積によりホールドした
制御電圧とD/A変換器のデジタルホールド電圧とを切
換え、又はデジタルホールド電圧をサンプルホールド手
段の電荷蓄積点に加算しているため、A/D変換、D/
A変換に必要な長時間の記録の光出力のDC発光を無く
すことができ、光ディスクの記録領域の利用効率を高め
ると共に、記録膜へのダメージを軽減することができ
る。
As described above, according to the first to sixth aspects of the present invention, the control voltage held by the charge accumulation during the recording modulation and the digital hold voltage of the D / A converter are switched or the digital hold is performed. Since the voltage is added to the charge storage point of the sample hold means, A / D conversion, D /
It is possible to eliminate the DC emission of the optical output for long-time recording required for A conversion, improve the utilization efficiency of the recording area of the optical disc, and reduce the damage to the recording film.

【0090】さらには、記録の制御電圧を電荷蓄積によ
りホールドする区間は、A/D変換、D/A変換のセト
リングの区間でいいため、ホールドする時間が短くな
り、コンデンサの容量を小さくすることができる。これ
はサーボ系の周波数特性を改善し、再生から記録の立ち
上がりを高速にすることができる。
Furthermore, since the section in which the recording control voltage is held by the charge accumulation is the settling section in A / D conversion and D / A conversion, the holding time is shortened and the capacity of the capacitor is reduced. You can This improves the frequency characteristics of the servo system and makes it possible to speed up the rising of recording from reproduction.

【0091】しかも、電荷蓄積によりホールドした制御
電圧により記録の変調を行いながら、A/D変換、D/
A変換するため、A/D変換器やD/A変換器の変換速
度はそれほど高速のものを必要とせず、回路コストを削
減することができる。
Moreover, while the recording voltage is modulated by the control voltage held by the charge accumulation, A / D conversion and D / D conversion are performed.
Since the A conversion is performed, the conversion speed of the A / D converter and the D / A converter does not need to be very high, and the circuit cost can be reduced.

【0092】また書換え可能な記録媒体では、ピークと
ボトムの2つの光出力を制御するため、記録信号の変調
の前にA/D変換、ラッチ、D/A変換する領域が2倍
になるが、本願の請求項7〜9の発明では、A/D変
換、ラッチ、D/A変換のための領域が不要となる。従
って記録領域の利用効率を改善すると共に、書換えによ
る同一領域への高出力のDC発光を無くし、書換え回数
等の繰り返し特性の悪化も防ぐことができる。
Further, in the rewritable recording medium, since the two optical outputs of the peak and the bottom are controlled, the area for A / D conversion, latching, and D / A conversion is doubled before the modulation of the recording signal. In the inventions of claims 7 to 9 of the present application, areas for A / D conversion, latching, and D / A conversion are not required. Therefore, it is possible to improve the utilization efficiency of the recording area, eliminate high-power DC emission to the same area due to rewriting, and prevent deterioration of repetitive characteristics such as the number of rewriting.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における半導体レーザ駆
動回路の構成図である。
FIG. 1 is a configuration diagram of a semiconductor laser drive circuit according to a first embodiment of the present invention.

【図2】本発明の第1の実施例における半導体レーザ駆
動回路の動作説明図である。
FIG. 2 is an operation explanatory diagram of the semiconductor laser drive circuit according to the first embodiment of the present invention.

【図3】本発明の第2の実施例における半導体レーザ駆
動回路の構成図である。
FIG. 3 is a configuration diagram of a semiconductor laser drive circuit according to a second embodiment of the present invention.

【図4】本発明の第2の実施例における半導体レーザ駆
動回路の動作説明図である。
FIG. 4 is an operation explanatory diagram of a semiconductor laser drive circuit according to a second embodiment of the present invention.

【図5】本発明の第6の実施例における半導体レーザ駆
動回路の構成図(その1)である。
FIG. 5 is a configuration diagram (part 1) of a semiconductor laser drive circuit according to a sixth embodiment of the present invention.

【図6】本発明の第6の実施例における半導体レーザ駆
動回路の構成図(その2)である。
FIG. 6 is a configuration diagram (part 2) of a semiconductor laser drive circuit according to a sixth embodiment of the present invention.

【図7】本発明の第6の実施例における半導体レーザ駆
動回路の動作説明図(その1)である。
FIG. 7 is an operation explanatory view (No. 1) of the semiconductor laser drive circuit according to the sixth embodiment of the present invention.

【図8】本発明の第6の実施例における半導体レーザ駆
動回路の動作説明図(その2)である。
FIG. 8 is an operation explanatory diagram (2) of the semiconductor laser drive circuit according to the sixth embodiment of the present invention.

【図9】本発明の第7の実施例における半導体レーザ駆
動回路の構成図(その1)である。
FIG. 9 is a configuration diagram (part 1) of a semiconductor laser drive circuit according to a seventh embodiment of the present invention.

【図10】本発明の第7の実施例における半導体レーザ
駆動回路の構成図(その2)である。
FIG. 10 is a configuration diagram (part 2) of a semiconductor laser drive circuit according to a seventh embodiment of the present invention.

【図11】本発明の第7の実施例における半導体レーザ
駆動回路の動作説明図(その1)である。
FIG. 11 is an operation explanatory diagram (1) of the semiconductor laser drive circuit according to the seventh embodiment of the present invention.

【図12】本発明の第7の実施例における半導体レーザ
駆動回路の動作説明図(その2)である。
FIG. 12 is an operation explanatory diagram (2) of the semiconductor laser drive circuit according to the seventh embodiment of the present invention.

【図13】従来のホールド方式による半導体レーザ駆動
回路の構成図である。
FIG. 13 is a configuration diagram of a semiconductor laser drive circuit according to a conventional hold method.

【図14】従来のホールド方式による半導体レーザ駆動
回路の動作説明図である。
FIG. 14 is an operation explanatory diagram of a semiconductor laser drive circuit according to a conventional hold method.

【図15】従来のデジタルホールド方式による半導体レ
ーザ駆動回路の構成図である。
FIG. 15 is a configuration diagram of a semiconductor laser drive circuit according to a conventional digital hold system.

【図16】従来のデジタルホールド方式による半導体レ
ーザ駆動回路の動作説明図である。
FIG. 16 is an operation explanatory diagram of a semiconductor laser drive circuit according to a conventional digital hold system.

【符号の説明】[Explanation of symbols]

1 半導体レーザ 2 光検出器 3 電流電圧変換器 4 差動アンプ 5 再生用の基準電圧 6 記録用の基準電圧 12 バッファアンプ 13 トランジスタ 21,30 A/D変換器 22,31 D/A変換器 7〜9,32,33,40,56,69,70,72,
90,91 アナログスイッチ 50 第1の差動アンプ 51 バッファアンプ 63 第1のA/D変換器 64 第2のD/A変換器 75 バッファアンプ 79 第2のA/D変換器 80 第2のD/A変換器
1 semiconductor laser 2 photodetector 3 current / voltage converter 4 differential amplifier 5 reference voltage for reproduction 6 reference voltage for recording 12 buffer amplifier 13 transistor 21, 30 A / D converter 22, 31 D / A converter 7 ~ 9, 32, 33, 40, 56, 69, 70, 72,
90, 91 Analog switch 50 First differential amplifier 51 Buffer amplifier 63 First A / D converter 64 Second D / A converter 75 Buffer amplifier 79 Second A / D converter 80 Second D / A converter

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 光ビームを発生する半導体レーザと、 前記半導体レーザの光出力に応じたモニタ信号を発生す
る光検出器と、 再生あるいは記録の光出力に対応する基準電圧を発生す
る基準電圧発生手段と、 前記モニタ信号と前記基準電圧を比較し制御電圧を発生
する差動アンプと、 前記差動アンプの制御電圧を入力とし、サンプル区間で
は前記制御電圧を出力し、ホールド区間では再生から記
録の光出力に基準電圧が切り替わった後の整定時の前記
制御電圧を電荷蓄積によりホールドするサンプルホール
ド手段と、 前記サンプルホールド手段の出力に応じて前記半導体レ
ーザに電流を流す電流源と、 前記ホールド区間の間に、前記電流源の電流を記録信号
に応じて変調する変調手段と、 前記サンプルホールド手段でホールドした制御電圧をア
ナログデジタル変換するアナログデジタル変換器と、 前記アナログデジタル変換器の出力をデジタル的に保持
するラッチ回路と、 前記ラッチ回路の出力をデジタルアナログ変換するデジ
タルアナログ変換器と、 前記記録信号による変調の区間、前記デジタルアナログ
変換器のデジタルアナログ変換が完了した時点で、前記
電流源の駆動を前記サンプルホールド手段の出力から、
前記デジタルアナログ変換器の出力に切換える切換手段
と、を備えた半導体レーザ駆動回路。
1. A semiconductor laser that generates a light beam, a photodetector that generates a monitor signal according to the optical output of the semiconductor laser, and a reference voltage generation that generates a reference voltage corresponding to the optical output of reproduction or recording. Means, a differential amplifier for comparing the monitor signal with the reference voltage to generate a control voltage, and a control voltage of the differential amplifier as an input, outputting the control voltage in the sample section, and reproducing from the recording in the hold section Sample hold means for holding the control voltage at the time of settling after the reference voltage is switched to the optical output by charge accumulation, a current source for flowing a current to the semiconductor laser according to the output of the sample hold means, and the hold Modulating means for modulating the current of the current source according to the recording signal during the interval, and the control voltage held by the sample hold means An analog-digital converter that performs analog-digital conversion, a latch circuit that digitally holds the output of the analog-digital converter, a digital-analog converter that performs digital-analog conversion of the output of the latch circuit, and a section of modulation by the recording signal , When the digital-analog conversion of the digital-analog converter is completed, driving the current source from the output of the sample hold means,
A semiconductor laser drive circuit comprising: switching means for switching to an output of the digital-analog converter.
【請求項2】 光ビームを発生する半導体レーザと、 前記半導体レーザの光出力に応じたモニタ信号を発生す
る光検出器と、 再生あるいは記録の光出力に対応する基準電圧を発生す
る基準電圧発生手段と、 前記モニタ信号と前記基準電圧を比較し制御電圧を発生
する差動アンプと、 前記差動アンプの制御電圧を入力とし、サンプル区間で
は前記制御電圧を出力し、ホールド区間では再生から記
録の光出力に基準電圧が切り替わった後の整定時の前記
制御電圧を電荷蓄積によりホールドするサンプルホール
ド手段と、 前記サンプルホールド手段の出力に応じて前記半導体レ
ーザに電流を流す電流源と、 前記ホールド区間の間に、前記電流源の電流を記録信号
に応じて変調する変調手段と、 前記サンプルホールド手段でホールドした制御電圧をア
ナログデジタル変換するアナログデジタル変換器と、 前記アナログデジタル変換器の出力をデジタル的に保持
するラッチ回路と、 前記ラッチ回路の出力をデジタルアナログ変換するデジ
タルアナログ変換器と、 記録信号による変調の区間、前記デジタルアナログ変換
器のデジタルアナログ変換が完了した時点で、制御電圧
をホールドしている前記サンプルホールド手段の電荷蓄
積点に前記デジタルアナログ変換器の出力を加算する加
算手段と、を備えた半導体レーザ駆動回路。
2. A semiconductor laser that generates a light beam, a photodetector that generates a monitor signal according to the optical output of the semiconductor laser, and a reference voltage generation that generates a reference voltage corresponding to the optical output of reproduction or recording. Means, a differential amplifier for comparing the monitor signal with the reference voltage to generate a control voltage, and a control voltage of the differential amplifier as an input, outputting the control voltage in the sample section, and reproducing from the recording in the hold section Sample hold means for holding the control voltage at the time of settling after the reference voltage is switched to the optical output by charge accumulation, a current source for flowing a current to the semiconductor laser according to the output of the sample hold means, and the hold Modulating means for modulating the current of the current source according to the recording signal during the interval, and the control voltage held by the sample hold means An analog-digital converter that performs analog-digital conversion, a latch circuit that digitally holds the output of the analog-digital converter, a digital-analog converter that performs digital-analog conversion of the output of the latch circuit, a section of modulation by a recording signal, When the digital-analog conversion of the digital-analog converter is completed, an adder means for adding the output of the digital-analog converter to the charge accumulation point of the sample-hold means holding the control voltage is provided. Drive circuit.
【請求項3】 サンプルホールド手段は、ホールド区間
では、少なくともホールド開始から前記デジタルアナロ
グ変換器のデジタルアナログ変換が完了するまでの間、
電荷蓄積により制御電圧をホールドする請求項1記載の
半導体レーザ駆動回路。
3. The sample hold means, during the hold period, at least from the start of hold until the digital-analog conversion of the digital-analog converter is completed.
The semiconductor laser drive circuit according to claim 1, wherein the control voltage is held by accumulating charges.
【請求項4】 サンプルホールド手段は、ホールド区間
では、少なくともホールド開始から前記デジタルアナロ
グ変換器のデジタルアナログ変換が完了するまでの間、
電荷蓄積により制御電圧をホールドする請求項2記載の
半導体レーザ駆動回路。
4. The sample hold means, during the hold period, at least from the start of hold until the digital-analog conversion of the digital-analog converter is completed.
The semiconductor laser drive circuit according to claim 2, wherein the control voltage is held by accumulating charges.
【請求項5】 切換手段は、変調した記録の光出力がボ
トムになる区間で、前記サンプルホールド手段の出力か
ら前記デジタルアナログ変換器の出力に切換える請求項
1又は3記載の半導体レーザ駆動回路。
5. The semiconductor laser drive circuit according to claim 1, wherein the switching means switches from the output of the sample hold means to the output of the digital-analog converter in a section where the optical output of the modulated recording is at the bottom.
【請求項6】 加算手段は、変調した記録の光出力がボ
トムになった区間で、制御電圧をホールドしている前記
サンプルホールド手段の電荷蓄積点に前記デジタルアナ
ログ変換器の出力を加算する請求項2又は4記載の半導
体レーザ駆動回路。
6. The adding means adds the output of the digital-analog converter to the charge accumulation point of the sample-hold means holding the control voltage in the section where the optical output of the modulated recording is at the bottom. The semiconductor laser drive circuit according to item 2 or 4.
【請求項7】 光ビームを発生する半導体レーザと、 前記半導体レーザの光出力に応じたモニタ信号を発生す
る光検出器と、 再生あるいは第1の光出力に対応する基準電圧を発生す
る第1の基準電圧発生手段と、 前記モニタ信号と前記第1の基準電圧を比較し第1の制
御電圧を発生する第1の差動アンプと、 前記第1の差動アンプの制御電圧を入力とし、第1のサ
ンプル区間では前記第1の制御電圧を出力し、第1のホ
ールド区間では再生から第1の光出力に基準電圧が切り
替わった後の整定時の前記第1の制御電圧を電荷蓄積に
よりホールドする第1のサンプルホールド手段と、 前記第1のサンプルホールド手段の出力に応じて前記半
導体レーザに電流を流す第1の電流源と、 前記第1のサンプルホールド手段でホールドした第1の
制御電圧をアナログデジタル変換する第1のアナログデ
ジタル変換器と、 前記第1のアナログデジタル変換器の出力をデジタル的
に保持する第1のラッチ回路と、 前記第1のラッチ回路の出力をデジタルアナログ変換す
る第1のデジタルアナログ変換器と、 第2の光出力に対応する基準電圧を発生する第2の基準
電圧発生手段と、 前記モニタ信号と前記第2の基準電圧を比較し第2の制
御電圧を発生する第2の差動アンプと、 前記第2の差動アンプの制御電圧を入力とし、第2のサ
ンプル区間では前記第2の制御電圧を出力し、第2のホ
ールド区間では第2の光出力に基準電圧が切り替わった
後の整定時の前記第2の制御電圧を電荷蓄積によりホー
ルドする第2のサンプルホールド手段と、 前記第2のサンプルホールド手段の出力に応じた電流
を、前記第1の電流源の電流に加算して流す第2の電流
源と、 前記第2のホールド区間、前記第2の電流源の電流を記
録信号に応じて変調する変調手段と、 前記第2のサンプルホールド手段でホールドした第2の
制御電圧をアナログデジタル変換する第2のアナログデ
ジタル変換器と、 前記第2のアナログデジタル変換器の出力をデジタル的
に保持する第2のラッチ回路と、 前記第2のラッチ回路の出力をデジタルアナログ変換す
る第2のデジタルアナログ変換器と、 前記記録信号による変調の区間、前記第1のデジタルア
ナログ変換器のデジタルアナログ変換が完了した時点
で、前記第1の電流源の駆動を前記第1のサンプルホー
ルド手段の出力から、前記第1のデジタルアナログ変換
器の出力に切換える第1の切換手段と、 前記記録信号による変調の区間、前記第2のデジタルア
ナログ変換器のデジタルアナログ変換が完了した時点
で、前記第2の電流源の駆動を前記第2のサンプルホー
ルド手段の出力から、前記第2のデジタルアナログ変換
器の出力に切換える第2の切換手段と、を備えた半導体
レーザ駆動回路。
7. A semiconductor laser that generates a light beam, a photodetector that generates a monitor signal according to the optical output of the semiconductor laser, and a first voltage that generates a reference voltage corresponding to reproduction or a first optical output. A reference voltage generating means, a first differential amplifier that compares the monitor signal with the first reference voltage to generate a first control voltage, and a control voltage of the first differential amplifier as an input, The first control voltage is output in the first sample section, and the first control voltage at the time of settling after the reference voltage is switched from the reproduction to the first optical output in the first hold section is accumulated by charge accumulation. First sample-hold means for holding, a first current source for supplying a current to the semiconductor laser according to the output of the first sample-hold means, and first control held by the first sample-hold means A first analog-to-digital converter that converts a voltage into an analog-to-digital value, a first latch circuit that digitally holds the output of the first analog-to-digital converter, and a digital-to-analog conversion output of the first latch circuit A first digital-to-analog converter, a second reference voltage generating means for generating a reference voltage corresponding to a second optical output, a second control voltage for comparing the monitor signal with the second reference voltage. And a control voltage of the second differential amplifier as an input, the second control voltage is output in the second sample section, and the second control voltage is output in the second hold section. Second sample and hold means for holding the second control voltage at the time of settling after the reference voltage is switched to the optical output by charge accumulation, and an electric power corresponding to the output of the second sample and hold means. A second current source which is added to the current of the first current source and flows, a second holding section, a modulator for modulating the current of the second current source according to a recording signal, A second analog-digital converter for analog-digital converting the second control voltage held by the second sample-hold means; and a second latch circuit for digitally holding the output of the second analog-digital converter. A second digital-analog converter for converting the output of the second latch circuit into a digital-analog signal, a section of modulation by the recording signal, and at the time point when the digital-analog conversion of the first digital-analog converter is completed, First switching means for switching the drive of the first current source from the output of the first sample-hold means to the output of the first digital-analog converter; During the period of signal modulation, when the digital-analog conversion of the second digital-analog converter is completed, the second current source is driven from the output of the second sample-hold means to the second digital-analog. And a second switching means for switching to the output of the converter.
【請求項8】 請求項7記載の半導体レーザ駆動回路に
おいて、第1の切換手段と第2の切換手段に代えて、 記録信号による変調の区間、前記第1のデジタルアナロ
グ変換器によるデジタルアナログ変換が完了した時点
で、第1の制御電圧をホールドしている前記第1のサン
プルホールド手段の電荷蓄積点に前記第1のデジタルア
ナログ変換器の出力を加算する第1の加算手段と、 記録信号による変調の区間、前記第2のデジタルアナロ
グ変換器によるデジタルアナログ変換が完了した時点
で、第2の制御電圧をホールドしている前記第2のサン
プルホールド手段の電荷蓄積点に前記第2のデジタルア
ナログ変換器の出力を加算する第2の加算手段と、を備
えた半導体レーザ駆動回路。
8. The semiconductor laser drive circuit according to claim 7, wherein instead of the first switching means and the second switching means, a section of modulation by a recording signal, digital-analog conversion by the first digital-analog converter. Recording means for adding the output of the first digital-analog converter to the charge accumulation point of the first sample-hold means that holds the first control voltage when During the period of modulation by the second digital-analog converter, the second digital-analog converter completes the digital-analog conversion. A semiconductor laser drive circuit comprising: a second adding means for adding the outputs of the analog converters.
【請求項9】 請求項7又は8記載の半導体レーザ駆動
回路において、前記第1のアナログデジタル変換器と前
記第2のアナログデジタル変換器とに代えて、 1つの共用化したアナログデジタル変換器と、前記第1
のサンプルホールド手段の出力と前記第2のサンプルホ
ールド手段の出力の1つを選択して前記共用化したアナ
ログデジタル変換器に入力する入力選択手段とを備えた
半導体レーザ駆動回路。
9. The semiconductor laser drive circuit according to claim 7, wherein, instead of the first analog-digital converter and the second analog-digital converter, one shared analog-digital converter is used. , The first
2. A semiconductor laser drive circuit comprising: an input selection means for selecting one of the output of the sample hold means and the output of the second sample hold means and inputting it to the shared analog-digital converter.
JP4275381A 1992-09-18 1992-09-18 Semiconductor laser drive circuit Expired - Fee Related JP2863384B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4275381A JP2863384B2 (en) 1992-09-18 1992-09-18 Semiconductor laser drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4275381A JP2863384B2 (en) 1992-09-18 1992-09-18 Semiconductor laser drive circuit

Publications (2)

Publication Number Publication Date
JPH06104518A true JPH06104518A (en) 1994-04-15
JP2863384B2 JP2863384B2 (en) 1999-03-03

Family

ID=17554700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4275381A Expired - Fee Related JP2863384B2 (en) 1992-09-18 1992-09-18 Semiconductor laser drive circuit

Country Status (1)

Country Link
JP (1) JP2863384B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199218A (en) * 2009-02-24 2010-09-09 Nippon Telegr & Teleph Corp <Ntt> Laser output automatic control circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016134319A1 (en) 2015-02-19 2016-08-25 Enphase Energy, Inc. Method and apparatus for time-domain droop control with integrated phasor current control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199218A (en) * 2009-02-24 2010-09-09 Nippon Telegr & Teleph Corp <Ntt> Laser output automatic control circuit

Also Published As

Publication number Publication date
JP2863384B2 (en) 1999-03-03

Similar Documents

Publication Publication Date Title
JP3477770B2 (en) Laser power control device and control method
US6683836B2 (en) Laser control device
KR950013056B1 (en) Control apparatus of laser diode
US6728178B2 (en) Semiconductor laser control method and semiconductor laser control device
KR100352418B1 (en) Optical disk device
JP2863384B2 (en) Semiconductor laser drive circuit
JPH09115165A (en) Semiconductor laser circuit
JPH09116220A (en) Semiconductor laser control circuit
JP2000306255A (en) Semiconductor laser driving device, driving method and recording/reproducing device using the same
JPH0626275B2 (en) Semiconductor laser drive circuit
JP2574303B2 (en) Semiconductor laser drive circuit
JPH087870B2 (en) Semiconductor laser drive circuit
JPH06267099A (en) Driving circuit for semiconductor laser
JP2002203320A (en) Control method of semiconductor laser and controller of semiconductor laser
JP2994851B2 (en) Laser drive circuit
JPH0294130A (en) Apc driving circuit
JP2713105B2 (en) Semiconductor laser output control circuit and output control method
JPH03156740A (en) Light emitting element driver
JPH01107335A (en) Semiconductor laser control circuit
US20030156521A1 (en) Optical power level-controlling device for reduced reproduction jitter
JPS63146232A (en) Servo device for optical disk information recording/ reproducing device
JPS62129943A (en) Sample holding circuit
JP2004022704A (en) Control circuit for semiconductor laser light output
JPH04356741A (en) Laser drive circuit
JPH04157632A (en) Semiconductor laser driver circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees