JPH06103661B2 - Asssing device - Google Patents

Asssing device

Info

Publication number
JPH06103661B2
JPH06103661B2 JP61314093A JP31409386A JPH06103661B2 JP H06103661 B2 JPH06103661 B2 JP H06103661B2 JP 61314093 A JP61314093 A JP 61314093A JP 31409386 A JP31409386 A JP 31409386A JP H06103661 B2 JPH06103661 B2 JP H06103661B2
Authority
JP
Japan
Prior art keywords
ashing
wafer
temperature
glass plate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61314093A
Other languages
Japanese (ja)
Other versions
JPS63164218A (en
Inventor
裕 雨宮
俊一 飯室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP61314093A priority Critical patent/JPH06103661B2/en
Priority to US07/073,978 priority patent/US4812201A/en
Priority to KR1019870007885A priority patent/KR960008894B1/en
Publication of JPS63164218A publication Critical patent/JPS63164218A/en
Publication of JPH06103661B2 publication Critical patent/JPH06103661B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 (発明の技術分野) この発明はアッシング装置に関する。TECHNICAL FIELD OF THE INVENTION The present invention relates to an ashing device.

(従来技術およびその問題点) 半導体技術の進歩は著しいもので最近256Kビットの集積
回路(IC)が量産工程に入ったと思うと1Mビット,2Mビ
ットのICが開発されたとの報告が相次いでいる。
(Prior art and its problems) Advances in semiconductor technology are remarkable, and it is reported that 1Mbit and 2Mbit ICs have been developed one after another, considering that 256Kbit integrated circuits (ICs) have recently entered the mass production process. .

このような超々LSIになると、各要素例えば能動素子や
配線などの形成領域が狭くなると共に、夫々の間隔が狭
くなることである。このようなICの製造工程について不
要な膜を除去することはマスク工程によりICを製造する
に際しては常道手段である。
In such an ultra-ultra LSI, the formation area of each element, such as an active element and a wiring, is narrowed, and the interval between the elements is also narrowed. In such an IC manufacturing process, removal of unnecessary films is a usual method when manufacturing an IC by a mask process.

このような不要な膜を除去する手段としてプラズマを用
いたアッシング処理がその主流である。
The ashing process using plasma is the mainstream as a means for removing such an unnecessary film.

ところが、上記した如く超々LSIになると、プラズマ雰
囲気で処理すると、配線など要素間で放電などを発生し
たウエハのダメージが大きく、歩留りの低下を招いてい
る。
However, as described above, in the ultra-ultra LSI, when processed in a plasma atmosphere, the damage of the wafer caused by the discharge between the elements such as the wiring is large and the yield is lowered.

このような原因によるウエハのダメージを改善した不要
膜の除去手段として紫外線照射状態でアッシングガスを
半導体ウエハ表面に流動させる手段がある。
As a means for removing the unnecessary film which has improved the damage of the wafer due to such a cause, there is a means for causing the ashing gas to flow to the surface of the semiconductor wafer under the irradiation of ultraviolet rays.

本件出願人はこのアッシング装置の開発において、紫外
線を照射しなくても良好なアッシングのできることを見
出した。この技術は特開昭52−20766号公報で知られる
ものであった。この装置を開発した結果半導体ウエハ表
面の全領域でのアッシング分布を観測してみるとかな
り、アッシングムラを発生するという問題があった。こ
の問題を解決する手段として種々研究開発した結果、半
導体ウエハのアッシング処理面近傍に多数のアッシング
ガス流出孔を設けるため、アッシング処理した反応ガス
が排気領域を失い、当該部分に停流し、次に流入するア
ッシングガスの流入に対して阻止作用を呈し、アッシン
グムラを生ずることが判った、さらに、上記停留したガ
スは半導体ウエハ表面と温度差のある多数のアッシング
ガス流出面に対流接触して付着物が発生するという問題
もあった。
In the development of this ashing apparatus, the applicant of the present invention has found that good ashing can be performed without irradiating ultraviolet rays. This technique was known from Japanese Patent Application Laid-Open No. 52-20766. As a result of developing this device, when observing the ashing distribution in the entire region of the semiconductor wafer surface, there was a problem that ashing unevenness was considerably generated. As a result of various research and development as means for solving this problem, a large number of ashing gas outflow holes are provided in the vicinity of the ashing surface of the semiconductor wafer. It was found that it exerts a blocking effect on the inflow of inflowing ashing gas and causes ashing unevenness. Furthermore, the above-mentioned staying gas is convectively contacted with many ashing gas outflow surfaces having a temperature difference from the surface of the semiconductor wafer. There was also the problem that kimonos would occur.

この付着物の発生は量産工程においては、付着物の積層
により剥離しやすくなり、異物を発生するという問題も
あった。
In the mass production process, the generation of the adhered matter is liable to be peeled off due to the stacking of the adhered matter, which causes a problem that a foreign matter is generated.

(発明の目的) この発明は上記点に対処してなされたもので、被処理基
板のアッシング処理面へのアッシング処理後のガスの付
着を防止し、アッシングレートを向上させたアッシング
装置を提供するものである。
(Object of the Invention) The present invention has been made in consideration of the above points, and provides an ashing apparatus which prevents adhesion of gas after ashing processing to an ashing surface of a substrate to be processed and improves an ashing rate. It is a thing.

(問題点を解決するための手段) この発明は被処理基板のアッシング処理面と対向する面
を絶縁板により構成したアッシング装置を得ることにあ
る。
(Means for Solving the Problems) The present invention is to obtain an ashing device in which a surface of a substrate to be processed facing the ashing surface is formed of an insulating plate.

(作用効果) この発明は被処理基板のアッシング処理面と対向する面
を絶縁板により構成することにより絶縁板の表面温度を
アッシング処理面とほぼ同温度に設定でき、高アッシン
グレートを得ることができる。
(Advantageous Effects) According to the present invention, the surface facing the ashing surface of the substrate to be processed is made of an insulating plate, so that the surface temperature of the insulating plate can be set to almost the same temperature as the ashing surface, and a high ashing rate can be obtained. it can.

(発明の実施例) 次に、本発明装置を半導体ウエハのアッシング装置に適
用した実施例を図面を参照して説明する。
(Embodiment of the Invention) Next, an embodiment in which the device of the present invention is applied to an ashing device for a semiconductor wafer will be described with reference to the drawings.

機密容器(1)内には円板状の半導体ウエハ載置台
(2)が設けられている。この載置台(2)にはウエハ
(3)を予め定めた温度に設定するためのヒータ(4)
が内蔵されている。
A disk-shaped semiconductor wafer mounting table (2) is provided in the confidential container (1). The mounting table (2) has a heater (4) for setting the wafer (3) at a predetermined temperature.
Is built in.

このように構成された載置台(2)に設けられるウエハ
(3)の表面と予め定めたギャップが例えば0.2mm〜10m
mに設定される如く、ウエハ(3)に対向して絶縁板例
えば厚さ3mmの石英製円板状ガラス板(5)が配設され
ている。ガラス板(5)はパイレックスガラスの適用も
高温での使用の面から好適である。
The predetermined gap between the surface of the wafer (3) provided on the mounting table (2) configured as above and the predetermined gap is, for example, 0.2 mm to 10 m.
As set to m, an insulating plate, for example, a quartz disk-shaped glass plate (5) having a thickness of 3 mm is arranged facing the wafer (3). The glass plate (5) is suitable for application of Pyrex glass from the viewpoint of use at high temperature.

このガスラ板(5)の中心と上記ウエハ(3)の中心と
は同軸上に設定される如く配設されている。このガラス
板(5)の中心にはアッシングガスを流出させる噴き出
し孔(6)が設けられている。この噴き出し孔(6)内
にはアッシングガスを拡散するための拡散網(7)が設
けられている。この噴き出し孔(6)の直径は例えば3
×2mmφのものが用いられている。上記拡散網(7)は
第2図に示めす如く大きさ0.5mmφの穴(71)が複数例
えば10個設けられている。このようにして半導体ウエハ
のアッシャ(8)が構成されている。
The center of the gas plate (5) and the center of the wafer (3) are arranged so as to be coaxial with each other. At the center of the glass plate (5), an ejection hole (6) for letting out ashing gas is provided. A diffusion net (7) for diffusing the ashing gas is provided in the ejection hole (6). The diameter of this ejection hole (6) is, for example, 3
× 2 mmφ is used. As shown in FIG. 2, the diffusion net (7) is provided with a plurality of holes (71) having a size of 0.5 mmφ, for example, ten holes. In this way, the semiconductor wafer asher (8) is constructed.

このアッシャ(8)においては、ウエハ(3)とガラス
板(5)との間のギャップが狭いため、ウエハ(3)の
搬入、搬出工程は、次のように行うことができる。即
ち、載置台(2)と、ガラス板(5)との間のギャップ
を相対的に広くしてウエハ(3)を搬入し、載置する。
In this asher (8), since the gap between the wafer (3) and the glass plate (5) is narrow, the steps of loading and unloading the wafer (3) can be performed as follows. That is, the wafer (3) is loaded and mounted with the gap between the mounting table (2) and the glass plate (5) relatively widened.

この相対的に広くする手段は例えばガラス板(5)およ
びガラス板(5)を支持する蓋に相当する部品を上下動
可能に構成し、ガラス板(5)を含む系統を上方に移動
させて広くすることも一つの手段である。
This relatively widening means comprises, for example, a glass plate (5) and a part corresponding to a lid for supporting the glass plate (5), which can be moved up and down, and a system including the glass plate (5) is moved upward. Making it wider is one means.

次に、上記装置によるアッシング動作について以下説明
する。
Next, the ashing operation by the above device will be described below.

即ち、ガラス板(5)を含む系統を上方に移動させて、
載置台(2)上の予め定めた位置にウエハ(3)を載置
する。必要に応じて、ウエハのアライメント調整を行
う。しかるのち、ガラス板(5)を含む系統を下方に移
動させ、気密容器(1)を形成する。この容器(1)内
を必要により排気ポンプ(図示せず)により排気する。
この排気はアッシングガスの流出に先立ち流出すればよ
く、例えば2〜3秒前に排気工程を先行すればよい。こ
の排気に際しては事前にウエハ(3)をアッシング温度
例えば300℃に加熱した状態で行うことが望ましい。こ
れはアッシング反応に際し、ウエハを設定温度の300℃
に加熱するため、この時ガスの発生を防止する効果があ
る。
That is, by moving the system including the glass plate (5) upward,
The wafer (3) is mounted on the mounting table (2) at a predetermined position. If necessary, wafer alignment adjustment is performed. After that, the system including the glass plate (5) is moved downward to form the airtight container (1). The inside of the container (1) is exhausted by an exhaust pump (not shown) as necessary.
This exhaust may flow out before the outflow of the ashing gas. For example, the exhaust process may be preceded by 2 to 3 seconds. It is desirable that the wafer (3) is heated to an ashing temperature of, for example, 300 ° C. before the evacuation. This is because the ashing reaction causes the wafer to reach the set temperature of 300 ° C.
Since it is heated to a high temperature, it has the effect of preventing gas generation at this time.

即ち、アッシング反応中の不要なガスの発生はウエハ
(3)とガラス板(5)間のギャップが0.5mm〜2mmと狭
いため新生なアッシングガスの流入や、アッシング後の
排ガスの流出に対して妨げとなるためである。
That is, since the gap between the wafer (3) and the glass plate (5) is as narrow as 0.5 mm to 2 mm, unnecessary gas is generated during the ashing reaction against new ashing gas inflow and exhaust gas outflow after ashing. This is because it becomes an obstacle.

このような工程の後に載置台(2)に内蔵されているヒ
ータ(4)により予め設定した温度例えば300℃に安定
化させる。この設定温度状態でガラス板(5)の中心に
設けられた噴き出し孔(6)からアッシングガスを流出
させアッシング工程を実行する。
After such a step, the heater (4) built in the mounting table (2) stabilizes the temperature to a preset temperature, for example, 300 ° C. In this set temperature state, the ashing gas is caused to flow out from the ejection hole (6) provided in the center of the glass plate (5), and the ashing step is executed.

このアッシング工程の特性例を以下説明する。An example of characteristics of this ashing process will be described below.

ウエハ(3)の中心部にアッシングガスとして、オゾン
(O3)を含むガスを流出させた時のO2流量を変えた時の
アッシングレートを第3図に示めす。O2流量が多い程ア
ッシングレートが高くなっていることが判る。この特性
は、O3濃度4ωt%,ウエハ(3)の内側表面とガラス
板(5)の内側表面間のギャップ0.5mm,ウエハ(3)の
温度300℃,処理時間30秒間における、O2流量10l/分,8l
/分,6l/分,4l/分,2l/分,1l/分の特性例である。
FIG. 3 shows the ashing rate when the flow rate of O 2 when the gas containing ozone (O 3 ) was flown out as the ashing gas in the central portion of the wafer (3) was changed. It can be seen that the higher the O 2 flow rate, the higher the ashing rate. This property is in O 3 concentration 4Omegati%, gap 0.5mm between the inner surface of the wafer interior surface and the glass plate of (3) (5), the temperature 300 ° C. of the wafer (3), processing time 30 seconds, O 2 flow rate 10l / min, 8l
Characteristics examples of / min, 6l / min, 4l / min, 2l / min, 1l / min.

上記ギャップを1mm,2mmにした時のアッシングレートの
特性を第4図(A)(B)に示めす。
The ashing rate characteristics when the gap is set to 1 mm and 2 mm are shown in FIGS. 4 (A) and 4 (B).

この時の、ウエハ(3)の温度は300℃,O3濃度4ωt
%,処理時間30秒間でのO2流量を10l/分と5l/分の分布
を示めしている。
At this time, the temperature of the wafer (3) is 300 ° C. and the O 3 concentration is 4 ωt.
%, The O 2 flow rate at a treatment time of 30 seconds shows a distribution of 10 l / min and 5 l / min.

上記第3図,第4図の特性のギャップの大きさの影響を
同一座標上に示めしたのが、第5図である。第5図はO3
流量1l/分,ウエハ(3)の温度300℃,O3濃度4ωt
%,処理時間30秒間の特性である。
FIG. 5 shows the influence of the gap size of the characteristics shown in FIGS. 3 and 4 on the same coordinates. Figure 5 shows O 3
Flow rate 1 l / min, wafer (3) temperature 300 ° C, O 3 concentration 4ωt
%, The processing time is 30 seconds.

次に、O3濃度を変えた時のアッシングレートの特性を第
6図に示めす。(A)図はO2流量を10l/分の時,(B)
図は5l/分の時のウエハ(3)の表面におけるアッシン
グレートの分布を示めす。
Next, FIG. 6 shows the characteristics of the ashing rate when the O 3 concentration was changed. Figure (A) shows (B) when O 2 flow rate is 10 l / min.
The figure shows the distribution of the ashing rate on the surface of the wafer (3) at 5 l / min.

O3濃度が高い方がアッシングレートが高く、中心より10
0mm乃至40mm範囲で顕著に現われている。またO3濃度が
低い方がウエハ(3)全面の均一性が多少よくなってい
る。
The higher the O 3 concentration, the higher the ashing rate, which is 10 from the center.
It is noticeable in the range of 0 mm to 40 mm. Further, the lower the O 3 concentration, the better the uniformity over the entire surface of the wafer (3).

この特性でのギャップは0.5mm,ウエハ(3)の温度300
℃,O2流量10l/分である。
The gap in this characteristic is 0.5 mm, the temperature of the wafer (3) is 300
C, O 2 flow rate 10 l / min.

次にガラス板(3)の温度を変えた時のアッシングレー
トのウエハ分布特性を第7図に示めす。(A)図はO2
量10l/分の時,(B)図はO2流量5l/分である。なお、
この時の共通条件はO3流量10l/分,O3濃度65g/m3(4.5
ωt%),ウエハの温度300℃,ギャップは0.5mmであ
る。ガラス温度が高い方が、中心より特に50mm以内のエ
リアでアッシングレートが特に高いことが判る。この時
のガラス板(3)内側表面への付着物は高温においてほ
とんど見当らなかった。
Next, FIG. 7 shows the wafer distribution characteristic of the ashing rate when the temperature of the glass plate (3) was changed. The figure (A) shows an O 2 flow rate of 10 l / min, and the figure (B) shows an O 2 flow rate of 5 l / min. In addition,
The common conditions at this time were O 3 flow rate of 10 l / min, O 3 concentration of 65 g / m 3 (4.5
ωt%), the wafer temperature is 300 ° C., and the gap is 0.5 mm. It can be seen that the higher the glass temperature is, the higher the ashing rate is, especially in the area within 50 mm from the center. At this time, almost no deposit was found on the inner surface of the glass plate (3) at high temperature.

次に、アッシング時間を変えた時の残膜分布特性を第8
図に示めす。
Next, the residual film distribution characteristic when the ashing time was changed was
As shown in the figure.

この特性は、ギャップ0.5mm,O2流量10l/分,O3濃度4ω
t%,ウエハ(3)の温度300℃である。
This characteristic is that the gap is 0.5 mm, the O 2 flow rate is 10 l / min, and the O 3 concentration is 4ω.
t%, the temperature of the wafer (3) is 300 ° C.

30秒間以上のアッシング時間で良好なアッシング特性の
得られていることが判る。
It can be seen that good ashing characteristics are obtained when the ashing time is 30 seconds or more.

次に、アッシング時間を変えた時のアッシングレートウ
エハ上の分布特性を第9図に示めす。この時の共通条件
はO3濃度4ωt%,O2流量10l/分,ウエハ温度300℃,
ギャップ0.5mmである。
Next, FIG. 9 shows the distribution characteristics on the ashing rate wafer when the ashing time is changed. The common conditions at this time are: O 3 concentration 4ωt%, O 2 flow rate 10 l / min, wafer temperature 300 ° C,
The gap is 0.5 mm.

また、ガラス板(5)のない時のアッシングレートのウ
エハ全面における分布特性を第10図に示めす。ガラス板
(5)がないと、アッシングレートが著減することが判
る。しかし、一様なアッシングレートが得られている。
そして、アッシングガス流出部でアッシングレートが向
上している特性になっている。この時の条件はO3濃度4
ωt%,O2流量10l/分,ウエハ温度300℃である。
FIG. 10 shows the distribution characteristics of the ashing rate over the entire surface of the wafer when there is no glass plate (5). It can be seen that the ashing rate is significantly reduced without the glass plate (5). However, a uniform ashing rate is obtained.
The ashing rate is improved at the ashing gas outlet. The condition at this time is O 3 concentration 4
ωt%, O 2 flow rate 10 l / min, and wafer temperature 300 ° C.

このようにウエハとの対向面をガラス面にすることによ
りアッシングレートが向上することが判った。
Thus, it was found that the ashing rate was improved by making the surface facing the wafer a glass surface.

上記実施例では、アッシング被処理基板として半導体ウ
エハ表面のレジスト膜のアッシングについて説明した
が、半導体ウエハに限らず、液晶表示装置のガラス基板
上に形成するTFT回路の形成工程や、プリント回路基板
のアッシング処理などアッシング工程であれば何れにも
適用できる。
In the above embodiments, the ashing of the resist film on the surface of the semiconductor wafer was explained as the ashing target substrate, but not limited to the semiconductor wafer, the step of forming the TFT circuit formed on the glass substrate of the liquid crystal display device, and the printed circuit board It can be applied to any ashing process such as ashing process.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明装置の実施例説明図、第2図は第1図の
拡散網説明図、第3図および第4図は第1図のO2流量を
変えた時のウエハ表面でのアッシング分布特性曲線図、
第5図は第1図の反応ギャップを変えた時のウエハ表面
のアッシング分布特性曲線図、第6図は第1図のO3濃度
を変えた時のウエハ表面のアッシング分布特性曲線図、
第7図は第1図のガラスの温度を変えた時のウエハ表面
のアッシング分布特性曲線図、第8図は第1図のアッシ
ング時間を変えた時のウエハ表面の残膜分布特性曲線
図、第9図は第1図のアッシング時間を変えた時のウエ
ハ表面のアッシングレート分布特性曲線図、第10図は第
1図においてガラス板を取り除いた時のウエハ表面での
アッシングレート特性曲線図である。 図において 3……半導体ウエハ、5……ガラス板、6……噴き出し
FIG. 1 is an explanatory view of an embodiment of the device of the present invention, FIG. 2 is an explanatory view of the diffusion network of FIG. 1, and FIGS. 3 and 4 are of the wafer surface when the O 2 flow rate of FIG. 1 is changed. Ashing distribution characteristic curve diagram,
5 is an ashing distribution characteristic curve diagram of the wafer surface when the reaction gap of FIG. 1 is changed, and FIG. 6 is an ashing distribution characteristic curve diagram of the wafer surface when the O 3 concentration of FIG. 1 is changed,
FIG. 7 is a ashing distribution characteristic curve diagram of the wafer surface when the glass temperature of FIG. 1 is changed, and FIG. 8 is a residual film distribution characteristic curve diagram of the wafer surface when the ashing time of FIG. 1 is changed, 9 is a ashing rate distribution characteristic curve diagram of the wafer surface when the ashing time is changed in FIG. 1, and FIG. 10 is an ashing rate characteristic curve diagram of the wafer surface when the glass plate is removed in FIG. is there. In the figure, 3 ... semiconductor wafer, 5 ... glass plate, 6 ... spout hole

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】被処理基板にアッシングガスを流出させて
アッシングする装置において、上記被処理基板のアッシ
ング処理される表面と対向させて絶縁板を設けたことを
特徴とするアッシング装置。
1. An ashing device for flowing ashing gas to a substrate to be processed for ashing, wherein an insulating plate is provided so as to face a surface of the substrate to be processed for ashing.
【請求項2】アッシングガスは被処理基板の中心部に流
出させてアッシング処理することを特徴とする特許請求
の範囲第1項記載のアッシング装置。
2. The ashing apparatus according to claim 1, wherein the ashing gas is caused to flow to the central portion of the substrate to be processed for ashing processing.
【請求項3】被処理基板は半導体ウエハである特許請求
の範囲第1項記載のアッシング装置。
3. The ashing device according to claim 1, wherein the substrate to be processed is a semiconductor wafer.
【請求項4】アッシング面と対向する絶縁板はガラス板
である特許請求の範囲第1項記載のアッシング装置。
4. The ashing device according to claim 1, wherein the insulating plate facing the ashing surface is a glass plate.
JP61314093A 1986-07-25 1986-12-25 Asssing device Expired - Fee Related JPH06103661B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61314093A JPH06103661B2 (en) 1986-12-25 1986-12-25 Asssing device
US07/073,978 US4812201A (en) 1986-07-25 1987-07-15 Method of ashing layers, and apparatus for ashing layers
KR1019870007885A KR960008894B1 (en) 1986-07-25 1987-07-21 Ashing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61314093A JPH06103661B2 (en) 1986-12-25 1986-12-25 Asssing device

Publications (2)

Publication Number Publication Date
JPS63164218A JPS63164218A (en) 1988-07-07
JPH06103661B2 true JPH06103661B2 (en) 1994-12-14

Family

ID=18049154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61314093A Expired - Fee Related JPH06103661B2 (en) 1986-07-25 1986-12-25 Asssing device

Country Status (1)

Country Link
JP (1) JPH06103661B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5220766A (en) * 1975-08-04 1977-02-16 Texas Instruments Inc Method of removing phtoresist layer and processing apparatus thereof
JPS62290134A (en) * 1985-07-19 1987-12-17 フュージョン・システムズ・コーポレーション Apparatus for removing photoresist
JPS63124414A (en) * 1986-11-13 1988-05-27 Fujitsu Ltd Ashing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5220766A (en) * 1975-08-04 1977-02-16 Texas Instruments Inc Method of removing phtoresist layer and processing apparatus thereof
JPS62290134A (en) * 1985-07-19 1987-12-17 フュージョン・システムズ・コーポレーション Apparatus for removing photoresist
JPS63124414A (en) * 1986-11-13 1988-05-27 Fujitsu Ltd Ashing apparatus

Also Published As

Publication number Publication date
JPS63164218A (en) 1988-07-07

Similar Documents

Publication Publication Date Title
US6451515B2 (en) Substrate treating method
US6467976B2 (en) Coating and developing system
TW523784B (en) Substrate processing apparatus and substrate processing method
JP3275043B2 (en) Post-treatment method of etching
JP3648129B2 (en) Coating development processing method and coating development processing system
JPH0878372A (en) Organic matter removing method and its apparatus
JP4939850B2 (en) Substrate processing method
US6713239B2 (en) Developing method and developing apparatus
JPH06103661B2 (en) Asssing device
JP2675766B2 (en) Photoresist coating method and apparatus
JPH09129535A (en) Thermal treatment equipment
JP2519049B2 (en) Ashing device
JPH0244722A (en) Ashing system
JP3305215B2 (en) Gas treatment method and apparatus
JPS63271933A (en) Ashing method
JPH0262549A (en) Spin developer
JPH02177420A (en) Wafer periphery aligner
JPS59172236A (en) Reactive ion etching device
JPS63229738A (en) Manufacture of semiconductor device
TW202135162A (en) Substrate processing method and substrate processing device
JPH09186129A (en) Method and apparatus for wet etching
JPS63265428A (en) Ashing method
JPH065564A (en) Single wafer type dry etching device and single wafer type dry etching method using the device
JPH0649661A (en) Developing device
JPH06275512A (en) Baking method and device of photosensitive resist film

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees