JPH06102539A - Liquid crystal display panel - Google Patents

Liquid crystal display panel

Info

Publication number
JPH06102539A
JPH06102539A JP25014292A JP25014292A JPH06102539A JP H06102539 A JPH06102539 A JP H06102539A JP 25014292 A JP25014292 A JP 25014292A JP 25014292 A JP25014292 A JP 25014292A JP H06102539 A JPH06102539 A JP H06102539A
Authority
JP
Japan
Prior art keywords
liquid crystal
thick film
electrode substrate
pixel electrodes
varistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25014292A
Other languages
Japanese (ja)
Inventor
Takehiro Niitsu
岳洋 新津
Kazuhiro Hayashi
和廣 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP25014292A priority Critical patent/JPH06102539A/en
Publication of JPH06102539A publication Critical patent/JPH06102539A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To obtain the practical liquid crystal display panel which uses a thick film varistor as a nonlinear element connecting a pixel electrode and a signal line. CONSTITUTION:On a pixel electrode substrate 1, pixel electrodes 1c which are arranged in matrix, plural beltlike signal lines 1b which are arranged along pixel electrodes 1c in respective arrays in a specific direction Y1-Y2 (perpendicular to paper surface) among the respective pixel electrodes 1c and send signals to the pixel electrodes 1c in the respective arrays, and the nonlinear element 1d which connects the pixel electrodes 1c in the respective arrays and the signal lines are formed. A counter electrode substrate 2 which is arranged on the pixel electrode substrate 1 across liquid crystal has plural beltlike counter electrodes 2b opposite the pixel electrodes 1c in the respective arrays orthogonal to the specific direction among the pixel electrodes 1c in the matrix. The nonlinear element 1d is formed of the rectangular thick film varistor by a lift-off method.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、液晶表示パネルに関
し、特に画素駆動素子に特徴を有する液晶表示パネルに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel, and more particularly to a liquid crystal display panel characterized by pixel driving elements.

【0002】[0002]

【従来の技術】液晶表示パネルは受光型の表示装置で、
低電圧、低電力の表示が可能であり、また表示装置の構
成も簡単でICで直接駆動できるため、装置の小型化、
薄型化が容易であり、電卓や腕時計の表示素子の主流を
占めるに至っている。近年、ワードプロセッサやパーソ
ナルコンピュータ等の情報処理装置の普及に伴い、装置
の可搬性、薄型化、小型化が要求され、CRTに変わる
表示装置として液晶表示パネルが採用されはじめてい
る。このような場合、漢字表示を可能とするため、電卓
や腕時計等の用途に比べその画素数は非常に多くなり、
液晶表示パネルの駆動方法も通常X−Y状に電極を交差
させる単純マトリクス表示駆動が用いられる。この場
合、各画素数電極が個々に独立していないために隣接画
素にも一定の電圧が印加されることとなり、隣接画素は
完全に非表示状態とはならず、いわゆるクロストークが
発生する場合がある。
2. Description of the Related Art A liquid crystal display panel is a light receiving display device.
Since it is possible to display at low voltage and low power, and the display device has a simple structure and can be directly driven by an IC, downsizing of the device,
It is easy to make thin, and it has come to dominate the display elements of calculators and wristwatches. 2. Description of the Related Art In recent years, with the spread of information processing devices such as word processors and personal computers, portability, thinning, and downsizing of devices have been demanded, and liquid crystal display panels have begun to be adopted as display devices replacing CRTs. In such a case, since it is possible to display Chinese characters, the number of pixels will be much larger than in applications such as calculators and watches.
As a driving method of the liquid crystal display panel, a simple matrix display driving method in which electrodes are crossed in an XY shape is usually used. In this case, a constant voltage is applied to the adjacent pixels because the electrodes for each pixel are not individually independent, so that the adjacent pixels are not completely in the non-display state and so-called crosstalk occurs. There is.

【0003】このクロストークを改善するために、各画
素ごとにダイオード、薄膜トランジスタ等の非線形素子
を設けたアクティブマトリクス表示駆動方法が用いられ
ている。しかしながら、数千〜数十万画素にものぼる画
素ごとにダイオード、薄膜トランジスタ等を欠陥なしに
あるいは同一特性になるように作製することは困難であ
り、特性のバラツキが少なく、大面積に形成可能な非線
形素子の作製が望まれていた。
In order to improve this crosstalk, an active matrix display driving method in which a non-linear element such as a diode or a thin film transistor is provided for each pixel is used. However, it is difficult to fabricate a diode, a thin film transistor, or the like for each pixel up to several thousands to several hundreds of thousands of pixels without any defect or to have the same characteristics, and there is little variation in characteristics, and it is possible to form a large area. Fabrication of nonlinear elements has been desired.

【0004】前述した問題点を解決する方法として、I
EEE TRANSACTIONON ELECTRO
N DEVICES,VOL.ED−26,NO.8,
AUGUST 1979,p.1123〜1128に掲
載されるように、アメリカのGE社よりバリスタを用い
た液晶表示素子が提案され、その具体的な構成図と時分
割駆動によるマトリクス表示の可能性が示された。この
方式は液晶をはさむ2枚の基板のうちの一方にセラミッ
クのバリスタ基板を使用するもので、透過型の液晶表示
パネルを構成することは不可能であった。そこで特開平
2−291528号公報に開示されているような方法が
提案されている。すなわち、基板上に形成された画素電
極と、この画素電極に信号を送る信号線とを、厚膜バリ
スタペーストを印刷、焼成して作製したバリスタでプレ
ーナ構造状に接続した液晶表示パネルである。
As a method for solving the above-mentioned problems, I
EEE TRANSACTION ON ELECTRO
N DEVICES, VOL. ED-26, NO. 8,
AUGUST 1979, p. As disclosed in 1123 to 1128, a liquid crystal display element using a varistor was proposed by GE Corporation of the United States, and its concrete configuration diagram and the possibility of matrix display by time division driving were shown. This method uses a ceramic varistor substrate as one of two substrates sandwiching a liquid crystal, and it has been impossible to construct a transmissive liquid crystal display panel. Therefore, a method disclosed in Japanese Patent Laid-Open No. 2-291528 has been proposed. That is, it is a liquid crystal display panel in which a pixel electrode formed on a substrate and a signal line for sending a signal to this pixel electrode are connected in a planar structure by a varistor produced by printing and firing a thick film varistor paste.

【0005】バリスタは一般にサージ吸収素子として用
いられているものであり、図16に示すように一定電圧
(以下バリスタ閾値電圧(Va)と記する)以下では抵
抗が大きく実質的に電流はほとんど流れないが、電圧V
aを越えると急激に抵抗が小さくなり、電流が流れる特
性を有しているものであり、電極間距離、粒子の大きさ
等の制御により、バリスタ電圧、電流容量等を任意に制
御可能で、電子回路保護用、避雷針など広範囲な領域に
応用されている。
A varistor is generally used as a surge absorbing element, and as shown in FIG. 16, it has a large resistance below a certain voltage (hereinafter referred to as varistor threshold voltage (Va)) and practically almost no current flows. There is no voltage V
When it exceeds a, the resistance sharply decreases and the current flows.Therefore, the varistor voltage, current capacity, etc. can be arbitrarily controlled by controlling the distance between electrodes, the size of particles, etc. It is used in a wide range of areas such as electronic circuit protection and lightning rods.

【0006】[0006]

【発明が解決しようとする課題】図17及び図18に従
来の厚膜バリスタペーストを印刷、焼成して作製したバ
リスタを用いた液晶表示パネルを示す。図17は前記液
晶表示パネルの断面図であり、図18は液晶表示パネル
の画素電極基板の説明図で、図18Aは前記液晶表示パ
ネルの下側基板すなわち画素電極基板の電極構成部、図
18Bは前記電極構成部の1画素の拡大平面図、図18
Cは前記電極構成部の1画素の断面図(前記図18Bの
XVIIIC−XVIIIC線断面図)である。図17において、液
晶表示パネルDは、画素電極基板01、対向電極基板0
2及びそれらの間を一定間隔に保持するスペーサ03を
有している。前記画素電極基板01及び対向電極基板0
2の外面にはそれぞれ偏光板04,05が設けられてい
る。前記画素電極基板01、対向電極基板02、及びス
ペーサ03によって囲まれた空間には液晶06が封入さ
れている。
17 and 18 show a liquid crystal display panel using a varistor produced by printing and firing a conventional thick film varistor paste. 17 is a cross-sectional view of the liquid crystal display panel, FIG. 18 is an explanatory view of a pixel electrode substrate of the liquid crystal display panel, FIG. 18A is a lower substrate of the liquid crystal display panel, that is, an electrode configuration portion of the pixel electrode substrate, and FIG. 18 is an enlarged plan view of one pixel of the electrode structure portion, FIG.
C is a cross-sectional view of one pixel of the electrode configuration portion (see FIG. 18B).
XVIIIC-XVIIIC line sectional view). In FIG. 17, the liquid crystal display panel D includes a pixel electrode substrate 01 and a counter electrode substrate 0.
2 and spacers 03 for holding them at a constant interval. The pixel electrode substrate 01 and the counter electrode substrate 0
Polarizing plates 04 and 05 are provided on the outer surfaces of 2, respectively. A liquid crystal 06 is enclosed in a space surrounded by the pixel electrode substrate 01, the counter electrode substrate 02, and the spacer 03.

【0007】画素電極基板01はガラス製の透明な基板
本体01aを有している。この基板本体01aの内面には
紙面に垂直な方向(Y1−Y2方向、Y1は紙面の表面側
から裏面側に向かう方向、Y2は紙面の裏面側から表面
側に向かう方向)に延びる信号線01bが複数設けら
れ、各信号線01bに沿って複数の画素電極01cが形成
されている。したがって、全体として画素電極01cは
マトリクス状に配置されている。前記各信号線01bに
沿って配置された複数の各画素電極01cと前記信号線
01bとは、印刷された厚膜バリスタ01dにより接続さ
れている。そして、対向電極基板02は基板本体02a
を有しており、基板本体02aの内面にはX1−X2方向
(図17中、左右方向)に延びる帯状の対向電極02b
が紙面に垂直な方向(Y1−Y2方向)に沿って複数列設
されている。そして前記各帯状の対向電極02bは、X1
−X2方向に沿って配置された1列分の複数の画素電極
01cに対向するように配置されている。
The pixel electrode substrate 01 has a transparent substrate body 01a made of glass. A signal line 01b extending in a direction perpendicular to the paper surface (Y1-Y2 direction, Y1 is a direction from the front surface side to the back surface side of the paper surface, Y2 is a direction from the back surface side to the front surface side of the paper surface) on the inner surface of the substrate body 01a. Are provided, and a plurality of pixel electrodes 01c are formed along each signal line 01b. Therefore, the pixel electrodes 01c are arranged in a matrix as a whole. Each of the plurality of pixel electrodes 01c arranged along each of the signal lines 01b and the signal line 01b are connected by a printed thick film varistor 01d. The counter electrode substrate 02 is the substrate body 02a.
And a strip-shaped counter electrode 02b extending in the X1-X2 direction (the left-right direction in FIG. 17) on the inner surface of the substrate body 02a.
Are arranged in a plurality of rows along the direction (Y1-Y2 direction) perpendicular to the paper surface. Then, each of the strip-shaped counter electrodes 02b is
It is arranged so as to face the plurality of pixel electrodes 01c for one column arranged along the -X2 direction.

【0008】この様な厚膜バリスタペーストを原料と
し、印刷法で厚膜バリスタ01dを形成する方法を用い
ると、スパッタやCVDなどの薄膜形成技術を用いる場
合と比較して、製造方法が簡易で安価であり、広い面積
に一度に素子を作製することが可能である。しかしなが
ら、印刷法で形成された厚膜バリスタ01dの断面形状
は図18(C)に示したように山型となるうえに膜厚の
制御も容易ではない。膜厚は最低でも10μm以上とな
り、膜厚バラツキも±3μm程度ある。従って、液晶6
の厚みが最低でも13μm以上となって、液晶のコント
ラストが低下する原因となる。 また、バリスタペース
トをスクリーン印刷した場合、ペーストのだれによる広
がりがスクリーンの開口部の幅よりも外側に両側で40
〜50μmある。形成された厚膜バリスタ01dはエッ
チング等による微細加工も難しく、従って印刷法を用い
て厚膜バリスタ01dの形状を微細に、しかも精度よく
均一に形成することは極めて困難であり、特に、フルカ
ラーの液晶表示パネルのように画素ピッチが高密度なも
のには対応できない。
When such a thick film varistor paste is used as a raw material and a method of forming the thick film varistor 01d by a printing method is used, the manufacturing method is simple as compared with the case of using a thin film forming technique such as sputtering or CVD. It is inexpensive and it is possible to fabricate a device in a large area at a time. However, the cross-sectional shape of the thick film varistor 01d formed by the printing method has a mountain shape as shown in FIG. 18C, and it is not easy to control the film thickness. The film thickness is at least 10 μm or more, and the film thickness variation is about ± 3 μm. Therefore, the liquid crystal 6
The thickness is at least 13 μm or more, which causes a decrease in the contrast of the liquid crystal. In addition, when the varistor paste is screen-printed, the spread due to the dripping of the paste is 40 on both sides outside the width of the opening of the screen.
˜50 μm. The formed thick film varistor 01d is also difficult to be finely processed by etching or the like. Therefore, it is extremely difficult to form the thick film varistor 01d finely and accurately by using a printing method. It cannot be applied to a liquid crystal display panel having a high pixel pitch.

【0009】したがって従来、前記図17,18に示す
ような画素電極01cと前記信号線01bとを接続する非
線形素子01dに厚膜バリスタを用いることが提案され
ているが、それはアイデアの段階に留まっており、実際
に実用化されていない。その理由はおそらく次のようで
あろうと考えられる。すなわち、一般的に大表示面積の
液晶表示パネルは高制度な薄膜技術によって製作しなけ
れば実用的なものは製作できないと思われていた。本発
明者も初めは厚膜技術を用いた大面積の液晶表示パネル
の実用化は無理であろうと考えていたが、念のため、リ
フトオフ法を用いて厚膜バリスタを形成した液晶表示パ
ネルを製作してしみたところ、十分実用可能な大面積の
液晶表示パネルを製作できることが分かった。
Therefore, conventionally, it has been proposed to use a thick film varistor for the non-linear element 01d for connecting the pixel electrode 01c and the signal line 01b as shown in FIGS. 17 and 18, but it is only at the idea stage. It has not been put to practical use. The reason is probably as follows. That is, it was generally thought that a liquid crystal display panel having a large display area could not be produced practically without high-precision thin film technology. The present inventors initially thought that it would be impossible to put a large-area liquid crystal display panel using thick film technology into practical use. However, as a precaution, a liquid crystal display panel having a thick film varistor formed by the lift-off method was used. As a result of manufacturing it, it was found that a large-area liquid crystal display panel with sufficient practicality could be manufactured.

【0010】本発明は前述の問題点及び研究結果に鑑
み、下記(A11)の記載事項を課題とする。 (A11) 画素電極と前記信号線とを接続する非線形素
子として厚膜バリスタを用いた実用可能な液晶表示パネ
ルを提供すること。
In view of the above-mentioned problems and research results, the present invention has an object to be described in the following (A11). (A11) To provide a practical liquid crystal display panel using a thick film varistor as a non-linear element that connects a pixel electrode and the signal line.

【0011】[0011]

【課題を解決するための手段】次に、前記課題を解決す
るために案出した本発明を説明するが、本発明の要素に
は、後述の実施例の要素との対応を容易にするため、実
施例の要素の符号をカッコで囲んだものを付記してい
る。なお、本発明を後述の実施例の符号と対応させて説
明する理由は、本発明の理解を容易にするためであり、
本発明の範囲を実施例に限定するためではない。
The present invention devised to solve the above problems will now be described. The elements of the present invention are to facilitate correspondence with the elements of the embodiments described later. , The reference numerals of the elements in the embodiments are enclosed in parentheses. The reason why the present invention is described in association with the reference numerals of the embodiments described later is to facilitate the understanding of the present invention.
It is not intended to limit the scope of the invention to the examples.

【0012】前記課題を解決するために、本出願の第1
発明の液晶表示パネルは、下記の要件(A1)〜(A3)
を備えた液晶表示パネルにおいて、下記の要件(A4)
を備えたことを特徴とする、(A1)マトリクス状に配
置された画素電極(1c)、このマトリクス状に配置さ
れた各画素電極(1c)の中の所定方向の各列の画素電
極(1c)に沿って配置されるとともに各列の画素電極
(1c)に信号を送る複数の帯状の信号線(1b)、及び
前記各列の画素電極(1c)と前記信号線(1b)とを接
続する非線形素子(1d)とが形成された画素電極基板
(1)、(A2)前記マトリクス状の画素電極(1c)の
中の前記所定方向に直交する各列の画素電極(1c)に
対向する帯状の複数の対向電極(2b)を有する対向電
極基板(2)、(A3)前記画素電極基板(1)及び対
向電極基板(2)間に充填された液晶、(A4) 前記
非線形素子(1d)はリフトオフ法で形成された矩形状
の厚膜バリスタ(1d)により形成されたこと。
In order to solve the above problems, the first of the present application
The liquid crystal display panel of the invention has the following requirements (A1) to (A3).
Liquid crystal display panel equipped with the following requirements (A4)
(A1) The pixel electrodes (1c) arranged in a matrix, and the pixel electrodes (1c) in each column in a predetermined direction among the pixel electrodes (1c) arranged in a matrix. ) Along with a plurality of strip-shaped signal lines (1b) for sending signals to the pixel electrodes (1c) in each column, and connecting the pixel electrodes (1c) in each column to the signal lines (1b). A pixel electrode substrate (1) on which a non-linear element (1d) is formed, (A2) faces the pixel electrode (1c) of each column in the matrix-shaped pixel electrode (1c) orthogonal to the predetermined direction. A counter electrode substrate (2) having a plurality of strip-shaped counter electrodes (2b), (A3) liquid crystal filled between the pixel electrode substrate (1) and the counter electrode substrate (2), (A4) the non-linear element (1d) ) Is formed by a rectangular thick film varistor (1d) formed by the lift-off method. It was.

【0013】また、本出願の第2発明の液晶表示パネル
の製造方法は、下記の要件(A1)〜(A3)を備えた液
晶表示パネルの製造方法において、下記の要件(A5)
〜(A8)を備えたことを特徴とする液晶表示パネルの
製造方法、(A1)マトリクス状に配置された画素電極
(1c)、このマトリクス状に配置された各画素電極
(1c)の中の所定方向の各列の画素電極(1c)に沿っ
て配置されるとともに各列の画素電極(1c)に信号を
送る複数の帯状の信号線(1b)、及び前記各列の画素
電極(1c)と前記信号線(1b)とを接続する非線形素
子(1d)とが形成された画素電極基板(1)、(A2)
前記マトリクス状の画素電極(1c)の中の前記所定方
向に直交する各列の画素電極(1c)に対向する帯状の
複数の対向電極(2b)を有する対向電極基板(2)、
(A3)前記画素電極基板(1)及び対向電極基板
(2)間に充填された液晶、(A5) 画素電極基板
(1)上の前記非線形素子(1d)が配置される位置に
矩形状の開口部(RP2a)を有する非線形素子形成用レ
ジストパターン(RP2)を形成する非線形素子用レジ
ストパターン製作工程、(A6) 前記矩形状の開口部
(RP2a)に対し、開口部面積より幅広く、開口部(R
P2a)の厚さよりも厚く厚膜バリスタペーストを充填す
る厚膜バリスタペースト充填工程、(A7) 前記開口
部(RP2a)に充填された厚膜バリスタペーストを乾燥
させた後に、前記非線形素子形成用レジストパターン
(RP2)上の厚膜バリスタ(1d)を除去するとともに
開口部(RP2a)に埋め込まれた未焼成厚膜バリスタ
(B)を開口部(RP2a)の膜厚と等しくなるように除
去することにより未焼成厚膜バリスタ(B)を矩形状に
整形する未焼成厚膜バリスタ整形工程、(A8) 前記
整形された未焼成厚膜バリスタ(B)を焼成すると同時
に前記非線形素子形成用レジストパターン(RP2)を
バーンオフする焼成工程。
The method of manufacturing a liquid crystal display panel according to the second invention of the present application is the same as the method of manufacturing a liquid crystal display panel having the following requirements (A1) to (A3).
To (A8), a method for manufacturing a liquid crystal display panel, (A1) pixel electrodes (1c) arranged in a matrix, and among the pixel electrodes (1c) arranged in this matrix A plurality of strip-shaped signal lines (1b) arranged along the pixel electrodes (1c) of each column in a predetermined direction and transmitting signals to the pixel electrodes (1c) of each column, and the pixel electrodes (1c) of each column And a pixel electrode substrate (1) on which a non-linear element (1d) connecting the signal line (1b) is formed,
A counter electrode substrate (2) having a plurality of strip-shaped counter electrodes (2b) facing the pixel electrodes (1c) in each column orthogonal to the predetermined direction in the matrix-shaped pixel electrodes (1c),
(A3) A liquid crystal filled between the pixel electrode substrate (1) and the counter electrode substrate (2), and (A5) a rectangular shape at a position on the pixel electrode substrate (1) where the nonlinear element (1d) is arranged. A non-linear element resist pattern forming step of forming a non-linear element forming resist pattern (RP2) having an opening (RP2a), (A6) wider than the opening area of the rectangular opening (RP2a), (R
P2a) thick film varistor paste filling step of filling the thick film varistor paste thicker than P2a), (A7) after drying the thick film varistor paste filled in the opening (RP2a), the non-linear element forming resist Removing the thick film varistor (1d) on the pattern (RP2) and removing the unfired thick film varistor (B) embedded in the opening (RP2a) so as to have the same thickness as the opening (RP2a). A step of shaping an unfired thick film varistor (B) into a rectangular shape by (A8) firing the shaped unfired thick film varistor (B) and simultaneously forming the nonlinear element forming resist pattern ( Firing process to burn off RP2).

【0014】[0014]

【作用】次に、前述の特徴を備えた本発明の作用を説明
する。前述の特徴を備えた本出願の第1発明の液晶表示
パネルは、画素電極基板(1)が、マトリクス状に配置
された画素電極(1c)、このマトリクス状に配置され
た各画素電極(1c)の中の所定方向の各列の画素電極
(1c)に沿って配置されるとともに各列の画素電極
(1c)に信号を送る複数の帯状の信号線(1b)、及び
前記各列の画素電極(1c)と前記信号線(1b)とを接
続する非線形素子(1d)から構成されている。そし
て、前記非線形素子(1d)は、リフトオフ法で形成さ
れた矩形状の厚膜バリスタ(1d)により形成されてい
る。このようにして形成された厚膜バリスタ(1d)は
形状及び厚さが均一であり、特性も均一である。前記対
向電極基板(2)は、前記マトリクス状の画素電極(1
c)の中の前記所定方向に直交する各列の画素電極(1
c)に対向する帯状の複数の対向電極(2b)を有してい
る。
Next, the operation of the present invention having the above features will be described. In the liquid crystal display panel of the first invention of the present application having the above-mentioned characteristics, the pixel electrode substrate (1) has the pixel electrodes (1c) arranged in a matrix, and the pixel electrodes (1c) arranged in the matrix. ), A plurality of strip-shaped signal lines (1b) arranged along the pixel electrodes (1c) of the respective columns in the predetermined direction and sending signals to the pixel electrodes (1c) of the respective columns, and the pixels of the respective columns. It is composed of a non-linear element (1d) connecting the electrode (1c) and the signal line (1b). The non-linear element (1d) is formed by a rectangular thick film varistor (1d) formed by a lift-off method. The thick film varistor (1d) thus formed has a uniform shape and thickness, and has uniform characteristics. The counter electrode substrate (2) has a matrix of pixel electrodes (1
In each of the pixel electrodes (1
It has a plurality of strip-shaped counter electrodes (2b) opposed to c).

【0015】前述のような画素電極基板(1)及び対向
電極基板(2)を用いて液晶表示を行う場合の液晶の駆
動原理は次のようである。図14(A)は1画素の厚膜
バリスタ(1d)と、画素電極(1c)と対向電極(2
b)との間の液晶が直列に接続されていることを示す等
価回路である。CLcは液晶の抵抗、Cvarは厚膜バリス
タの静電容量であり、一般にCvarはCLcに比べて非常
に小さい。前記非常に小さいことを表わすのに、記号
「<<」を用いると、Cvar<<CLcである。図14
(B)は厚膜バリスタのI−V特性を示す図であり、図
中Vbは閾値電圧である。図14(C)は液晶の光学応
答を示す図であり、図中Vonは液晶のON電圧である。
図14(D)は図14(A)で示したバリスタと液晶の
直列回路の光学応答を示す図である。
The liquid crystal driving principle when the liquid crystal display is performed using the pixel electrode substrate (1) and the counter electrode substrate (2) as described above is as follows. FIG. 14A shows a thick film varistor (1d) for one pixel, a pixel electrode (1c) and a counter electrode (2).
It is an equivalent circuit showing that the liquid crystal between b) and is connected in series. CLc is the resistance of the liquid crystal, Cvar is the capacitance of the thick film varistor, and generally Cvar is much smaller than CLc. If the symbol "<<" is used to represent the very small things, then Cvar << CLc. 14
(B) is a diagram showing an IV characteristic of the thick film varistor, in which Vb is a threshold voltage. FIG. 14C is a diagram showing the optical response of the liquid crystal, where Von is the ON voltage of the liquid crystal.
FIG. 14D is a diagram showing the optical response of the series circuit of the varistor and the liquid crystal shown in FIG. 14A.

【0016】前記直列回路に電圧を徐々に印加していく
と、印加電圧VappがVbに達するまではバリスタに電流
が流れず、バリスタはオフ状態である。Vapp>Vbにな
ると、Vapp−Vbの電圧が液晶にかかりはじめ、Vapp
≧Vb+Vonになると液晶がオン状態になる。その後Va
ppを下げるとバリスタはオフし、液晶に注入された電荷
が閉じ込められ、液晶はオン状態を維持する。液晶に注
入された電荷はRLcに従い徐々に流出し、やがて液晶は
オフ状態になる。印加電圧をオフしてから液晶がオフ状
態になるまでの時間、すなわちストレージ時間よりも短
い周期で液晶素子を駆動してやれば連続した液晶表示が
可能となる。
When a voltage is gradually applied to the series circuit, no current flows in the varistor until the applied voltage Vapp reaches Vb, and the varistor is in the off state. When Vapp> Vb, the voltage of Vapp-Vb starts to be applied to the liquid crystal, and Vapp
When ≧ Vb + Von, the liquid crystal is turned on. Then Va
When pp is lowered, the varistor turns off, the charges injected into the liquid crystal are confined, and the liquid crystal remains on. The charges injected into the liquid crystal gradually flow out according to RLc, and eventually the liquid crystal is turned off. If the liquid crystal element is driven in a cycle shorter than the storage time, that is, the time from turning off the applied voltage to turning off the liquid crystal, continuous liquid crystal display is possible.

【0017】次に、このようなバリスタと液晶の直列回
路がマトリクス状に配置された場合の駆動について説明
する。図15はバリスタと液晶の直列回路がマトリクス
状に配置された等価回路を示す図であり、列電極(X
1,X2,X3,…)は画素電極基板(1)上に形成され
た信号線(1b)に相当し、行電極(Y1,Y2,Y3,
…)は対向電極(2b)に相当する。いま、(X2,Y
2)の画素のみを選択した場合、このバリスタと液晶の
直列回路の両端にVapp≧Vb+Vonなる電圧を印加する
と、(X2,Y2)の画素の液晶がオン状態となる。その
ときに、(X2,Y2)の画素の周囲の他の画素にはVap
p/3の電圧がかかるが、前述したCLcに対して、Cvar
が小さいため、Vapp/3の電圧のほとんどはバリスタ
にかかり、しかもこの電圧はバリスタの閾値電圧Vbよ
りも小さいため、これらの画素には電流が流れず液晶は
オフ状態のまであり、クロストークの発生は一切ない。
Next, driving when such series circuits of varistor and liquid crystal are arranged in a matrix will be described. FIG. 15 is a diagram showing an equivalent circuit in which a series circuit of a varistor and a liquid crystal is arranged in a matrix.
1, X2, X3, ... Corresponds to the signal line (1b) formed on the pixel electrode substrate (1), and the row electrodes (Y1, Y2, Y3,
...) corresponds to the counter electrode (2b). Now, (X2, Y
When only the pixel of 2) is selected, when the voltage Vapp ≧ Vb + Von is applied across the series circuit of the varistor and the liquid crystal, the liquid crystal of the pixel of (X2, Y2) is turned on. At that time, Vap is applied to other pixels around the (X2, Y2) pixel.
A voltage of p / 3 is applied, but Cvar
Is small, most of the voltage of Vapp / 3 is applied to the varistor, and since this voltage is smaller than the threshold voltage Vb of the varistor, no current flows through these pixels and the liquid crystal remains in the off state, which causes crosstalk. There is no occurrence.

【0018】仮に、前記厚膜バリスタ(1d)の形状及
び厚さが不均一の場合には、次のような問題が発生す
る。前述したように、本発明の液晶表示パネルの駆動方
法は、選択された画素にVapp印加後、Vappを除去する
と液晶に電荷Q(=CLcVon)が注入され、その電荷Q
によって発生する電圧で液晶の表示状態を保持するしく
みになっている。前述したように厚膜バリスタには静電
容量Cvar(<<CLc)が存在するため、Vapp除去後に
液晶にかかる電圧は次式で表せる。 (CLcVon)/(CLc+Cvar) ………(1)
If the shape and thickness of the thick film varistor (1d) are not uniform, the following problems will occur. As described above, according to the driving method of the liquid crystal display panel of the present invention, when Vapp is applied to the selected pixel and then Vapp is removed, the charge Q (= CLcVon) is injected into the liquid crystal, and the charge Q
It is designed to maintain the display state of the liquid crystal by the voltage generated by. As described above, since the capacitance Cvar (<< CLc) exists in the thick film varistor, the voltage applied to the liquid crystal after removing Vapp can be expressed by the following equation. (CLcVon) / (CLc + Cvar) ……… (1)

【0019】前記図17,18に示す従来の厚膜バリス
タ(01d)のように形状及び厚さが不均一であると、
画素によってCvarにバラツキを生じ、そのため前式
(1)から分かるようにVapp除去後に液晶にかかる電
圧にバラツキを生じるとともに、ストレージ時間がバラ
バラになり、その結果液晶の画面表示がちらつく現象
(フリッカー)が発生する。したがって、前記従来の厚
膜バリスタ(01d)のように形状及び厚さが不均一の
場合には、フリッカーによりたいへん見難い画面表示と
なる。これに対し、本発明の液晶表示パネルは、厚膜バ
リスタの形状及び厚さが均一となっているので、フリッ
カーの無い見易い画面表示となる。
When the shape and thickness are not uniform like the conventional thick film varistor (01d) shown in FIGS.
Pixels cause variations in Cvar, which causes variations in the voltage applied to the liquid crystal after removal of Vapp, as well as the storage time, resulting in a flickering of the liquid crystal screen display (flicker). Occurs. Therefore, when the shape and thickness are not uniform like the conventional thick film varistor (01d), the screen display is very difficult to see due to flicker. On the other hand, in the liquid crystal display panel of the present invention, since the shape and thickness of the thick film varistor are uniform, the screen display is easy to see without flicker.

【0020】前述の特徴を備えた本出願の第2発明の液
晶表示パネルの製造方法は、前記要件(A1)〜(A3)
を備えた液晶表示パネルの画素電極基板(1)の非線形
素子(1d)が、前記(A5)〜(A8)の工程によって
形成されるので、特性の均一な非線形素子(1d)を容
易に形成することができる。すなわち、本出願の第2発
明の液晶表示パネルの製造方法によると、厚膜バリスタ
(1d)の断面形状が均一な矩形状となり、膜厚は3〜
30μmの範囲で自由に制御可能であり、また、任意の
形状の厚膜バリスタ(1d)を形成可能である。厚膜バ
リスタ(1d)の形状のバラツキは±3μm以内で、厚
膜バリスタ(1d)の膜厚バラツキも±1μm以内と非
常に小さく、厚膜バリスタ(1d)のピッチの密度は6
00DPIまで形成可能となる。したがって、画素ピッ
チが高密度でなおかつコントラストの高い液晶表示パネ
ルを製作することが可能となる。
The method for producing a liquid crystal display panel of the second invention of the present application having the above-mentioned characteristics is the above requirements (A1) to (A3).
Since the non-linear element (1d) of the pixel electrode substrate (1) of the liquid crystal display panel provided with is formed by the steps (A5) to (A8), the non-linear element (1d) having uniform characteristics can be easily formed. can do. That is, according to the method for manufacturing a liquid crystal display panel of the second invention of the present application, the thick film varistor (1d) has a uniform rectangular cross-section and a film thickness of 3 to 3.
The thickness can be freely controlled within the range of 30 μm, and the thick film varistor (1d) having an arbitrary shape can be formed. The variation in the shape of the thick film varistor (1d) is within ± 3 μm, the variation in the film thickness of the thick film varistor (1d) is also within ± 1 μm, and the pitch density of the thick film varistor (1d) is 6
It is possible to form up to 00 DPI. Therefore, it is possible to manufacture a liquid crystal display panel having a high pixel pitch and a high contrast.

【0021】[0021]

【実施例】以下、図面により本発明の実施例を説明す
る。 (実施例1)図1は本発明の一実施例の液晶表示パネル
の側断面図、図2は同実施例の画素電極基板の詳細説明
図で、図2Aは画素電極基板の部分平面図、図2Bは前
記図2Aに示す画素電極の1個分の部分拡大図、図2C
は前記図2BのIIC−IIC線断面図、図3は前記図2C
に示す画素電極1個分の斜視図、図4〜図13は同実施
例の画素電極基板の製造方法の説明図である。図1にお
いて、液晶表示パネルDは透過型であり、画素電極基板
1、対向電極基板2、及びそれらを所定間隔に保持する
スペーサ3を有している。前記画素電極基板1及び対向
電極基板2の外面にはそれぞれ偏光板4,5が接着され
ている。偏光板4の偏光方向は図中左右方向(矢印X1
−X2方向)であり、偏光板5の偏光方向は図中紙面に
垂直な方向(矢印Y1−Y2方向)である。なお、図中
「○」の中に「×」を記載した記号は紙面の表から裏に
向かう矢印Y1を意味し、図中「○」の中に「・」が記
載されたものは紙面の裏から表に向かう矢印Y2を意味
するものとする。前記画素電極基板1、対向電極基板
2、及びスペーサ3によって囲まれた空間にはTN(T
wisted Nematic)型の液晶6が封入され
ている。なお、前記液晶6としては、DS(Dynam
ic Scatteringmode)型、ECB(E
lectrically Controlled bi
refringence)型、GH(Guest Ho
st)型、STN(Super Twisted Ne
matic)型、FLC(Ferroelectric
Liquid Crystal)型等の従来公知の各
種の液晶を採用することが可能である。そして、液晶の
種類に応じて前記偏光板4,5(図1参照)は省略する
ことが可能である。
Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) FIG. 1 is a side sectional view of a liquid crystal display panel of an embodiment of the present invention, FIG. 2 is a detailed explanatory view of a pixel electrode substrate of the embodiment, and FIG. 2A is a partial plan view of the pixel electrode substrate. FIG. 2B is a partially enlarged view of one pixel electrode shown in FIG. 2A, and FIG.
2C is a sectional view taken along the line IIC-IIC of FIG. 2B, and FIG.
FIG. 4 is a perspective view of one pixel electrode shown in FIG. 4, and FIGS. 4 to 13 are explanatory views of the method for manufacturing the pixel electrode substrate of the embodiment. In FIG. 1, the liquid crystal display panel D is a transmissive type, and has a pixel electrode substrate 1, a counter electrode substrate 2, and a spacer 3 that holds them at a predetermined interval. Polarizing plates 4 and 5 are adhered to the outer surfaces of the pixel electrode substrate 1 and the counter electrode substrate 2, respectively. The polarization direction of the polarizing plate 4 is the left-right direction (arrow X1
-X2 direction), and the polarization direction of the polarizing plate 5 is a direction perpendicular to the plane of the drawing (arrow Y1-Y2 direction). In the figure, a symbol with "x" in "○" means an arrow Y1 from the front side to the back side of the paper, and a symbol with "." It means an arrow Y2 from the back to the front. In the space surrounded by the pixel electrode substrate 1, the counter electrode substrate 2, and the spacer 3, TN (T
A liquid crystal 6 of the Wisted Nematic type is enclosed. The liquid crystal 6 is a DS (Dynamic).
ic Scattering mode type, ECB (E
electrically controllable bi
refrence) type, GH (Guest Ho)
st) type, STN (Super Twisted Ne)
type), FLC (Ferroelectric)
It is possible to employ various conventionally known liquid crystals such as Liquid Crystal type. The polarizing plates 4 and 5 (see FIG. 1) can be omitted depending on the type of liquid crystal.

【0022】次に図1,2,3を参照して、画素電極基
板1について説明する。画素電極基板1はガラス製の透
明な基板本体1aを有している。この基板本体1aの内面
にはY1−Y2方向に延びる複数の信号線1bが形成され
ており、それらの各信号線1bに沿って複数の画素電極
1cが形成されている。各信号線1bに沿って配置された
複数の各画素電極1cと前記信号線1bとは、それぞれリ
フトオフ法で形成された矩形状の均一な厚膜バリスタ1
dにより接続されている。前述のようにY1−Y2方向に
延びる信号線1bが複数設けられ、各信号線1bに沿って
複数の画素電極1cが形成されているので、全体として
画素電極1cはマトリクス状に配置されている。また、
図1において、対向電極基板2は基板本体2aを有して
おり、基板本体2aの内面にはX1−X2方向に延びる帯
状の対向電極2bがY1−Y2方向に沿って複数列設され
ている。そして前記各帯状の対向電極2bは、Y1−Y2
方向に沿って配置された1列分の複数の画素電極2cに
対向するように配置されている。
Next, the pixel electrode substrate 1 will be described with reference to FIGS. The pixel electrode substrate 1 has a transparent substrate body 1a made of glass. A plurality of signal lines 1b extending in the Y1-Y2 direction are formed on the inner surface of the substrate body 1a, and a plurality of pixel electrodes 1c are formed along the respective signal lines 1b. Each of the plurality of pixel electrodes 1c arranged along each signal line 1b and the signal line 1b is a rectangular uniform thick film varistor 1 formed by a lift-off method.
Connected by d. Since a plurality of signal lines 1b extending in the Y1-Y2 direction are provided and a plurality of pixel electrodes 1c are formed along each signal line 1b as described above, the pixel electrodes 1c are arranged in a matrix as a whole. . Also,
In FIG. 1, the counter electrode substrate 2 has a substrate body 2a, and a plurality of strip-shaped counter electrodes 2b extending in the X1-X2 direction are provided on the inner surface of the substrate body 2a along the Y1-Y2 direction. . Then, each of the strip-shaped counter electrodes 2b has Y1-Y2
It is arranged so as to face the plurality of pixel electrodes 2c for one column arranged along the direction.

【0023】次に、前述の構成を備えた液晶表示パネル
の画素電極基板1の製造方法の実施例について説明す
る。なお、画素電極基板1以外の部分の液晶表示パネル
の製造方法としては従来公知の液晶表示パネル製造技術
を採用する。先ず図4において、ガラス材料製の画素電
極基板1の基板本体1a上に信号線1bとなる導体膜Lを
形成する。次に図5において、前記導体膜Lが形成され
た基板本体1a上に感光性レジスト層R1を形成する。次
に図6において、前記工程で形成された感光性レジスト
層R1上にフォトマスクを重ねて露光し、現像液により
現像する。そして、信号線形成用レジストパターンRP
1を形成する。次に図7において、前記信号線形成用レ
ジストパターンRP1をマスクとして前記導体膜Lのエ
ッチングを行って信号線1bを形成する。
Next, an example of a method of manufacturing the pixel electrode substrate 1 of the liquid crystal display panel having the above-mentioned structure will be described. As a method of manufacturing the liquid crystal display panel other than the pixel electrode substrate 1, a conventionally known liquid crystal display panel manufacturing technique is adopted. First, in FIG. 4, a conductor film L to be the signal line 1b is formed on the substrate body 1a of the pixel electrode substrate 1 made of a glass material. Next, in FIG. 5, a photosensitive resist layer R1 is formed on the substrate body 1a on which the conductor film L is formed. Next, in FIG. 6, a photomask is overlaid on the photosensitive resist layer R1 formed in the above step, exposed, and developed with a developing solution. Then, the signal line forming resist pattern RP
Forming a one. Next, in FIG. 7, the conductor film L is etched using the signal line forming resist pattern RP1 as a mask to form the signal line 1b.

【0024】次に図8において、前記図4〜7で説明し
た信号線1bの製造プロセスと同様のプロセスで透明な
画素電極1cを形成する。次に図9において、膜厚5μ
m〜30μm程度の感光性レジスト層R2を、例えばロ
ールコーター、スピンコーター、もしくはディップ等に
より形成する。次に図10において、図示しないフォト
マスクを用いて露光し、その後、現像することにより、
厚膜バリスタ1dが設けられる箇所に複数個の非線形素
子形成用開口部RP2aが形成された非線形素子形成用レ
ジストパターンRP2を得る。この工程において、前記
感光性レジスト層R2は、通常、ハイブリッドICの製
造に用いられるようなレジストを用いればよいが、一例
として、東京応化工業株式会社製PMER N−HC6
00(商品名)を使用することができる。また他にも同
様のレジストとしてOFPR80レジスト(商品名)を
使用することができる。
Next, in FIG. 8, the transparent pixel electrode 1c is formed by the same process as the manufacturing process of the signal line 1b described in FIGS. Next, referring to FIG. 9, the film thickness is 5 μm.
The photosensitive resist layer R2 having a thickness of about m to 30 μm is formed by, for example, a roll coater, a spin coater, or a dip. Next, in FIG. 10, by exposing using a photomask (not shown) and then developing,
A resist pattern RP2 for forming a non-linear element having a plurality of openings RP2a for forming the non-linear element is formed at a location where the thick film varistor 1d is provided. In this step, as the photosensitive resist layer R2, a resist which is usually used for manufacturing a hybrid IC may be used, but as an example, PMER N-HC6 manufactured by Tokyo Ohka Kogyo Co., Ltd.
00 (trade name) can be used. In addition, OFPR80 resist (trade name) can be used as a similar resist.

【0025】次に図11において、前記非線形素子形成
用開口部RP2aに対し、開口部RP2aの幅よりも幅広
く、かつ開口部RP2aの膜厚よりも厚くなるように、バ
リスタペーストをスクリーン印刷で形成した後、130
°C程度の温度で乾燥させて未焼成厚膜バリスタBを形
成する。次に図12において、前記非線形素子形成用レ
ジストパターンRP2上の未焼成厚膜バリスタBを除去
すると同時に、開口部RP2aに埋めこまれた未焼成厚膜
バリスタBを、開口部RP2aの膜厚と等しくなるように
除去する。すなわち、非線形素子形成用レジストパター
ンRP2の表面と、未焼成厚膜バリスタBの表面とが面
一となるように未焼成厚膜バリスタBの上面除去処理を
行う。この際、未焼成厚膜バリスタBはまだ乾燥状態で
あり未焼成であるため、非常にやわらかい。したがっ
て、2000〜5000番のラッピングシート(研削シ
ート)により未焼成厚膜バリスタBをラッピングするこ
とにより容易に除去可能で、非線形素子形成用レジスト
パターンRP2を損なうことなく、精度よく除去でき
る。このようにして未焼成厚膜バリスタBと非線形素子
形成用レジストパターンRP2を平坦化できる。
Next, in FIG. 11, a varistor paste is formed by screen printing on the opening RP2a for forming the non-linear element so as to be wider than the opening RP2a and thicker than the film thickness of the opening RP2a. After doing, 130
The unfired thick film varistor B is formed by drying at a temperature of about ° C. Next, referring to FIG. 12, the unfired thick film varistor B on the non-linear element forming resist pattern RP2 is removed, and at the same time, the unfired thick film varistor B embedded in the opening RP2a is replaced with the film thickness of the opening RP2a. Remove to be equal. That is, the upper surface of the unfired thick film varistor B is removed so that the surface of the non-linear element forming resist pattern RP2 and the surface of the unfired thick film varistor B are flush with each other. At this time, the unfired thick film varistor B is very soft because it is still in a dry state and unfired. Therefore, the unfired thick film varistor B can be easily removed by lapping the unfired thick film varistor B with a 2000 to 5000 lapping sheet (grinding sheet), and can be removed accurately without damaging the non-linear element forming resist pattern RP2. In this way, the unfired thick film varistor B and the nonlinear element forming resist pattern RP2 can be flattened.

【0026】次に図13において、前述のように平坦化
した未焼成厚膜バリスタBを500〜800°Cの温度
で焼成することにより、未焼成厚膜バリスタBを焼結さ
せ、同時に、非線形素子形成用レジストパターンRP2
を燃焼させて気化させる。このようにして形成された厚
膜バリスタ1dは、その断面形状が均一な矩形状とな
る。そして、厚膜バリスタ1dの形状のバラツキは±3
μm以内で、厚膜バリスタ1dの膜厚バラツキも±1μ
m以内と非常に小さいものが得られた。また、厚膜バリ
スタ1dのピッチの密度(配列密度)は600DPIま
で形成可能であることも確認された。
Next, referring to FIG. 13, the unfired thick film varistor B flattened as described above is fired at a temperature of 500 to 800 ° C. to sinter the unfired thick film varistor B and, at the same time, nonlinearly. Resist pattern for element formation RP2
Is burned and vaporized. The thick film varistor 1d thus formed has a rectangular cross section. And, the variation in the shape of the thick film varistor 1d is ± 3.
Within 1 μm, the film thickness variation of the thick film varistor 1d is ± 1μ
A very small product within m was obtained. It was also confirmed that the pitch density (arrangement density) of the thick film varistor 1d can be formed up to 600 DPI.

【0027】次に前述の液晶表示パネルDの作用を説明
する。前述のようにして構成された液晶表示パネルD
は、画素電極基板1の非線形素子である厚膜バリスタ1
dの形状及び特性を均一に構成することができる。すな
わち、画素電極基板1の非線形素子を厚膜技術により均
一に形成することができる。そして、この画素電極基板
1の各非線形素子1dは、静電容量を均一にすることが
できるため、前式(1)で示すVapp除去後に液晶にか
かる電圧が均一なため、フリッカーのない安定した液晶
表示をすることができる。
Next, the operation of the liquid crystal display panel D will be described. Liquid crystal display panel D constructed as described above
Is a thick film varistor 1 which is a non-linear element of the pixel electrode substrate 1.
The shape and characteristics of d can be uniformly configured. That is, the non-linear element of the pixel electrode substrate 1 can be uniformly formed by the thick film technique. Since each of the non-linear elements 1d of the pixel electrode substrate 1 can have a uniform capacitance, the voltage applied to the liquid crystal is uniform after removal of Vapp expressed by the above equation (1), and is stable without flicker. Liquid crystal display is possible.

【0028】以上、本発明による液晶パネルの実施例を
詳述したが、本発明は、前記実施例に限定されるもので
はなく、特許請求の範囲に記載された本発明を逸脱する
ことなく、種々の設計変更を行うことが可能である。
Although the embodiments of the liquid crystal panel according to the present invention have been described in detail above, the present invention is not limited to the above embodiments, and does not deviate from the present invention described in the claims. It is possible to make various design changes.

【0029】たとえば、本発明は透過型の液晶表示パネ
ルの代わりに反射型の液晶表示パネルに適用することも
可能である。
For example, the present invention can be applied to a reflective liquid crystal display panel instead of a transmissive liquid crystal display panel.

【0030】[0030]

【発明の効果】前述の本発明の液晶表示パネルは、形
状、厚み及び特性の均一な厚膜バリスタが得られるの
で、アクティブマトリクス駆動時にフリッカの無い表示
を行うことができる。また、本発明においてはバリスタ
薄膜のバリスタ閾値電圧を任意に設定することができる
ので、非線形素子の耐電圧等をあまり考慮することな
く、所望の液晶表示形式を選択することができる。液晶
表示形式としては例えば、透過型、反射型を用いた直視
形式、又は透過型を用いた投影形式がある。さらに、本
発明の液晶表示パネルは、製造が簡易でかつ安価とな
り、素子の大面積化が容易であり、画素ピッチが高密度
でかつコントラストの高い液晶表示パネルを提供するこ
とができる。また、前述の本発明の液晶表示パネルの製
造方法は、バリスタの断面形状が均一な矩形状となり、
膜厚は3〜30μmの範囲で自由に制御可能であり、任
意の形状のバリスタが形成可能となる。また、バリスタ
の形状のバラツキ、膜厚バラツキともに非常に小さく、
液晶表示パネルの画素ピッチを高密度化できコントラス
トの高い液晶表示パネルを製造することができる。さら
に、本発明の液晶表示パネルの製造方法は、バリスタ膜
の形成に厚膜技術を用いるために、スパッタやCVDな
どの薄膜形成技術を用いる場合と比較して、製造方法が
簡易で安価であり、広い面積に一度に非線形素子を作製
することが可能であり、特性のバラツキ等が少なく安定
したバリスタ素子を形成することができる。
In the liquid crystal display panel of the present invention described above, a thick film varistor having a uniform shape, thickness and characteristics can be obtained, so that display without flicker can be performed during active matrix driving. Further, in the present invention, the varistor threshold voltage of the varistor thin film can be arbitrarily set, so that a desired liquid crystal display format can be selected without giving much consideration to the withstand voltage of the nonlinear element. The liquid crystal display format includes, for example, a direct-view format using a transmissive type and a reflective type, and a projection format using a transmissive type. Further, the liquid crystal display panel of the present invention can be provided in a liquid crystal display panel that is simple and inexpensive to manufacture, has a large element size, and has a high pixel pitch and a high contrast. Further, in the above-described method for manufacturing a liquid crystal display panel of the present invention, the varistor has a uniform rectangular cross section,
The film thickness can be freely controlled within the range of 3 to 30 μm, and a varistor having an arbitrary shape can be formed. In addition, the variation in the shape of the varistor and the variation in the film thickness are very small,
The pixel pitch of the liquid crystal display panel can be increased and a high contrast liquid crystal display panel can be manufactured. Further, the method of manufacturing the liquid crystal display panel of the present invention uses a thick film technique for forming the varistor film, and thus the manufacturing method is simple and inexpensive as compared with the case of using a thin film forming technique such as sputtering or CVD. It is possible to fabricate a non-linear element in a large area at a time, and it is possible to form a stable varistor element with less variation in characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】 図1は本発明の一実施例の液晶表示パネルの
側断面図である。
FIG. 1 is a side sectional view of a liquid crystal display panel according to an embodiment of the present invention.

【図2】 図2は同実施例の画素電極基板の詳細説明図
で、図2Aは画素電極基板の部分平面図、図2Bは前記
図2Aに示す画素電極の1個分の部分拡大図、図2Cは
前記図2BのIIC−IIC線断面図である。
2 is a detailed explanatory view of the pixel electrode substrate of the embodiment, FIG. 2A is a partial plan view of the pixel electrode substrate, FIG. 2B is a partially enlarged view of one pixel electrode shown in FIG. 2A, 2C is a sectional view taken along line IIC-IIC of FIG. 2B.

【図3】 図3は前記図2Cに示す画素電極1個分の斜
視図である。
FIG. 3 is a perspective view of one pixel electrode shown in FIG. 2C.

【図4】 図4は同実施例の画素電極基板の製造方法の
説明図である。
FIG. 4 is an explanatory diagram of a method of manufacturing the pixel electrode substrate of the same example.

【図5】 図5は同実施例の画素電極基板の製造方法の
説明図で、前記図4の次の工程の説明図である。
FIG. 5 is an explanatory diagram of a method of manufacturing the pixel electrode substrate according to the embodiment, which is an explanatory diagram of a step subsequent to that of FIG.

【図6】 図6は同実施例の画素電極基板の製造方法の
説明図で、前記図5の次の工程の説明図である。
FIG. 6 is an explanatory diagram of a method of manufacturing the pixel electrode substrate of the embodiment, which is an explanatory diagram of a step following the step of FIG. 5.

【図7】 図7は同実施例の画素電極基板の製造方法の
説明図で、前記図6の次の工程の説明図である。
FIG. 7 is an explanatory diagram of the method of manufacturing the pixel electrode substrate according to the embodiment, which is an explanatory diagram of a step following the step of FIG. 6.

【図8】 図8は同実施例の画素電極基板の製造方法の
説明図で、前記図7の次の工程の説明図である。
FIG. 8 is an explanatory diagram of a method of manufacturing the pixel electrode substrate of the embodiment, which is an explanatory diagram of a step subsequent to the step of FIG. 7.

【図9】 図9は同実施例の画素電極基板の製造方法の
説明図で、前記図8の次の工程の説明図である。
FIG. 9 is an explanatory diagram of a method of manufacturing the pixel electrode substrate of the same example, which is an explanatory diagram of a step following the step of FIG. 8.

【図10】 図10は同実施例の画素電極基板の製造方
法の説明図で、前記図9の次の工程の説明図である。
FIG. 10 is an explanatory diagram of the method of manufacturing the pixel electrode substrate according to the embodiment, which is an explanatory diagram of a step following the step of FIG. 9.

【図11】 図11は同実施例の画素電極基板の製造方
法の説明図で、前記図10の次の工程の説明図である。
FIG. 11 is an explanatory diagram of a method of manufacturing the pixel electrode substrate of the same example, which is an explanatory diagram of a step following the step of FIG. 10.

【図12】 図12は同実施例の画素電極基板の製造方
法の説明図で、前記図11の次の工程の説明図である。
FIG. 12 is an explanatory diagram of a method of manufacturing the pixel electrode substrate of the same example, which is an explanatory diagram of a step subsequent to that of FIG. 11.

【図13】 図13は同実施例の画素電極基板の製造方
法の説明図で、前記図12の次の工程の説明図である。
FIG. 13 is an explanatory diagram of a method of manufacturing the pixel electrode substrate of the same example, which is an explanatory diagram of a step following the step of FIG. 12.

【図14】 図14は厚膜バリスタを用いた液晶表示パ
ネルの作動説明図で、図14(A)は1画素の厚膜バリ
スタ(1d)と、画素電極(1c)と対向電極(2b)と
の間の液晶が直列に接続されていることを示す等価回路
であり、図14(B)は厚膜バリスタのI−V特性を示
す図であり、図14(C)は液晶の光学応答を示す図で
あり、図14(D)は前記図14(A)で示したバリス
タと液晶の直列回路の光学応答を示す図である。
FIG. 14 is an operation explanatory view of a liquid crystal display panel using a thick film varistor, and FIG. 14 (A) shows a thick film varistor (1d) of one pixel, a pixel electrode (1c) and a counter electrode (2b). 14B is an equivalent circuit showing that liquid crystals between and are connected in series, FIG. 14B is a diagram showing IV characteristics of the thick film varistor, and FIG. 14C is an optical response of the liquid crystal. 14D is a diagram showing the optical response of the series circuit of the varistor and the liquid crystal shown in FIG. 14A.

【図15】 図15は厚膜バリスタを用いた液晶表示パ
ネルの作動説明図で、バリスタと液晶の直列回路がマト
リクス状に配置された等価回路を示す図である。
FIG. 15 is an operation explanatory view of a liquid crystal display panel using a thick film varistor, showing an equivalent circuit in which series circuits of varistor and liquid crystal are arranged in a matrix.

【図16】 バリスタの特性説明図である。FIG. 16 is a characteristic explanatory view of a varistor.

【図17】 図17は厚膜バリスタを用いた従来の液晶
表示パネルの説明図である。
FIG. 17 is an explanatory diagram of a conventional liquid crystal display panel using a thick film varistor.

【図18】 図18は前記図17に示す従来の液晶表示
パネルの画素電極基板の詳細説明図で、図18Aは画素
電極基板の部分平面図、図18Bは前記図18Aに示す
画素電極の1個分の部分拡大図、図18Cは前記図18
BのXVIIIC−XVIIIC線断面図である。
18 is a detailed explanatory view of a pixel electrode substrate of the conventional liquid crystal display panel shown in FIG. 17, FIG. 18A is a partial plan view of the pixel electrode substrate, and FIG. 18B is one of the pixel electrodes shown in FIG. 18A. 18C is a partially enlarged view of a portion of FIG.
FIG. 13 is a sectional view taken along line XVIIIC-XVIIIC of B.

【符号の説明】[Explanation of symbols]

B…未焼成厚膜バリスタ、RP2…非線形素子形成用レ
ジストパターン、RP2a…開口部(非線形素子形成用開
口部、1…画素電極基板、1a…基板本体、1b…信号
線、1c…画素電極、1d…非線形素子(厚膜バリス
タ)、2…対向電極基板、2a…基板本体、2b…対向電
極、3…スペーサ、
B ... Unfired thick film varistor, RP2 ... Non-linear element forming resist pattern, RP2a ... Opening (non-linear element forming opening, 1 ... Pixel electrode substrate, 1a ... Substrate body, 1b ... Signal line, 1c ... Pixel electrode, 1d ... Non-linear element (thick film varistor), 2 ... Counter electrode substrate, 2a ... Substrate body, 2b ... Counter electrode, 3 ... Spacer,

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 下記の要件(A1)〜(A3)を備えた液
晶表示パネルにおいて、下記の要件(A4)を備えたこ
とを特徴とする液晶表示パネル、(A1)マトリクス状
に配置された画素電極、このマトリクス状に配置された
各画素電極の中の所定方向の各列の画素電極に沿って配
置されるとともに各列の画素電極に信号を送る複数の帯
状の信号線、及び前記各列の画素電極と前記信号線とを
接続する非線形素子とが形成された画素電極基板、(A
2)前記マトリクス状の画素電極の中の前記所定方向に
直交する各列の画素電極に対向する帯状の複数の対向電
極を有する対向電極基板、(A3)前記画素電極基板及
び対向電極基板間に充填された液晶、(A4) 前記非
線形素子はリフトオフ法で形成された矩形状の厚膜バリ
スタにより形成されたこと。
1. A liquid crystal display panel having the following requirements (A1) to (A3), characterized in that it has the following requirements (A4), and (A1) arranged in a matrix. Pixel electrodes, a plurality of strip-shaped signal lines that are arranged along the pixel electrodes of each column in a predetermined direction among the pixel electrodes arranged in a matrix and that send signals to the pixel electrodes of each column, and A pixel electrode substrate on which a non-linear element that connects the pixel electrode of the column and the signal line is formed, (A
2) A counter electrode substrate having a plurality of strip-shaped counter electrodes facing the pixel electrodes in each column orthogonal to the predetermined direction in the matrix pixel electrodes, (A3) between the pixel electrode substrate and the counter electrode substrate Filled liquid crystal, (A4) The non-linear element is formed by a rectangular thick film varistor formed by a lift-off method.
【請求項2】 下記の要件(A1)〜(A3)を備えた液
晶表示パネルの製造方法において、下記の要件(A5)
〜(A8)を備えたことを特徴とする液晶表示パネルの
製造方法、(A1)マトリクス状に配置された画素電
極、このマトリクス状に配置された各画素電極の中の所
定方向の各列の画素電極に沿って配置されるとともに各
列の画素電極に信号を送る複数の帯状の信号線、及び前
記各列の画素電極と前記信号線とを接続する非線形素子
とが形成された画素電極基板、(A2)前記マトリクス
状の画素電極の中の前記所定方向に直交する各列の画素
電極に対向する帯状の複数の対向電極を有する対向電極
基板、(A3)前記画素電極基板及び対向電極基板間に
充填された液晶、(A5) 画素電極基板上の前記非線
形素子が配置される位置に矩形状の開口部を有する非線
形素子形成用レジストパターンを形成する非線形素子用
レジストパターン製作工程、(A6) 前記矩形状の開
口部に対し、開口部面積より幅広く、開口部の厚さより
も厚く厚膜バリスタペーストを充填する厚膜バリスタペ
ースト充填工程、(A7) 前記開口部に充填された厚
膜バリスタペーストを乾燥させた後に、前記非線形素子
形成用レジストパターン上の厚膜バリスタを除去すると
ともに開口部に埋め込まれた未焼成厚膜バリスタを開口
部の膜厚と等しくなるように除去することにより未焼成
厚膜バリスタを矩形状に整形する未焼成厚膜バリスタ整
形工程、(A8) 前記整形された未焼成厚膜バリスタ
を焼成すると同時に前記非線形素子形成用レジストパタ
ーンをバーンオフする焼成工程。
2. A method of manufacturing a liquid crystal display panel having the following requirements (A1) to (A3), wherein the following requirements (A5)
To (A8) are provided, a method for manufacturing a liquid crystal display panel, (A1) pixel electrodes arranged in a matrix, and each column in a predetermined direction in each pixel electrode arranged in the matrix. Pixel electrode substrate formed with a plurality of strip-shaped signal lines arranged along the pixel electrodes and sending signals to the pixel electrodes in each column, and a non-linear element connecting the pixel electrodes in each column and the signal lines , (A2) a counter electrode substrate having a plurality of strip-shaped counter electrodes facing the pixel electrodes in each column orthogonal to the predetermined direction in the pixel electrodes in the matrix, (A3) the pixel electrode substrate and the counter electrode substrate A liquid crystal filled in between, (A5) a non-linear element resist pattern manufacturing step of forming a non-linear element forming resist pattern having a rectangular opening at a position where the non-linear element is arranged on the pixel electrode substrate, A6) A thick film varistor paste filling step of filling the rectangular opening with a thick film varistor paste wider than the opening area and thicker than the thickness of the opening, (A7) the thick film filled in the opening After drying the varistor paste, the thick film varistor on the nonlinear element forming resist pattern is removed and the unfired thick film varistor embedded in the opening is removed so as to have the same thickness as the opening. Unfired thick film varistor shaping step of shaping the unfired thick film varistor into a rectangular shape, (A8) A firing step of firing the shaped unfired thick film varistor and at the same time burning off the non-linear element forming resist pattern.
JP25014292A 1992-09-18 1992-09-18 Liquid crystal display panel Pending JPH06102539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25014292A JPH06102539A (en) 1992-09-18 1992-09-18 Liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25014292A JPH06102539A (en) 1992-09-18 1992-09-18 Liquid crystal display panel

Publications (1)

Publication Number Publication Date
JPH06102539A true JPH06102539A (en) 1994-04-15

Family

ID=17203447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25014292A Pending JPH06102539A (en) 1992-09-18 1992-09-18 Liquid crystal display panel

Country Status (1)

Country Link
JP (1) JPH06102539A (en)

Similar Documents

Publication Publication Date Title
JP4071266B2 (en) Manufacturing method of liquid crystal device
JP2608647B2 (en) Method of assembling a metal-insulator-metal device array and a display incorporating such an array
US20020063839A1 (en) Liquid crystal display unit with spacer less damaged in washing solution and process for fabrication thereof
JPH05241165A (en) Liquid crystal display device and its production
JPH06102539A (en) Liquid crystal display panel
US4097121A (en) Liquid-crystal display with bistable cholesteric liquid-crystal layer and method of making the same
JPH01309024A (en) Liquid crystal display device
JPH02100024A (en) Active matrix and its manufacture
JPH0822033A (en) Liquid crystal display device
JPH10268322A (en) Liquid crystal display device
US6310595B1 (en) Liquid crystal display element and driving method thereof
JPH05203997A (en) Liquid crystal display device
JP3052361B2 (en) Active matrix liquid crystal display device and manufacturing method thereof
JPH01147524A (en) Electro-optic device
JPH01133032A (en) Electrooptic device
JP2590670B2 (en) Manufacturing method of electro-optical device
JPS628125A (en) Production of liquid crystal display device and its substrate
JPS58178320A (en) Electrooptic device
JPH0293432A (en) Liquid crystal display device
JPH03213826A (en) Liquid crystal display element and its production
JPH0125068B2 (en)
JPH0446412B2 (en)
JP3254757B2 (en) Active matrix type liquid crystal display
JPS62113128A (en) Thermal writing type liquid crystal display device
JPS63253331A (en) Electrooptical device and its production