JPH0595262A - Analog input circuit - Google Patents
Analog input circuitInfo
- Publication number
- JPH0595262A JPH0595262A JP9340891A JP9340891A JPH0595262A JP H0595262 A JPH0595262 A JP H0595262A JP 9340891 A JP9340891 A JP 9340891A JP 9340891 A JP9340891 A JP 9340891A JP H0595262 A JPH0595262 A JP H0595262A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input signal
- comparator
- type comparator
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はCMOSIC(Compleme
ntary Metal Oxide Semiconductor Integrated Circui
t)のアナログ入力回路に関し、特に入力信号の電圧が
全電源電圧範囲において動作するアナログ入力回路に関
する。The present invention relates to a CMOS IC (Compleme
ntary Metal Oxide Semiconductor Integrated Circui
The invention relates to an analog input circuit of t), and particularly to an analog input circuit in which the voltage of an input signal operates in the entire power supply voltage range.
【0002】[0002]
【従来の技術】図4は、CMOSICにおける従来のア
ナログ入力回路を示す回路図である。2. Description of the Related Art FIG. 4 is a circuit diagram showing a conventional analog input circuit in a CMOS IC.
【0003】従来、CMOSICにおいては、アナログ
入力回路としてコンパレータ単体が使用されている。即
ち、コンパレータ10の非反転入力端には入力信号IN
が入力され、反転入力端には基準電圧Refが与えられる
ようになっている。また、このコンパレータ10には、
電源電圧VSS及びVCCが与えられる。Conventionally, in a CMOS IC, a single comparator is used as an analog input circuit. That is, the input signal IN is applied to the non-inverting input terminal of the comparator 10.
Is input, and the reference voltage Ref is applied to the inverting input terminal. Also, this comparator 10 has
Power supply voltages V SS and V CC are provided.
【0004】この場合に、コンパレータ10が動作する
ために必要な入力信号INの電圧VINは、コンパレータ
10がPタイプかNタイプかにより下記数式1又は2に
示す範囲となる。但し、VTPはコンパレータ10がPタ
イプの場合のしきい値電圧、VTNはコンパレータ10が
Nタイプの場合のしきい値電圧である。In this case, the voltage V IN of the input signal IN required for the comparator 10 to operate is in the range shown in the following formula 1 or 2 depending on whether the comparator 10 is P type or N type. However, V TP is a threshold voltage when the comparator 10 is a P type, and V TN is a threshold voltage when the comparator 10 is an N type.
【0005】[0005]
【数1】VSS<VIN<VCC−VTP [Equation 1] V SS <V IN <V CC −V TP
【0006】[0006]
【数2】VSS+VTN<VIN<VCC [Formula 2] V SS + V TN <V IN <V CC
【0007】[0007]
【発明が解決しようとする課題】しかしながら、従来の
CMOSICのアナログ入力回路においては、入力信号
の電圧VINがVCC−VTP以上である場合(Pタイプコン
パレータの場合)、又は入力電圧がVSS+VTN以下であ
る場合(Nタイプコンパレータの場合)に、入力信号に
相当する出力を得ることができないという欠点がある。
つまり、入力信号の電圧VINが全電源電圧範囲(VSS乃
至VCC)において動作可能なアナログ入力回路は、通
常、ディプレッション形トランジスタを使用して構成さ
れている。従って、ディプレッション形トランジスタを
形成するための特殊なプロセスが必要であり、通常エン
ハイスメント形トランジスタで構成されるCMOSIC
に適用することが困難である。However, in the analog input circuit of the conventional CMOS IC, when the voltage V IN of the input signal is V CC -V TP or more (in the case of the P-type comparator), or the input voltage is V. If it is SS + V TN or less (in the case of N type comparator), there is a drawback that an output corresponding to the input signal cannot be obtained.
That is, the analog input circuit in which the voltage V IN of the input signal can operate in the entire power supply voltage range (V SS to V CC ) is usually constructed by using the depletion type transistor. Therefore, a special process is required to form a depletion type transistor, and a CMOS IC usually composed of enhancement type transistors is required.
Difficult to apply to.
【0008】そこで、CMOSICにおいても、入力信
号の電圧が全電源電圧範囲において動作可能なアナログ
入力回路が要望されている。Therefore, even in the CMOS IC, there is a demand for an analog input circuit capable of operating the input signal voltage in the entire power supply voltage range.
【0009】本発明はかかる問題点に鑑みてなされたも
のであって、入力信号の電圧が全電源電圧範囲において
動作可能であってCMOSICに適用することができる
アナログ入力回路を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide an analog input circuit that can operate in the entire power supply voltage range of an input signal and can be applied to a CMOS IC. And
【0010】[0010]
【課題を解決するための手段】本発明に係るアナログ入
力回路は、一方の入力端に入力信号が与えられ他方の入
力端に基準電圧が与えられるPタイプコンパレータと、
一方の入力端に前記入力信号が与えられ他方の入力端に
前記基準電圧が与えられるNタイプコンパレータと、前
記Pタイプコンパレータの出力端と出力端子との間に介
装された第1のスイッチと、前記Nタイプコンパレータ
の出力端と前記出力端子との間に介装された第2のスイ
ッチとを有することを特徴とする。An analog input circuit according to the present invention includes a P-type comparator having an input signal applied to one input terminal and a reference voltage applied to the other input terminal.
An N type comparator having one input terminal supplied with the input signal and the other input terminal supplied with the reference voltage, and a first switch interposed between an output terminal and an output terminal of the P type comparator. , And a second switch interposed between the output end of the N-type comparator and the output terminal.
【0011】[0011]
【作用】本発明においては、Pタイプコンパレータ及び
Nタイプコンパレータを備えており、入力信号及び基準
電圧はこの双方のコンパレータに共通に与えられる。従
って、電源電圧をVSS及びVCCとし、Nタイプコンパレ
ータのしきい値をVTN、Pタイプコンパレータのしきい
値をVTPとした場合に、入力信号の電圧がVSS+VTN以
下である場合は、Nタイプコンパレータは動作しないも
のの、Pタイプコンパレータは正常に動作する。一方、
入力信号の電圧がVCC−VTP以上の場合は、Pタイプコ
ンパレータは動作しないものの、Nタイプコンパレータ
は正常に動作する。従って、このPタイプコンパレータ
及びNタイプコンパレータの出力を第1及び第2のスイ
ッチにより適宜切替えることにより、入力信号の電圧が
全電源電圧範囲(VSS乃至VCC)で動作するアナログ入
力回路を得ることができる。なお、前記第1及び第2ス
イッチとしては、Pチャネルトランジスタ及びNチャネ
ルトランジスタを使用することができ、これらのトラン
ジスタのゲートに例えば前記入力信号を与えることによ
り、所定の動作を得ることができる。In the present invention, a P-type comparator and an N-type comparator are provided, and the input signal and the reference voltage are commonly given to both comparators. Therefore, when the power supply voltages are V SS and V CC , the threshold of the N-type comparator is V TN , and the threshold of the P-type comparator is V TP , the voltage of the input signal is V SS + V TN or less. In this case, the N type comparator does not operate, but the P type comparator operates normally. on the other hand,
When the voltage of the input signal is V CC -V TP or more, the P type comparator does not operate, but the N type comparator operates normally. Therefore, by appropriately switching the outputs of the P-type comparator and the N-type comparator by the first and second switches, an analog input circuit in which the voltage of the input signal operates in the entire power supply voltage range (V SS to V CC ) is obtained. be able to. A P-channel transistor and an N-channel transistor can be used as the first and second switches, and a predetermined operation can be obtained by applying the input signal to the gates of these transistors, for example.
【0012】[0012]
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。Embodiments of the present invention will now be described with reference to the accompanying drawings.
【0013】図1は本発明の第1の実施例に係るアナロ
グ入力回路を示す回路図である。FIG. 1 is a circuit diagram showing an analog input circuit according to the first embodiment of the present invention.
【0014】このアナログ入力回路は入力部1及びセレ
クト回路部2により構成されている。入力部1はPタイ
プコンパレータ3及びNタイプコンパレータ4により構
成されており、これらのコンパレータ3,4の各非反転
入力端には入力信号INが共通に与えられる。また、こ
れらのコンパレータ3,4の各反転入力端には基準電圧
Refが共通に与えられる。これらのコンパレータ3,4
は入力信号INの電圧と基準電圧Refとを比較し、その
結果を出力する。This analog input circuit is composed of an input section 1 and a select circuit section 2. The input section 1 is composed of a P-type comparator 3 and an N-type comparator 4, and an input signal IN is commonly applied to the non-inverting input terminals of these comparators 3 and 4. A reference voltage Ref is commonly applied to the inverting input terminals of these comparators 3 and 4. These comparators 3, 4
Compares the voltage of the input signal IN with the reference voltage Ref and outputs the result.
【0015】一方、セレクト回路部2は、Pチャネルト
ランジスタからなるアナログスイッチ5及びNチャネル
トランジスタからなるアナログスイッチ6により構成さ
れている。スイッチ5はコンパレータ3と出力端子との
間に介装されており、そのゲートには入力信号INが与
えられるようになっている。また、スイッチ6はコンパ
レータ4と前記出力端子との間に介装されており、その
ゲートには入力信号INが与えられるようになってい
る。コンパレータ3,4の出力は、スイッチ5,6によ
り選択され、前記出力端子に出力信号OUTとして出力
される。On the other hand, the select circuit section 2 is composed of an analog switch 5 composed of a P-channel transistor and an analog switch 6 composed of an N-channel transistor. The switch 5 is interposed between the comparator 3 and the output terminal, and the gate thereof receives the input signal IN. The switch 6 is interposed between the comparator 4 and the output terminal, and its gate is supplied with the input signal IN. The outputs of the comparators 3 and 4 are selected by the switches 5 and 6 and output to the output terminal as the output signal OUT.
【0016】次に、本実施例回路の動作について説明す
る。但し、説明を容易にするために、入力信号INの電
圧VINにより、図2に示すように3つの領域にA,B,
Cに分けて説明する。Next, the operation of the circuit of this embodiment will be described. However, in order to facilitate the explanation, depending on the voltage V IN of the input signal IN, as shown in FIG.
Description will be given separately for C.
【0017】領域Aは入力信号の電圧VINがVSS≦VIN
<VTN(但し、VSSは0Vとする)の場合である。この
領域においては、Nタイプコンパレータ4は動作しない
ため出力不定となるが、Pタイプコンパレータ3は正常
に動作する。また、スイッチ6はオフ状態になり、スイ
ッチ5はオン状態になるため、出力信号OUTとして、
コンパレータ3の出力が送出される。In region A, the input signal voltage V IN is V SS ≤V IN
<V TN (provided that V SS is 0 V). In this region, the N-type comparator 4 does not operate and the output is indefinite, but the P-type comparator 3 operates normally. Further, since the switch 6 is turned off and the switch 5 is turned on, the output signal OUT is
The output of the comparator 3 is sent out.
【0018】領域Bは入力信号の電圧VINがVTN≦VIN
≦VCC−VTPの場合である。この領域においては、コン
パレータ3,4はいずれも正常に動作する。また、スイ
ッチ5,6はいずれもオン状態になる。従って、出力信
号OUTはコンパレータ3,4の出力平均となり、コン
パレータ3,4のオフセットを相殺できるという効果が
得られる。In the region B, the input signal voltage V IN is V TN ≤V IN
This is the case where ≦ V CC −V TP . In this region, both comparators 3 and 4 operate normally. Also, the switches 5 and 6 are both turned on. Therefore, the output signal OUT becomes the average of the outputs of the comparators 3 and 4, and the effect of offsetting the offsets of the comparators 3 and 4 is obtained.
【0019】領域Cは入力信号の電圧VINがVCC−VTP
<VIN≦VCCの場合である。この領域においては、Pタ
イプコンパレータ3は動作しないものの、Nタイプコン
パレータ4は正常に動作する。また、スイッチ5はオフ
状態になり、スイッチ6がオン状態になる。これによ
り、出力信号OUTとして、コンパレータ4の出力が送
出される。In region C, the input signal voltage V IN is V CC -V TP
This is the case where <V IN ≦ V CC . In this region, the P type comparator 3 does not operate, but the N type comparator 4 operates normally. Further, the switch 5 is turned off and the switch 6 is turned on. As a result, the output of the comparator 4 is sent as the output signal OUT.
【0020】本実施例においては、上述の如く、Pタイ
プコンパレータ3が動作しない入力電圧範囲においては
Nタイプコンパレータ4が動作し、Nタイプコンパレー
タ4が動作しない入力電圧範囲においてはPタイプコン
パレータ3が動作するため、入力信号の電圧が全入力電
圧範囲(0乃至VCC)において動作可能である。In this embodiment, as described above, the N type comparator 4 operates in the input voltage range in which the P type comparator 3 does not operate, and the P type comparator 3 operates in the input voltage range in which the N type comparator 4 does not operate. In order to operate, the voltage of the input signal can operate in the entire input voltage range (0 to V CC ).
【0021】図3は本発明の第2の実施例に係るアナロ
グ入力回路を示す回路図である。FIG. 3 is a circuit diagram showing an analog input circuit according to the second embodiment of the present invention.
【0022】本実施例に係るアナログ入力回路も、第1
の実施例と同様に、入力部11及びセレクト回路部12
により構成されている。The analog input circuit according to this embodiment also has the first
The input unit 11 and the select circuit unit 12 are similar to the embodiment of
It is composed by.
【0023】入力部11はPタイプコンパレータ13及
びNタイプコンパレータ14により構成されており、こ
れらのコンパレータ13,14の各非反転入力端には入
力信号INが共通に与えられ、各反転入力端には基準電
圧Refが共通に与えられるようになっている。The input section 11 is composed of a P-type comparator 13 and an N-type comparator 14. The input signal IN is commonly applied to the non-inverting input terminals of these comparators 13 and 14, and the inverting input terminals thereof are supplied. Are commonly provided with a reference voltage Ref .
【0024】セレクト回路12は、コンパレータ13と
出力端子との間に介装されたPチャネルトランジスタか
らなるアナログスイッチ15及びコンパレータ14と前
記出力端子との間に介装されたNタイプトランジスタか
らなるアナログスイッチ16より構成されており、これ
らのトランジスタのゲートはいずれも前記出力端子に接
続されている。The select circuit 12 includes an analog switch 15 including a P-channel transistor interposed between the comparator 13 and the output terminal, and an analog switch including an N-type transistor interposed between the comparator 14 and the output terminal. It is composed of a switch 16, and the gates of these transistors are all connected to the output terminal.
【0025】本実施例においては、第1の実施例と同様
の効果を得ることができるのに加えて、アナログスイッ
チ15,16のゲートに入力端子からのサージ電圧が印
加されることを回避できるという効果がある。In this embodiment, the same effect as in the first embodiment can be obtained, and in addition, the surge voltage from the input terminal can be prevented from being applied to the gates of the analog switches 15 and 16. There is an effect.
【0026】[0026]
【発明の効果】以上説明したように本発明に係るアナロ
グ入力回路は、Pタイプコンパレータ及びNタイプコン
パレータを備えており、これらのコンパレータには入力
信号及び基準電圧が共通に与えられるから、入力信号の
電圧が全電源電圧範囲において動作可能である。As described above, the analog input circuit according to the present invention includes the P-type comparator and the N-type comparator, and the input signal and the reference voltage are commonly applied to these comparators. Can operate in the entire power supply voltage range.
【図1】本発明の第1の実施例に係るアナログ入力回路
を示す回路図である。FIG. 1 is a circuit diagram showing an analog input circuit according to a first embodiment of the present invention.
【図2】本発明の第1の実施例に係るアナログ入力回路
の動作を示すグラフ図である。FIG. 2 is a graph showing the operation of the analog input circuit according to the first embodiment of the present invention.
【図3】本発明の第2の実施例に係るアナログ入力回路
を示す回路図である。FIG. 3 is a circuit diagram showing an analog input circuit according to a second embodiment of the present invention.
1,11;入力部 2,12;セレクト回路部 3,4,13,14;コンパレータ 5,6,15,16;アナログスイッチ 1, 11; Input section 2, 12; Select circuit section 3, 4, 13, 14; Comparator 5, 6, 15, 16; Analog switch
【手続補正書】[Procedure amendment]
【提出日】平成4年9月22日[Submission date] September 22, 1992
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図4[Name of item to be corrected] Fig. 4
【補正方法】追加[Correction method] Added
【補正内容】[Correction content]
【図4】従来のアナログ入力回路を示す回路図である。FIG. 4 is a circuit diagram showing a conventional analog input circuit.
Claims (2)
の入力端に基準電圧が与えられるPタイプコンパレータ
と、一方の入力端に前記入力信号が与えられ他方の入力
端に前記基準電圧が与えられるNタイプコンパレータ
と、前記Pタイプコンパレータの出力端と出力端子との
間に介装された第1のスイッチと、前記Nタイプコンパ
レータの出力端と前記出力端子との間に介装された第2
のスイッチとを有することを特徴とするアナログ入力回
路。1. A P-type comparator having an input signal applied to one input terminal and a reference voltage applied to the other input terminal, and an input signal applied to one input terminal and the reference voltage applied to the other input terminal. A given N type comparator, a first switch interposed between the output terminal and the output terminal of the P type comparator, and a first switch interposed between the output terminal of the N type comparator and the output terminal Second
And an analog input circuit.
ジスタからなり、前記第2のスイッチはNチャネルトラ
ンジスタからなることを特徴とする請求項1に記載のア
ナログ入力回路。2. The analog input circuit according to claim 1, wherein the first switch is a P-channel transistor, and the second switch is an N-channel transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9340891A JPH0595262A (en) | 1991-03-30 | 1991-03-30 | Analog input circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9340891A JPH0595262A (en) | 1991-03-30 | 1991-03-30 | Analog input circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0595262A true JPH0595262A (en) | 1993-04-16 |
Family
ID=14081474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9340891A Pending JPH0595262A (en) | 1991-03-30 | 1991-03-30 | Analog input circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0595262A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110193615A1 (en) * | 2010-02-09 | 2011-08-11 | Takashi Ono | Transmission gate and semiconductor device |
-
1991
- 1991-03-30 JP JP9340891A patent/JPH0595262A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110193615A1 (en) * | 2010-02-09 | 2011-08-11 | Takashi Ono | Transmission gate and semiconductor device |
US8354873B2 (en) * | 2010-02-09 | 2013-01-15 | Seiko Instruments Inc. | Transmission gate and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU761220B2 (en) | High voltage protection circuit on standard CMOS process | |
JPH08335122A (en) | Semiconductor device for reference voltage | |
JP2715642B2 (en) | Semiconductor integrated circuit | |
JP4366858B2 (en) | MOS transistor circuit | |
US20030184274A1 (en) | Current mirror circuits | |
JPH0595262A (en) | Analog input circuit | |
US10700674B1 (en) | Differential comparator circuit | |
JP3963597B2 (en) | Short circuit protection circuit | |
JPH0846508A (en) | Cmos level shift circuit | |
JP2906522B2 (en) | Bias circuit | |
JP2001142552A (en) | Temperature off compensation-type constant current circuit | |
US20060267675A1 (en) | PMOS current mirror with cascaded PMOS transistors and zero voltage gate threshold transistor | |
JP2002158578A (en) | Inverter circuit | |
KR100271207B1 (en) | High speed and low electric power fet with subsidiary mosfet | |
JPH07154216A (en) | Voltage comparator | |
JPS61237515A (en) | Inverter circuit | |
JPH0324809B2 (en) | ||
JPH0675666A (en) | Source voltage detecting circuit | |
US6201430B1 (en) | Computational circuit | |
KR940002027Y1 (en) | Pusy t-type latch | |
JPH06324090A (en) | Comparator | |
JPH1197985A (en) | Input circuit | |
JPS62149218A (en) | High breakdown strength cmos circuit | |
JP2932858B2 (en) | Level conversion circuit | |
JP2003101403A (en) | Input circuit |