JPH0594315A - システムの生産ｃｐｕ時間を改善する方法 - Google Patents

Abstract

(57)【要約】 【目的】ジョブの組合せ及びプログラム実効ページ・セ
ットのサイズを効率的に管理するための装置及び方法を
提供する。 【構成】ページング・データを使用して、アドレス空間
実効ページ・セットの大きさ、システムの多重プログラ
ミング・レベル及びジョブの組合せを管理し、システム
の生産ＣＰＵの利用度を改善する。システム・ページン
グ特性を監視して、管理機能を実施する時期を決定す
る。必要となった場合に、アドレス空間のページング・
データを監視されているアドレス空間に関して収集し、
目標実効ページ・セットの大きさを管理されているアド
レス空間に関して設定する。必要に応じ、アドレス空間
を「強制して」、特性上のページング・パターンを示さ
せる。活動アドレス空間の間の実効ページ・セットのペ
ージの再割振り、ならびにスワップアウト及びスワップ
イン活動を評価し、生産ＣＰＵの利用度に関する影響を
推定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータ及びコンピ
ュータ複合体のためのオペレーティング・システムに関
する。詳細にいえば、本発明はオペレーティング・シス
テムによって管理される仮想記憶コンピュータ複合体内
部で実行されるプログラムの実効ページ・セットを管理
するための機構及びプロセスを説明する。

【０００２】

【従来の技術】典型的な仮想記憶指向コンピュータ複合
体においては、多くのプログラムが並行に実行され、主
記憶装置を含めたシステム資源を競合する。ＩＢＭのＭ
ＶＳ／ＥＳＡなどのオペレーティング・システムは、主
記憶装置（中央記憶機構及び拡張記憶を含んでいる）を
含む資源をプログラムに割り振る。これを行うことによ
って、オペレーティング・システムはプログラムを中央
記憶機構に対してスワップイン、スワップアウトするの
で、並行して実行されないプログラム（たとえば、延期
された待機端末ユーザの対話）が活動プログラムの限定
された中央記憶機構資源を不必要に略奪することがなく
なる。さらに、オペレーティング・システムが中央記憶
機構ページをスワップインされたプログラムから「流
用」し、これらのページを後で再割振りするために開放
する。ページの流用はこのページが直ちに再参照される
場合には、有用なものであるが、流用の行われるプログ
ラムがこれを直ちに再参照する場合には、有害なものと
なる。後者の場合には、ページを拡張記憶または補助記
憶装置から「要求時ページイン」しなければならず、流
用は無効となる。このようなページ・スティールに広く
使用されているアルゴリズムは、「大域ＬＲＵ」であ
る。このページ・スティール・アルゴリズムを使用する
と、すべての中央記憶機構のページの使用特性が維持さ
れる。ページが「最近」（他のシステム・ページのペー
ジ参照特性に比較して）参照されていない場合には、ペ
ージが拡張または活動（スワップインされた）プログラ
ムから「流用」される。このような大域ＬＲＵ方式の背
後にある理論は、プログラムによって最も最近参照され
たページが近い将来に参照される可能性があり、したが
って一般に「古い」ページが最初に流用されるはずであ
るということである。このような方式が「異常な」参照
パターンを有しているプログラムには役に立たないとい
うことが認識されている。たとえば、記憶装置内データ
を順次参照するプログラムは、ＬＲＵスティールの助け
を受けることがない。

【０００３】このようなシステムにおける中央記憶機構
管理を処理するに際して有用であると実証されている概
念は、プログラムの「実効ページ・セット」の概念であ
る。一般に使用する場合、プログラムの実効ページ・セ
ットとはプログラムがある時間間隔Ｔにおいて参照する
別々なページのセットである。選択した時間間隔によっ
ては、いったんプログラムの実効ページ・セットとなっ
たページが、後でこのセット外のものとなることがあ
り、この場合には、このページは実効ページ・セットの
ページとは別に扱われる。たとえば、このページを流用
したり、関連するプログラムがスワップインされたとき
に、これをスワップインしないようにすることができ
る。

【０００４】

【発明が解決しようとする課題】上述のＭＶＳ／ＥＳＡ
などの複雑な大型システム環境で実効ページ・セット・
ベースの記憶装置管理を実施する際には、実用上の問題
が生じる。たとえば、大域ＬＲＵなどのシステム全体に
わたる方式を使用したページ・スティールは、個々のプ
ログラムの特異性に対して充分な感度を持っていないこ
とがある。個々のプログラムに合わせて調整したスティ
ール手法は、中央記憶装置に対する要求が多くない場合
（すなわち、多数の「任意」のページ・フレームがあ
り、このような「任意」のフレームを容易に識別できる
ものとして、これらの流用がプログラムのパフォーマン
スに悪影響を及ぼさない場合）には、処理資源を無駄に
することがある。スライド・ウィンドウ（すなわち、時
間間隔Ｔ）の観点から実効ページ・セットを見ること
は、「古い習慣」に定期的に反転する、すなわち「古
い」パフォーマンス特性が失われ、新しいスワップ／流
用の判断を下す際に利用できなくなるプログラムを適切
に扱うことができない。ＬＲＵベースの流用は、きわめ
て大量の中央記憶機構を利用する傾向のあるプログラム
には適切でない。また、共通実効ページ・セット管理手
法は生産システムに対して有益でないことがあるが、こ
れはプログラムがシステムをどのように使用するかに関
して区別を付けられないことがあるからである（すなわ
ち、有用な作業ないし「スラッシング」を行い、過剰な
デマンド・ページングを引き起こす）。

【０００５】それ故、本発明の目的は、ジョブの組合せ
及びプログラム実効ページ・セットのサイズを効率的に
管理するための装置及び方法を提供することである。

【０００６】また、本発明の目的は、個々の実効ページ
・セットのサイズの管理が望ましいと、システム負荷が
判断した場合に、このような管理を行うことである。

【０００７】本発明の他の目的は、システム生産ＣＰＵ
の利用度を改善することを目的として、ジョブの組合せ
及び実効ページ・セットのサイズを管理することであ
る。

【０００８】本発明の他の目的は、実効ページ・セット
及びジョブの組合せを管理する際に個々のプログラムの
特性についての活動記録の視点を維持利用し、以前の参
照特性への反転を認識し、利用できるようにすることで
ある。

【０００９】本発明のさらにまた他の目的は、プログラ
ムにページ参照特性を発揮させ、事項ページ・セットの
サイズ及びジョブの組合せを管理する際にこの情報を使
用できるようにする手法を提供することである。

【００１０】

【課題を解決するための手段】本発明はプログラムの特
性を分析し、中央記憶機構の効率的な使用の観点から、
プログラムの中央記憶機構の実効ページ・セットが最適
なものに近いか否か判断する機構を提供する。この分析
を遂行するに当たり、プログラムのページング特性曲線
をプロットし、曲線上のその現在位置を判断し、その活
動記録性能を「記憶」する。他の既存の資源管理の制約
事項の枠内で、かつこのような分析が必要とされるとき
に、プログラムの特性を分析し、目標マルチプログラミ
ング・レベルを設定し、「キーとなる」プログラムに対
する目標実効ページ・セットのサイズを設定する。これ
らのデータによって、活動プログラムの組合せを選択
し、システムの生産ＣＰＵ時間を最適化する。

【００１１】

【実施例】序

【００１２】本発明はアルゴリズムを使用して、マルチ
プログラミング・セット（ＭＰＳ）における作業の最善
の組合せ、所定の時点（すなわち、スワップインの）に
おいて処理装置を使用することのできるアドレス空間、
ならびに各アドレス空間に割り当てるための中央記憶機
構の最も生産的な量を動的に決定する。主たる目的は生
産ＣＰＵ時間を最大とすることである。生産時間とは適
用業務（またはプログラム、またはアドレス空間）が獲
得するものである。システムが拡張記憶または補助記憶
装置との間でページを移動するためにしようしているＣ
ＰＵ時間は、本発明では非生産的であるとみなす。生産
ＣＰＵ時間を最大とすることが、本発明の重要な考慮事
項である。

【００１３】これらの目的を達成する方法は、個々のア
ドレス空間及びシステムに対するこれらの影響に関する
情報を展開し、多重処理システム（本実施例においては
ＭＶＳ）における作業の組合せを管理することである。
これを達成するには、割り振られた中央記憶機構のさま
ざまな量に対して、ジョブがどのように挙動するか、ま
た取り去られる中央記憶機構のさまざまな量に対して、
システムがどのように挙動するかを知る必要がある。こ
のタスクはアドレス空間に割り振るための記憶域の量を
決定し、システム全体によって達成される生産作業を最
大とすることである。これには、システムのスワップを
行うことのある大きなジョブに割り振られる実効ページ
・セットと、論理スワッピング（ＭＶＳでは周知の概念
であって、利用可能な余分の中央記憶機構がある場合
に、非活動ジョブが中央記憶機構に保持される）に使用
される記憶域との間のバランスが必要である。

【００１４】この実施例においては、ＬＲＵページ置換
方針を使用して、ページが本発明によって管理されてい
るか、大域ＬＲＵ方針への入力であるかにかかわらず、
どのページをアドレス空間から除去するかを選択すると
想定する。他の実施例はたとえば順次ページ参照特性を
利用する。

【００１５】アドレス空間データ

【００１６】アドレス空間にさまざまな量の中央記憶機
構を割り振る効果を判定するために、各アドレス空間の
ページング特性のグラフを、動的に展開する。

【００１７】参照の局所性を有するアドレス空間に対す
るページング特性曲線を、図１５に示す。Ｘ軸はアドレ
ス空間に割り振られた中央記憶機構のフレームの数であ
る。Ｙ軸は収集された時間の秒当たりのアドレス空間の
ページイン率である。収集された時間とは、アドレス空
間によって蓄積されたＴＣＢ及びＳＲＢ時間の量であ
る。これを生産時間という。図１５の曲線は「ＯＫ１」
（１４０１）という点を有している。点ＯＫ１はアドレ
ス空間が最も生産的に作動する中央記憶機構の値であ
る。ＯＫ１において、アドレス空間は効果的に作動し、
ページング・コストは収集された時間のごく僅かな割合
となる（たとえば、生産ＣＰＵ時間の５％未満のページ
ング・コスト）。ＯＫ１の右側へより多くの記憶域を割
り振っても、アドレス空間の進行には効果がないが、他
のアドレス空間により効果的に割り振ることができるも
のである。

【００１８】順次参照を有するアドレス空間に対するペ
ージング特性を、図１６に示す。この曲線はスラッシュ
範囲（下記参照）を有している。順次参照パターンを有
するアドレス空間は、独立して管理された場合に、大幅
なパフォーマンスの改善をもたらす。データを順次参照
するアドレス空間に対する完全に展開されたページング
特性曲線は一般に、アドレス空間の中央記憶機構割振り
を効果的に管理するために使用できる３つの点を有して
いる。これらの点は点ＯＫ１、点ＴＨ１、及び点ＴＨ２
である。

【００１９】アドレス空間のスラッシュ範囲は点ＴＨ１
及びＴＨ２によって定義される。ＴＨ１（図１６の１５
０１）はアドレス空間がＯＫ１（１５０３）で作動でき
ないときに、これが作動する中央記憶機構の値である。
追加の記憶域はアドレス空間をより生産的に作動させる
であろうが、アドレス空間がＴＨ２（１５０２）の右側
に移動するのに充分な記憶域を割り振ることができない
場合には、これをＴＨ１で作動させなければならない。
アドレス空間はＴＨ１でも同様に作動し、ＴＨ１とＴＨ
２の間の追加の記憶域を他のアドレス空間に利用でき
る。

【００２０】ＴＨ１（これが存在している場合）もアド
レス空間のミニマム・ポイントを定義する。（以下の図
７の検討で、ＴＨ１が存在しない場合の「ミニマム・ポ
イント」の定義を説明する。）これはアドレス空間に割
り振らなければならない記憶域の最小量である。最小量
のアドレス空間はアドレス空間が割り振られる中央記憶
機構の小量の減少で、ページングに大幅な（たとえば、
２倍）の増加を生じる点である。アドレス空間にそのミ
ニマム・ポイントによって定義されるものよりも少ない
中央記憶機構が割り振られると、付加的な中央記憶機構
が割り振られるか、あるいはスワップアウトされるかの
いずれかが行われるはずである。

【００２１】選択されたアドレス空間についてこれらの
曲線を展開すると、個々のアドレス空間にさまざまな量
の中央記憶機構を割り振る効果を判断できるようにな
る。しかしながら、ＭＰＳへのアドレス空間の追加、ま
たはＭＰＳからのこの削除のシステムへの影響を判断す
るには、付加的なデータが必要である。これらの影響を
判断するために、選択された各アドレス空間について他
の曲線を展開する。以降のアルゴリズムに共通な各影響
には、ページング・コスト率及び生産ＣＰＵ率という曲
線が１つある。収集された時間に基づくページング率曲
線とは対照的に、これらの曲線はアドレス空間常駐時間
に基づいている。常駐時間はアドレス空間がＭＰＳにあ
る時間、すなわちシステム資源を争うことが認められて
いる時間である。収集された時間を使用して、アドレス
空間のページング特性を決定する。常駐時間を使用し
て、システムに対するアドレス空間の影響を決定する。
常駐時間を使用するのは、アドレス空間がこれが実行さ
れるときだけではなく、スワップインされたときは常
に、その中央記憶機構を占有するからである。

【００２２】これらの曲線のＸ軸は割り振られた中央記
憶機構であって、ページング率曲線と同じである。これ
は曲線がどのように関連づけられるかを示すものであ
る。各曲線のＹ軸については、以下で説明する。

【００２３】「アドレス空間ページング・コスト率」曲
線（図１７）は、割り振られた中央記憶機構の関数とし
ての常駐秒当たりのページングに対するアドレス空間の
ＣＰＵコストを示す。

【００２４】Ｙ軸の単位は常駐時間の秒当たりのＣＰＵ
コストのミリ秒である。ページングのためのＣＰＵ時間
は、測定されるものではなく、計算されるものである。
すなわち、中央記憶機構と拡張記憶の間、及び中央記憶
機構と補助記憶機構の間で転送されるページの割合が測
定され、既知の（処理装置依存の）「ＣＰＵコスト」が
ＣＰＵコスト率を計算するために各タイプの転送に対し
て割り当てられる。計算には、拡張記憶と補助記憶機構
からのページングのためのさまざまなＣＰＵコスト、及
びページングのためのさまざまなＣＰＵコストが考慮さ
れる。アドレス空間に付加的な中央記憶機構が割り振ら
れた場合、ページングのためのＣＰＵコストは減少する
傾向がある。

【００２５】「アドレス空間生産ＣＰＵ率」曲線（図１
８）は、割り振られた中央記憶機構の関数としての常駐
秒当たりのアドレス空間の生産ＣＰＵ率を示す。Ｙ軸の
単位は常駐時間の秒当たりの生産ＣＰＵのミリ秒であ
る。生産ＣＰＵ値は測定される。これは上述したよう
に、ＴＣＢ時間とＳＲＢ時間の和である。アドレス空間
に付加的な中央記憶機構が割り振られると、生産ＣＰＵ
率は増加する傾向がある。

【００２６】図２２はアドレス空間ページング・データ
を維持するために本発明で使用されるアドレス空間ペー
ジング特性ブロックを説明するものである。プロットさ
れた各点は順次（２１０２、２１０３、２１０４）で表
され、その点の割り振られた中央記憶機構（２１０３
Ａ）、収集された秒当たりのページイン率（２１０３
Ｂ）、常駐秒当たりの生産ＣＰＵ率（２１０３Ｃ）、及
び常駐秒当たりのページング・コスト率（２１０３Ｄ）
で構成されている。ＯＫ１動作が試みられたこと、ＯＫ
１動作が進行中であること、アドレス空間が「アウト・
ツゥー・ロング」（下記参照）となっていること、なら
びにアウト・ツゥー・ロングとなっているアドレス空間
（このアドレス空間）のための余裕がつくられているこ
とを示すフラグ２１０５もある。Ｘ軸の増分の大きさ、
Ｙ軸の増分、目標が課されたときの時間、ＯＫ１のＸ軸
増分指数、ＴＨ１のＸ軸増分指数、「最近の点」のＸ軸
増分指数、残っている目標動作の間隔、残っている目標
動作の収集された時間の間隔を含むその他のデータ２１
０６がある。さらに、ページング活動カウント２１０７
（拡張記憶から読み取られたページ、補助記憶機構から
読み取られたページ、拡張記憶に流用されたページ、及
び補助記憶機構に流用されたページを含む）、ならびに
間隔の数２１０８がある。

【００２７】システム・データ

【００２８】アドレス空間曲線はアドレス空間に多少の
中央記憶機構を割り振る影響、及びさまざまな量の記憶
域をシステムに割り振った場合の、システムに対するア
ドレス空間の影響に関する情報を提供する。図を完成す
るのに必要なのは、多少の中央記憶機構を実効ページ・
セット及び論理スワッピングに利用できるようにする際
のシステム内のジョブの他のものに対する影響である。
これを決定するために、アドレス空間曲線と同様なシス
テム曲線を展開する。

【００２９】アイドル・フレーム秒

【００３０】Ｘ軸に対して割り振られた中央記憶機構だ
けをシステム曲線にしようする事はできないが、これは
ＭＶＳなどのシステムにおいては、割り振られたフレー
ムが拡張し、利用できるフレームを満たすからである。
この問題は記憶域の時間値を考慮した、利用可能な記憶
域についての新しい尺度を定義することによって解決さ
れる。この尺度が「アイドル・フレーム秒」である。ア
イドル・フレーム秒とは、１秒間アイドルとなっている
フレームの尺度である。たとえば、４秒間参照されなか
ったフレームは４秒間アイドルとなっており、４アイド
ル・フレーム秒を表すこととなる。その他の例として
は、２０秒間論理的にスワップされており、思考時間に
よってもはや保護されていない論理的にスワップされた
アドレス空間に属しているフレームは、２０アイドル・
フレーム秒を表すこととなる。すべてのシステム曲線
は、Ｘ軸にアイドル・フレーム秒に対してプロットされ
ている。

【００３１】「システム・ページング及びスワップ・コ
スト率」曲線（図１９参照）は、アイドル・フレーム秒
の関数としての処理装置経過秒当たりのページング及び
スワッピングのためのシステムのＣＰＵコストを示す。
このページングは、本発明によって独立して監視または
管理されないアドレス空間に起因するページングであ
る。処理装置経過時間は経過時間に処理装置の数を乗じ
たものである。Ｙ軸の単位は処理装置経過時間当たりの
ＣＰＵコストをミリ秒で表したものである。ページング
に対するＣＰＵコストはアドレス空間ページング率曲線
について説明したようにして計算される。

【００３２】「システム生産ＣＰＵ率」曲線（図２０）
はアイドル・フレーム秒の関数としての処理装置経過秒
当たりのシステムの生産ＣＰＵ率を示す。Ｙ軸の単位は
処理装置経過秒当たりの生産ＣＰＵのミリ秒である。生
産ＣＰＵ値は測定される。これはＴＣＢ及びＳＲＢ時間
のシステム全体にわたる和である（ＴＣＢ及びＳＲＢモ
ードにおいて行われるページング及びスワッピングに合
わせて調節された）。

【００３３】これらの曲線は活動実効ページ・セット及
び論理的にスワップされたアドレス空間に中央記憶機構
を割り振った際のシステムの影響を完全に統合したもの
である。曲線をシステム及び問題となっているすべての
アドレス空間に対して展開した場合、中央記憶機構のさ
まざまな割振りが、高い生産ＣＰＵ率をもたらすかどう
かを判断することが可能となる。

【００３４】分析ルーチン

【００３５】下記は本発明の主要な態様の処理である。
その後、詳細な論理のプレゼンテーションを行う。

【００３６】本発明による個々のプログラム、あるいは
アドレス空間の管理が活動化されるのは、システム内の
ページング及びスワッピングが過剰になると認められた
場合だけである。また、アドレス空間のＣＰＵ時間ペー
ジングのきわめて多くの割合を費やすと認められるアド
レス空間に対してのみ、活動化される。システム内のア
ドレス空間のほとんどの管理は、大域ＬＲＵページ置換
によって続けられる。アドレス空間は条件が変化するに
したがって、選択されたり、選択解除されたりする。

【００３７】ポイント検出アルゴリズム。本発明は場合
により、アドレス空間にそのページング特性の全範囲を
発揮させ、そのミニマム・ポイント及び点ＯＫ１を検出
する。システム曲線はなんら介入を行わずに展開される
が、個々のアドレス空間はそうでないこともある。もち
ろん、記憶域に適合する中央記憶機構のＯＫ１量を迅速
に獲得するが、そのスラッシュ範囲に関する情報は有し
ない。適合しないアドレス空間はＴＨ１及びＴＨ２の間
にくるが、そのミニマム・ポイント及び点ＯＫ１に関す
る情報はもたらさない。

【００３８】アドレス空間にそのすべての重要な特性を
発揮させるために、２つの方法を提供する。あるアドレ
ス空間をまず選択すると、このアドレス空間をページ置
換から保護し、他のアドレス空間をスワップアウトし、
他のアドレス空間がそのＴＨ１値及び最小値で作動する
ことを制限することによって、前記アドレス空間がその
点ＯＫ１になるようにすることが試みられる。アドレス
空間がＯＫ１に達することができた場合には、それ以上
の動作は必要ない。アドレス空間が正常に作動している
システムにおいて、他のアドレス空間と競合してフレー
ムを保持できる限り、このアドレス空間はＯＫ１で作動
可能である。対象アドレス空間がＯＫ１に達することを
可能とする際に、これらの特別な処置のいずれもが成功
しない場合には、アドレス空間の点ＯＫ１はアドレス空
間の総仮想記憶要件であると定義される。この点は実際
にはプロットされないが、曲線の形状を定義するために
しようされるものである。

【００３９】システムが中央記憶機構に対する要求を受
けた場合には、本発明では、まだそうなっていないアド
レス空間がその点ＴＨ１すなわちミニマム・ポイントを
示すようにする。これは各アドレス空間がその点ＴＨ１
すなわちミニマム・ポイントの左側へ移動するまで、こ
れらに割り振る中央記憶機構を少なくしていくことによ
って達成される。この時点で、アドレス空間はそのＴＨ
１すなわちミニマム・ポイントへ復帰する。左方へのア
ドレス空間のこの移動は、他のアドレス空間からの要求
を満たすために中央記憶機構を獲得し、かつ対象となる
アドレス空間に対する追加ポイントを検出するという２
重の目的を達成する。

【００４０】最適アルゴリズム。本発明のキーとなるの
が最適アルゴリズムである。他のすべてのアルゴリズム
は何らかの方法で、このアルゴリズムをサポートしてい
る。このアルゴリズムはどれ位の監視及び管理されてい
るアドレス空間をＭＰＳで維持するか、またどれ位の中
央記憶機構を各々に割り振るかを決定する。このアルゴ
リズムはあるアドレス空間の中央記憶機構フレームのい
くつか、あるいは全部を他のアドレス空間に再割振りす
ることの影響を分析する。

【００４１】各アドレス空間のプロットのＸ軸は、一定
数のＸ軸の増分に分割されている。各増分は等しい数の
フレームを表す。すべての観測値をこれらの増分の１つ
で表さなければならない。増分の大きさを拡張して、ア
ドレス空間に割り振られた任意のサイズの中央記憶機構
に適合するようにできる。あるアドレス空間のフレーム
のいくつかを他のアドレス空間に再割振りすることを考
えた場合、再割振りの単位はフレームのＸ軸の増分とな
る。

【００４２】部分的なフレーム再割振りは１つまたは複
数のアドレス空間から他のアドレス空間にフレームを再
割振りするとともに、ＭＰＳ内のアドレス空間の数を一
定に維持することの影響を分析する。

【００４３】以下の検討において、レシーバとは追加の
中央記憶機構を受け取る検討対象のアドレス空間であ
る。ドナーはフレームをレシーバに与える検討対象のア
ドレス空間である。

【００４４】１つまたは複数のドナー・アドレス空間か
らレシーバ・アドレス空間に多数のフレームを再割振り
する値を決定するための公式を、以下に示す。

【００４５】 １． Ｎｅｔ ｖａｌｕｅ ｔｏ ｓｙｓｔｅｍ ＝ ｄｅｌｔａ＿ｒｅｃ＿ａｓ＿ｐａｇｉｎｇ＿ｃｏｓｔ − ｄｅｌｔａ＿ｄｏｎｏｒ＿ａｓ＿ｐａｇｉｎｇ＿ｃｏｓｔ

【００４６】ｄｅｌｔａ＿ｒｅｃ＿ａｓ＿ｐａｇｉｎｇ
＿ｃｏｓｔは意図している新しい中央記憶機構の割振り
におけるレシーバ・アドレス空間の予想ページング・コ
スト率から、現在のページング・コスト率を引いたもの
である。

【００４７】ｄｅｌｔａ＿ｄｏｎｏｒ＿ａｓ＿ｐａｇｉ
ｎｇ＿ｃｏｓｔは意図している新しい中央記憶機構にお
けるすべての潜在的なドナー・アドレス空間に対する総
予想ページング・コストから現在のページング・コスト
を引いたものである。

【００４８】最適アルゴリズムの部分的フレーム再割振
り部分は、フレームのＸ軸増分をレシーバに与えること
によるページング・コスト率の増加が最も少なくなるド
ナー・アドレス空間を反復して探索することによって作
動する。レシーバが選択された中央記憶機構の割振りに
達するに充分なフレームが蓄積されるまで、アルゴリズ
ムは探索を継続する。充分なフレームが蓄積されると、
公式が適用され、結果が正の場合には、フレームがレシ
ーバに再割振りされる。

【００４９】全フレーム再割振りはＭＰＳ内のアドレス
空間の数を削減することの影響を分析する。以下の検討
において、レシーバとはＯＫ１で作動できるように充分
な追加中央機構を受け取る検討対象のアドレス空間であ
る。ドナーはスワップアウトされるので、そのフレーム
がレシーバに利用できる、検討対象のアドレス空間であ
る。ＳＣ及びＳＰはシステム曲線におけるＸ軸の点であ
る。ＳＣは現在のシステム状態を表す。ＳＰは意図され
ている活動が行われた場合の予想システム状態を表す。
アルゴリズム内で、ＳＣ及びＳＰはシステム曲線から読
み取られたアイドル・フレーム秒を表す。しかしなが
ら、検討に当たって、ＳＣ及びＳＰはフレームの数を表
すものと想定する。この想定した解釈は、解釈について
の長い説明を常に行わなければならないことを避けるた
めである。たとえば、図２１において、点ＳＣ（２００
２）と点ＳＰ（２００１）の間の距離は、システムがＳ
Ｃ−ＳＰの少ないアイドル・フレームで作動している場
合の、システムの状態における差である。この曲線を使
用するアルゴリズムを検討する場合、点ＳＣと点ＳＰの
間の距離は、システムがＳＣ−ＳＰの少ないフレームで
作動しているときのシステムの状態の差を表すと想定す
る。それ故、以下の検討において、ＳＣはシステムの現
在の状態である。ＳＰはドナー・アドレス空間がスワッ
プアウトされ、レシーバ・アドレス空間がＯＫ１で作動
するようになってからのシステムの予想状態である。Ｓ
Ｃ−ＳＰはレシーバがＯＫ１で作動するのに必要とする
ものと、ドナーが寄与するものとの差を作り上げるため
に、システムが寄与するフレームの数である。

【００５０】１つまたは複数のドナー・アドレス空間を
スワップアウトし、これらのフレームがレシーバ・アド
レス空間で利用でき、レシーバ・アドレス空間がＯＫ１
で作動できるようにする、システムに対する値を決定す
る公式を、以下に示す。

【００５１】 ２． Ｎｅｔ ｖａｌｕｅ ｔｏ ｓｙｓｔｅｍ＝ ｄｅｌｔａ＿ｒｅｃ＿ａｓ＿ｐｒｏｄｕｃｔｉｖｅ − ｄｅｌｔａ＿ｒｅｃ＿ａｓ＿ｐａｇｉｎｇ＿ｃｏｓｔ − ｄｏｎｏｒ＿ｐｒｏｄｕｃｔｉｖｅ ＋ ｄｏｎｏｒ＿ｐａｇｉｎｇ＿ｃｏｓｔ − ｄｅｌｔａ＿ｓｙｓ＿ｐｒｏｄｕｃｔｉｖｅ − ｄｅｌｔａ＿ｓｙｓ＿ｐａｇｅ＿ｓｗａｐ＿ｃｏｓｔ

【００５２】ｄｅｌｔａ＿ｒｅｃ＿ａｓ＿ｐｒｏｄｕｃ
ｔｉｖｅはＯＫ１におけるアドレス空間の予想生産ＣＰ
Ｕ率からその現在の生産ＣＰＵ率を引いたものである。

【００５３】ｄｅｌｔａ＿ｒｅｃ＿ａｓ＿ｐａｇｉｎｇ
＿ｃｏｓｔはＯＫ１におけるレシーバ・アドレス空間の
予想ページング・コスト率からその現在のページング・
コスト率を引いたものである。これは式で使用した場合
に、正味の値に正の寄与をもたらす負の数となる。

【００５４】ｄｏｎｏｒ＿ｐｒｏｄｕｃｔｉｖｅはすべ
ての潜在ドナー・アドレス空間に起因する現在の総生産
ＣＰＵ率である。ｄｏｎｏｒ＿ｐａｇｉｎｇ＿ｃｏｓｔ
はすべての潜在ドナー・アドレス空間に起因する現在の
総ページング・コストである。

【００５５】ｄｅｌｔａ＿ｓｙｓ＿ｐｒｏｄｕｃｔｉｖ
ｅはＳＣにおけるシステムＣＰＵ率からＳＰにおける率
を引いたものである。

【００５６】ｄｅｌｔａ＿ｓｙｓ＿ｐａｇｅ＿ｓｗａｐ
＿ｃｏｓｔはＳＣにおけるシステムの未管理ページング
及びスワップ・コスト率からＳＰにおける率を引いたも
のである。

【００５７】最適アルゴリズムの全フレーム再割振り部
分は、導入最低ＭＰＬ指定内で、スワップアウトできる
システム内の最も生産性の低いアドレス空間を探索する
ことによって作動する。潜在的なドナー・アドレス空間
を発見すると、上記の公式を使用して、おそらくはレシ
ーバ・アドレス空間に対するＳＣ−ＳＰシステム・フレ
ームとともに、ドナー・アドレス空間をスワップアウト
し、そのフレームを再割振りするシステムに対する値を
評価する。獲得する組合せを発見した場合には、ドナー
・アドレス空間をスワップアウトし、レシーバがＯＫ１
で作動するように設定する。レシーバが必要としていな
い余分のドナー・アドレス空間は、点ＯＫ１に最も近い
ところで作動している管理されているアドレス空間に再
割り振りされる。

【００５８】状態変化検出アルゴリズム。アドレス空間
が処理の１つの状態から他の状態に変化すると、そのペ
ージング特性が変化することがあり、何らかのタイプの
ページング特性の状態変化が検出されないままとなるこ
とがある。これが生じるのは、アドレス空間がｘフレー
ムに対して継続的に管理されており、そのページング特
性がほんの僅かなフレームだけがＯＫ１で作動できるよ
うになる場合である。このタイプの状態変化を検出する
唯一の方法は、これを試みることである。これはアドレ
ス空間が常に管理されていると、見落とされることにな
るデータが獲得される場合に、アドレス空間が管理され
ずに作動できるようにすることによって定期的に行われ
る。管理せずにアドレス空間を作動させることが有害で
あると実証されると、これが検出され、アルゴリズムは
次回には再度試みる前に長い時間待機することになる。

【００５９】アウト・トゥー・ロング・アルゴリズム。
アウト・トゥー・ロング・アルゴリズムは生産ＣＰＵ率
にマイナスの影響を及ぼすアドレス空間であっても、い
つかは作動させなければならないということを認識す
る。スワップイン影響アルゴリズムがアドレス空間に負
の推奨値を与えたため、アドレス空間が渡された場合、
アウト・トゥー・ロング・アルゴリズムはアドレス空間
が永久に残されないようにする。アウト・トゥー・ロン
グ・クロックはこのアドレス空間に対して開始される。
これが満了した場合、他の充分なアドレス空間がスワッ
プアウトされ、アウト・トゥー・ロング・アドレス空間
に対する余裕を作る。

【００６０】スワップイン影響アルゴリズム。スワップ
イン影響アルゴリズムの最も重要な機能は、これがスワ
ップインするアドレス空間を選択し、システム全体に対
して取りうる最善のＣＰＵ率をもたらすような態様で、
中央記憶機構にこれらに再割振りする。アドレス空間は
その最も生産性の高い点ＯＫ１でスワップインされる
か、あるいはシステムが予想される付加ページングに適
合できる場合には、ＴＨ１またはミニマム・ポイントで
スワップインされるかする。これは中央記憶機構の使用
を最適化する。

【００６１】ＯＫ１で作動するのに充分な中央記憶機構
を割り振ることができるアドレス空間は常に、スワップ
インの最善の候補である。定義によれば、ＯＫ１で作動
しているアドレス空間は大幅なページングを行うことが
できない。システムのページング・コスト率に対するそ
の寄与は、顕著なものではない。これが消費するＣＰＵ
時間の全部またはほとんど全部は、生産的なものであ
る。

【００６２】ＯＫ１におけるアドレス空間で作動するの
に充分な中央記憶機構がないが、これをミニマム・ポイ
ント以上で作動させるのに充分なものがある場合、影響
の分析はより複雑なものとなる。ＴＨ１で作動するよう
にスワップインされたアドレス空間はスラッシングされ
るが、システムの他の部分は保護され、ページングを扱
うのに利用できるＣＰＵサイクルがある場合には、外部
待ち行列内にあって、スレッシングする方が、外部待ち
行列外にあるよりも優れている。

【００６３】２つ以上のアドレス空間がスワップインさ
れ、ＴＨ１で作動するための候補である場合には、シス
テムに対して最高位の正味ＣＰＵ値を有しているアドレ
ス空間がスワップインされるアドレス空間となる。この
アドレス空間の予想生産ＣＰＵ率及びページング・コス
ト率は、そのアドレス空間の曲線から直接読み取られ
る。システムの生産ＣＰＵ率及びページング・コスト率
に対する影響は、ＳＰにおけるシステム曲線から決定さ
れるが、ただしＳＰはアドレス空間がＴＨ１で作動する
ためにスワップインされている場合の予想システム状態
である。ＳＰは数フレーム少ないＴＨ１（または、ミニ
マム・ポイント）で作動しているシステムの予想状態で
ある。アドレス空間をＭＰＳに追加した正味生産ＣＰＵ
値を以下に示す。

【００６４】 ３． Ｎｅｔ ＣＰＵ ｖａｌｕｅ ｔｏ ｓｙｓｔｅｍ ＝ ａｓ＿ｐｒｏｄｕｃｔｉｖｅ − ａｓ＿ｐａｇｉｎｇ＿ｃｏｓｔ − ｄｅｌｔａ＿ｓｙｓ＿ｐｒｏｄｕｃｔｉｖｅ − ｄｅｌｔａ＿ｓｙｓ＿ｐａｇｅ＿ｓｗａｐ＿ｃｏｓｔ

【００６５】ａｓ＿ｐｒｏｄｕｃｔｉｖｅはアドレス空
間のＴＨ１（または、ミニマム・ポイント）における予
想生産ＣＰＵ率である。ａｓ＿ｐａｇｉｎｇ＿ｃｏｓｔ
はアドレス空間のＴＨ１における予想ページング率であ
る。

【００６６】ｄｅｌｔａ＿ｓｙｓ＿ｐｒｏｄｕｃｔｉｖ
ｅはＳＣからＳＰにおける率を引いたシステムの生産Ｃ
ＰＵ率である。

【００６７】ｄｅｌｔａ＿ｓｙｓ＿ｐａｇｅ＿ｓｗａｐ
＿ｃｏｓｔはＳＣからＳＰにおける率を引いたシステム
の未管理ページング及びスワップ・コスト率である。

【００６８】システム目標調節アルゴリズム。これまで
検討してきた個々の目標調節アルゴリズムは、単一のフ
ィードバック・ループに編成されていた。アルゴリズム
の呼出しごとに、処置が取られるか、あるいは検討する
事例がなくなるまで、事例が検討される。事例をそれぞ
れに対して取ることのできる処置とともに、以下に示
す。

【００６９】１． ＣＰＵの利用度が高い

【００７０】スワップする

【００７１】２． 中央記憶機構が少ない

【００７２】ＭＰＬをスワップするか、管理するか、削
減するか、あるいはＯＫ１処置を終了する。

【００７３】３． ＯＫ１処置

【００７４】スワップするか、管理するか、あるいは終
了する

【００７５】４． アウト・トゥー・ロング

【００７６】多重スワップ

【００７７】５． 利用不足

【００７８】ＭＰＬを増加させる

【００７９】６． バランスのくずれ

【００８０】ＭＰＬを交換する

【００８１】７． 未管理のページング

【００８２】管理する

【００８３】８． 状態変化管理しない

【００８４】９． 管理されているページング

【００８５】多重再割振り

【００８６】多重スワップ及び未管理及び再割振り

【００８７】ＭＰＬ調節基準を使用して、事例１または
２を適用する時期を決定する。中央記憶機構が少ない事
例は、管理されているアドレス空間に対する中央記憶機
構の割振りを削減することも考慮し、また不足を緩和す
るためアドレス空間をスワップアウトすることを考慮す
る。

【００８８】システムが過剰に利用されていない場合、
事例３になり、アドレス空間がＯＫ１に到達するのを援
助する処置を取る。システムが他の場合であれば受け入
れられるような作動をしているのであれば、これが最も
優先順位の高い目標である。事例３に対して取られる処
置については、すでに説明した。

【００８９】事例４は生産ＣＰＵ率にマイナスの影響を
及ぼすアドレス空間であっても、いつかは作動させなけ
ればならないということを認識する。このようなアドレ
ス空間が存在している場合、これに対する余地を作るこ
とは次に優先順位の高いタスクである。これについて
は、上記の「アウト・トゥー・ロング・アルゴリズム」
の検討で説明した。

【００９０】ＭＰＬ調節基準を使用して、事例５または
６を適用する時期を決定する。事例３、ＯＫ１処置及び
事例４、アウト・トゥー・ロングは両方とも、利用度に
影響を及ぼすと思われるので、これらは事例５及び６よ
りも以前に考慮される。

【００９１】事例７になった場合、システムは非生産Ｃ
ＰＵサイクルをページングに費やすことを除いて、適切
に作動する。この状況を管理されているアドレス空間の
中央記憶機構の割振りを削減するか、あるいは他のアド
レス空間を管理することによるかのいずれかによって、
ここで修正するか、あるいは事例９で修正するかする。
事例７の処置については、上記の「ポイント発見アルゴ
リズム」で説明した。

【００９２】事例８になった場合、システム及びアドレ
ス空間ページングについて分析的に決定できるものがす
べて判明するが、なかには変化するものもある。事例８
は他のアルゴリズムが必ずしも常に状態変化を認識する
わけではないということを認識する。事例８について取
られる処置については、上記の「状態変化検出アルゴリ
ズム」で説明した。

【００９３】事例９はアルゴリズムの中心となるもので
あって、ＭＰＳに最もよく適合する場所を決定する。こ
の点で、すべての点ＯＫ１が判明するか、到達できない
ことが判明し、点ＴＨ１（または、ミニマム・ポイン
ト）のほとんどあるいはすべてが決定される。このアル
ゴリズムはまず中央記憶機構の分布を調べ、中央記憶機
構の異なる割振りがシステム全体のより生産的な作動を
もたらすかどうかを判断する。より良好な分配が発見さ
れた場合には、中央記憶機構がドナー・アドレス空間か
らレシーバ・アドレス空間に再割振りされる。記憶域の
より良好な分配がＭＰＳ内のすべてのアドレス空間を調
べ、より良好な組合せがあるかどうかを判断する。より
良好な組合せが存在する場合には、ドナー・アドレス空
間がスワップアウトされレシーバ・アドレス空間がその
点ＯＫ１で作動させられる。これについては、上記の
「最適アルゴリズム」で説明した。

【００９４】詳細

【００９５】図１は本発明の主要機構及びこれらの機構
内の制御フローを示している。１０１において、設定時
間間隔（ＩＢＭ３０９０Ｊ処理装置においては２秒間）
の経過後、定期的に、直前のタイマの経過以降のシステ
ム全体のページング・コストがページング活動のすべて
について計算される。コストはコストをページング活動
の各タイプに割り当て、各ページ・コストに関連するコ
スト（たとえば、３０９０Ｊ処理装置においては、拡張
記憶域へのページ転送には６８マイクロ秒が必要であ
り、補助記憶機構へは１３０マイクロ秒が必要である）
を乗じることによって計算される。計算に入れられるペ
ージング活動のタイプについては、図２のページング活
動カウンティングについての説明で説明する。

【００９６】システム・ページング・コストの計算後、
アドレス空間分析がすべてのスワップインされたアドレ
ス空間１０２に対して行われる。アドレス空間分析の詳
細を図６に示し、かつ以下の説明で説明する。一般に、
アドレス空間分析は監視される各スワップインされたア
ドレス空間に関連した有意のデータを計算し、定義済み
の基準に基づいて監視を行うために、アドレス空間の選
択及び選択解除を行う。

【００９７】アドレス空間分析の処理後、処理装置及び
記憶機構の分析が行われる（１０３）。この処理の詳細
については図９に示し、以下の説明で説明する。この処
理の焦点は処理装置または記憶機構資源の利用度が過剰
となった場合に、適切なアドレス空間をスワップアウト
する処置を取ることである。次に、１０４において、Ｏ
Ｋ１活動処理を行う。ＯＫ１活動はアドレス空間がその
「点ＯＫ１」を決定するために活動期間中に「成長」
（付加的な中央記憶機構を獲得する）できるようにする
ために取られる活動である。（この点に関する詳細な情
報については、「序」ならびに図８及びその説明を参照
されたい。）ＯＫ１の間隔はアドレス空間がその点ＯＫ
１に達するまで、あるいはアドレス空間がもはや成長で
きなくなるまで、（たとえば）２０実時間間隔という最
低限のものである。たとえば、システムが２秒間中央記
憶機構が少ない状態となり、中央記憶機構のフレームを
提供するために流用またはスワップに利用できる他のオ
プションがない場合に、アドレス空間はそれ以上成長で
きなくなる。ＯＫ１活動はアドレス空間のライフ中に１
回行われる。この処理の詳細は図１０及びその説明で説
明する。

【００９８】次に、１０５において、「アウト・トゥー
・ロング」処理が呼び出され、余りにも長い間スワップ
アウトされているアドレス空間を処理する。詳細につい
ては、図１１及びその説明を参照されたい。次いで、Ｍ
ＰＬ調節１０６が行われ、資源の利用度が低いため必要
となった場合に、システム多重プログラミング・レベル
（ＭＰＬ）を増加させる。図１２及びその説明を参照さ
れたい。

【００９９】次に、システム・ページング分析が呼び出
され（１０７）、ページング・サブシステムの負荷が過
剰な場合に、「管理されている」アドレス空間（すなわ
ち、中央記憶機構の目標が割り当てられているアドレス
空間、またはアドレス空間が管理されている最大中央記
憶機構割振り）の記憶域の割振りの選択的な削減によっ
てシステム・ページング特性の改善、ならびに状態変化
条件の起動を試みる。詳細については、図１３及びその
説明を参照されたい。

【０１００】最後に、目標及び組合せ調節が呼び出され
る（１０８）。この機能は管理されているアドレス空間
の目標、ならびにある時点における活動アドレス空間
（スワップインされた）の組合せに対する変化を考慮す
るものであり、その目的は個々のアドレス空間のパフォ
ーマンス及び改善されたシステム生産性両方の改善であ
る。この機能については、図１４及びその説明で詳細に
説明する。

【０１０１】図２はページング活動カウンティングを示
すものである。この処理は事象駆動され、ページが拡張
記憶域との間で、あるいは補助記憶機構との間で移動す
るたびに継続的にトリガされる。カウントは拡張記憶域
から読み取られたページ、補助記憶機構から読み取られ
たページ、拡張記憶域から流用されたページ、及び補助
記憶機構から流用されたページである。（上述したよう
に、これらのカウントはアドレス空間ページング特性ブ
ロック（図２２の２１０７）に保持される。）

【０１０２】図３は本発明に対するページ不在処理の一
部として行う必要のあるものを示している。３１におい
て、ページ不在の受取り後、ページ不在が従来のように
して解決される。次いで、３２において、ページ不在に
関連しているアドレス空間が管理されているかどうかの
検査が行われる。管理されていない場合、ルーチンが終
了する。アドレス空間が管理されている場合、システム
で利用できるフレームの供給が少ないかどうかのテスト
が３３で行われる（ＭＶＳでは通常の表示である）。供
給が少なくなければ、ルーチンは終了する。供給が少な
い場合には、このアドレス空間がその目標数のフレーム
（上述したように、ページング特性ブロック（図２２）
に保持されている）以上であるかどうかのテストが３４
で行われる。少なくなければ、ルーチンは終了する。ア
ドレス空間がその目標数のフレーム以上であれば、ペー
ジが従来どおり３５においてアドレス空間から流用され
る（従来の利用可能なフレーム待ち行列におけるフレー
ムの供給を増加させ、その「ＯＫ」限界値に達するよう
にする）。次いで、ルーチンは終了する。

【０１０３】図４は本発明によるページ流用処理を示し
ている。４１において、システムに利用できるフレーム
の供給が少ないかどうかに関する通常のテストが行われ
る。供給が少なくなければ、ルーチンは終了する。供給
が少なければ、ページが管理されているアドレス空間か
ら流用される（４２）。ページは目標（管理されてい
る）を有しており、その目標数のフレーム以上を有して
いるアドレス空間から流用される（この場合も、利用可
能な待ち行列フレームの「ＯＫ」限界値に達する）。次
いで、４３において、システムに利用可能なフレームの
供給が依然として少ないかどうかのテストが行われる。
少なくなければ、ルーチンは終了する。少なければ、フ
レームが大域ＬＲＵに基づいてすべてのアドレス空間か
ら流用され（４４）、ルーチンは終了する。

【０１０４】図５及び図６はスワップイン処理の制御フ
ローを示している。５０１において、現在のシステムの
多重プログラミング・レベルが目標システムの多重プロ
グラミング・レベルよりも下であるかどうかの、通常の
テストが行われる（通常の説明であって、ＭＶＳで制御
可能な数値）。下でなければ、ルーチンは終了する。下
であれば、スワップアウトされたアドレス空間が評価さ
れ、スワップインするアドレス空間を選択する（５０
２）。図６はこの評価の詳細を示すものである。

【０１０５】５０３において、システムの多重プログラ
ミング・レベルが依然システムの目標よりも低いかどう
かのテストが行われる。低くなければ、ルーチンは終了
する。目標よりも低ければ、検討対象のアドレス空間が
管理されていないかどうかのテストが行われる（５０
４）。管理されていないアドレス空間であれば、スワッ
プインされ（５０５）、次のスワップアウトされたアド
レス空間が再度５０３で検討される。アドレス空間が非
管理でなければ（すなわち、管理されているアドレス空
間であれば）、アドレス空間が「アウト・トゥー・ロン
グ」となっているかどうかのテストが行われる（５０
６）（上記の「序」の「アウト・トゥー・ロング」アル
ゴリズム、ならびに図１１及びその説明参照）。たとえ
ば、アドレス空間を所定時間（たとえば、１０分間）の
間スワップインを行うために迂回することもでき、その
期間中にスワップインのために充分なアドレス空間が存
在するかどうかのテストが行われる（通常は、利用可能
なフレーム待ち行列で利用できる）。アドレス空間がア
ウト・トゥー・ロングであり、かつこのための余地が作
られていれば、アドレス空間はスワップインされ（５０
５）、次のスワップアウトされたアドレス空間が再度５
０３で検討される。５０６におけるテストに対する回答
がノーである場合には、アドレス空間がその点「ＯＫ
１」における中央記憶機構に適合しているかどうかのテ
ストが行われる（５０７）。適合していれば、これは管
理状態にスワップインされ（５０５）、次のスワップア
ウトされたアドレス空間が５０３において検討される。
５０７におけるテストに対する回答がノーであれば、ア
ドレス空間が管理されている場合に、適合するかどうか
のテストが行われ（５０８）、システムの生産ＣＰＵ率
に最高の寄与をもたらすこととなる（「序」の式３参
照）。適合している場合には、アドレス空間は管理状態
にスワップインされ（５０５）、次のスワップアウトさ
れたアドレス空間が５０３で検討される。５０８におけ
るテストの結果がノーであれば、「アウト・トゥー・ロ
ング」クロックがこのアドレス空間に対して開始され、
アドレス空間がスキップされ、次のスワップアウトされ
たアドレス空間が５０３で検討される。このプロセスは
すべてのスワップアウトされたアドレス空間が検討され
るまで継続する。

【０１０６】図７はアドレス空間分析に対する制御フロ
ーを示している。６０１において、最初の（あるいは、
次の）スワップアウトされたアドレス空間が選択され
る。検討すべき付加的なアドレス空間が実際に存在して
いるのかどうかのテストが６０２で行われる。存在して
いない場合には、処理装置及び記憶機構分析（６０３）
が呼び出される。この処理については、以下の図９及び
その説明で詳細に説明する。付加的なアドレス空間が存
在している場合には、アドレス空間が充分長い間（たと
えば、ＩＢＭ３０９０処理装置では２００万の命令を実
行する時間）実行され、そのページング・カウントが有
効なサンプルを表すようになっているかどうかのテスト
が、６０４で行われる。充分な有効データが存在してい
ない場合には、次のスワップインされたアドレス空間が
選択される（６０１）。サンプル・データが有効な場合
には、アドレス空間が管理されているかどうかのテスト
が行われる（６０５）。管理されているアドレス空間で
ある場合には、キー・データ・ポイントがアドレス空間
に対してプロットされる（６０６）。このプロッティン
グの詳細は以下の図８及びその説明で説明する。次に、
６０７において、アドレス空間がその点ＯＫ１で作動し
ているかどうかのテストが行われる。作動している場合
には、残っているあらゆる目標活動間隔がクリアされる
（６０８）（上記のようにページング特性ブロック（図
２２）に保持される）。次に、アドレス空間は点ＯＫ１
を有しているかどうか、また進行中のＯＫ１活動を有し
ているかどうかのテストが行われる（６０９）。有して
いる場合には、ＯＫ１活動が終了させられ、残っている
あらゆる目標活動間隔がクリアされる（６１０）。次
に、アドレス空間がその中央記憶機構の点で、最近どの
ように挙動下かのテストが、６０９で行われる。アドレ
ス空間が多くの（たとえば、１０）連続したプロットに
ついてＯＫの範囲にあることが認められ、かつその中央
記憶機構の割振りがすべての管理されているアドレス空
間に割り振られている平均中央記憶機構よりも少ない場
合には、それがそれまでに管理されていたのであれば、
管理に関して選択解除され、また監視機構に関して選択
解除される（６１２）。次に、６１３において、アドレ
ス空間が管理されているか、またそのミニマム・ポイン
ト（上述のように、ＴＨ１）よりも下で作動しているか
どうかについてのテストが行われる。そうであれば、そ
の中央記憶機構の目標が、Ｘ軸の１増分分だけ増やされ
る（６１４）。次に、６１５において、アドレス空間が
該当しているのであれば、ＯＫ１活動の候補として選択
される。アドレス空間がそれまで１度もＯＫ１に達して
おらず、ＯＫ１活動がこれに対して今まで試みられたこ
とがなく、しかもこれに対して他になんの活動も進行し
ていないのであれば、これは適切なものである。次に、
６１６において、この呼出しの間に他の状態変化活動候
補が選択されておらず、かつアドレス空間が管理のため
に選択されてから充分な時間が経過している（たとえ
ば、３分）場合には、このアドレス空間が状態変化活動
の候補として選択される。次いで、次のスワップインさ
れたアドレス空間が、６０１で分析のために選択され、
処理が上述のように継続する。検討対象のアドレス空間
が管理されていないということを、６０５におけるテス
トが示した場合には、アドレス空間を管理すべきかどう
かのテストが、６１７で行われる。システムの総ページ
ング・コストが限界値、たとえば利用可能な処理装置時
間の５％を超えており、かつアドレス空間がページング
を行うその収集した時間のたとえば５％超を使用してい
るか、あるいは他のすべての管理されているアドレス空
間の平均サイズを超えているのであれば、アドレス空間
を管理すべきである。そうであれば、アドレス空間を管
理のために選択し（６１８）、以下で図８及びその説明
で詳述するように点をプロットし（６１９）、処理はス
テップ６１５について上記したようにして継続する。

【０１０７】図８は点のプロッティングの制御フローを
示している。このプロッティングの結果は上述のページ
ング特性ブロックに保持される（図２２参照）。これら
の曲線及び点の背景をなす概念については、上記の
「序」の「アドレス空間データ」の項で詳述した。ま
ず、７０１において、Ｘ軸及びＹ軸がこのアドレス空間
に対して中央記憶機構を使用するために正規化される。
正規化が必要なのは、アドレス空間に割り振られている
現在の中央記憶機構が、Ｘ軸の現在の範囲内にない場合
である。上記したように、プロットのＸ軸は一定数（た
とえば、１０個）のＸ軸増分からなっている。各増分は
等しい数のフレームを表す。アドレス空間を最初に監視
する場合、増分の大きさはその点におけるアドレス空間
に割り振られた中央記憶機構によって決定される。増分
の大きさは観察された割り振られた中央記憶機構が、プ
ロットの右半分の増分の１つに入るように設定される。
アドレス空間の現在の中央記憶機構の大きさが最後のプ
ロットのＸ軸の増分によって表される記憶域の大きさを
超えた場合、Ｘ軸の範囲は各増分によって表される記憶
域の量を２倍にし、かつプロットのデータを元の２つの
関連したＸ軸増分から、新しい２倍の大きさの増分に移
動することによって拡張される。Ｙ軸に対しても同様
に、軸を拡張する必要があるのは、アドレス空間に対す
る現在のページイン率がページイン率のＹ軸の現在の範
囲内にない場合にのみである。Ｙ軸の範囲は一定数（た
とえば、１０個）の増分に分割される。各増分はアドレ
ス空間について観察された収集された秒当たりの等しい
数のページを表す。（増分の大きさの決定方法について
は、Ｘ軸の増分に関して上述した。）アドレス空間に対
して収集された秒当たりの現在のページイン率がＹ軸の
範囲全体によって表されるページイン率を超えた場合、
Ｙ軸の範囲は各増分によって表されるページイン率を２
倍にすることによって拡張される。次に、７０２におい
て、アドレス空間データが保管される。現在のＸ軸の増
分計数が、アドレス空間に割り振られた中央記憶機構に
基づいて計算され、新しいページング・データが計算さ
れたＸ軸の増分に対応するＹ軸のスロットに保管され
る。保管されるデータは次の通りである。割り振られた
中央記憶機構、収集された秒当たりのページイン率、常
駐秒当たりの生産ＣＰＵ率、及び常駐秒当たりのページ
ング・コスト。データのこの保管の一部として、ずれた
点がクリアされ、割り振られた中央記憶機構の関数とし
て、総ページイン率がアドレス空間に対して一様に減少
するようにされる。同様に、個々のずれたＹの値がクリ
アされ、割り振られた中央記憶機構の関数として、常駐
秒当たりの生産ＣＰＵ率が一様に増加し、かつ常駐秒当
たりの総ページング・コストが一様に減少するようにさ
れる。この「クリア」処理が行われるのは、アドレス空
間に対するページング活動を増加させ、中央記憶機構の
割振りを増加させることができない（「適正に挙動し
た」事例において）からである。プロットが他の状態を
示した場合には、アドレス空間のページング特性が変化
し、隣接する点が「ずれている」となされ、除去され
る。次に、７０３において、Ｘ軸及びＹ軸が必要に応じ
短縮される。アドレス空間に必要な総仮想記憶域が範囲
の左半分に含まれていなかったり、あるいはアドレス空
間の点ＯＫ１が範囲の右半分にあったり、もしくはＸ軸
の範囲の右半分にプロットされた、ＯＫの範囲にない何
らかの点がある場合には、Ｘ軸の短縮はなんら必要な
い。（ページイン率のＯＫの範囲は、Ｙ軸の増分で１ペ
ージイン率少ないページイン率、及び生産ＣＰＵ時間の
わずかな割合（たとえば、５％未満）のページイン・コ
ストであると定義する。）Ｘ軸の範囲は各増分によって
表される記憶域の量を半分にすることによって縮小され
る。Ｙ軸の範囲は、この範囲がこのアドレス空間に対し
てプロットされた最大のページイン率の少なくとも２倍
である場合に、半分にすることによって縮小される。次
に、７０４において、アドレス空間に対するＯＫ１、ス
ラッシュ１（ＴＨ１）（または、ミニマム）、スラッシ
ュ２（ＴＨ２）といわれる点が計算され、保管される。
アドレス空間が点ＯＫ１を有している場合には、これは
関連するページイン率及びページイン・コストがＯＫの
範囲内にある中央記憶機構の最小量に対応しているＸ軸
の増分として定義される。アドレス空間が点ＴＨ１を有
している場合には、アドレス空間ページイン率がＯＫの
範囲を超えており、アドレス空間のページイン率曲線が
「フラット」になる中央記憶機構の最小量に対応してい
るＸ軸の増分として定義される。フラットとはページイ
ン率のＹ軸の１増分以上の差のないページイン率のＹ軸
の値である。アドレス空間が点ＴＨ１を有している場
合、これは点ＴＨ２も有しており、アドレス空間のペー
ジイン率がその点ＴＨ１におけるアドレス空間ページイ
ン率と、ページイン率のＹ軸の１増分以上異なっていな
い、中央記憶機構の最高量に対応するＸ軸増分として定
義される。アドレス空間のミニマム・ポイントは、点Ｔ
Ｈ１が発見される場合には、点ＴＨ１と定義され、また
発見されない場合には、プロットの前半における点とし
て定義されるが、後者の場合、ページイン率はプロット
の前半におけるその点のページイン率の２倍を超えてい
ない。

【０１０８】図９は処理装置及び記憶機構の分析に対す
る制御フローを示している。８０１において、ＯＫ１活
動が何らかのアドレス空間に対して終了する必要がある
かどうかのテストが行われる。（１度に進行できるＯＫ
活動は１つだけである。）アドレス空間に対して進行中
のＯＫ１活動があり、この活動に対して残っている間隔
がない場合には、ＯＫ１活動を終了する必要がある。こ
のような場合には、ＯＫ１活動が終了させられる（８０
２）（図２２の２１０５において、ページング特性ブロ
ックのフラグをオフにすることによって）。次に、ＣＰ
Ｕの利用度が高すぎないかどうかのテストが、８０３で
行われる。利用度が高すぎる場合には（８０４）、アド
レス空間はスワップアウトされる（導入最小ＭＰＬ制御
によって排除されていなければ）。これは管理されてい
るアドレス空間であっても、管理されていないアドレス
空間であってもかまわない。この決定は従来のＭＶＳサ
ービス率の考察に基づいて行われる。アドレス空間がス
ワップアウトされると（８０５）、ルーチンは次の間隔
まで終了する。スワップアウトされなければ、処理は８
０６で継続する。８０６において、中央記憶機構フレー
ムの供給が少ないかどうかのテストが行われる。中央記
憶機構の平均最大未参照間隔カウント（ＭＶＳでは通常
な）が限界値（たとえば、２秒）未満であり、かつ利用
可能なフレームのカウントも限界値（たとえば、３００
フレーム）未満の場合には、中央記憶機構の供給は少な
いといわれる。供給が少ない場合には、ＣＰＵの利用度
も少なくないのでなければ、アドレス空間はスワップア
ウトされる。上述のように、アドレス空間は管理されて
いても、管理されていなくてもよく、従来の考察に基づ
いて選択される。スワップアウトが８０８で行われる
と、ルーチンは次の間隔まで終了する。供給が少なくな
い場合には、目標の削減に対する管理されたアドレス空
間の候補が存在しているかどうかのテストが、８０９で
行われる。アドレス空間が管理されており、これに目標
間隔が残っておらず、目標が効力を生じており（たとえ
ば、現在の中央記憶機構のフレームが目標フレームのカ
ウント以下である）、目標がアドレス空間の最小中央記
憶機構の割振りを超えている場合には、アドレス空間は
その目標が削減された候補であるとみなされる。候補が
存在している場合には、ルーチンは次の間隔まで終了す
る。目標の削減のための候補がない場合には、管理され
ているアドレス空間があるかどうかのテストが、８１１
で行われる。管理されているアドレス空間が存在してい
る場合には、これは管理状態におかれ（８１２）、ルー
チンは終了する。アドレス空間は中央記憶機構の目標を
これに割り当てることによって管理状態になされる（当
初、たとえば、現在の割振りからＸ軸の増分１つを引い
たものにセットされる）。管理されたアドレス空間がな
い場合には、ＭＰＬは削減され（８１１Ａ）、ルーチン
は終了する。中央記憶機構の供給が少なくない場合に
は、ＯＫ１の候補がないかどうかのテストが、８１３で
行われる。このような場合には、アウト・トゥー・ロン
グ処理（８１４）が呼び出される。この処理について
は、図１１及びその説明で説明する。８１３におけるテ
スト結果がノーである場合には、ＯＫ１活動処理（８１
５）が呼び出される。この処理については、図１０及び
その説明で、詳細に説明する。

【０１０９】図１０はＯＫ１活動処理の制御フローを示
している。まず、９０１において、ＯＫ１活動が進行中
であるかどうかのテストが行われる。進行している場合
には、ＯＫ１アドレス空間が成長できるかどうかのテス
トが、９０２で行われる。このことはＯＫ１アドレス空
間（進行中のＯＫ１活動のあるアドレス空間）が、前回
の間隔でその中央記憶機構の割振りを増やしており、援
助を受けることなく、同じ割合で成長を継続できる（観
察された利用可能なフレーム・カウントに基づいて）こ
とを意味する。成長できるのであれば、アウト・トゥー
・ロング処理が呼び出される（９０３）。（図１１参
照。）成長できないのであれば、スワップアウトされる
アドレス空間があるのかどうかのテストが、９０４で行
われる。（導入時に定義された最小ＭＰＬよりも多くの
スワップインが行われる場合には（ＭＶＳでは通常
な）、スワップアウトが１回行われる。）スワップアウ
トできるものが他にあれば、これが選択され、進行中の
ＯＫ１活動のアドレス空間に対して余裕をもたらすため
にスワップアウトされる。次いで、ルーチンは終了す
る。スワップアウトされるアドレス空間がない場合に
は、管理された削減目標候補があるかどうかのテスト
が、９０６で行われる。候補がある場合には、９０７に
おいて、目標がＸ軸増分１つ削減され、進行中のＯＫ１
活動のアドレス空間のための余地を作る。アドレス空間
が管理されており、これに目標間隔が残っておらず、目
標が実施されており、かつ目標がアドレス空間の最小中
央記憶機構割振りを超えていれば、アドレス空間はその
目標が削減される候補であるとみなされる。この削減の
後、ルーチンは終了する。管理されている目標の削減候
補が存在しない場合には、管理されているアドレス空間
が存在しているかどうかのテストが、９０８で行われ
る。存在していない場合には、ルーチンは終了する。存
在している場合には、中央記憶機構をアドレス空間に割
り当てることによって、アドレス空間を管理状態におく
（９０９）（上述のように）。次いで、ルーチンは終了
する。９０１におけるテストがノーであると、他の活動
に対するＯＫ１候補の間隔が残っているかどうかのテス
トが行われる。残っている場合には、アウト・トゥー・
ロング処理が呼び出される（９１１）。（図１１参
照。）残っていない場合には、９１２において、ＯＫ１
候補が選択され、これに対するＯＫ１活動が開始され
る。候補がアドレス空間を有していれば、これを解除
し、上述のようにＯＫ１活動を行うための間隔の数を設
定することによって、ＯＫ１活動は開始される。次い
で、ルーチンは終了する。

【０１１０】図１１はアウト・トゥー・ロング処理の制
御フローを示している。１００１において、何らかのア
ドレス空間がアウト・トゥー・ロングとなっているかど
うかのテストが行われる。これはアドレス空間の他の組
合せの方が、生産性の高い利用度をもたらすからであ
る。アウト・トゥー・ロングのアドレス空間がある場合
には、他のアドレス空間をスワップアウトすることによ
って、このアドレス空間に対する余地を作る（１００
３）。アドレス空間は従来の基準に基づいて、スワップ
アウトすることもできる。導入で定義された最小ＭＰＬ
（従来の）が、取得される。次いで、アウト・トゥー・
ロングのアドレス空間にフラグが設定され、スワップイ
ン評価の次回の呼出し時にスワップインされる。（この
処理の詳細については、図５参照。）次いで、ルーチン
は終了する。どのアドレス空間もアウト・トゥー・ロン
グでなければ、多重プログラミング・レベル調節処理が
呼び出される（１００２）。この処理については、図１
２及びその説明で説明する。

【０１１１】図１２は多重プログラミング・レベル調節
処理の制御フローを示している。１１０１において、Ｃ
ＰＵ、記憶域及びシステム・ページングのすべての利用
度が少ないかどうかの（従来の）テストが行われる。少
ない場合には、（従来の）目標多重プログラミング・レ
ベルが１増やされ（準備のできた作業がある場合）、ル
ーチンは終了する。資源のすべてが必ずしも利用度が少
なくない場合には、システム・ページング分析が呼び出
される（１１０２）。システム・ページング分析につい
ては、図１３及び下記のその説明で説明する。

【０１１２】図１３はシステム・ページング分析の制御
フローを説明するものである。１２０１において、シス
テムの未管理ページングが許容できるレベル（たとえ
ば、利用可能な処理装置時間の５％）にあるのかどうか
のテストが行われる。許容レベルでなければ、１２０２
において、目標削減の候補が存在しているかどうかのテ
ストが行われる。アドレス空間が管理されており、目標
間隔が残っておらず、目標が実施されており、目標がア
ドレス空間の最小中央記憶機構割振りを超えている場合
には、アドレス空間はその目標が削減される候補である
とみなされる。このような候補が存在している場合に
は、目標がＸ軸の増分１つだけ減少され（１２０３）、
ルーチンは終了する。候補が存在していない場合には、
管理されているアドレス空間が存在しているかどうかの
テストが、１２０４で行われる。存在している場合に
は、アドレス空間が目標をこれに割り当てることによっ
て（上述のように）、管理状態におかれる（１２０
５）。次いで、ルーチンは終了する。管理されているア
ドレス空間が存在していない場合には（あるいは、１２
０１におけるテストの回答がイエスである場合）、状態
変化の候補があるかどうか（上記の状態変化の説明参
照）、また他の活動に間隔が残っていないかどうかのテ
ストが、１２０６で行われる。アドレス空間が何らかの
時間間隔の間（たとえば、当初の３分間）管理されてい
る場合には、アドレス空間は状態変化の候補である。候
補が存在している場合には、１２０７において、状態変
化の候補が選択され、アドレス空間の目標をクリアする
ことによって、アドレス空間を管理状態から監視状態に
変更することによって、状態変化活動が開始される。こ
の活動を行うための実時間及び収集時間の間隔の数が設
定され、状態変化活動時間乗算器が１増加させられる。
次いで、ルーチンは終了する。１２０６におけるテスト
結果が否定的なものであれば、他の活動のための間隔が
残っているかどうかのテストが、１２０８で行われる。
残っている場合には、ルーチンは次の間隔まで終了す
る。残っていない場合には、目標及び組み合わせ調節処
理が呼び出される（１２０９）。この処理については、
図１４及びその説明で詳細に説明する。

【０１１３】図１４は目標及び組合せ調節についての制
御フローを示している。１３０１において、何らかのア
ドレス空間に対して何らかの実施されていない目標があ
るかどうかのテストが行われる。アドレス空間が目標に
よって指定されている数よりも多くの中央記憶機構フレ
ームを有している場合、アドレス空間は実施されていな
い目標を有しているといわれる。換言すれば、アドレス
空間が目標よりも多くのフレームを有している場合、目
標は実施されていないことになる。未実施の目標がある
場合には、目標解除の候補があるかどうかのテストが、
１３０２で行われる。アドレス空間がこのような候補と
なるのは、その目標が未実施の目標の合計だけ増やされ
た場合に、そのＯＫ１（または総必要仮想記憶域）
（「ベスト・ポイント」）で作動する管理されているア
ドレス空間であるときである。２つ以上のこのような候
補がある場合には、最も生産性の高い候補が選択され
る。最も生産性の高いアドレス空間とは、そのベスト・
ポイントにおいて最も高い生産ＣＰＵ率を有しているア
ドレス空間である。生産ＣＰＵ率の決定は、ベスト・ポ
イントを発見し、次いでアドレス空間のプロットから補
間することによって行われる。このような候補がある場
合には、このアドレス空間が選択され（１３０３）、ア
ドレス目標をクリアすることによって、管理状態から監
視状態に変更され、この活動を行う間隔の数が設定され
る。レシーバが必要としないあらゆる余分なドナー・ア
ドレス空間フレームが、その点ＯＫ１に最も近いところ
で作動している管理されたアドレス空間に再割振りされ
る。次に（あるいは、１３０２におけるテストの結果が
ノーであった後）、アドレス空間の状態が管理状態から
監視状態に変化しているかどうかのテストが、１３０４
で行われる。変化している場合には、ルーチンは次の間
隔まで終了する。変化していない場合には、目標を未実
施目標の合計だけ増やしたときに、より高い生産性で作
動できる少なくとも１つの管理されたアドレス空間があ
るかどうかのテストが、１３０５で行われる。このよう
なアドレス空間が存在する場合には、これが１３０６で
選択され、その目標が未実施の目標の数だけ増やされ、
この活動を行う間隔の数が設定される。次いで、ルーチ
ンは次の間隔まで終了する。このような候補が存在しな
い場合（あるいは、１３０１におけるテストの結果がノ
ーであった後）、記憶域の増加に対して最善の管理され
ているアドレス空間の候補が選択される（１３０７）。
これは管理されている各アドレス空間を順次分析し、追
加の中央記憶機構が割り振られた場合にページング・コ
スト率を最も削減するアドレス空間を選択することによ
って行われる。追加の中央記憶域の量は、アドレス空間
がそのフラット範囲で作動している場合には、アドレス
空間の点ＴＨ２を超えているＸ軸の増分１つか、あるい
はアドレス空間が現在作動している点を超えているＸ軸
の増分１つかのいずれかである。このような管理された
アドレス空間を選択できたかどうかのテストが、１３０
８で行われる。選択できた場合には、１３０７において
中央記憶機構の増加のために選択されたアドレス空間以
外の、管理または監視されている各アドレス空間を分析
し（１３０９）、その中央記憶機構の割振りをＸ軸の増
分１つだけ減らさなければならない場合に、そのページ
ング・コスト率をどれくらい増やすかを決定する。ペー
ジング・コスト率を増やすのが最も少ないアドレス空間
が選択される。この処理はこのような選択された管理ま
たは監視、あるいは両方が行われているアドレス空間か
ら充分な中央記憶機構が蓄積され、ステップ１３０７で
決定された予想記憶域の増加が行われるまで継続する。
次に、１３１０において、ステップ１３０７及び１３０
８の結果として予想された変更が、システムに対する正
味のページング・コストの減少をもたらすかどうかのテ
ストが行われる（「序」の式１参照）。このような正味
のページング・コストの減少がある場合には、ドナー・
アドレス空間の目標が削減され、被ドナー・アドレス空
間の目標が増加され、この活動を行うための間隔の数が
設定される（たとえば、１０個の間隔）（１３１１）。
次いで、ルーチンは次の間隔まで終了する。変更が正味
のページング・コストの減少をもたらさない場合（ある
いは、１３０８におけるテストの結果がノーであった
後）、管理されているアドレス空間を分析し、スワップ
アウト／目標の増加の組合せを行って、システムの生産
性を向上させることができるかどうかを調べることによ
って、組合せの変更の評価が行われる。この評価は管理
されている各アドレス空間を最も生産性の高いものから
最も生産性の低いものへの順に順次分析し、潜在的なド
ナー・アドレス空間に割り振られた中央記憶機構の合計
だけその目標を増加し、ドナー・アドレス空間をスワッ
プアウトすることがシステム全体をより生産的に作動さ
せることになるかを判定することによって行われる
（「序」の式２参照）。ドナーは最も生産性の低いもの
から最も生産性の高いものへの順に、すべての管理され
ているアドレス空間から選択される。（被ドナー１つ及
び１つまたは複数のドナーが検討される。）次いで、よ
り良好な潜在的な組合せが１３１２における処理によっ
て発見されるかどうかのテストが、１３１３で行われ
る。発見されない場合には、ルーチンは終了する。発見
される場合には、ドナーがスワップアウトされ、被ドナ
ー・アドレス空間の目標が、アドレス空間の中央記憶機
構をクリアして、アドレス空間を管理状態から監視状態
に変更することによって解除され、今活動を行うための
間隔の数が設定される（たとえば、２０個の間隔）。次
いで、ルーチンは終了する。

【０１１４】レシーバが必要としないあらゆる余分のド
ナー・アドレス空間フレームは、その点ＯＫ１に最も近
いところで作動している管理されたアドレス空間に再割
振りされる。

【０１１５】本発明の特定の実施例を開示したが、当分
野の技術者には、本発明の精神及び範囲を逸脱すること
なく、これらの特定の実施例に変更（たとえば、中央記
憶機構を管理することから、中央記憶機構及び拡張記憶
域の両方を管理することへの拡張）を加えられることが
理解されよう。

【図面の簡単な説明】

【図１】本発明の主要な特性を説明するブロック流れ図
である。

【図２】ページング活動カウンティングを説明するブロ
ック図である。

【図３】ページ不在処理を説明するブロック図である。

【図４】ページ流用処理を説明するブロック図である。

【図５】スワップイン処理に対する制御フローを説明す
る流れ図である。

【図６】アドレス空間分析の制御フローを説明する流れ
図である。

【図７】点のプロッティングを説明する流れ図である。

【図８】処理装置及び記憶装置の分析に対する制御フロ
ーを説明する流れ図である。

【図９】ＯＫ１動作処理に対する制御フローを説明する
流れ図である。

【図１０】アウト・トゥー・ロング処理に対する制御フ
ローを説明する流れ図である。

【図１１】ＭＰＬ調節処理に対する制御フローを説明す
る流れ図である。

【図１２】システム・ページング処理に対する制御フロ
ーを説明する流れ図である。

【図１３】目標及び混合体の調節に対する制御フローを
説明する流れ図である。

【図１４】参照の局所性を有するアドレス空間に対する
ページング特性曲線である。

【図１５】順次参照を有するアドレス空間に対するペー
ジング特性曲線である。

【図１６】割り振られた中央記憶機構の関数としてのペ
ージングに対するアドレス空間のＣＰＵコストを示す曲
線である。

【図１７】割り振られた中央記憶機構の関数としての常
駐秒数当たりのアドレス空間の生産ＣＰＵ率を示す曲線
である。

【図１８】アイドル・フレーム秒の関数としての未管理
ページングに対するシステムのＣＰＵコストを示す曲線
である。

【図１９】アイドル・フレーム秒の関数としての処理装
置経過秒当たりのシステムの生産ＣＰＵ率を示す曲線で
ある。

【図２０】点「ＳＰ」及び「ＳＣ」を説明する、システ
ム未管理ページング及びスワップ・コスト率を示す曲線
である。

【図２１】本発明のページング特性ブロックを説明する
制御ブロック図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 バーナード・ロイ・パース アメリカ合衆国12601、ニユーヨーク州ポ ーキープシー、クリーム・ストリート 262番地

Claims (23)

【特許請求の範囲】
1. 【請求項１】ＣＰＵと、主記憶装置と、アドレス空間内
   のプログラムと、オペレーティング・システムからなる
   仮想記憶域プログラミング・システムにおいて、 ａ）１つまたは複数の監視対象のプログラムを選択し、 ｂ）前記の１つまたは複数の監視対象のプログラムに対
   して定期的にページング・データを収集し、 ｃ）前記の１つまたは複数の監視対象のプログラムのう
   ち選択されたプログラムの実効ページ・セットを個別に
   管理し、前記の選択されたプログラムに対する追加のペ
   ージング・データを収集する、 ステップからなる、プログラムのページング特性を決定
   し、使用して、生産ＣＰＵ時間を改善する方法。
2. 【請求項２】個別に管理を行うステップが前記の選択さ
   れたプログラムをページ置換から保護し、該選択された
   プログラムの実効ページ・セットが現在の実効ページ・
   セットの大きさよりも大きな値まで成長できるように試
   みることからなる、請求項１記載の方法。
3. 【請求項３】前記の大きな値が点ＯＫ１である、請求項
   ２記載の方法。
4. 【請求項４】個別に管理を行うステップが前記の選択さ
   れたプログラムの実効ページ・セットを削減し、該選択
   されたプログラムの実効ページ・セットが現在の実効ペ
   ージ・セットの大きさよりも小さな値まで縮小できるよ
   うに試みることからなる、請求項１記載の方法。
5. 【請求項５】前記の小さな値が点ＴＨ１である、請求項
   ４記載の方法。
6. 【請求項６】ＣＰＵと、主記憶装置と、アドレス空間内
   のプログラムと、オペレーティング・システムからなる
   プログラミング・システムにおいて、管理されていない
   ページングに対するシステムのＣＰＵコストからなるシ
   ステム・ページング・データを制御ブロックに収集し、
   アイドル・フレーム秒の関数として、処理装置の経過時
   間ごとにスワップを行うステップからなる、プログラム
   のページング特性を決定し、使用して、生産ＣＰＵ時間
   を改善する方法。
7. 【請求項７】ＣＰＵと、主記憶装置と、アドレス空間内
   のプログラムと、オペレーティング・システムからなる
   プログラミング・システムにおいて、アイドル・フレー
   ム秒の関数としての処理装置の経過秒当たりのシステム
   の生産ＣＰＵ率からなるシステム・ページング・データ
   を制御ブロックに収集するステップからなる、プログラ
   ムのページング特性を決定し、使用して、生産ＣＰＵ時
   間を改善する方法。
8. 【請求項８】さらに管理されていないページングに対す
   るシステムのＣＰＵコストからなるシステム・ページン
   グ・データを制御ブロックに収集し、アイドル・フレー
   ム秒の関数として、処理装置の経過時間ごとにスワップ
   を行うステップからなる、請求項７記載の方法。
9. 【請求項９】ＣＰＵと、主記憶装置と、アドレス空間内
   のプログラムと、オペレーティング・システムからなる
   プログラミング・システムにおいて、割り振られた中央
   記憶機構の関数としての常駐秒当たりのページングに対
   するプログラムのＣＰＵコストからなるプログラム・ペ
   ージング・データをプログラムに関連した制御ブロック
   に収集するステップからなる、プログラムのページング
   特性を決定し、使用して、生産ＣＰＵ時間を改善する方
   法。
10. 【請求項１０】ＣＰＵと、主記憶装置と、アドレス空間
    内のプログラムと、オペレーティング・システムからな
    るプログラミング・システムにおいて、割り振られた中
    央記憶機構の関数としての常駐秒当たりのプログラムの
    生産ＣＰＵ率からなるプログラム・ページング・データ
    をプログラムに関連した制御ブロックに収集するステッ
    プからなる、プログラムのページング特性を決定し、使
    用して、生産ＣＰＵ時間を改善する方法。
11. 【請求項１１】さらに割り振られた中央記憶機構の関数
    としての常駐秒当たりのページングに対するプログラム
    のＣＰＵコストからなるプログラム・ページング・デー
    タをプログラムに関連した制御ブロックに収集するステ
    ップからなる、請求項１０記載の方法。
12. 【請求項１２】ＣＰＵと、主記憶装置と、アドレス空間
    内のプログラムと、オペレーティング・システムからな
    る多重プログラミング・システムにおいて、 ａ）１つまたは複数の監視対象のプログラムを選択し、 ｂ）ある時間間隔にわたるかく監視対象プログラムに対
    してページング特性のセットを生成し、 ｃ）１つまたは複数の監視対象プログラムから、１つま
    たは複数の管理対象プログラムを選択し、 ｄ）目標実効ページ・セット・サイズを１つまたは複数
    の管理対象プログラムに割振り、 ｅ）実効ページ・セットに関連したプログラム調節の予
    想される生産システム利用度に対する影響を計算し、 ｆ）前記の影響が計算を行う前記のステップによって肯
    定的なものであると判定された場合に、前記の実効ペー
    ジ・セットに関連したプログラム調節を開始する、 ステップからなる、プログラムのページング特性を決定
    し、使用して、生産ＣＰＵ時間を改善する方法。
13. 【請求項１３】前記のすべてのステップがシステム・ペ
    ージング活動を最初に計算し、該ページング活動が限界
    値を超えていると判定された後にのみ行われる、請求項
    １０記載の方法。
14. 【請求項１４】前記の実効ページ・セットに関連したプ
    ログラム調節が実効ページ・セットの大きさを調節する
    ことからなる、請求項１２または請求項１３記載の方
    法。
15. 【請求項１５】前記の調節が１つまたは複数のドナー・
    プログラムからレシーバ・プログラムへ多数のフレーム
    を再割振りする値を決定することによって行われる、請
    求項１４記載の方法。
16. 【請求項１６】前記の値が潜在的な新しい実効ページ・
    セットの大きさにおけるレシーバ・プログラムの予想ペ
    ージング・コスト率から、その現在のページング・コス
    ト率を差し引き、新しい実効ページ・セットの大きさに
    おけるすべての潜在的なドナー・プログラムに対する総
    予想ページング・コストから、これらの現在のページン
    グ・コストを差し引くことによって計算される、請求項
    １５記載の方法。
17. 【請求項１７】前記の実効ページ・セットに関連した調
    節が活動プログラムの組合せを調節することからなる、
    請求項１２または請求項１３記載の方法。
18. 【請求項１８】前記の調節が推定変更値に基づいて、ス
    ワップアウト及び目標の増加活動を開始することによっ
    て行われる、請求項１７記載の方法。
19. 【請求項１９】前記推定変更値が１つまたは複数のドナ
    ー・プログラムをスワップアウトし、これらのフレーム
    をレシーバ・プログラムに利用できるようにすることの
    システム生産性に対する利点を計算する、請求項１８記
    載の方法。
20. 【請求項２０】ａ）レシーバ・プログラムの現在の生産
    ＣＰＵ率を引いた、ＯＫ１におけるその予想生産ＣＰＵ
    率を加え、 ｂ）レシーバ・プログラムのページング・コスト率を引
    いた、ＯＫ１におけるその予想ページング・コスト率を
    差し引き、 ｃ）すべての潜在的なドナー・プログラムに起因する現
    在の総生産ＣＰＵ率を差し引き、 ｄ）すべての潜在的なドナー・プログラムに起因する現
    在の総ページング・コストを加え、 ｅ）ＳＰにおける率を引いた、ＳＣにおけるシステム生
    産ＣＰＵ率を差し引き、 ｆ）ＳＰにおける率を引いた、ＳＣにおけるシステムの
    未管理ページング及びスワップ・コスト率を差し引く、 という計算ステップを行うことによって、前記の推定変
    更値を計算する、請求項１９記載の方法。
21. 【請求項２１】ＣＰＵと、主記憶装置と、アドレス空間
    内のプログラムと、オペレーティング・システムからな
    る仮想記憶域プログラミング・システムにおいて、 ａ）監視されているプログラムに対するページング・デ
    ータを収集するためのページング・データ収集手段と、 ｂ）目標を管理されているプログラムに割り当てるため
    の目標設定手段と、 ｃ）実効ページ・セットに関連したプログラム調節の予
    想される生産システム利用度に対する影響を計算するた
    めの影響計算手段と、 ｄ）前記の実効ページセットに関連したプログラム調節
    を開始するための、前記の影響計算手段に応答する開始
    手段と からなる、プログラムのページング特性を決定し、使用
    して、生産ＣＰＵ時間を改善する装置。
22. 【請求項２２】前記の実効ページ・セットに関連したプ
    ログラム調節が実効ページ・セット・サイズ調節からな
    る、請求項２１記載の装置。
23. 【請求項２３】前記の実効ページ・セットに関連したプ
    ログラム調節が活動プログラム組合せ調節からなる、請
    求項２２記載の装置。