JPH0590803A - Multilayer microwave circuit - Google Patents

Multilayer microwave circuit

Info

Publication number
JPH0590803A
JPH0590803A JP3252493A JP25249391A JPH0590803A JP H0590803 A JPH0590803 A JP H0590803A JP 3252493 A JP3252493 A JP 3252493A JP 25249391 A JP25249391 A JP 25249391A JP H0590803 A JPH0590803 A JP H0590803A
Authority
JP
Japan
Prior art keywords
conductor
dielectric
microwave circuit
dielectric substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3252493A
Other languages
Japanese (ja)
Inventor
Hiroki Shiyouki
裕樹 庄木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3252493A priority Critical patent/JPH0590803A/en
Publication of JPH0590803A publication Critical patent/JPH0590803A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide a multilayer microwave circuit which can suppress the generation of a parallel plate mode and keep the satisfactory electric characteristic. CONSTITUTION:A multiplayer microwave circuit contains a triplet line consisting of the ground conductor members 6 and 9 which hold vertically a center conductor 8 via the dielectric members 2 and 3. In such a constitution, at least one of both members 2 and 3 and the members 6 and 9 have the similar shapes as the conductor 8.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、トリプレート線路を含
めて多層化した多層マイクロ波回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer microwave circuit including a triplate line.

【0002】[0002]

【従来の技術】これからのアレーアンテナとしては、ビ
ーム走査、ビーム成形、低サイドローブ化等のさまざま
な性能が要求される。このためには、LNA(低雑音増
幅器)、HPA(高出力増幅器)や移相器を含めたアク
ティブフェイズドアレーアンテナが必要である。しか
も、航空機や自動車等の移動体用への需要が最も期待さ
れるため、給電回路等を含めたアレーアンテナを小型・
薄型に構築することが要求される。
2. Description of the Related Art Array antennas in the future are required to have various performances such as beam scanning, beam shaping, and low side lobe. For this purpose, an active phased array antenna including an LNA (low noise amplifier), HPA (high power amplifier) and a phase shifter is required. Moreover, since the demand for moving objects such as airplanes and automobiles is most expected, the array antenna including the power feeding circuit and the like can be downsized.
It is required to build a thin type.

【0003】ところで、アンテナの小型・薄型化に対し
てはマイクロストリップアンテナを利用することで対処
が可能であり、また給電回路の構築に対してもマイクロ
ストリップ系の線路を利用することができる。特に、ト
リプレート線路を利用することにより給電回路を別々の
層にして多層に重ね合わせられることができ有効であ
り、LNA、HPA等のアクティブ素子のMMIC化に
よりこれらの素子をトリプレート線路の中に組み込むこ
とも可能である。以上の構成により、高度な機能を実現
するアレーアンテナが非常に小型・薄型化できると言え
る。
By the way, the miniaturization and thinning of the antenna can be dealt with by using the microstrip antenna, and the microstrip line can also be used for the construction of the feeding circuit. In particular, it is effective that the feed circuit can be stacked in multiple layers by using the triplate line as a separate layer, and these elements can be integrated into the triplate line by making the MMIC of the active element such as LNA and HPA. Can also be incorporated into. With the above configuration, it can be said that the array antenna that realizes advanced functions can be made extremely small and thin.

【0004】しかし、トリプレート線路を用いる場合の
問題点として、不要モードであるパラレルプレートモー
ドの発生が挙げられる。パラレルプレートモードは、ト
リプレート線路の構造の中で、上下の層やコネクタ等へ
の接続部分等であって上下の構造の非対称となる部分に
おいて発生し、整合特性や放射指向性等の電気特性に悪
影響を与える。
However, as a problem in using the triplate line, there is an occurrence of a parallel plate mode which is an unnecessary mode. The parallel plate mode occurs in the structure of the triplate line where it is connected to upper and lower layers, connectors, etc. and is asymmetrical between the upper and lower structures, and has electrical characteristics such as matching characteristics and radiation directivity. Adversely affect.

【0005】図11及び図12にその具体例としてスロ
ット結合給電型マイクロストリップアンテナによる4素
子アレーアンテナを示す。
As a concrete example, FIGS. 11 and 12 show a four-element array antenna using a slot-coupled feed type microstrip antenna.

【0006】図11には4素子のアレーアンテナの上面
図、図12にはその断面図を示す。ここで、コネクタ5
1から入力した電波は、中心導体52により4分配され
各々スロット53を介してパッチ54を励振する。この
とき、トリプレート線路の上にスロット53がある部分
及びコネクタ51との接続点57の上下非対称な構造と
なって部分でパラレルプレートモードが発生する。パラ
レルプレートモードは、トリプレート線路を形成してい
る外導体55,56の間を伝搬し基板の端まで達する。
ここで生じた電界は放射界に寄与し、アレーアンテナの
放射界に影響を与える。また、トリプレート線路の中で
発生しているパラレルプレートモードは共振し、アンテ
ナの共振特性へも影響がある。
FIG. 11 is a top view of a 4-element array antenna, and FIG. 12 is a sectional view thereof. Where connector 5
The radio wave input from 1 is divided into four by the central conductor 52 and each excites the patch 54 through the slot 53. At this time, the parallel plate mode is generated in the portion where the slot 53 is provided on the triplate line and the connection point 57 with the connector 51 which is vertically asymmetrical. The parallel plate mode propagates between the outer conductors 55 and 56 forming the triplate line and reaches the end of the substrate.
The electric field generated here contributes to the radiation field and affects the radiation field of the array antenna. In addition, the parallel plate mode generated in the triplate line resonates, which affects the resonance characteristics of the antenna.

【0007】[0007]

【発明が解決しようとする課題】以上述べたように、従
来の多層マイクロ波回路においては、パラレルプレート
モードの発生によって電気特性に悪影響を及ぼす等の問
題点があった。
As described above, the conventional multi-layer microwave circuit has a problem that the electrical characteristics are adversely affected by the occurrence of the parallel plate mode.

【0008】そこで、本発明は、パラレルプレートモー
ドの発生を抑え良好な電気特性を維持する多層マイクロ
波回路を提供することを目的とする。
Therefore, an object of the present invention is to provide a multi-layer microwave circuit which suppresses the occurrence of a parallel plate mode and maintains good electric characteristics.

【0009】[0009]

【課題を解決するための手段】上記問題点を解決するた
め、本発明は、中心導体に対して上下から誘電体部材を
介して地導体部材を設けてなるトリプレート線路を有す
る多層マイクロ波回路において、少なくとも一方の前記
誘電体部材及び前記地導体部材を、前記中心導体に沿っ
た形状にしたことを特徴とするものである。
In order to solve the above problems, the present invention provides a multi-layer microwave circuit having a triplate line in which a ground conductor member is provided on a central conductor from above and below via a dielectric member. In the above, at least one of the dielectric member and the ground conductor member has a shape along the center conductor.

【0010】[0010]

【作用】本発明によれば、トリプレート線路を構成する
誘電体部材及び地導体部材を中心導体に沿った形状にし
たことで、発生したパラレルプレートモードがトリプレ
ート線路以外に拡がる余地はなく、誘電体部材の端に不
要の放射源が集中することもなくなる。よって、多層マ
イクロ波回路を構成するトリプレート線路においてパラ
レルプレートモードの発生が抑えられ、電気特性に悪影
響を及ぼすことはなくなる。
According to the present invention, since the dielectric member and the ground conductor member forming the triplate line are formed along the central conductor, there is no room for the generated parallel plate mode to spread to other than the triplate line. Unnecessary radiation sources are not concentrated at the ends of the dielectric member. Therefore, the occurrence of the parallel plate mode is suppressed in the triplate line forming the multilayer microwave circuit, and the electrical characteristics are not adversely affected.

【0011】[0011]

【実施例】以下、本発明の実施例を図面を参照して説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0012】図1は本発明の多層マイクロ波回路を給電
回路を備えた4素子アレーアンテナに適用した実施例を
示す分解斜視図、図2はその断面図である。
FIG. 1 is an exploded perspective view showing an embodiment in which the multilayer microwave circuit of the present invention is applied to a four-element array antenna provided with a feeding circuit, and FIG. 2 is a sectional view thereof.

【0013】図に示すアレーアンテナは、3枚の誘電体
基板1,2,3を重ねて構成される。 上部の誘電体基
板1は矩形をなし、その表面には4組の矩形のパッチ
4,4…が導体膜により形成され、その裏面には図3に
示すように各パッチ4,4…に対応してスロット5,5
…が設けられた導体膜6が形成されている。なお、この
導体膜6はトリプレート線路の構成要素の一つでもある
(特許請求の範囲にいう地導体)。
The array antenna shown in the figure is constructed by stacking three dielectric substrates 1, 2, and 3. The upper dielectric substrate 1 has a rectangular shape, and four sets of rectangular patches 4, 4 ... Are formed on the surface by a conductor film, and the back surface thereof corresponds to the patches 4, 4, ... As shown in FIG. And then slots 5, 5
The conductor film 6 provided with ... Is formed. The conductor film 6 is also one of the constituent elements of the triplate line (ground conductor in the claims).

【0014】下部の誘電体基板3の表面にはトリプレー
ト線路の構成要素の一つである中心導体8(特許請求の
範囲にいう中心導体)が導体膜により形成され、その裏
面にはトリプレート線路の構成要素の一つである地導体
9(特許請求の範囲にいう地導体)が導体膜により形成
されるとともにコネクタ10が設けられている。このコ
ネクタ10の外部コンタクト11は地導体9に接続さ
れ、中心コンタクト12は下部の誘電体基板3を貫く導
体ピンまたはスルーホール13を介し中心導体8に接続
されている。この中心コンタクト12に接続された中心
導体8は基板中央で4方向に分岐し、分岐した各中心導
体8は各スロット5と交叉するように引き延ばされてい
る。
On the surface of the lower dielectric substrate 3, a central conductor 8 (a central conductor in the claims) which is one of the constituent elements of a triplate line is formed by a conductor film, and on the back surface thereof, the triplate is formed. A ground conductor 9 (ground conductor in the claims), which is one of the constituent elements of the line, is formed of a conductor film, and a connector 10 is provided. The external contact 11 of this connector 10 is connected to the ground conductor 9, and the center contact 12 is connected to the center conductor 8 via a conductor pin or through hole 13 that penetrates the lower dielectric substrate 3. The center conductor 8 connected to the center contact 12 is branched in four directions at the center of the substrate, and each branched center conductor 8 is extended so as to intersect with each slot 5.

【0015】ここで、中部の誘電体基板2及び下部の誘
電体基板3(地導体9も含む)は、矩形とされた上部の
誘電体基板1とは異なり、中心導体8に沿った形状にさ
れている。つまり、中部の誘電体基板2及び下部の誘電
体基板3は、トリプレート線路に囲まれていたり、トリ
プレート線路に挟まれている部分でトリプレート線路と
して動作しない部分が取り除かれている。
Here, unlike the upper dielectric substrate 1 having a rectangular shape, the middle dielectric substrate 2 and the lower dielectric substrate 3 (including the ground conductor 9) have a shape along the central conductor 8. Has been done. That is, the middle dielectric substrate 2 and the lower dielectric substrate 3 are surrounded by the triplate line, or the part sandwiched between the triplate lines and not operating as the triplate line is removed.

【0016】次に、このように構成されたアレーアンテ
ナの動作を説明する。
Next, the operation of the array antenna thus constructed will be described.

【0017】コネクタ10より給電された電波は、中心
導体8において4分配された後、各スロット5と交叉す
る位置でスロット5を介し各パッチ4と電磁的に結合し
て各パッチ4を励振する。この結果、各パッチ4から電
波が放射され、アレーアンテナとして動作する。
The electric wave fed from the connector 10 is divided into 4 in the central conductor 8 and then electromagnetically coupled to each patch 4 through the slot 5 at a position where it crosses each slot 5 to excite each patch 4. .. As a result, radio waves are radiated from each patch 4 to operate as an array antenna.

【0018】ここで、従来例でも説明したように、スロ
ット5及びコネクタ10の接続点7においてパラレルプ
レートモードが発生する。しかし、中部の誘電体基板2
及び下部の誘電体基板3は、トリプレート線路に沿った
形状即ちトリプレート線路として動作をする部分以外は
取り除かれているので、発生したパラレルプレートモー
ドがトリプレート線路以外に拡がる余地はなく、中部の
誘電体基板2及び下部の誘電体基板3の端に不要の放射
源が集中することもない。従って、発生したパラレルプ
レートモードがアレーアンテナの放射界に与える影響が
小さくなる。また、このパラレルプレートモードが伝搬
する領域即ち中部の誘電体基板2及び下部の誘電体基板
3の形状は、矩形のように規則的でなく不規則になるの
で、共振が発生し難くなり或いは基板の端に生じる不要
の放射源も不規則になる。従って、発生したパラレルプ
レートモードがアンテナや基板に形成されたマイクロ波
回路の特性に与える影響が小さくなる。
Here, as described in the conventional example, the parallel plate mode occurs at the connection point 7 of the slot 5 and the connector 10. However, the middle dielectric substrate 2
The lower dielectric substrate 3 is removed except for the shape along the triplate line, that is, the portion that operates as a triplate line, so that there is no room for the generated parallel plate mode to spread to other than the triplate line. Unwanted radiation sources will not be concentrated on the edges of the dielectric substrate 2 and the lower dielectric substrate 3. Therefore, the influence of the generated parallel plate mode on the radiation field of the array antenna is reduced. In addition, since the shape of the region in which the parallel plate mode propagates, that is, the dielectric substrate 2 in the middle and the dielectric substrate 3 in the lower part is not regular like a rectangle but irregular, resonance is hard to occur or the substrate The unwanted sources of radiation that occur at the edges of are also irregular. Therefore, the influence of the generated parallel plate mode on the characteristics of the microwave circuit formed on the antenna or the substrate is reduced.

【0019】なお、トリプレート線路として動作する主
要な部分は、中心導体8から中心導体8の幅の5〜6倍
程度以内にある部分であるため、この部分以外の誘電体
(中部の誘電体基板2及び下部の誘電体基板3)、上部
の地導体(スロットの設けられた導体膜6)及び下部の
地導体(地導体9)は取り除いてもマイクロ波回路の特
性に与える影響は小さい。従って、上述した実施例で
は、上部の地導体(スロットの設けられた導体膜6)は
パッチアンテナに対する地導体となるので、そのままに
して下部の地導体(地導体9)の一部を取り除いている
が、本発明は、上部の地導体または下部の地導体のいず
れか一方を取り除くもの、上部の地導体及び下部の地導
体の両方を取り除くものも含まれる。
Since the main portion that operates as a triplate line is a portion within 5 to 6 times the width of the central conductor 8 from the central conductor 8, a dielectric other than this portion (dielectric in the middle portion) Even if the substrate 2 and the lower dielectric substrate 3), the upper ground conductor (the conductor film 6 provided with the slots) and the lower ground conductor (ground conductor 9) are removed, the influence on the microwave circuit characteristics is small. Therefore, in the above-described embodiment, the upper ground conductor (the conductor film 6 provided with the slots) serves as the ground conductor for the patch antenna, so that a part of the lower ground conductor (ground conductor 9) is removed as it is. However, the present invention also includes the removal of either the upper ground conductor or the lower ground conductor, and the removal of both the upper ground conductor and the lower ground conductor.

【0020】また、本発明は、上述したようにパラレル
プレートモードの発生を抑え良好な電気特性を維持する
ことを主目的とするものであるが、本発明の構成により
以下の効果も期待できる。
Further, although the main purpose of the present invention is to suppress the occurrence of the parallel plate mode and maintain good electric characteristics as described above, the following effects can be expected by the constitution of the present invention.

【0021】まず、給電回路の内部において、線路どう
しが接近してもその間の誘電体及び導体の部分が取り除
かれているので、線路間の電気的な結合を抑えることが
でき、給電回路の設計・製造を容易にすることができ
る。この場合、線路間の電気的な結合を低減することを
主目的として、中心導体8からその幅の5〜6倍以内の
部分についても誘電体及び導体を取り除くことも考えら
れる。
First, inside the feeding circuit, even if the lines approach each other, the portions of the dielectric and conductor between the lines are removed, so that the electrical coupling between the lines can be suppressed, and the design of the feeding circuit can be suppressed. -Manufacturing can be facilitated. In this case, it is conceivable to remove the dielectric material and the conductor from the central conductor 8 even within a portion of 5 to 6 times its width, mainly for the purpose of reducing the electrical coupling between the lines.

【0022】また、本発明の多層マイクロ波回路は、誘
電体と導体の余分な部分が取り除かれているので、重量
が軽減される。従って、アンテナ全体が軽量であること
が要求される例えば人口衛星や航空機の搭載用アンテナ
として効果的である。
Further, in the multilayer microwave circuit of the present invention, since the excess portions of the dielectric and the conductor are removed, the weight is reduced. Therefore, it is effective as an on-board antenna of, for example, artificial satellites or airplanes, which requires the entire antenna to be lightweight.

【0023】さらに、給電回路の一部が空いているた
め、この空いている部分にアクティブ素子等から発生す
る熱を制御するためのヒートパイプ等を通すことが可能
となる。従って、例えば熱の制御が要求される衛星搭載
用のマイクロ波回路として効果的である。
Furthermore, since a part of the power supply circuit is vacant, it becomes possible to pass a heat pipe or the like for controlling heat generated from the active element or the like through this vacant part. Therefore, for example, it is effective as a microwave circuit for mounting on a satellite that requires heat control.

【0024】また、航空機用のアレーアンテナ等では、
航空機の形状に合わせて曲面状にアンテナ及び給電回路
を形成することが要求されているが、本発明の多層マイ
クロ波回路では空洞があるため、平面状に構成したもの
を曲面形状に曲げることが比較的容易に行われる点が効
果的である。
In the case of array antennas for aircraft,
Although it is required to form the antenna and the power feeding circuit in a curved shape in accordance with the shape of the aircraft, since the multilayer microwave circuit of the present invention has a cavity, it is possible to bend a planar configuration into a curved shape. It is effective that it is performed relatively easily.

【0025】次に、本発明の他の実施例について説明す
る。
Next, another embodiment of the present invention will be described.

【0026】図4はこの実施例に係るアクティブアレー
アンテナの回路構成を示す図である。 同図において、
14は送受共用のアンテナ素子であり、このアンテナ素
子14はMIC(MMIC)モジュール15に接続され
る。
FIG. 4 is a diagram showing a circuit configuration of the active array antenna according to this embodiment. In the figure,
Reference numeral 14 is an antenna element for both transmission and reception, and this antenna element 14 is connected to a MIC (MMIC) module 15.

【0027】ここで、MICモジュール15は、多層マ
イクロ波回路とは別個に製作され、コネクタ等で多層マ
イクロ波回路と接続されている。
Here, the MIC module 15 is manufactured separately from the multilayer microwave circuit, and is connected to the multilayer microwave circuit by a connector or the like.

【0028】MICモジュール15では、アンテナ素子
14は分波器16と接続され、この分波器16により送
信と受信の電波の分離が行われる。分波器16の送信側
には、HPA17と移相器18が接続され、この移相器
18は多層マイクロ波給電回路の中の送信給電回路19
に接続されている。分波器16の受信側には、LNA2
0と移相器21が接続され、この移相器21は多層マイ
クロ波給電回路の中の受信給電回路22に接続されてい
る。
In the MIC module 15, the antenna element 14 is connected to the demultiplexer 16, and the demultiplexer 16 separates the transmission and reception radio waves. An HPA 17 and a phase shifter 18 are connected to the transmission side of the demultiplexer 16, and the phase shifter 18 is a transmission power feeding circuit 19 in the multilayer microwave feeding circuit.
It is connected to the. The receiving side of the demultiplexer 16 has an LNA2
0 and the phase shifter 21 are connected, and the phase shifter 21 is connected to the reception power feeding circuit 22 in the multilayer microwave power feeding circuit.

【0029】図5はこのアクティブアレーアンテナの構
造を示す断面図である。
FIG. 5 is a sectional view showing the structure of this active array antenna.

【0030】同図に示すように、このアクティブアレー
アンテナは、5枚の誘電体基板23,24,25,2
6,27を重ねて構成される。
As shown in the figure, this active array antenna has five dielectric substrates 23, 24, 25 and 2.
6 and 27 are stacked.

【0031】最上部の誘電体基板23の表面にはパッチ
28が形成され、裏面には導体面29が形成されてい
る。
A patch 28 is formed on the surface of the uppermost dielectric substrate 23, and a conductor surface 29 is formed on the back surface.

【0032】上から3番目の誘電体基板25の表面には
トリプレート線路で構成される受信給電回路22が形成
され、裏面にはトリプレート線路の外導体となる導体面
30が形成されている。
The receiving and feeding circuit 22 formed of a triplate line is formed on the front surface of the third dielectric substrate 25 from the top, and the conductor surface 30 serving as the outer conductor of the triplate line is formed on the back surface thereof. ..

【0033】最下部の誘電体基板27の表面にはトリプ
レート線路で構成される送信給電回路19が形成され、
裏面にはトリプレート線路の外導体となる導体面31が
形成されている。
On the surface of the lowermost dielectric substrate 27, a transmission power feeding circuit 19 composed of a triplate line is formed,
A conductor surface 31 which is an outer conductor of the triplate line is formed on the back surface.

【0034】ここで、パッチ28は、これら誘電体基板
23〜27を貫通する導体線32を介し最下部の誘電体
基板27の裏面に配置されたMICモジュール15に接
続されている。
Here, the patch 28 is connected to the MIC module 15 arranged on the back surface of the lowermost dielectric substrate 27 via conductor lines 32 penetrating these dielectric substrates 23 to 27.

【0035】MICモジュール15の受信出力端子は、
誘電体基板25〜27を貫通する導体線33を介し受信
給電回路22に接続されている。
The reception output terminal of the MIC module 15 is
It is connected to the reception power feeding circuit 22 via a conductor wire 33 penetrating the dielectric substrates 25 to 27.

【0036】受信給電回路22の合成出力端子は、誘電
体基板25〜27を貫通する導体線34を介しコネクタ
35に接続されている。
The combined output terminal of the reception power feeding circuit 22 is connected to the connector 35 via the conductor wire 34 penetrating the dielectric substrates 25 to 27.

【0037】MICモジュール15の送信出力端子は、
誘電体基板27を貫通する導体線36を介し送信給電回
路19に接続されている。
The transmission output terminal of the MIC module 15 is
It is connected to the transmission power supply circuit 19 via a conductor wire 36 penetrating the dielectric substrate 27.

【0038】送信給電回路19の合成出力端子は、誘電
体基板27を貫通する導体線37を介しコネクタ38に
接続されている。
The composite output terminal of the transmission power supply circuit 19 is connected to the connector 38 via the conductor wire 37 penetrating the dielectric substrate 27.

【0039】上下の層の間の線路の接続を行う各導体線
32,33,34,36,37には、接続の整合をとる
ために各導体線を取り囲むように導体線39,40,4
1,42,43が各々設けられている。
The conductor lines 32, 33, 34, 36, 37 for connecting the lines between the upper and lower layers are surrounded by the conductor lines 39, 40, 4 so as to surround the conductor lines in order to match the connection.
1, 42, 43 are provided respectively.

【0040】なお、これらの導体線32〜34,36,
37,39〜43は、導体ピン等をハンダ付け等により
形成してもよいし、スルーホールにより形成してもよ
い。
Incidentally, these conductor lines 32 to 34, 36,
The conductors 37, 39 to 43 may be formed by soldering conductor pins or the like, or may be formed by through holes.

【0041】ここで、図6は最上部の誘電体基板23の
表面を上から見た図、図7はその裏面を下から見た図で
ある。また、図8は上から3番目の誘電体基板25の表
面を上から見た図、図9は上から4番目の誘電体基板2
6の表面を上から見た図である。
Here, FIG. 6 is a view of the surface of the uppermost dielectric substrate 23 viewed from above, and FIG. 7 is a view of the back surface thereof viewed from below. 8 is a view of the surface of the third dielectric substrate 25 from the top, and FIG. 9 is the fourth dielectric substrate 2 from the top.
It is the figure which looked at the surface of 6 from the top.

【0042】本実施例では、図8に示すように、上から
2番目及び3番目の誘電体基板24,25において、受
信給電回路に関係しない誘電体部分及び導体部分が取り
除かれている。
In this embodiment, as shown in FIG. 8, in the second and third dielectric substrates 24 and 25 from the top, the dielectric portion and the conductor portion not related to the receiving and feeding circuit are removed.

【0043】同様に、図9に示すように、上から4番目
及び最下部の誘電体基板26,27において、送信給電
回路に関係しない誘電体部分及び導体部分が取り除かれ
ている。
Similarly, as shown in FIG. 9, in the fourth and lowermost dielectric substrates 26 and 27 from the top, the dielectric and conductor portions not related to the transmission power feeding circuit are removed.

【0044】ただし、本実施例では、これら誘電体基板
24〜27の端付近の誘電体は、多層基板の強度、平面
性の維持等を考慮して残してある。
However, in this embodiment, the dielectrics near the ends of the dielectric substrates 24 to 27 are left in consideration of the strength and flatness of the multilayer substrate.

【0045】このような構成にすることにより、最初に
示した実施例と同様に、給電回路内に発生するパラレル
プレートモードの不要な伝搬や線路間の電気的な結合を
防ぐことができる。
With such a structure, it is possible to prevent unnecessary propagation of the parallel plate mode generated in the feeding circuit and electrical coupling between the lines, as in the first embodiment.

【0046】また、不要な誘電体を取り除いているた
め、軽量化が図れる。特に、アレーアンテナの素子数が
非常に多かったり、給電回路が多くの層により構成され
ている場合にこの軽量化の効果は大きい。
Further, since unnecessary dielectrics are removed, the weight can be reduced. In particular, when the array antenna has a very large number of elements or the power feeding circuit is composed of many layers, the effect of reducing the weight is great.

【0047】なお、この実施例では、MICモジュール
を多層基板の外に設けた例について説明したが、MIC
(MMIC)コンポーネントを層状に形成し各給電回路
の中に組み込むことも考えられる。この場合、線路間の
電気的な結合を防ぐことができるので、MICコンポー
ネントの配置・構成上の自由度が増す利点がある。
In this embodiment, the example in which the MIC module is provided outside the multilayer substrate has been described.
It is also conceivable to form the (MMIC) component in layers and to incorporate it in each feeding circuit. In this case, electrical coupling between the lines can be prevented, which has the advantage of increasing the degree of freedom in arrangement and configuration of the MIC components.

【0048】ところで、多層マイクロ波回路では、層の
上下間の接続が多く、スルーホールの数や接続する層の
関係が区々であったりすると、製造が困難になる。そこ
で、本発明の応用例として製造工程を簡略化できる多層
マイクロ波回路を図10に基づき説明する。
By the way, in a multi-layer microwave circuit, if there are many connections between the upper and lower layers, and the number of through holes and the relationship of the layers to be connected are different, manufacturing becomes difficult. Therefore, as an application example of the present invention, a multilayer microwave circuit capable of simplifying the manufacturing process will be described with reference to FIG.

【0049】図10に示す多層マイクロ波回路を図5に
示したものと比較すると、導体線(スルーホール)の利
用により誘電体基板を貫き上下の接続がなされていた部
分(図5に示した符号32,33,34,36,37)
について、その誘電体基板の部分を取り除き、直接同軸
線路もしくはコネクタを接続している。
Comparing the multilayer microwave circuit shown in FIG. 10 with that shown in FIG. 5, a portion where the upper and lower connections were made through the dielectric substrate by utilizing the conductor wire (through hole) (shown in FIG. 5). Reference numerals 32, 33, 34, 36, 37)
Regarding, the part of the dielectric substrate is removed and the coaxial line or the connector is directly connected.

【0050】例えば、受信給電回路22が形成された誘
電体基板25の裏面に直接コネクタ44や同軸線路45
を取り付けている。
For example, the connector 44 and the coaxial line 45 are directly provided on the back surface of the dielectric substrate 25 on which the reception power feeding circuit 22 is formed.
Is attached.

【0051】つまり、このような構成にすることによ
り、誘電体基板24,25のスルーホール加工と誘電体
基板26,27のスルーホール加工が別個に行えて製造
工程が簡略化される。
That is, with this structure, the through holes of the dielectric substrates 24 and 25 and the through holes of the dielectric substrates 26 and 27 can be separately processed, and the manufacturing process is simplified.

【0052】なお、箇所によってはスルーホールの代わ
りに金属ビスによるビス止めで済ませることもでき、コ
スト上都合がよい。
Depending on the location, screwing with a metal screw may be used instead of the through hole, which is convenient in terms of cost.

【0053】以上の説明において、誘電体に導体パター
ンを形成した基板を多層化した場合について説明してき
たが、誘電体の代わりに発砲スチロールやペーパーハニ
カム等他の支持部材を用いても同様の効果が得られる。
In the above description, the case where the substrate in which the conductor pattern is formed on the dielectric is made multi-layered has been described. However, the same effect can be obtained by using other supporting members such as expanded polystyrene and paper honeycomb instead of the dielectric. Is obtained.

【0054】[0054]

【発明の効果】以上説明したように本発明によれば、パ
ラレルプレートモードの不要な伝搬や線路間の結合によ
る多層マイクロ波回路の電気特性の劣化を防ぐことがで
きる。また、誘電体と導体の余分な部分を取り除いてい
るためにアンテナ全体の軽量化ができ、人工衛星や航空
機の搭載用アンテナとして効果的である。また、給電回
路の一部が空いているためにそこにアクティブ素子等か
ら発生する熱を制御するためのヒートパイプ等を通すこ
とが可能であり、アクティブ素子自体の配置・構成上の
自由度が増す利点がある。さらに、平面で構成した多層
マイクロ波回路を曲面状に変形することが容易であり、
航空機等の曲面に形成するアンテナに対して有効であ
る。
As described above, according to the present invention, it is possible to prevent unnecessary propagation of the parallel plate mode and deterioration of the electrical characteristics of the multilayer microwave circuit due to coupling between lines. Further, since the excess parts of the dielectric and conductor are removed, the weight of the entire antenna can be reduced, which is effective as an antenna for mounting on a satellite or an aircraft. In addition, since a part of the power supply circuit is vacant, it is possible to pass a heat pipe or the like for controlling the heat generated from the active element, etc., and the degree of freedom in arrangement and configuration of the active element itself is increased. There are advantages to increase. Furthermore, it is easy to deform the multilayer microwave circuit configured with a plane into a curved surface,
This is effective for an antenna formed on a curved surface of an aircraft or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の多層マイクロ波回路を示す
分解斜視図である。
FIG. 1 is an exploded perspective view showing a multilayer microwave circuit according to an embodiment of the present invention.

【図2】図1の断面図である。FIG. 2 is a cross-sectional view of FIG.

【図3】図1の上部の誘電体基板の裏面を下から見た図
である。
FIG. 3 is a view of the back surface of the upper dielectric substrate of FIG. 1 viewed from below.

【図4】本発明の他の実施例におけるアクティブアレー
アンテナの回路構成を示す図である。
FIG. 4 is a diagram showing a circuit configuration of an active array antenna according to another embodiment of the present invention.

【図5】図4のアクティブアレーアンテナの構造を示す
断面図である。
5 is a cross-sectional view showing the structure of the active array antenna of FIG.

【図6】図4の最上部の誘電体基板の表面を上から見た
図である。
FIG. 6 is a view of the surface of the uppermost dielectric substrate of FIG. 4 as viewed from above.

【図7】図4の最上部の誘電体基板の裏面を下から見た
図である。
7 is a bottom view of the back surface of the uppermost dielectric substrate shown in FIG. 4;

【図8】図4の上から3番目の誘電体基板の表面を上か
ら見た図である。
FIG. 8 is a view of the surface of the third dielectric substrate from the top of FIG. 4 as viewed from above.

【図9】図4の上から4番目の誘電体基板の表面を上か
ら見た図である。
9 is a view of the surface of the fourth dielectric substrate from the top of FIG. 4 as viewed from above.

【図10】本発明の他の実施例における多層マイクロ波
回路の断面図である。
FIG. 10 is a sectional view of a multilayer microwave circuit according to another embodiment of the present invention.

【図11】従来例の多層マイクロ波回路の上面図であ
る。
FIG. 11 is a top view of a conventional multilayer microwave circuit.

【図12】図11の断面図である。12 is a cross-sectional view of FIG.

【符号の説明】[Explanation of symbols]

1,2,3…誘電体基板、4…パッチ、5…スロット、
6,9…地導体、8…中心導体、10…コネクタ、13
…導体ピンまたはスルーホール。
1, 2, 3 ... Dielectric substrate, 4 ... Patch, 5 ... Slot,
6, 9 ... Ground conductor, 8 ... Center conductor, 10 ... Connector, 13
… Conductor pins or through holes.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 中心導体に対して上下から誘電体部材を
介して地導体部材を設けてなるトリプレート線路を有す
る多層マイクロ波回路において、少なくとも一方の前記
誘電体部材及び前記地導体部材を、前記中心導体に沿っ
た形状にしたことを特徴とする多層マイクロ波回路。
1. In a multi-layer microwave circuit having a triplate line in which a ground conductor member is provided from above and below with respect to a central conductor, at least one of the dielectric member and the ground conductor member is provided. A multilayer microwave circuit having a shape along the center conductor.
JP3252493A 1991-09-30 1991-09-30 Multilayer microwave circuit Withdrawn JPH0590803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3252493A JPH0590803A (en) 1991-09-30 1991-09-30 Multilayer microwave circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3252493A JPH0590803A (en) 1991-09-30 1991-09-30 Multilayer microwave circuit

Publications (1)

Publication Number Publication Date
JPH0590803A true JPH0590803A (en) 1993-04-09

Family

ID=17238142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3252493A Withdrawn JPH0590803A (en) 1991-09-30 1991-09-30 Multilayer microwave circuit

Country Status (1)

Country Link
JP (1) JPH0590803A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946794A (en) * 1995-03-31 1999-09-07 Nec Corporation Method of manufacturing a composite microwave circuit module
JP2011512771A (en) * 2008-02-20 2011-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション Radio frequency (RF) integrated circuit (IC) package with integrated aperture coupled patch antenna
US8253332B2 (en) 2008-03-14 2012-08-28 Orc Manufacturing Co., Ltd. Excimer lamp
JP2014236456A (en) * 2013-06-05 2014-12-15 日立金属株式会社 Antenna device
JP2016005136A (en) * 2014-06-17 2016-01-12 株式会社東芝 Antenna device, and wireless device
JP2017215197A (en) * 2016-05-31 2017-12-07 パナソニックIpマネジメント株式会社 Radio-frequency substrate
WO2018037655A1 (en) * 2016-08-24 2018-03-01 株式会社村田製作所 Antenna module
JPWO2018212163A1 (en) * 2017-05-19 2020-02-27 日立金属株式会社 Planar array antenna and wireless communication module
JP2021520743A (en) * 2018-05-04 2021-08-19 テレフオンアクチーボラゲット エルエム エリクソン(パブル) Cavity back antenna element and array antenna device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946794A (en) * 1995-03-31 1999-09-07 Nec Corporation Method of manufacturing a composite microwave circuit module
JP2011512771A (en) * 2008-02-20 2011-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション Radio frequency (RF) integrated circuit (IC) package with integrated aperture coupled patch antenna
US8253332B2 (en) 2008-03-14 2012-08-28 Orc Manufacturing Co., Ltd. Excimer lamp
JP2014236456A (en) * 2013-06-05 2014-12-15 日立金属株式会社 Antenna device
JP2016005136A (en) * 2014-06-17 2016-01-12 株式会社東芝 Antenna device, and wireless device
US9705195B2 (en) 2014-06-17 2017-07-11 Kabushiki Kaisha Toshiba Antenna device and wireless device
JP2017215197A (en) * 2016-05-31 2017-12-07 パナソニックIpマネジメント株式会社 Radio-frequency substrate
WO2018037655A1 (en) * 2016-08-24 2018-03-01 株式会社村田製作所 Antenna module
CN109643846A (en) * 2016-08-24 2019-04-16 株式会社村田制作所 Anneta module
CN109643846B (en) * 2016-08-24 2021-02-23 株式会社村田制作所 Antenna module
US10957973B2 (en) 2016-08-24 2021-03-23 Murata Manufacturing Co., Ltd. Antenna module
JPWO2018212163A1 (en) * 2017-05-19 2020-02-27 日立金属株式会社 Planar array antenna and wireless communication module
JP2021520743A (en) * 2018-05-04 2021-08-19 テレフオンアクチーボラゲット エルエム エリクソン(パブル) Cavity back antenna element and array antenna device
US11552411B2 (en) 2018-05-04 2023-01-10 Telefonaktiebolaget Lm Ericsson (Publ) Cavity-backed antenna element and array antenna arrangement

Similar Documents

Publication Publication Date Title
US6300906B1 (en) Wideband phased array antenna employing increased packaging density laminate structure containing feed network, balun and power divider circuitry
JP5983760B2 (en) Array antenna
US6507320B2 (en) Cross slot antenna
US5382959A (en) Broadband circular polarization antenna
US8482475B2 (en) Method and apparatus for a compact modular phased array element
US6624787B2 (en) Slot coupled, polarized, egg-crate radiator
US10978812B2 (en) Single layer shared aperture dual band antenna
US9831566B2 (en) Radiating element for an active array antenna consisting of elementary tiles
JPH1028012A (en) Planar antenna
JP2002026638A (en) Antenna system
KR20040077052A (en) Wideband slot antenna and slot array antenna using the same
JP3314069B2 (en) Multi-layer patch antenna
JPH04122107A (en) Microstrip antenna
JPH0590803A (en) Multilayer microwave circuit
JP2717264B2 (en) Phased array antenna
Chae et al. Design of aperture coupled feeding Ku-band phased array antenna on multi-layer PCB for satellite communications
JP3002252B2 (en) Planar antenna
WO1999056346A1 (en) Slot array antenna
JPH06237119A (en) Shared plane antenna for polarized waves
JP3068149B2 (en) Microstrip array antenna
JPH0590826A (en) Microstrip antenna
JPH11239017A (en) Laminated opening plane antenna and multilayer circuit board equipped with it
JP3021480B2 (en) Dual frequency array feed
JP3064395B2 (en) Microstrip antenna
JP2833301B2 (en) Dual-polarized planar antenna

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203