JPH0588918A

JPH0588918A - マシン・サイクルの浪費を回避する方法

Info

Publication number: JPH0588918A
Application number: JP8535892A
Authority: JP
Inventors: Richard Bealowski; リチヤード・ベアルコフスキ; Michael Robert Turner; マイケル・ロバート・ターナー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-04-30
Filing date: 1992-04-07
Publication date: 1993-04-09
Also published as: EP0511748A2; EP0511748A3

Abstract

(57)【要約】【目的】本発明の目的は、命令シーケンス中で待機点
を指示する方法を提供することである。【構成】本発明によれば、プロセッサが多重タスク処
理オペレーティング・システム環境で保護モードで動作
するとき、中央演算処理装置に特徴的なＨＡＬＴ命令ま
たは類似の命令をうまく利用して、プロセッサが有用な
作業をしておらず、たとえば入出力動作を待っている時
間中に、中央演算処理装置のサイクルを節約する方法が
提供される。本発明は、そのタイム・スライスが終わる
前にそのようなタスクに割り込んで、中央演算処理装置
を待ち行列上の次のタスクに割り振る方法を提供する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナル・コンピュ
ータ・システムに関し、具体的には、コンピュータ・シ
ステムが有用な動作を実行していないときにコンピュー
タによって処理中の命令シーケンスの実行の時間を検出
し、指示する方法及び装置に関する。より具体的には、
本発明は、コンピュータ・システムにおける命令シーケ
ンスの実行において静止状態を検出し、それを有効に利
用して処理上の利益を得ることを目的とする。

【０００２】

【従来の技術】一般にパーソナル・コンピュータ・シス
テム、具体的にはＩＢＭパーソナル・コンピュータ・シ
ステムは、現代社会の多くの分野にコンピュータ・パワ
ーを提供するために広範に使用されるようになった。パ
ーソナル・コンピュータ・システムは、通常、システム
・プロセッサ、表示装置、キーボード、１つまたは複数
のディスケット・ドライブ、固定ディスク記憶装置、及
び任意選択のプリンタを有するシステム・ユニットから
なる、デスク・トップ型、床置き型、または携帯型のマ
イクロコンピュータとして定義することができる。マイ
クロコンピュータという言葉は、一般的に、少なくとも
１つの中央演算処理装置と、キーボードやマウスなど任
意選択の入力装置と、フレキシブルかつ拡張可能な方式
で相互接続された出力用の表示装置及びプリンタを有す
るシステムを意味する。これらは、必ずそうとは限らな
いが、通常は、一般に個々のオフィスまたは家庭環境で
使用するのに十分な小型サイズのシングル・ユーザ・シ
ステムとして構成される。これらのシステムは、主とし
て１人または小グループのユーザに独立の計算能力を提
供するように設計され、個人または企業が購入できるよ
うに安価な価格になっている。このようなパーソナル・
コンピュータ・システムの例は、ＩＢＭのパーソナル・
コンピュータＡＴ、及びＩＢＭパーソナル・システム／
２モデル２５、３０、５０、６０、７０、８０、９０、
９５である。これらすべては現在市販されており、その
アーキテクチャ及び動作は当業者には周知である。

【０００３】これらのシステムは、大別して２つのファ
ミリに分類することができる。第１のファミリは、通
常、ファミリ１モデルと呼ばれ、ＩＢＭパーソナル・コ
ンピュータＡＴ、及び「ＩＢＭ互換」機によって例示さ
れるバス・アーキテクチャを使用する。第２のファミリ
は、ファミリ２モデルと呼ばれ、ＩＢＭパーソナル・シ
ステム／２モデル５０ないし９５によって例示される
ＩＢＭのマイクロ・チャネル・バス・アーキテクチャを
使用する。

【０００４】ＩＢＭパーソナル・コンピュータなどのフ
ァミリ１モデルの最初期のパーソナル・コンピュータ・
システムから始まり、ファミリ２モデルを通じて、中央
演算処理装置は、インテル「８６ファミリ」のマイクロ
プロセッサから選択された。インテル８６ファミリのマ
イクロプロセッサには、８０８８、８０８６、８０２８
６、８０３８６、８０４８６が含まれる。ＩＢＭパーソ
ナル・コンピュータ用に選択されたマイクロプロセッサ
は、インテル８０８８であった。インテル８６ファミリ
のマイクロプロセッサのアーキテクチャは、当業者には
周知であって、文書に十分に記載されており、「８６フ
ァミリ」以前のマイクロプロセッサに対するソフトウェ
ア投資を保護する、上位互換の命令セットを提供する。
ソフトウェア適用業務ベースを保存するプロセッサのこ
の上位互換性は、ＩＢＭパーソナル・コンピュータ及び
以後の各種モデルの大成功に寄与した主要な因子の１つ
である。

【０００５】ＩＢＭパーソナル・コンピュータは、ＩＢ
Ｍパーソナル・コンピュータ・ラインの最初のモデルで
あり、インテル８０８８マイクロプロセッサを使用して
いた。ＩＢＭパーソナル・コンピュータ・システムの次
のモデルは、やはりインテル８０８８マイクロプロセッ
サを使用するＩＢＭパーソナル・コンピュータＸＴであ
った。ＩＢＭパーソナル・コンピュータ・システムの次
のモデルは、インテル８０２８６マイクロプロセッサを
使用するＩＢＭパーソナル・コンピュータＡＴであっ
た。ＩＢＭパーソナル・コンピュータＡＴに続く２つの
ＩＢＭパーソナル・コンピュータ・システムは、ＩＢＭ
パーソナル・システム／２モデル５０及び６０であった
が、これらのモデルはともにインテル８０２８６プロセ
ッサを使用していた。ＩＢＭパーソナル・システム／２
モデル８０、及びＩＢＭパーソナル・システム／２モデ
ル７０のいくつかのバージョンでは、インテル８０３８
６プロセッサを使用し、ＩＢＭパーソナル・システム／
２モデル７０の他のバージョンでは、インテル８０４８
６プロセッサを使用している。ＩＢＭパーソナル・シス
テム／２モデル９０ＸＰ４８６、及びＩＢＭパーソ
ナル・システム／２モデル９５ＸＰ４８６はともに
インテル８０４８６を使用している。これらすべてのシ
ステムの共通の特徴の１つは、インテル８６ファミリ・
マイクロプロセッサの使用である。

【０００６】インテル８６ファミリのマイクロプロセッ
サは各種の動作「モード」をサポートする。インテル８
６ファミリの基本モードは「実モード」である。実モー
ドは８０８８及び８０８６の唯一の動作モードである。
実モードは１メガバイトのアドレス空間をサポートす
る。８０８８及び８０８６マイクロプロセッサには保護
機構はない。保護機構という言葉は、他の適用業務また
はプロセスの動作を妨げずに、個々の適用業務またはプ
ロセスの独立かつ別個の処理を可能にする機構を、プロ
セッサがもつことを意味する。それには必然的に、プロ
セッサ・サイクルを分割し、処理されている様々な適用
業務の間にそれを割り振ることが必要である。８０２８
６プロセッサは、実モード及び「保護モード」の両方の
動作モードをサポートする。保護モードは、「保護」と
いう言葉が意味するように、ある適用業務プログラムが
他の適用業務プログラム、またはシステム内に常駐する
オペレーティング・システムの動作に干渉するのを防止
する、保護された動作モードを提供する。８０２８６
は、８０８８及び８０８６より優れた拡張されたアドレ
ス指定能力を提供し、最大１６メガバイトまでの直接ア
ドレス指定が可能である。下方互換性を維持するため
に、８０２８６は、実モードで動作して８０８８及び８
０８６の実モードをエミュレートすることができる。８
０３８６及び８０４８６は、インテル８６ファミリ・ア
ーキテクチャをさらに拡張し、最大４ギガバイトの物理
メモリをアドレス指定できる能力を提供する。また、８
０３８６及び８０４８６は、「仮想８６」動作モードを
サポートする。仮想８６モードは、保護モード環境の全
範囲で実モードの動作特性をサポートする。この仮想８
６モードは、パーソナル・コンピュータの分野で標準と
して確立されたＤＯＳオペレーティング・システムの下
で走る適用業務とのきわめて高水準の互換性を提供する
のに有用である。実モード、保護モード及び仮想８６モ
ードを記載した文書は、インテル社から容易に入手でき
る。

【０００７】ＤＯＳオペレーティング・システムは、最
初のＩＢＭパーソナル・コンピュータをサポートするオ
ペレーティング・システムの１つであった。ＩＢＭパー
ソナル・コンピュータがインテル８０８８マイクロプロ
セッサを利用して以来、ＤＯＳオペレーティング・シス
テムは必然的に実モードのオペレーティング・システム
であったし、現在もそうである。ＤＯＳオペレーティン
グ・システムは通常、一時に１つの適用業務の実行だけ
をサポートする。ある適用業務が活動状態のときに別の
適用業務を走らせるには、活動状態の適用業務を終了さ
せるか、あるいは活動状態の適用業務を中断しなければ
ならない。インテル８６ファミリのプロセッサの１つを
使用する各種のパーソナル・コンピュータ・システムで
動作するＤＯＳの各種バージョン、たとえばＤＯＳバー
ジョン２．０、３．０、３．２、３．３、４．０が開発
された。保護モードをサポートするインテル・マイクロ
プロセッサ上でも、ＤＯＳは依然として実モードで動作
しなければならない。ＤＯＳは実モード専用のオペレー
ティング・システムである。

【０００８】インテル８０３８６または８０４８６マイ
クロプロセッサ上で使用可能な仮想８６動作モードを利
用する保護モード・オペレーティング・システムは、Ｄ
ＯＳ上で同時に走るように設計された複数の適用業務プ
ログラムを実行することができるが、ＤＯＳ自体は本質
的には多重タスク処理はしない。保護モード専用の適用
業務は、仮想８６モードのＤＯＳ環境で実行中の実モー
ド適用業務と同時に走らせることができる。したがっ
て、これらの保護モード・オペレーティング・システム
は、実モード適用業務を含む複数の適用業務の「多重タ
スク処理」をサポートすることができる。上述の環境を
サポートするオペレーティング・システムの例は、周知
のＡＩＸ及びＯＳ／２オペレーティング・システムのい
くつかのバージョンである。

【０００９】インテル８０２８６、８０３８６及び８０
４８６マイクロプロセッサの保護動作モードは、４段階
層特権システムをサポートする。４段階層特権システム
は、従来技術であり、周知であり、引用によって本明細
書に合体される"Intel iAPX286 Programmer^s Referenc
e Manual"のたとえば pp.１−４以下に記載されてい
る。これらの特権レベルは、特権命令や入出力命令の使
用などいくつかのマイクロプロセッサ機能の使用を制御
する。その４つのレベルには、０から３までの番号が付
いている。レベル０は最高の特権を有する、すなわち最
も信頼されたレベルである。

【００１０】インテル８６ファミリのプロセッサはすべ
てＨＡＬＴ命令を提供する。プロセッサが実モードで動
作しているとき、ＨＡＬＴ命令は命令の実行を停止し、
プロセッサをＨＡＬＴ状態に置く。実モードの通常の条
件下では、イネーブルされた割り込み、マスク不能割り
込み（ＮＭＩ）またはリセット命令が、実行を再開させ
る。インテル８０３８６や８０４８６などのプロセッサ
でＨＡＬＴ命令を実行すると、保護モード（現特権レベ
ルが０でない場合。適用業務については現特権レベルは
０であってはならない。なぜなら、レベル０は伝統的に
オペレーティング・システムのコア部分に予約されてい
るからである。非オペレーティング・システム機能また
は非コア・オペレーティング・システムは非０レベルで
操作される）及び仮想８６モードで一般的記憶保護例外
が発生する。

【００１１】パーソナル・コンピュータなどのコンピュ
ータ・システムで使用されている１つの共通なタイプの
プログラム構造はループである。多くのコンピュータ・
プログラムは、ループ内で特定の事象が起こるのを待
つ。この事象は打鍵またはその他の割り込みでよい。事
象が起こるまで、タスクは本質的にアイドル状態にあ
り、事象を待っている。この間、プログラムは、中央演
算処理装置（ＣＰＵ）サイクル中で待つ以外に有用な作
業を何も実行しない。これはＣＰＵサイクルの無駄であ
り、この無駄がなくなれば、ＣＰＵサイクルを利用して
システム性能を向上させることができる。多重タスク処
理が可能なオペレーティング・システム環境では、アイ
ドル・ループで浪費される時間がシステム性能を大きく
低下させる可能性がある。

【００１２】本発明をよく理解するために、命令シーケ
ンス及び具体的に待機ループの動作に関する典型的な従
来技術を要約して示す。これから詳細に説明する図面、
具体的には図１を参照すると、プログラミング・ループ
の流れ図が示されている。ループの始まりは、Ｔｏｐ＿
ｏｆ＿Ｌｏｏｐアドレス１１０などの標識でマークされ
ている。Ｔｏｐ＿ｏｆ＿Ｌｏｏｐ１１０には、前の命令
からあるいは直接飛び越しまたは分岐を介して至るプロ
グラム・コードから入る。ループ本体１１２は、ループ
内で必要とされる任意の作業を実行する。これには、計
算またはその他のプログラム活動が含まれる。次に、１
１４でこのループからの脱出基準が検査される。この検
査は、入出力ポートにおいて１つまたは複数のビットに
よって指示される特定の状況条件など何らかの外部保留
事象のテストでよい。ステップ１１６でのテストでルー
プ脱出基準が満たされた場合、プログラム・プロセス中
の次の論理モジュールに制御が移り、プログラムを続行
する（１２２）。ステップ１１６でループ脱出基準が満
たされなかった場合は、ステップ１２０のジャンプ命令
に制御が移り、ループの始め１１０に制御を戻すことに
よって、ループの動作がもう１度繰り返される。

【００１３】図１に示したループ構造は、上述のループ
のアイドル期間中に、オペレーティング・システムがＣ
ＰＵを別のプロセスに割り振るオプションを可能にす
る、エスケープ機構の追加によって機能を高めることが
できる。ここで図２を参照すると、ステップ１１７の追
加によって従来技術の図１の機能を高めることができ
る。オペレーティング・システム特有の呼び出し１１７
が、ステップ１１６の脱出基準テストの後に追加され
る。この呼び出しは、オペレーティング・システムに制
御を渡して、オペレーティング・システムがＣＰＵを別
の活動プロセスに割り振るオプションを可能にする。こ
の呼び出しを原点とするプロセスは、ラウンド・ロビン
式のＣＰＵ割り振り法を含むいくつかの基準に従って、
オペレーティング・システムによって再開される。ステ
ップ１１７の呼び出し法の明白な欠点は、この方法がオ
ペレーティング・システム特有であり、各種のパーソナ
ル・コンピュータ及びそれらの関連オペレーティング・
システムのすべての実施態様に対して一般的ではないこ
とである。

【００１４】次に図３を参照すると、実モードで動作し
ているインテル８０２８６などのインテル８６ファミリ
・プロセッサ１２４が示されている。このタイプのシス
テムで使用されるオペレーティング・システムは、普
通、ＤＯＳ１２６である。ＤＯＳは単一タスク処理用の
オペレーティング・システムなので、せいぜい１つの適
用業務プログラム１２８しか活動状態になることができ
ない。

【００１５】ＩＢＭパーソナル・コンピュータ・システ
ムのラインは、様々なオペレーティング・システムをサ
ポートする。これらのオペレーティング・システムは、
インテル８６ファミリのマイクロプロセッサの様々なモ
ードのうちの１つまたは複数のモードを使用する。いく
つかのオペレーティング・システムでは、待機中のプロ
グラムが、オペレーティング・システム呼び出しを介し
て、自発的にそのＣＰＵタイム・スライスを放棄（surr
ender）することができる。この呼び出しの性質は、使
用されるオペレーティング・システムに従って変わる。
たとえば、周知であり、文書に記載されている、ＯＳ／
２オペレーティング・システム呼び出し"ＤｏｓＳｌｅ
ｅｐ"は、現スレッド（命令を実行する単位）を指定さ
れた時間だけ中断する。要求されたＤｏｓＳｌｅｅｐ時
間がゼロの場合、この呼び出しは現タイム・スライスの
残り部分を放棄する。ＡＩＸオペレーティング・システ
ムでは、呼び出し"ｓｌｅｅｐ"は、現プロセス（命令を
実行する単位）の実行をある時間だけ中断する。したが
って、インテル８６ファミリ及びその動作モードなどの
あるプロセッサ・アーキテクチャ全体を通じて首尾一貫
しており、しかもオペレーティング・システム独立な、
タイム・スライス（ＣＰＵ割り振りの単位）を放棄する
方法は、きわめて有利となるはずであるが、まだ知られ
ていず、本発明によって提供される。

【００１６】

【発明が解決しようとする課題】本発明は、上述の諸問
題を軽減するために開発された。したがって、本発明の
１つの目的は、命令シーケンス中で待機点を指示する方
法を提供することである。本発明の別の目的は、オペレ
ーティング・システムが待機点の標識を管理するための
方法を提供することである。本発明の別の目的は、オペ
レーティング・システムとは無関係な形で上記の２点を
達成することである。

【００１７】

【課題を解決するための手段】本発明によれば、プロセ
ッサが多重タスク処理オペレーティング・システム環境
で保護モードで動作するとき、中央演算処理装置に特徴
的なＨＡＬＴ命令または類似の命令をうまく利用して、
プロセッサが有用な作業をしておらず、たとえば入出力
動作を待っている時間中に、中央演算処理装置のサイク
ルを節約する方法が提供される。本発明は、そのタイム
・スライスが終わる前にそのようなタスクに割り込ん
で、中央演算処理装置を待ち行列上の次のタスクに割り
振る方法を提供する。

【００１８】本発明は、保護モードまたは類似のモード
で動作できる中央演算処理装置を有するコンピュータ・
システムで実施される。中央演算処理装置はＨＡＬＴ命
令を実行することができる。本発明によれば、保護モー
ドのオペレーティング・システムを介して一連の命令を
実行する際に、中央演算処理装置のサイクルが浪費され
ない。本発明の第１段階では、あるタスクにおいて、保
護機構の下で、たとえばインテル・アーキテクチャの保
護モードで一連の命令中のあるコマンドによって生成さ
れた、マイクロプロセッサの実行を中断する命令（たと
えばＨＡＬＴ命令）を実行してそのタスクを中断させ
る。これによって、その一連の命令からオペレーティン
グ・システムに制御が移る。実行中のタスクの状態は、
たとえばＨＡＬＴ命令の結果としてセーブされ、停止さ
れたタスクはオペレーティング・システムの待ち行列に
置かれ、後で処理される。通常、タスクのセーブは、通
常の方式でオペレーティング・システムによって実行さ
れる。その後、中央演算処理装置が、待ち行列上の次の
タスクに割り振られる。

【００１９】本明細書では、「停止」命令という用語
は、モトローラＭ６８０００ファミリのプロセッサの
「ストップ」命令など他の同等な命令を含むものとし、
一般にプロセッサの動作中断を意味することを理解され
たい。同様に、「保護」動作モードという用語は、モト
ローラＭ６８０００ファミリのプロセッサにおいて例外
が発生するとスーパバイザ・モードに切り替わるユーザ
・モードなど、同様の動作モードを含むものとする。

【００２０】

【実施例】次に図面、具体的には図４を参照すると、本
発明を適用できるパーソナル・コンピュータ・システム
１０が示されている。図示されているように、パーソナ
ル・コンピュータ・システム１０は、相互接続されたい
くつかの構成要素を含む。より具体的には、マイクロプ
ロセッサ、メモリなどを含むシステム装置１２が、任意
選択の表示装置１４（通常のビデオ・ディスプレイな
ど）に結合され、それを駆動することができる。また、
システム装置１２は、任意選択としてキーボード１６や
マウス１８などの入力装置に結合することができる。ま
た、プリンタ２０など任意選択の出力装置もシステム装
置１２に接続することができる。最後に、システム装置
１２は、ディスケット・ドライブ２２など１つまたは複
数の大容量記憶装置を含むことができる。

【００２１】以下に説明するように、システム装置１２
は、キーボード１６、マウス１８、ローカル・エリア・
ネットワーク・インターフェースなどの入力装置に応答
する。さらに、ディスケット・ドライブ２２、表示装置
１４、プリンタ２０、ローカル・エリア・ネットワーク
通信システムなどの入出力装置が、当業者に周知の方式
でシステム装置１２に接続されている。もちろん、当業
者なら知っているように、その他の通常の構成要素もシ
ステム装置１２に接続してそれと対話することができ
る。本発明によれば、コンピュータ・システム１０は、
ランダム・アクセス・メモリ（ＲＡＭ）、読取り専用メ
モリ（ＲＯＭ）、及び複数の入出力装置に相互接続され
たシステム・プロセッサを含む。

【００２２】通常の使用では、パーソナル・コンピュー
タ・システムは、サーバとしての小グループのユーザに
または単一のユーザに独立の計算能力を与えるように設
計され、個人または小企業が購入できるように安価な価
格になっている。動作に当っては、システム・プロセッ
サは、ＩＢＭのＯＳ／２オペレーティング・システムや
ＤＯＳなどのオペレーティング・システムの下で動作す
る。このタイプのオペレーティング・システムは、入出
力装置とオペレーティング・システムの間にＢＩＯＳイ
ンターフェースを含む。ＢＩＯＳは、ＩＢＭパーソナル
・コンピュータ・プロダクト用の基本入出力システムで
あり、オペレーティング・システム及び適用業務プログ
ラムを特定のハードウェア装置と分離するソフトウェア
・インターフェースまたは「層」である。ＢＩＯＳは、
引用によって本明細書に合体される "IBM Personal Sys
tem/2 and Personal Computer BIOS Interface Technic
alReference",1988 に明確に記載されている。ＢＩＯＳ
は、マザーボードまたはプレーナ・ボード上のＲＯＭに
最初に記憶することができ、ＰＯＳＴと呼ばれる電源投
入時自己試験セクションに診断ルーチンを含んでいる。

【００２３】上記の構造を本発明に関係づける前に、パ
ーソナル・コンピュータ・システム１０の一般的動作を
要約して示す。図５を参照すると、本発明によるパーソ
ナル・コンピュータ・システム１０の様々な構成要素を
示すコンピュータ・システム１０のブロック・ダイアグ
ラムが示されている。さらに図５は、プレーナ・ボード
８の諸構成要素、ならびにパーソナル・コンピュータ・
システム１０の入出力スロット４６及びその他のハード
ウェアへのプレーナ・ボード８の接続を示す。プレーナ
・ボード８には、マイクロプロセッサからなるシステム
・プロセッサ２６が接続されている。このマイクロプロ
セッサは、高速ＣＰＵローカル・バス２４によってバス
制御式タイミング装置３８を介してメモリ制御ユニット
５０に接続されている。メモリ制御ユニット５０はさら
に揮発性ランダム・アクセス・メモリ（ＲＡＭ）５８に
接続されている。任意の適当なマイクロプロセッサが使
用できるが、１つの好適なマイクロプロセッサはインテ
ル社から市販されている８０３８６マイクロプロセッサ
である。

【００２４】次に図５のシステム・ブロック・ダイアグ
ラムを具体的に参照して本発明について説明するが、本
発明による装置及び方法は、他のハードウェア構成のプ
レーナ・ボードでも使用できることが企図されている。
たとえば、システム・プロセッサはインテル８０２８６
または８０４８６マイクロプロセッサでもよい。

【００２５】図５についてさらに説明すると、（デー
タ、アドレス及び制御構成要素を含む）ＣＰＵローカル
・バス２４は、マイクロプロセッサ２６、任意選択の演
算用コプロセッサ２７、キャッシュ制御装置２８及びキ
ャッシュ・メモリ３０の接続を行う。またＣＰＵローカ
ル・バス２４上にはバッファ３２も結合されている。バ
ッファ３２はそれ自体（ＣＰＵローカル・バスに比べ
て）低速のシステム・バス３４に接続されている。この
システム・バスもアドレス、データ及び制御構成要素を
含む。システム・バス３４は、バッファ３２と別のバッ
ファ３６の間に延びる。システム・バス３４はさらにバ
ス制御／タイミング装置３８及びＤＭＡユニット４０に
接続されている。ＤＭＡユニット４０は、中央アービタ
４８とＤＭＡ制御装置４１からなる。バッファ３６は、
システム・バス３４と、ＩＢＭＰＳ／２ラインのパー
ソナル・コンピュータで使用されるマイクロ・チャネル
・バス４４などの任意選択の機能バスの間のインターフ
ェースを提供する。バス４４には、マイクロ・チャネル
・アダプタ・カード（図示せず）を受けるための複数の
入出力スロット４６が接続されている。入出力スロット
４６はさらに入出力装置またはメモリに接続することも
できる。アービトレーション・バス４２は、ＤＭＡ制御
装置４１及び中央アービタ４８を入出力スロット４６及
びディスケット・アダプタ８２に結合する。システム・
バス３４には、メモリ制御ユニット５０も接続されてい
る。メモリ制御ユニット５０は、メモリ制御装置５２、
アドレス・マルチプレクサ５４、及びデータ・バッファ
５６からなる。メモリ制御ユニット５０は、さらにＲＡ
Ｍモジュール５８で表されているランダム・アクセス・
メモリに接続されている。メモリ制御装置５２は、アド
レスをマイクロプロセッサ２６とＲＡＭ５８の特定の領
域との間にマップする論理機構を含む。パーソナル・コ
ンピュータ・システム１０は１メガバイトの基本ＲＡＭ
モジュールで示されているが、図５で任意選択のメモリ
・モジュール６０ないし６４によって表されるように、
追加のメモリを相互接続できることを理解されたい。

【００２６】システム・バス３４とプレーナ入出力バス
６８の間にさらに別のバッファ６６が結合されている。
プレーナ入出力バス６８は、アドレス、データ、及び制
御構成要素を含む。プレーナ入出力バス６８に沿って、
ディスプレイ・アダプタ７０（これは任意選択の表示装
置１４を駆動するために使用される）、クロック７２、
不揮発性ＲＡＭ７４（ここではＮＶＲＡＭとして参
照）、ＲＳ２３２アダプタ７６、並列アダプタ７８、複
数のタイマ８０、ディスケット・アダプタ８２、ＰＣキ
ーボード／マウス制御装置８４、読取り専用メモリ（Ｒ
ＯＭ）８６など各種の入出力アダプタ及びその他の周辺
構成要素が結合されている。ＲＯＭ８６はＢＩＯＳを格
納している。このＢＩＯＳはさらに、パーソナル・コン
ピュータ・システム１０の主要構成要素を試験するため
に使用されるＰＯＳＴを含んでいる。

【００２７】クロック７２は時刻計算に使用される。不
揮発性ＲＡＭ７４は、システム構成データを記憶するた
めに使用される。すなわち、不揮発性ＲＡＭ７４は、シ
ステムの現在の構成を記述する値を格納する。たとえ
ば、不揮発性ＲＡＭ７４は、固定ディスクまたはディス
ケットの容量、表示装置のタイプ、メモリの量などを記
述する情報を含む。さらに、これらのデータは、特別の
構成プログラムが実行されたときに不揮発性ＲＡＭ７４
に記憶される。この構成プログラムの目的は、このシス
テムの構成を特徴づける値を不揮発性ＲＡＭ７４に記憶
することである。これらの値は、システムから電源が切
れるときセーブされる。

【００２８】キーボード／マウス制御装置８４には、ポ
ートＡ及びＢが接続されている。これらのポートは、Ｐ
Ｃキーボード及びマウスをＰＣシステムに接続するため
に使用される。ＲＳ２３２アダプタ装置７６には、ＲＳ
２３２コネクタが結合されている。モデムなど任意選択
の装置を、このコネクタを介してシステムに結合するこ
とができる。

【００２９】本発明は、上述のようなコンピュータ・シ
ステムで容易に実施することができる。さらに、以下で
図６、図７、図８、及び図９を具体的に参照して本発明
を説明するが、以下の説明にあたって、本発明による方
法は、命令シーケンスを含む様々なプログラム構造で使
用できることが企図されていることを理解されたい。こ
こで、図１を修正した図６の命令シーケンスを参照する
と、テスト１１６の後、ジャンプ１２０の前にＨＡＬＴ
命令１１８が制御流れに追加されている。ステップ１１
６のループ脱出基準が満たされなかった場合、ＨＡＬＴ
命令１１８に制御が移る。実動作モードでは、ＨＡＬＴ
命令はマイクロプロセッサ２６にプログラムの実行を停
止させる。保護動作モードでは、ステップ１１８のＨＡ
ＬＴ命令は、オペレーティング・システムに対する例外
を発生する。いったん停止されると、マイクロプロセッ
サ２６は再始動されるまでローカル・バス２４を使用で
きなくされる。このＨＡＬＴ条件の処理については、実
動作モードに関しては図７で、保護動作モードに関して
は図８でさらに詳しく述べる。実行の継続が許されたと
き、このプロセスは、ステップ１１８のＨＡＬＴ命令の
後のジャンプ命令１２０から再開する。

【００３０】次に、図７を参照すると、ステップ１３０
で、ステップ１１８のＨＡＬＴ命令が実モードで実行さ
れたとき、ＨＡＬＴ状態に入る（１３２）。ＨＡＬＴ状
態は命令の実行を終了させることを思い起こされたい。
通常の条件下では、マイクロプロセッサ２６は、イネー
ブルされた割り込み、マスク不能割り込み（ＮＭＩ）ま
たはリセットによってＨＡＬＴ状態から脱出することが
できる（１３４）。上記の条件の１つが発生すると、マ
イクロプロセッサ２６は実行を再開する（１３６）。

【００３１】次に、図８を参照すると、ステップ１１８
のＨＡＬＴ命令が、保護モード環境で走っており、かつ
特権レベル０で実行中ではない、適用業務などのコード
によって実行されたとき、一般的記憶保護例外タイプ０
が発生する（１４０）。仮想８６モードでＨＡＬＴを実
行しても、一般的記憶保護例外タイプ０が生ずることを
思い起こされたい。オペレーティング・システムに常駐
する一般的保護ハンドラは、この例外の発生源がＨＡＬ
Ｔであったかどうか判定するために検査をする（１４
２）。この例外がＨＡＬＴ以外の理由で発生した場合、
この例外を処理するために、その条件に適切な処置がと
られる（１４４）。その例外がＨＡＬＴによるものであ
った場合は、ステップ１４６で、この例外を発生したタ
スクの状態がセーブされる。「セーブされる」という言
葉は、後の処理のために復元できるように、そのタスク
のレジスタ状態がメモリに記憶されることを意味する。
ＨＡＬＴ命令は、このように、自発的な「タイム・スラ
イスの放棄（surrender of Time-Slice）」として扱わ
れる。このタスクは、後でスケジューリングされるよう
に作動可能待ち行列上に置かれる（１４８）。次にオペ
レーティング・システムは、ＣＰＵ２６を作動可能待ち
行列上の次のタスクに割り振る（１５０）。

【００３２】次に図９を参照すると、８０８３６または
８０４８６の保護モードで動作しているインテル８６フ
ァミリのプロセッサ１６０が示されている。仮想８６モ
ードをサポートする保護モード・オペレーティング・シ
ステム１６２が複数のＤＯＳ環境１６４−１６８をサポ
ートしている。各ＤＯＳ環境１６４−１６８は、それぞ
れ通常のＤＯＳモードの適用業務１７０−１７４をサポ
ートする。また保護モード・オペレーティング・システ
ム１６２は、複数の保護モード適用業務１７８−１８２
を走らせることができる保護モード環境１７６をサポー
トする。

【００３３】通常、タイト・ループ内で実行している適
用業務は、計算拘束プロセスのように見える。このタス
クは、そのタイム・スライスが終わりになるまで実行さ
れ、終わりになった時点で、そのタスクはオペレーティ
ング・システムが代わって獲得し、ＣＰＵ２６は別のプ
ロセスに与えられる。適用業務の見かけの計算拘束状況
は、実際には割り込みなどの入出力を待っている可能性
もあるので、正確なものではない。ＨＡＬＴ技法によっ
て、適用業務はアイドル・ループから一時的に出ること
ができ、ＣＰＵサイクルの浪費が避けられる。このＨＡ
ＬＴ法の使用は、計算プラットフォーム全体を通して首
尾一貫しており、システム性能を向上させることができ
る。

【００３４】本発明はインテル・ファミリのプロセッサ
を参照して説明したが、他の装置、たとえばモトローラ
社刊 "M68000 16/32-BIT Microprocessor Programmer^s
Reference Manual"、第４版、１９８４年（引用によっ
て本明細書に合体する）に記述されたモトローラＭ６８
０００１６／３２ビット・マイクロプロセッサ・ファ
ミリでも実施できることが企図されている。

【００３５】このようなシステムでは、一連の命令がモ
トローラ・プロセッサの「ユーザ」状態で実行される可
能性がある。あるタスクの実行中に事象を待っている間
にプロセッサ・サイクルが浪費されている場合、プロセ
ッサ・サイクルを待ち行列中の別のタスクに割り振るこ
とが望ましくなる。このような場合、「ストップ」命令
が命令シーケンス中にコーディングされ、それが実行さ
れたときユーザ状態のプロセッサの動作に例外を発生さ
せる。次に、例外処理によって特権状態がユーザ状態か
らスーパバイザ状態に変更され、その結果、実行中のタ
スクがセーブされる。

【００３６】スーパバイザ状態では、オペレーティング
・システムが制御を取り、待ち行列上の次のタスクを実
行のために設定して、プロセッサをユーザ状態に戻し次
のタスクを実行させる。

【図面の簡単な説明】

【図１】典型的な従来技術のコンピュータ・プログラム
・ループを示す流れ図である。

【図２】図１を参照して前に説明した、ＣＰＵを放棄す
るためのオペレーティング・システム呼び出しを含む、
典型的な従来技術のコンピュータ・プログラム・ループ
を示す流れ図である。

【図３】インテル８６ファミリ・マイクロプロセッサの
実モードで動作する典型的なＤＯＳオペレーティング・
システム環境を示す階層図である。

【図４】本発明を実施できる典型的なコンピュータ・シ
ステムを示す透視図である。

【図５】図４のシステムの典型的なコンピュータ・シス
テムのハードウェア図である。

【図６】ＨＡＬＴ機構を含む典型的なコンピュータ・プ
ログラム・ループを示す流れ図である。

【図７】実モードでのＨＡＬＴ命令の実行の取扱いに関
する事象のシーケンスを示す流れ図である。

【図８】保護モードでのＨＡＬＴ命令の実行の取扱いに
関する、サポートするオペレーティング・システムの制
御流れを示す流れ図である。

【図９】（仮想８６モードの形での）実モード及び保護
モードの環境及び適用業務をサポートする、保護モード
・オペレーティング・システムを示すブロック・ダイア
グラムである。

【符号の説明】

２６マイクロプロセッサ２７演算用コプロセッサ２８キャッシュ制御装置３０キャッシュ３２バッファ３６バッファ３８バス制御／タイミング装置４０ＤＭＡ制御装置４６入出力スロット４８中央アービタ５０メモリ制御ユニット５２メモリ制御装置５４アドレス・マルチプレクサ５６データ・バッファ５８ランダム・アクセス・メモリ（ＲＡＭ）６６バッファ

───────────────────────────────────────────────────── フロントページの続き (72)発明者マイケル・ロバート・ターナーアメリカ合衆国33433、フロリダ州ボカ・ラトン、パシフイツク・ブールバード 5637番地 2906号

Claims

【特許請求の範囲】

【請求項１】保護機構の下で動作でき、マイクロプロセ
ッサに実行を停止させる命令を実行することのできる、
中央演算処理装置を有するコンピュータ・システムにお
いて、オペレーティング・システムを介して一連の命令
を実行する際に保護機構動作モードの下で中央演算処理
装置のサイクルの浪費を回避する方法であって、一連の命令内のあるコマンドによって発生されたタスク
中に前記実行停止命令を実行して前記タスクを停止させ
る段階と、制御を前記一連の命令からオペレーティング・システム
に移す段階と、前記実行停止命令を発生した前記一連の命令によって実
行中のタスクの状態をセーブする段階と、停止されたタスクを後で処理されるようにオペレーティ
ング・システムの待ち行列上に置き、その後、中央演算
処理装置を待ち行列上の次のタスクに割り振り、それに
よって中央演算処理装置のサイクルを放棄して待ち行列
上の次のタスクに自発的に譲る段階とを含む方法。
【請求項２】前記実行停止命令が、最高特権レベル以外
の特権レベルで実行中のコードによって実行されること
を特徴とする、請求項１に記載の方法。