JPH0588901A - フアジイ推論装置およびフアジイ推論方法 - Google Patents

Abstract

(57)【要約】 【目的】 ファジィ推論における推論時間の低減および
並列処理ファジィ推論装置におけるハードウェア量を低
減する。 【構成】 各入力ｘ１，ｘ２それぞれに対しその入力値
から適合度がゼロでない有効メンバーシップ関数を選択
する有効ルール検出器１を設け、この有効ルール検出器
１により検出された有効ルールから出力されるルールポ
インタ６に従って有効ルールのみをルールメモリ２から
読出し、このルールメモリ２からの有効ルールを特定す
るルール信号７に基づいて有効ルールのみによる推論処
理をルール実行部３で実行する。 【効果】 有効なルールのみが実行され、不必要なルー
ルは実行されないため、推論に要する時間を大幅に低減
することができる。また、並列処理推論においても、各
ルール毎にハードウェアを設ける必要がなくなり、ハー
ドウェア量を低減することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はファジィ推論装置およ
びファジィ推論方法に関し、特に、ファジィ推論を高速
で実行するための構成および方法に関する。

【０００２】

【従来の技術】ファジィ推論では、１つまたは複数の入
力について予め定められたファジィルール（推論規則；
以下、単にルールと称す）に基づいて入力値に対しファ
ジィ演算が行なわれる。このファジィ演算の結果が推論
結果として出力される。

【０００３】このルールは、入力をｘ１、ｘ２、ｘ３、
…、出力をｙ１、ｙ２、…とすれば、 ＩＦ ｘ１＝Ａ ａｎｄ ｘ２＝Ｂ ａｎｄ ｘ３＝Ａ
…、 ＴＨＥＮ ｙ１＝Ｐ、ｙ２＝Ｑ、… という形で表現される。上述のルールのうち、“ＩＦ
ｘ１＝Ａ ａｎｄ ｘ２＝Ｂ ａｎｄ ｘ３＝Ａ…”を
前件部、“ＴＨＥＮ ｙ１＝Ｐ、ｙ２＝Ｑ、…”を後件
部と称す。このルールは、「もし入力ｘ１がＡという値
をとりかつ入力ｘ２がＢという値をとりかつ入力ｘ３が
Ａという値をとり…ならば、出力ｙ１としてＰという
値、出力ｙ２としてＱという値、…をそれぞれ出力す
る」ということを意味する。ここで、Ａ、Ｂ、Ｐ、およ
びＱはファジィ変数と呼ばれる。このファジィ変数は、
ファジィ理論では、一般に、図２５に示すように適合度
を表わす三角形の形状の関数で定義されることが多い。

【０００４】図２５において、横軸は入力値または出力
値を示し、縦軸は適合度を示す。この図２５においては
変数ｘ１についてのファジィ変数ＡおよびＢを例示的に
示す。

【０００５】図２５を参照して、変数ｘ１の値がｘ１１
の場合、ファジィ変数ＡおよびＢについての適合度はそ
れぞれｗａ１およびｗｂ１となる。この変数ｘ１の値が
ｘ１２の場合、ファジィ変数ＡおよびＢについての適合
度はそれぞれ０およびｗｂ２となる。

【０００６】すなわち、ファジィ理論においては、“ｘ
１＝Ａ”なる記述において、この記述内容が「真である
か偽であるか」の２値で評価するのではなく、“適合
度”という連続的な値で評価される。このような適合度
を表わす関数は、メンバーシップ関数と呼ばれる。

【０００７】なお、上に示したルールにおいて前件部の
“ｘ１＝Ａ”、“ｘ２＝Ｂ”、“ｘ３＝Ａ”という記述
および後件部の“ｙ１＝Ｐ”および“ｙ２＝Ｑ”という
記述は、１つ以上であるならば、幾つかの記述が含まれ
ていてもよい。

【０００８】ファジィ推論を実行する方法には数種類の
考え方が存在する。以下の説明においては、最もよく用
いられる「ｍｉｎｉ−ｍａｘ−重心法」について説明す
る。「ｍｉｎｉ−ｍａｘ−重心法」に限らずファジィ推
論では上述のルールがその意味のまま演算が行なわれ
る。今、図２６に示すように、 ＩＦ ｘ１＝Ａ ａｎｄ ｘ２＝Ｂ ＴＨＥＮ ｙ＝Ｐ （ルール１） ＩＦ ｘ１＝Ｃ ａｎｄ ｘ２＝Ｄ ＴＨＥＮ ｙ＝Ｑ （ルール２） なる２つのルールに基づくファジィ推論について考え
る。まず、ルール１の前件部の“ｘ１＝Ａ“という記述
について、ファジィ変数Ａを定義するメンバーシップ関
数ｆＡにより入力ｘ１がファジィ変数Ａに関してどれだ
け適合しているか（この条件Ａをどれだけ満足している
か）という適合度ｗ１１を求める。同様に、次いで、
“ｘ２＝Ｂ”という記述について入力ｘ２の適合度ｗ１
２を求める。次いで、“ａｎｄ”演算として、この適合
度ｗ１１およびｗ１２の小さいほうを選択し、ルール１
の適合度ｗ１を求める（これをｍｉｎｉｍｕｍ（ミニマ
ム）演算と称す）。この値ｗ１がルール１の適合度を示
す。

【０００９】ルール２についても同様にして、“ｘ１＝
Ｃ”なる記述について入力ｘ１の適合度ｗ２１を求め、
かつ“ｘ２＝Ｄ”なる記述について入力ｘ２の適合度ｗ
２２を求める。この２つの適合度ｗ２１およびｗ２２の
うちの小さいほうを選択することにより、ルール２の適
合度ｗ２を求める。以上が２入力２ルールの前件部の処
理である。

【００１０】次に後件部の処理について説明する。後件
部では、まずルール１に従ってファジィ変数Ｐを表わす
メンバーシップ関数ｐ（ｙ）とルール１の適合度ｗ１よ
り関数ｐ′（ｙ）が求められる。また同様にして、ルー
ル２に従ってファジィ変数Ｑを表わすメンバーシップ関
数ｑ（ｙ）とルール２の適合度ｗ２とから関数ｑ′
（ｙ）が求められる。ここで、ｐ′（ｙ）およびｑ′
（ｙ）は、 ｐ′（ｙ）＝ｗ１×ｐ（ｙ） ｑ′（ｙ）＝ｗ２×ｑ（ｙ） で与えられる。前件部の処理は、この演算により後件部
の関数の形に影響を及ぼす。この図２６に示すように後
件部のメンバーシップ関数（ｐ（ｙ）およびｑ（ｙ））
と対応のルールの適合度との積をとる方法の他に、図２
７に示すように後件部メンバーシップ関数と適合度の最
小値を求める方法も用いられる。ここで図２７において
は後件部のメンバーシップ関数ｐ（ｙ）およびｑ（ｙ）
はそれぞれ適合度ｗ１およびｗ２で切取られて関数ｐ″
（ｙ）およびｑ″（ｙ）が求められている。この後件部
の処理においては図２６および図２７のいずれの方法が
用いられてもよい。次いで、各ルールに対する出力ｙの
各値について関数ｐ′（ｙ）と関数ｑ′（ｙ）（または
ｐ″（ｙ）およびｑ″（ｙ））の大きいほうの値をと
り、これにより関数ｆ（ｙ）（またはｆ′（ｙ））を求
める。この関数ｆ（ｙ）が出力用のメンバーシップ関数
となる。この出力用メンバーシップ関数ｆ（ｙ）を求め
る演算はｍａｘｉｍｕｍ（マキシマム）演算と呼ばれ
る。

【００１１】この最後に得られた関数ｆ（ｙ）から出力
としての確定値を得るために一種の平均操作である重心
演算（Σｆ（ｙｉ）×ｙｉ／Σｙｉ）を行なう。ここで
Σは変数ｙの全範囲について加算をとる。この重心演算
の結果得られた重心値ｇが推論結果としての出力ｙの出
力値として出力される。

【００１２】以上がファジィ推論の一般的方法である。
次に、ファジィ推論により１つのまとまった制御を行な
うためのルール群について具体的に説明する。

【００１３】ファジィ推論の制御の一例として、車の燃
費を最大に保つためのスロットル制御を考察する。この
スロットル制御はたとえば特開平１−１４２９０１に示
されている。この例においては推論の入力変数として勾
配ｘ１とカーブｘ２の２変数が用いられ、出力変数とし
てスロットル開度ｙ１の１変数が用いられる。これらの
各変数に対し図２８に一覧にして示すようにメンバーシ
ップ関数が割付けられる。

【００１４】勾配を示す入力ｘ１に対してはその勾配が
５段階に分割され、各段階に応じ５つのメンバーシップ
関数Ａ１〜Ａ５が割当てられる。道路のカーブを示す入
力ｘ２に対しては、カーブの程度を３段階に分割し、各
段階に対しメンバーシップ関数Ｂ１〜Ｂ３が割当てられ
る。出力ｙ１に対しては、スロットルの開度が４段階に
分割され、各分割に対しメンバーシップ関数Ｃ１〜Ｃ４
が割当てられる。

【００１５】ルールとしてはこれらのメンバーシップ関
数Ａ１〜Ａ５、Ｂ１〜Ｂ３およびＣ１〜Ｃ４を用いて以
下のような１５個のルールが用いられる。以下に示すル
ールでは、入力変数の記述の間に付される「，」により
演算“ａｎｄ”が示される。

【００１６】 Ｒ１：ｉｆ ｘ１＝Ａ１，ｘ２＝Ｂ１ ｔｈｅｎ ｙ１＝Ｃ２ Ｒ２：ｉｆ ｘ１＝Ａ１，ｘ２＝Ｂ２ ｔｈｅｎ ｙ１＝Ｃ２ Ｒ３：ｉｆ ｘ１＝Ａ１，ｘ２＝Ｂ３ ｔｈｅｎ ｙ１＝Ｃ１ … Ｒ１５：ｉｆ ｘ１＝Ａ５，ｘ２＝Ｂ３ ｔｈｅｎ ｙ１＝Ｃ３ この１５個のルールＲ１〜Ｒ１５は、２つの入力変数ｘ
１およびｘ２に関するメンバーシップ関数Ａ１〜Ａ５お
よびＢ１〜Ｂ３の組合せのすべてについて定義されてい
る。この１５個のルールからなるルール群が入力変数が
形成する入力空間をどのように分け合っているかを概念
的に図２９に示す。

【００１７】図２９においては、横軸は入力ｘ１を示
し、縦軸は入力ｘ２を示す。ｘ１軸は、図２９の下部に
示すように、入力ｘ１について定義されたメンバーシッ
プ関数Ａ１〜Ａ５により５分割される。ｘ２軸は、図２
９の左部に示すように入力ｘ２について定義されたメン
バーシップ関数Ｂ１〜Ｂ３により３分割される。したが
って、入力ｘ１およびｘ２により張られる２次元空間は
図２９の中央に示すように５×３＝１５の領域に分割さ
れる。図２９に示す符号Ｒ１〜Ｒ１５は各領域に関係す
るルールを示す。

【００１８】メンバーシップ関数は、図２９に示すよう
に互いにオーバーラップしている。したがって、２次元
空間における各ルールが関係する領域も完全に分割され
るわけではなく、隣接する領域同士がオーバーラップす
る。この領域の境界線は領域同士を完全に分離するもの
ではないため、図２９においてはこの境界領域を斜線に
より表わす。

【００１９】ここで、図２９に示すメンバーシップ関数
Ａ１〜Ａ５およびＢ１〜Ｂ３は説明のために便宜的に示
されるものであり、前述の先行技術の特開平１−１４２
９０１に示されるものとは異なっている。

【００２０】このファジィ制御システムの場合、推論の
入力がｘ１およびｘ２の２個であるため、ルール数Ｒ
は、入力ｘ１およびｘ２に対して定義されたメンバーシ
ップ関数の数ｍ１およびｍ２の積として、 Ｒ＝ｍ１×ｍ２＝５×３＝１５ となる。今、この推論においてさらに入力が１個追加さ
れた場合を考える。追加された入力をｘ３、この追加入
力ｘ３に対して定義されたメンバーシップ関数をＥ１、
Ｅ２、Ｅ３およびＥ４の４個（ｍ３＝４）であるとす
る。この場合、図２９に示す２次元の入力空間は、図３
０に示すように３次元の入力空間となる。この図３０に
おいては、各軸それぞれに入力とその入力に対して定義
されたメンバーシップ関数を対応づけて示し、各領域の
境界は斜線で示す。

【００２１】この図３０に示す推論の場合のルール数Ｒ
は、 Ｒ＝ｍ１×ｍ２×ｍ３＝５×３×４＝６０ となる。一般に、入力数がｎ個であり、各々の入力につ
いて定義されたメンバーシップ関数の数がそれぞれｍ
１、ｍ２、…ｍｎのとき、ルール数Ｒは、 Ｒ＝Πｍｉ＝ｍ１×ｍ２×…×ｍｎ となる。ここで、Πはｉ＝１ないしｎについての掛け算
を示す。すなわち、ルール数は入力数に対しほぼ幾何級
数的に増加することになる。

【００２２】

【発明が解決しようとする課題】ファジィ推論において
は、前件部の処理は各ルール独立に行なわれる。マイク
ロプロセッサなどによりソフトウェア処理を行なう場合
には、各ルールが順次実行される。したがって、ルール
数が入力の数に対してほぼ幾何級数的に増加した場合こ
のルールを処理するための推論時間が大幅に増大すると
いう問題が生じる。

【００２３】また、ハードウェアを用いて各ルールの前
件部の処理を並列的に行なうことにより処理時間を低減
する構成が用いられる場合もある。しかしながらこの場
合入力数が増加するとそれに伴ってハードウェアの量が
増大し、装置規模が大きくなるという問題が生じる。

【００２４】それゆえ、この発明の目的は上述のような
従来のファジィ推論の有する欠点を除去し、ファジィ推
論の推論時間を大幅に短縮することのできるファジィ推
論装置を提供することである。

【００２５】この発明の他の目的は、装置規模を増大さ
せることなく推論時間を短縮することのできるファジィ
推論装置を提供することである。

【００２６】この発明の他の目的は、ファジィ推論の推
論時間を大幅に短縮することのできるファジィ推論方法
を提供することである。

【００２７】

【課題を解決するための手段】この発明に係るファジィ
推論装置およびファジィ推論方法は、要約すれば、入力
に対し適合度が所定値以上のメンバーシップ関数を求
め、このメンバーシップ関数に関するルールについての
み推論処理を実行するようにしたものである。

【００２８】すなわち請求項１に係るファジィ推論装置
は、複数のファジィルール各々を特定するルール特定情
報を記憶するルール記憶手段と、ファジィ推論に用いら
れるファジィルールにおいて定義されたメンバーシップ
関数各々について、その適合度が所定値以上の領域を記
憶する領域記憶手段と、入力値と上記領域記憶手段に記
憶された各メンバーシップ関数の領域とを比較し、該入
力値をその領域に含む有効メンバーシップ関数を検出す
る有効メンバーシップ関数検出手段と、この検出された
有効メンバーシップ関数について記述されたファジィル
ールに対応するルール特定情報を上記ルール記憶手段か
ら読出すルール読出手段と、このルール読出手段により
読出されたルール特定情報により特定されたファジィル
ールに基づいて推論を実行するルール実行手段を備え
る。

【００２９】請求項２に係るファジィ推論方法は、入力
について定義されたメンバーシップ関数のうち、その適
合度が所定値以上の有効メンバーシップ関数を求めるス
テップと、該求められた有効メンバーシップ関数につい
て記述されたファジィルールに基づいて推論を実行する
ステップとを含む。

【００３０】

【作用】請求項１に係るファジィ推論装置においては、
有効メンバーシップ関数検出手段により入力値に対し、
その適合度が所定値以上のメンバーシップ関数のみが検
出される。ルール読出手段は、この有効メンバーシップ
関数について記述されたルールのみを特定するルール特
定情報をルール記憶手段から読出す。ルール実行手段は
このルール特定情報により特定されたファジィルールに
基づいて推論を実行する。したがって、適合度が所定値
未満のメンバーシップ関数について記述されたファジィ
ルールは実行されないため、不要なルール実行に要する
時間を省略することができ、ファジィ推論時間を大幅に
低減することができる。

【００３１】請求項２の推論方法に従えば、適合度が所
定値以上の有効メンバーシップ関数について記述された
ファジィルールに基づいて推論が実行される。したがっ
て処理されるべきファジィルールの数が低減され、これ
により推論時間の低減が得られる。

【００３２】また、実行されるべきルール数が低減され
るため、並列処理装置においても、前件部処理装置の数
を適合度が所定値以上のメンバーシップ関数からなるフ
ァジィルールの数にまで低減することができ、大幅にそ
のハードウェア量を低減することができる。

【００３３】

【実施例】本発明の実施例について説明する前に、まず
本発明が拠ってたつ考え方を大まかに説明する。ここで
は、説明を簡単にするために、入力がｘ１およびｘ２の
２変数であり、入力ｘ１について定義されたメンバーシ
ップ関数がＡ１、Ａ２、およびＡ３の３個であり、入力
ｘ２について定義されたメンバーシップ関数がＢ１、Ｂ
２、Ｂ３およびＢ４の４個とする。さらに、互いにオー
バーラップするメンバーシップ関数の数は多くとも２個
とする。このメンバーシップ関数Ａ１〜Ａ３およびＢ１
〜Ｂ４と入力ｘ１およびｘ２により張られる入力空間を
図２に示す。

【００３４】図２において横軸は入力ｘ１を示し、縦軸
は入力ｘ２を表わす。ｘ１軸は、図２下部に示すよう
に、入力ｘ１について定義されたメンバーシップ関数Ａ
１〜Ａ３により３分割され、ｘ２軸は、図２左部に示す
ように、入力ｘ２について定義されたメンバーシップ関
数Ｂ１〜Ｂ４により４分割される。したがって、入力ｘ
１およびｘ２により張られる２次元空間は、図２の中央
部に示すように、３×４＝１２の領域に分割される。

【００３５】図２の中央部において斜線で示す領域が、
各ルールの領域は完全に分離されるものではなく、領域
同士にはオーバーラップが存在するために示されてい
る。これは図２９および図３０について説明した場合と
同様である。

【００３６】この図２に示す各領域に対し次の１２個の
ルールＲ１〜Ｒ１２が対応するものと仮定する。

【００３７】 Ｒ １：ＩＦ ｘ１＝Ａ１ ＡＮＤ ｘ２＝Ｂ１ ＴＨＥＮ ｙ＝… Ｒ ２：ＩＦ ｘ１＝Ａ１ ＡＮＤ ｘ２＝Ｂ２ ＴＨＥＮ ｙ＝… Ｒ ３：ＩＦ ｘ１＝Ａ１ ＡＮＤ ｘ２＝Ｂ３ ＴＨＥＮ ｙ＝… Ｒ ４：ＩＦ ｘ１＝Ａ１ ＡＮＤ ｘ２＝Ｂ４ ＴＨＥＮ ｙ＝… Ｒ ５：ＩＦ ｘ１＝Ａ２ ＡＮＤ ｘ２＝Ｂ１ ＴＨＥＮ ｙ＝… Ｒ ６：ＩＦ ｘ１＝Ａ２ ＡＮＤ ｘ２＝Ｂ２ ＴＨＥＮ ｙ＝… Ｒ ７：ＩＦ ｘ１＝Ａ２ ＡＮＤ ｘ２＝Ｂ３ ＴＨＥＮ ｙ＝… Ｒ ８：ＩＦ ｘ１＝Ａ２ ＡＮＤ ｘ２＝Ｂ４ ＴＨＥＮ ｙ＝… Ｒ ９：ＩＦ ｘ１＝Ａ３ ＡＮＤ ｘ２＝Ｂ１ ＴＨＥＮ ｙ＝… Ｒ１０：ＩＦ ｘ１＝Ａ３ ＡＮＤ ｘ２＝Ｂ２ ＴＨＥＮ ｙ＝… Ｒ１１：ＩＦ ｘ１＝Ａ３ ＡＮＤ ｘ２＝Ｂ３ ＴＨＥＮ ｙ＝… Ｒ１２：ＩＦ ｘ１＝Ａ３ ＡＮＤ ｘ２＝Ｂ４ ＴＨＥＮ ｙ＝… 通常は、これら１２個のルールＲ１〜Ｒ１２について推
論のための処理が行なわれることになる。しかしなが
ら、これらの１２個のルールＲ１〜Ｒ１２のうち、実際
の推論過程で意味があるのは、入力値近傍の領域に関係
するものだけであり、入力値から離れた領域のルールに
ついては処理を行なう必要はない。なぜならば、この入
力値から離れた領域のルールに含まれるメンバーシップ
関数の適合度はゼロとなり、「ｍｉｎｉｍｕｍ演算」の
結果、そのルールの適合度もゼロとなるからである。た
とえば図２において、入力ｘ１の入力値がａ、入力ｘ２
の入力値がｂの場合を考える。

【００３８】図３に、この上述の入力値ａおよびｂに対
し処理する必要のあるルールを示す。図３において、図
２と同様、横軸は入力ｘ１を表わし、縦軸は入力ｘ２を
表わす。この図３においても、入力ｘ１およびｘ２が張
る入力空間におけるメンバーシップ関数による領域を示
す。この図３に示すように、入力ｘ１の入力値ａおよび
入力ｘ２の入力値ｂに対してその適合度がゼロでないメ
ンバーシップ関数は、入力ｘ１に関してはメンバーシッ
プ関数Ａ２およびＡ３だけであり、入力ｘ２に関しては
メンバーシップ関数Ｂ２およびＢ３だけである。この図
３において、実線で示した領域は、メンバーシップ関数
Ａ２およびＢ２に関する領域であり、この領域はルール
Ｒ６に対応する。同様に、一点鎖線で示される領域は、
メンバーシップ関数Ａ２およびＢ３に関する領域であ
り、ルールＲ７に対応する。点線で示される領域はメン
バーシップ関数Ａ３およびＢ２に関する領域であり、ル
ールＲ１０に対応する。破線で示す領域は、メンバーシ
ップ関数Ａ３およびＢ３に関する領域であり、ルールＲ
１１に対応する。残りのメンバーシップ関数Ａ１、Ｂ１
およびＢ４に対しては、その適合度はゼロである。した
がって、この入力値ａおよびｂの場合には、ルールＲ
６、Ｒ７、Ｒ１０およびＲ１１の４個のルールだけを用
いて推論するだけで正しい推論結果が得られることにな
る。

【００３９】上述のように、メンバーシップ関数同士の
最大オーバーラップ数が２の場合、各入力に関し有効な
メンバーシップ関数（適合度がゼロでないメンバーシッ
プ関数）は多くとも２であり、有効なルール数は入力数
がｎの場合２ⁿ 以下となる。同様に、メンバーシップ関
数同士の最大オーバーラップ数が３の場合、有効なルー
ル数は３ⁿ 以下となる。

【００４０】したがって、入力値に対して前もってその
有効なルールを選択するという手続を実行すれば、それ
以後の推論処理を大幅に低減することができる。以下、
上述の原理的方法に基づいた本発明の実施例について説
明する。

【００４１】図１は本発明の一実施例であるファジィ推
論装置の全体の構成を概略的に示すブロック図である。
図１において、ファジィ推論装置は、入力ｘ１およびｘ
２の入力値から有効なルールを検出する有効ルール検出
器１と、各ルールを記憶し、有効ルール検出器１からの
ルールポインタ６に従って対応のルールを特定するルー
ル信号７を出力するルールメモリ２と、ルールメモリ２
から読出されたルール信号７に応答して、有効ルールの
みに基づいて入力ｘ１およびｘ２に対しファジィ推論を
実行するルール実行部３を含む。ルール実行部３から推
論結果としての出力信号５が出力される。この出力信号
５は重心演算が行なわれる前の出力値であってもよく、
また重心演算が行なわれた後の出力値であってもよい。

【００４２】このファジィ推論装置はさらに、有効ルー
ル検出器１、ルールメモリ２およびルール実行部３の動
作に必要な各種制御信号の発生および動作制御を実行す
る制御回路８を含む。この制御回路８の信号の入出力関
係は省略する。次に、図１を参照してこの発明の一実施
例であるファジィ推論装置の動作について簡単に説明す
る。

【００４３】有効ルール検出器１は、入力ｘ１およびｘ
２の入力値に対応する入力信号４を受ける。この与えら
れた入力信号４の値に基づいて、有効ルール検出器１
は、実行する必要のあるルール、すなわちその適合度が
所定値以上であるメンバーシップ関数について記述され
たルールを検出し、この実行すべきルールを示すルール
特定情報をルールポインタ６としてルールメモリ２へ出
力する。ルールメモリ２は、予めルールを格納してい
る。ルールポインタ６はたとえば、このルールメモリ２
のアドレスとして用いられる。ルールメモリ２は、推論
時においては、この有効ルール検出器１から与えられる
ルールポインタ６が指定するアドレスに格納されたルー
ルを特定する情報をルール信号７としてルール実行部３
へ与える。ルール実行部３は、このルール信号７に基づ
いて実行すべきルールについて入力信号に関する推論を
行ない、該推論結果を出力信号５として出力する。ルー
ル実行部３は、マイクロプロセッサで構成されてもよ
く、また個別装置からなるハードウェアで構成されても
よい。

【００４４】次に、有効ルール検出器１の構成および動
作について詳細に説明する前に、まずルールメモリ２の
アドレスとして用いられるルールポインタ６について説
明する。

【００４５】図４に、ルールメモリ２に格納されるルー
ルとそのアドレスすなわちルールポインタとの関係を示
す。入力ｘ１について定義されたメンバーシップ関数Ａ
１〜Ａ３および入力ｘ２について定義されたメンバーシ
ップ関数Ｂ１〜Ｂ４にはそれぞれ識別番号（コード）が
付される。入力ｘ１およびｘ２について定義されたメン
バーシップ関数の数はそれぞれ３個および４個であり、
それぞれの識別番号は２ビットで表示される。すなわ
ち、入力ｘ１について定義されたメンバーシップ関数Ａ
１〜Ａ３に対しては識別番号“００”、“０１”、およ
び“１０”が付される。

【００４６】入力ｘ２について定義されたメンバーシッ
プ関数Ｂ１〜Ｂ４には識別番号“００”、“０１”、
“１０”、および“１１”がそれぞれ付される。１つの
ルールは２つのメンバーシップ関数を用いて記述され
る。ルールポインタ６は、したがって入力ｘ１について
のメンバーシップ関数Ａｉ（ｉ＝１〜３）と入力ｘ２に
ついてのメンバーシップ関数Ｂｊ（ｊ＝１〜４）につい
て付された識別番号の組合せで与えられる。このルール
ポインタ６の構成を図４（Ｃ）に示す。この図４（Ｃ）
の段において、上段がメンバーシップ関数の組合せを示
し、中段がルールメモリのアドレスすなわちルールポイ
ンタ６を示し、下段が対応のルールを示す。

【００４７】ルールポインタ６は、図４（Ｃ）に示すよ
うに、上位２ビットが入力ｘ１について定義されたメン
バーシップ関数Ａ１〜Ａ３のいずれかの識別番号で表わ
され、下位２ビットが入力ｘ２について定義されたメン
バーシップ関数Ｂ１〜Ｂ４のいずれかの識別番号で表わ
される。この４ビットの値により、メンバーシップ関数
Ａ１〜Ａ３およびＢ１〜Ｂ４の組合せに対する１２個の
ルールＲ１〜Ｒ１２のいずれかを指定する。

【００４８】たとえばメンバーシップ関数Ａ２とメンバ
ーシップ関数Ｂ３との組合せでは、それぞれの識別番号
が“０１”と“１０”であり、この組合せ“０１１０”
がルールポインタとなり、対応のルールＲ７を指定す
る。このルールメモリ２がルールポインタ６をアドレス
として格納する情報はルールに含まれる入力ラベル（フ
ァジィ変数）そのものであってもよく、また単にルール
を特定する情報であってもよい。このルールメモリ２が
格納する情報はルール実行部３の構成により変更を受け
る。

【００４９】有効ルール検出器１は、２つの入力ｘ１お
よびｘ２について定義されたメンバーシップ関数のうち
この入力信号４の値すなわち入力値に従ってその適合度
が所定値以上のメンバーシップ関数（以下の説明では適
合度がゼロでないメンバーシップ関数）を有効なメンバ
ーシップ関数として検出し、検出された有効メンバーシ
ップ関数の識別番号を図４（Ａ）および図４（Ｂ）に示
すように組合せてルールポインタ６として出力する。

【００５０】図５は有効ルール検出器１の全体の構成を
示す図である。図５を参照して、有効ルール検出器１
は、入力を識別する入力ポインタを発生する入力ポイン
タ発生器１２と、メンバーシップ関数（ＭＳＦ）の識別
番号を発生するＭＳＦポインタ発生器１３と、メンバー
シップ関数の各々について、適合度（メンバーシップ関
数値）が所定値以上の領域を記憶するＭＳＦ境界値メモ
リ９とを含む。ＭＳＦ境界値メモリ９は、入力ポインタ
発生器１２からの入力ポインタを上位アドレスとしかつ
ＭＳＦポインタ発生器１３からのＭＳＦポインタを下位
アドレスとして受ける。

【００５１】有効ルール検出器１は、さらに、入力ポイ
ンタ発生器１２からの入力ポインタ２１に応答して、入
力信号４から対応の入力を選択する入力セレクタ１４
と、入力セレクタ１４で選択された入力の値とＭＳＦ境
界値メモリ９から読出されたメンバーシップ関数の境界
値とを比較する比較器１１を含む。比較器１１は、入力
値がメンバーシップ関数の境界値の間に存在するときに
対応のメンバーシップ関数を有効メンバーシップ関数で
あると判断して書込要求信号２３を発生する。

【００５２】有効ルール検出器１はさらに、比較器１１
からの書込要求信号２３に応答してＭＳＦポインタ発生
器１３からのＭＳＦポインタ２２を有効メンバーシップ
関数識別番号として記憶する有効ＭＳＦポインタメモリ
１０と、比較器１１からの書込要求信号２３に応答して
カウント動作を実行するＭＳＦカウンタ１５と、ＭＳＦ
カウンタ１５の出力に応答して各入力変数毎に有効メン
バーシップ関数の数を記憶する進数カウンタ１９と、進
数カウンタ１９の記憶値をカウント限界値としてカウン
ト動作を実行するカウンタ１６と、カウンタ１６のカウ
ント値を受けるシフトレジスタ１８と、シフトレジスタ
１８の出力またはＭＳＦカウンタ１５からの出力のいず
れか一方を選択するスイッチ回路２０を含む。

【００５３】有効ＭＳＦポインタメモリ１０は、入力ポ
インタ発生器１２からの入力ポインタ２１を上位アドレ
スとして受け、スイッチ回路２０の出力を下位アドレス
として受ける。また有効ＭＳＦポインタメモリ１０は、
比較器１１から書込要求信号２３が発生されたときに書
込可能状態となり、与えられたアドレスに対応する位置
にＭＳＦポインタ発生器１３からのＭＳＦポインタ２２
を書込む。

【００５４】またルールカウンタ１６は、各桁のカウン
ト数がプログラム可能なカウンタである。ルールカウン
タ１６、シフトレジスタ１８および進数レジスタ１９の
各桁はそれぞれ入力に対応している。したがって、各々
の桁の数はいずれも入力の数に等しく、この場合入力が
ｘ１とｘ２の２つであるため２桁となる。

【００５５】この有効ルール検出器１はさらに、有効Ｍ
ＳＦポインタメモリ１０から読出された有効メンバーシ
ップ関数ポインタを格納し、その組合せにより対応のル
ールを示すルールポインタ６を発生するためのルールポ
インタレジスタ１７を含む。このルールポインタレジス
タ１７も、入力の数に等しい桁数を備えており、各桁が
それぞれ入力に対応している。

【００５６】図６は、ＭＳＦ境界値メモリ９の記憶内容
を示す図である。このＭＳＦ境界値メモリ９は、入力ポ
インタ発生器１２からの入力ポインタ２１を上位アドレ
ス、ＭＳＦポインタ発生器１３からのＭＳＦポインタ２
２を下位アドレスとし各メンバーシップ関数の所定値以
上（本実施例ではゼロより大きい）の適合度を与える境
界値すなわち下限値ＸＭＮと上限値ＸＭＸを格納する。
この図６においては、入力はｘ１およびｘ２の２つであ
り、１ビットで識別可能であり、入力ポインタ２１は１
ビット表示として示している。

【００５７】図７は比較器１１の具体的構成の一例を示
す図である。比較器１１へは、このＭＳＦ境界値メモリ
９からの境界値ＸＭＮおよびＸＭＸが同時または順次与
えられる。比較器１１は、入力変数の入力値ｘとメンバ
ーシップ関数の上限値ＸＭＸを比較する比較回路１１１
と、入力値ｘと下限値ＸＭＮを比較する比較回路１１２
と、比較回路１１１および１１２の出力の一致／不一致
を検出する一致検出回路１１３を含む。比較回路１１１
は、上限値ＸＭＸが入力値ｘより大きいときに“Ｈ”の
信号を出力する。比較回路１１２は、入力値ｘが下限値
ＸＭＮよりも大きいときに“Ｈ”の信号を出力する。一
致検出回路１１３は、この比較回路１１１および１１２
の信号の論理が同一の場合に“Ｈ”の信号を出力する。
したがって、入力値ｘがこの上限値ＸＭＸと下限値ＸＭ
Ｎの間に存在する場合に対応のメンバーシップ関数は有
効であると判断して書込要求信号２３を発生する。

【００５８】図８はこの図５に示す有効ルール検出器の
動作を示すフロー図である。以下、図５ないし図８を参
照して有効ルール検出回路の動作について説明する。

【００５９】最初の処理は、入力信号４に応答して、有
効なメンバーシップ関数を検出し、この有効なメンバー
シップ関数の識別番号を有効ＭＳＦポインタメモリ１０
へ書込むことである。まず、初期状態として、ＭＳＦカ
ウンタ１５のカウント値をゼロにクリアする。また、ス
イッチ回路２０を、ＭＳＦカウンタ１５の出力が有効Ｍ
ＳＦポインタメモリ１０の下位アドレスへ与えられるよ
うに設定する（ステップＳ１）。この動作の制御は制御
回路８に含まれる制御回路８０により実行される。

【００６０】次に入力ポインタ２１とＭＳＦポインタ２
２が発生される。すなわち、入力ポインタ発生器１２
は、まず入力ｘ１を指定する値（たとえば“０”）を発
生する。ＭＳＦポインタ発生器１３はこの入力ｘ１につ
いての最初のメンバーシップ関数Ａ１の識別番号（“０
０”）を発生する（ステップＳ２）。この発生は制御回
路８０により実行される。ここで、与えられる入力の数
および各入力について定義されたメンバーシップ関数の
数はわかっており、この入力の数および各入力について
定義されたメンバーシップ関数の数は制御回路８０にお
いて記憶されている。これにより、ポインタ発生器１
２，１３を単純なカウンタで構成することができる。

【００６１】入力セレクタ１４は、この入力ｘ１を指定
する入力ポインタ２１に応答して入力信号４から入力ｘ
１を選択して比較器１１へ与える。同時にＭＳＦ境界値
メモリ９へは、入力ポインタ２１とＭＳＦポインタ２２
がそれぞれ上位アドレスおよび下位アドレスとして与え
られる。ＭＳＦ境界値メモリ９からは、このアドレスに
格納されたメンバーシップ関数Ａ１の適合度がゼロでな
い領域の上限値ＸＭＸおよび下限値ＸＭＮが比較器１１
に出力される（ステップＳ３）。

【００６２】比較器１１は、ＭＳＦ境界値メモリ９から
与えられた境界値と入力セレクタ１４から与えられた入
力値とを比較し、入力値がメンバーシップ関数Ａ１のゼ
ロでない領域内に存在するかどうか、すなわち、このメ
ンバーシップ関数Ａ１が有効であるか否かを検出する
（ステップＳ３）。

【００６３】入力値がメンバーシップ関数Ａ１の境界値
ＡＸＭＮ１およびＡＸＭＸ１の間に存在する場合、この
メンバーシップ関数Ａ１は有効であると判定され、書込
要求信号２３が発生される。有効ＭＳＦポインタメモリ
１０は、この書込要求信号２３に応答して書込可能状態
となり、入力ポインタ２１を上位アドレス、ＭＳＦカウ
ンタ１５のカウント値を下位アドレスとして、対応のア
ドレス位置にＭＳＦポインタ２２を書込む。たとえばメ
ンバーシップ関数Ａ１が有効メンバーシップ関数であれ
ば有効ＭＳＦポインタメモリ１０のアドレス００００
に、“００”が記憶される（ステップＳ５）。

【００６４】ＭＳＦカウンタ１５は、この有効ＭＳＦポ
インタメモリ１０へのＭＳＦポインタ２２の書込が行な
われたときにそのカウント値が１インクリメントされ
る。

【００６５】ここで、ステップＳ４において、入力値が
メンバーシップ関数の領域内に存在しない場合には書込
要求信号２３は発生されず、有効ＭＳＦポインタメモリ
１０へのＭＳＦポインタ２２の書込は実行されない。

【００６６】次いで、この入力ｘ１に関する最後のメン
バーシップ関数についての有効／無効の判定が行なわれ
たか否かの判別が実行される（ステップＳ６）。この入
力ｘ１についてすべてのメンバーシップ関数についての
有効／無効の判別が行なわれたとき、すなわち入力ｘ１
についてすべてのＭＳＦポインタが発生された場合に
は、有効メンバーシップ関数の数が記憶される。すなわ
ちＭＳＦカウンタ１５のカウント値が進数カウンタ１９
の対応の桁にセットされる（ステップＳ１０）。

【００６７】この場合、まだすべてのメンバーシップ関
数についてＭＳＦポインタは発生されていないため、Ｍ
ＳＦポインタ２２が１インクリメントされ、再びこの入
力ｘ１について次のメンバーシップ関数Ａ２についての
有効／無効の判別が行なわれる（ステップＳ７からＳ２
へ戻ってステップＳ６までのループ）。すなわち入力ｘ
１についての次のメンバーシップ関数であるメンバーシ
ップ関数Ａ２の識別番号がＭＳＦポインタ２２として発
生され、メンバーシップ関数Ａ１と同様のステップが繰
返される。さらに、このステップがメンバーシップ関数
Ａ３についても実行される。入力ｘ１に関するメンバー
シップ関数はメンバーシップ関数Ａ３までである。した
がって、ステップＳ６において、すべてのＭＳＦポイン
タが発生されたと判断され、有効メンバーシップ関数の
数の進数カウンタ１９へのセットが実行される（ステッ
プＳ１０）。ＭＳＦカウンタ１５のカウント値、すなわ
ち入力ｘ１についての有効メンバーシップ関数の数は進
数レジスタ１９の下位側の桁に書込まれる。

【００６８】上述のステップにより入力ｘ１についての
有効メンバーシップ関数の検出が完了する。次いで、ス
テップＳ８においてすべての入力ポインタが発生された
か否かの判別が行なわれ、まだ入力ｘ２が残っているた
めステップＳ９へ移り、入力ポインタを１インクリメン
トし、かつＭＳＦポインタのリセットが実行される。こ
のときまたＭＳＦカウンタ１５のカウント値もゼロにク
リアされる。再びステップＳ２へ戻り、入力ｘ２を指定
する入力ポインタ２１が入力ポインタ発生器１２から発
生され、次いで、入力ｘ２に関するメンバーシップ関数
Ｂ１〜Ｂ４の指定するＭＳＦポインタ２２が順次発生さ
れ、入力ｘ１について行なわれたのと同様の処理が繰返
し実行される。

【００６９】ＭＳＦカウンタ１５のカウント値、すなわ
ち、入力ｘ２の入力値に対する有効メンバーシップ関数
の数は、この入力ｘ２について進数レジスタ１９の上位
側の桁に書込まれる。進数カウンタ１９へのカウント値
の書込、カウンタ１５のカウント動作およびクリア動作
の制御は制御回路８０により実行される。

【００７０】以上が、有効メンバーシップ関数を検出す
る手順である。今、入力ｘ１および入力ｘ２の値がそれ
ぞれ図３に示す入力値ａおよびｂであるとする。この場
合、上述の処理の結果、図９に示すように、ＭＳＦポイ
ンタメモリ１０には有効メンバーシップ関数Ａ２、Ａ
３、Ｂ２およびＢ３の識別番号“０１”、“１０”、
“０１”および“１０”が書込まれ、また進数レジスタ
１９には、入力ｘ１およびｘ２それぞれに対し有効なメ
ンバーシップ関数の数（２）が格納される。ここで、本
実施例においては、入力数がｘ１およびｘ２の２であ
り、いずれの入力についてもメンバーシップ関数同士の
オーバーラップが２以下であるため、有効メンバーシッ
プ関数の数は多くとも４（＝２×２）にしかならない。
有効メンバーシップ関数を求めた後に行なわれる次の処
理は、ＭＳＦポインタメモリ１０の内容から有効なルー
ルを特定するルールポインタ６を発生することである。
このルールポインタ６の発生手順を図１０ないし図２１
を参照して説明する。

【００７１】まず、シフトレジスタ１８の出力がＭＳＦ
ポインタメモリ１０へ下位アドレスとして与えられるよ
うにスイッチ回路２０の接続経路が切換えられ、かつル
ールカウンタ１６のカウント値が“００”にクリアされ
る（図１０参照）。

【００７２】ルールカウンタ１６のカウント値がシフト
レジスタ１８の対応の桁へ転送され、次いで入力ポイン
タ発生器１２から入力ｘ１を指定する値が入力ポインタ
２１として発生される。有効ＭＳＦポインタメモリ１０
の読出の上位アドレスＵＡが入力ポインタ２１により与
えられ、かつ下位アドレスＬＡがシフトレジスタ１８の
下位の桁で指定される。この場合、入力ポインタ２１は
入力ｘ１を指定しており、シフトレジスタ１８の下位桁
の値は“０”であるため、有効ＭＳＦポインタメモリ１
０から読出されるデータは、メンバーシップ関数Ａ２を
示す識別番号（“０１”）となる。この有効ＭＳＦポイ
ンタメモリ１０から読出されたメンバーシップ関数Ａ２
の識別番号はルールポインタレジスタ１７の上位側の桁
に記憶される（図１１参照）。

【００７３】次いで、シフトレジスタ１８の記憶内容が
１桁右にシフトされ、次いで入力ポインタ発生器１２か
ら入力ｘ２を指定する値が入力ポインタ２１として発生
される。なお、この各シフトレジスタのシフト動作およ
び入力ポインタ発生器１２からの入力ポインタの発生お
よび有効ＭＳＦポインタメモリ１０からのデータの読出
およびルールポインタレジスタ１７へのデータの書込の
動作の制御は制御回路８０により実行されるが、以下に
おいては、この制御回路８０の動作について特に言及し
ない。

【００７４】この場合、入力ポインタ２１は、入力ｘ２
を指定しており、かつシフトレジスタ１８の下位桁が
“０”であるため、有効ＭＳＦポインタメモリ１０から
はメンバーシップ関数Ｂ２を特定する識別番号（“０
１”）が読出される。この有効ＭＳＦポインタメモリ１
０から読出されたメンバーシップ関数Ｂ２の識別番号は
ルールポインタレジスタ１７の下位桁に格納される。ル
ールポインタレジスタ１７は、先に記憶していたメンバ
ーシップ関数Ａ１の識別番号（“０１”）とこのメンバ
ーシップ関数Ｂ２の識別番号（“０１”）とを合成し、
ルールＲ６を特定するルールポインタ６として出力す
る。

【００７５】以上の動作が１ルールについての処理であ
る。この処理が有効なルールの数だけ繰返される。この
繰返し数は、進数レジスタ１９に格納された値で指定さ
れ、ルールカウンタ１６はこの進数レジスタ１９が指定
するカウント値までカウント動作を行なう。

【００７６】以下、これ以降の処理について簡単に説明
する。１ルール分の処理が終わった時点で、ルールカウ
ンタ１６からのキャリ出力２４が調べられる。キャリが
発生していればすべての有効ルールを検出したものとし
て有効ルール検出処理が終了する。ここでは、入力ｘ１
の入力値ａと入力ｘ２の入力値ｂに対する有効メンバー
シップ関数の数が共に２であり、ルールカウンタ１６の
各桁は２進カウンタとして機能するため、まだキャリは
発生しない。

【００７７】そこで次に、処理ルール数の計数を行なう
ルールカウンタ１６のカウント値を１インクリメントし
“０１”とする（図１３参照）。

【００７８】再びこのルールカウンタ１６のカウント値
をシフトレジスタ１８へ格納し、シフトレジスタ１８の
下位桁を下位アドレス、入力ｘ１に対する入力ポインタ
２１を上位アドレスとして有効ＭＳＦポインタメモリ１
０からメンバーシップ関数Ａ３を特定する識別番号を読
出し、ルールポインタレジスタ１７の上位桁に格納する
（図１４参照）。

【００７９】次いで、このシフトレジスタ１８の記憶内
容を１桁右側へシフトさせ、入力ｘ２について有効メン
バーシップ関数の識別番号の読出を行ない、この対応の
有効メンバーシップ関数Ｂ２の識別番号をルールポイン
タレジスタ１７の下位桁へ格納し、それによりルールＲ
１０を特定するルールポインタ６を発生する（図１５参
照）。さらに同様の処理をルールカウンタ１６からキャ
リが発生されるまで、つまりそのカウント値が“１１”
となるまで繰返される（図１６ないし図２１参照）。

【００８０】図２１においてルールカウンタ１６のカウ
ント値が“１１”となっているため、４番目のルールＲ
１１を特定するルールポインタ６を出力した後、ルール
カウンタ１６のキャリ出力２４を調べることにより、キ
ャリが発生しているのが判別する。これによりこの処理
ですべての有効ルールを検出したものとして有効ルール
検出処理が終了する。この結果、入力ｘ１についての有
効メンバーシップ関数Ａ２およびＡ３と入力ｘ２につい
ての有効メンバーシップ関数Ｂ２およびＢ３のすべての
組合せにより得られるルールが発生されたことになる。

【００８１】なお、上述の説明では、入力ｘ１および入
力ｘ２に関する有効メンバーシップ関数の数が共に２の
場合について示している。この場合は、ルールカウンタ
１６の２つの桁は共に２進で計数されて合計４つのルー
ルが識別される。これに対して、一方の入力または両方
の入力についての有効メンバーシップ関数の数が１の場
合は、ルールカウンタ１６の対応する桁は進数レジスタ
１９により１進カウンタに指定される。したがって入力
ｘ１およびｘ２のうちの一方の有効メンバーシップ関数
の数が１の場合には２個のルール、入力ｘ１およびｘ２
の両者の有効メンバーシップ関数の数が共に１の場合に
は、１個のルールが識別される。

【００８２】上述のような構成により、推論時に処理を
行なうルール数を大幅に削減することができ、推論時間
を大幅に短縮することができる。以下に、単に処理ルー
ル数を比較するのではなく、全体の処理量がどの程度削
減されているのかを以下のような例を用いて具体的に説
明する。

【００８３】今仮に、入力をｘ１、ｘ２およびｘ３の３
つとし、いずれの入力についても定義されたメンバーシ
ップ関数の数を５とした場合、すべてのメンバーシップ
関数の組合せについてルールを作った場合、ルール数Ｒ
は、 Ｒ＝５×５×５＝１２５ で与えられる。この３入力でルール数が１２５のファジ
ィ推論の場合において本発明を適用した場合と適用しな
い場合についてその処理量を比較した結果を図２２に一
覧にして示す。

【００８４】図２２に示す表においては、本発明に従っ
て有効ルールを検出する処理を前処理とし、各ルールに
ついての推論処理をルール実行という範疇で分類する。
また、本発明を適用した場合には、メンバーシップ関数
同士の最大オーバーラップの数が２の場合と３の場合に
ついてそれぞれ示している。この図２２に示すように、
本発明を適用しない場合には、前処理は行なわれず、各
ルールについての推論が実行されるため、ルール実行に
よる処理は１２５ルール分となる。一方、本発明の方法
を適用した場合は次のようになる。

【００８５】まず前処理については、入力ｘ１、ｘ２、
ｘ３の各々についていずれも５つのメンバーシップ関数
に関する比較（入力値が領域内に存在するか否かの検
出）が実行される。したがって、処理するメンバーシッ
プ関数の数Ｍは、 Ｍ＝５＋５＋５＝１５ で与えられる。この結果得られる有効ルールのみがルー
ル実行での処理対象となる。メンバーシップ関数同士の
最大オーバーラップ数が２の場合の有効ルール数Ｒｅｆ
ｆは、 Ｒｅｆｆ＝２×２×２＝８ で与えられる。同様に、メンバーシップ関数同士の最大
オーバーラップ数が３の場合には Ｒｅｆｆ＝３×３×３＝２７ で与えられる。単純に、ルール実行の数と前処理の数と
を比較することはできないが、通常、ルール実行に必要
とされる処理量は、前処理に必要とされる処理量よりも
多い。なぜならば、ルール実行の処理の一部である前件
部処理だけについても、この場合、３つのメンバーシッ
プ関数に関する適合度をそれぞれ求め、求まった３つの
適合度について“ｍｉｎｉｍｕｍ演算”を行なう必要が
ある。この処理は、先に示した有効メンバーシップ関数
を求める処理よりも遙かに手間がかかるからである。

【００８６】したがって、仮に、前処理に必要とされる
処理量がルール実行に必要とされる処理量と等しいとし
ても、本発明を適用しない場合の処理量が１２５ルール
分であるのに対し、本発明を適用した場合、メンバーシ
ップ関数同士のオーバーラップ数が最大２の場合で８＋
１５＝２３ルール分となり、またメンバーシップ関数同
士のオーバーラップ数が最大３の場合でも２７＋１５＝
４２ルール分となり、本発明により処理量が大幅に削減
されていることがわかる。

【００８７】なお、上記実施例においては、ＭＳＦ境界
値メモリ９とルールメモリ２とが別々のメモリとして設
けられている。これらは１個のメモリで構成してもよ
い。

【００８８】また、上記実施例において入力の数が２の
場合について説明したが、入力の数がさらに多くなった
場合においても、進数レジスタ１９、ルールカウンタ１
６、シフトレジスタ１８のそれぞれの桁の数を入力の数
と同じ数に増加すれば容易に対応することができ、その
ときに実行される処理手順は上述の実施例と同様であ
る。

【００８９】ルール信号７に応答してルールを実行する
ルール実行部３は、マイクロプロセッサにより構成され
てもよい。この場合、マイクロプロセッサからなるルー
ル実行部３は、ルールメモリ２から読出されたルール信
号７をルール特定情報として、与えられた入力ｘ１およ
びｘ２についてファジィ推論を実行する。この場合言う
までもなく、マイクロプロセッサ内には各ルールに対応
するメンバーシップ関数が格納されており、与えられた
ルール信号に従って対応のルールがソフトウェア的に処
理される。

【００９０】またルール実行部３は、マイクロプロセッ
サを用いてソフトウェア的に処理するのではなく、ハー
ドウェアで構成されてもよい。このようなハードウェア
の構成を図２３および図２４に示す。

【００９１】図２３は、たとえばマイクロコンピュータ
を用いて構成されるルール実行部の機能的構成を示す図
である。図２３において、ルール実行部３は、ルールメ
モリ２からのルール信号７が与えるルール特定情報Ｒｉ
に応答して対応のメンバーシップ関数ＡおよびＢを発生
する関数発生部１０１と、関数発生部１０１からのメン
バーシップ関数ＡおよびＢと入力ｘ１およびｘ２に応答
して各入力ｘ１およびｘ２の入力値が与えるルール適合
度αｉを演算する演算部１０２と、ルール特定情報Ｒｉ
に応答して後件部の出力変数メンバーシップ関数を発生
する関数発生部１０３と、この演算部１０２からの適合
度αｉと関数発生部１０３の関数情報とに応答して出力
関数を求める出力関数演算部１０４と、各ルールそれぞ
れに対して求められた出力関数に対してｍａｘｉｍｕｍ
演算を行なうＭＡＸ演算部１０５と、ＭＡＸ演算部１０
５から出力される関数の重心を求めることにより推論結
果を示す信号ｇを出力する重心計算部１０６を含む。

【００９２】演算部１０２は各メンバーシップ関数に対
し適合度を求めるとともに、この求められた適合度に従
ってこのルールの適合度を求めるｍｉｎｉｍｕｍ演算を
実行する。ＭＡＸ演算部１０５は、出力関数演算部１０
４を各ルールについて記憶し、この各ルールに対して求
められた出力関数から各出力値に対する最大値を求める
ことによりｍａｘｉｍｕｍ演算を実行する。関数発生部
１０１および１０３はそれぞれ各ルール対応にメンバー
シップ関数を格納しており、与えられたルール識別情報
に従って対応のメンバーシップ関数を発生する。

【００９３】図２４はルール実行部３の他の構成例を示
す図である。図２４において、ルール実行部３は、入力
ｘ１およびｘ２のメンバーシップ関数をテーブルの形で
記憶し、メンバーシップ識別番号と入力識別番号とをア
ドレスとして対応の位置に入力値に対する適合度を記憶
するメモリ２０１と、メモリ２０１から読出された適合
度α１およびα２に対しｍｉｎｉｍｕｍ演算を行なうＭ
ＩＮ演算器２０２と、ＭＩＮ演算器２０２からの出力信
号αに従って後件部の処理を実行する後件部処理部２０
３と、後件部処理部２０３出力に応答して重心計算を実
行して出力値ｇを出力する重心計算部２０４を含む。

【００９４】メモリ２０１は、それぞれ入力ｘ１および
ｘ２に対する記憶領域を備えており、入力ｘ１に対する
領域へはアドレスＡｉｘ１に従って入力ｘ１がメンバー
シップ関数Ａｉにより与えられる適合度α１を格納す
る。入力ｘ２に対するアドレス領域も同様である。この
メモリ２０１からは適合度α１およびα２が並列に読出
されてもよく、また順次読出される構成が用いられても
よい。ＭＩＮ演算器２０２は、この適合度α１およびα
２の小さいほうの適合度を選択して出力する。後件部処
理部２０３は、このＭＩＮ演算器２０２の出力αとルー
ル特定情報Ｒｉとに従って出力関数を求め、求めた出力
関数に対してｍａｘｉｍｕｍ演算を実行する。この場
合、後件部処理回路２０３においても、ルールＲｉに対
応してメンバーシップ関数が格納されており、各出力変
数ｙの出力値に対応するメンバーシップ値が読出され、
この読出されたメンバーシップ値とＭＩＮ演算器２０２
の出力αとの小さいほうの値をとる演算を行ない、この
演算結果を各出力値に対応してメモリに格納し、各ルー
ルに対して格納された値に基づいて最大値を求める演算
が実行されてもよい。またこのとき入力αとメンバー出
力変数メンバーシップ関数によるメンバーシップ値との
積がとられる構成が用いられてもよい。

【００９５】また上述の構成においては、各ルールが逐
次的に処理されている。しかしながらこの図５に示す構
成において有効ＭＳＦポインタメモリ１０がデータ入力
とデータ出力とを非同期的に実行することができるたと
えばデュアルポートメモリで構成されてもよい。

【００９６】また、入力ｘ１と入力ｘ２についてそれぞ
れ並列に有効メンバーシップ関数を求め、この有効メン
バーシップ関数から有効ルールを求めこの有効ルール特
定情報を並列に出力する構成を用いれば、ルールを並列
に処理するファジィ推論装置においても本発明を適用す
ることができる。この場合、並列処理を実行する推論装
置の場合には、各ルールに対応したハードウェアが設け
られるが、本発明に従って処理されるべきルール数は大
幅に低減されるため、ルール処理に必要とされるハード
ウェア量が大幅に低減される。この場合、各ハードウェ
アが必要最小限のルールに対応するように構成しておけ
ば、ルール特定情報であるルール信号７に従って実行さ
れるべきルールのみが各ハードウェアで並列に処理され
る。

【００９７】また各ルール対応にハードウェアが設けら
れている構成においても、有効ルールのみを実行する構
成とすれば、後件部処理におけるｍａｘｉｍｕｍ演算お
よび出力関数を求める際の処理量を低減することがで
き、推論実行時間を低減することができる。

【００９８】ＭＳＦ境界値メモリ９が記憶する境界値は
適合度０を与える入力値でなく、他の適当な値（ｍｉｎ
ｉｍｕｍ演算で有意な最小値を与える値）が用いられて
もよい。

【００９９】

【発明の効果】以上のように、この発明によれば、入力
の入力値に従って有効ルールのみを識別し、この有効ル
ールに基づいて推論処理を行なうように構成したため、
推論処理に要する時間を大幅に低減することができる。

【０１００】また、複数のルールを並列推論するハード
ウェア構成においても推論時に実行されるルール数が低
減されるため、ルール処理に必要なハードウェア資源の
節約および実行速度を改善することができるという効果
を得ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例であるファジィ推論装置の
全体の構成を概略的に示すブロック図である。

【図２】この発明の一実施例であるファジィ推論装置の
動作原理を説明するための入力空間の分割状態を模式的
に示す図である。

【図３】この発明の一実施例であるファジィ推論装置に
おける有効ルールを求める動作を説明するために用いら
れる入力空間の分割状態を模式的に示す図である。

【図４】この発明の一実施例であるファジィ推論装置に
おいて用いられるメンバーシップ関数と該メンバーシッ
プ関数に付される識別番号およびメンバーシップ関数と
ルールとの対応関係ならびに各ルールを識別するルール
ポインタの対応関係を一覧にして示す図である。

【図５】図１に示す有効ルール検出器の具体的構成を示
すブロック図である。

【図６】図５に示すＭＳＦ（メンバーシップ関数）境界
値メモリの記憶内容をそのアドレスと共に示す図であ
る。

【図７】図５に示す比較器の具体的構成の一例を示す図
である。

【図８】この発明の一実施例であるファジィ推論装置の
動作を示すフロー図である。

【図９】図５に示す有効ＭＳＦ（メンバーシップ関数）
ポインタメモリのデータの格納状態を模式的に示す図で
ある。

【図１０】有効ＭＳＦポインタメモリからの情報の読出
動作を示す図である。

【図１１】図１０に示す動作に続いて実行される有効Ｍ
ＳＦポインタメモリの読出動作を示す図である。

【図１２】図１１に示す動作に続いて実行される有効Ｍ
ＳＦポインタメモリからの読出動作を示す図である。

【図１３】図１２に続いて実行される有効ＭＳＦポイン
タメモリの読出動作状態を示す図である。

【図１４】図１３に示す動作に続いて実行される有効Ｍ
ＳＦポインタメモリの動作状態を示す図である。

【図１５】図１４に示す動作に続いて実行される有効Ｍ
ＳＦポインタメモリの動作状態を示す図である。

【図１６】図１５に示す動作状態に続いて実行される有
効ＭＳＦポインタメモリの動作状態を示す図である。

【図１７】図１６に示す読出動作に続いて実行される有
効ＭＳＦポインタメモリの動作状態を示す図である。

【図１８】図１７に示す動作に続いて実行される有効Ｍ
ＳＦポインタメモリの読出動作の状態を示す図である。

【図１９】図１８に示す有効ＭＳＦポインタメモリの動
作に続いて実行される有効ＭＳＦポインタメモリの読出
動作の状態を示す図である。

【図２０】図１９に示す動作状態に続いて実行される有
効ＭＳＦポインタメモリの動作状態を示す図である。

【図２１】図２０に示す動作に続いて実行される有効Ｍ
ＳＦポインタメモリの読出動作の状態を示す図である。

【図２２】この発明の一実施例であるファジィ推論装置
の効果を従来のファジィ推論装置との比較において示す
図である。

【図２３】図１に示すルール実行部の構成の一例を示す
図である。

【図２４】図１に示すルール実行部の他の構成例を示す
図である。

【図２５】従来のファジィ推論の方法を説明するための
メンバーシップ関数および適合度を示す図である。

【図２６】従来のファジィ推論の方法を説明するための
推論動作を模式的に示す図である。

【図２７】従来のファジィ推論方法の他の推論法を示す
図である。

【図２８】ファジィ推論における入力変数および出力変
数と各ルールにおいて用いられるメンバーシップ関数の
具体的な記述を一覧にして示す図である。

【図２９】図２８に示すファジィ推論における入力空間
の分割状態を模式的に示す図である。

【図３０】ファジィ推論法において３入力６０ルールの
場合の入力空間の分割状態を示す図である。

【符号の説明】

１ 有効ルール検出器 ２ ルールメモリ ３ ルール実行部 ９ メンバーシップ関数境界値メモリ １０ 有効メンバーシップ関数ポインタメモリ １１ 比較器 １２ 入力ポインタ発生器 １３ メンバーシップ関数ポインタ発生器 １４ 入力セレクタ １５ メンバーシップ関数カウンタ １６ ルールカウンタ １７ ルールポインタレジスタ １８ シフトレジスタ １９ 進数カウンタ ２０ スイッチ回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年５月１２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正内容】

【０００７】なお、上に示したルールにおいて前件部の
“ｘ１＝Ａ”、“ｘ２＝Ｂ”、“ｘ３＝Ａ”という記述
および後件部“Ｎｙ１＝Ｐ”および“ｙ２＝Ｑ”という
記述は、１つ以上であるならばいくつ記述が含まれてい
てもよい。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】ファジィ推論を実行する方法には数種類の
考え方が存在する。以下の説明においては、最もよく用
いられる「ｍｉｎｉ−ｍａｘ−重心法」について説明す
る。「ｍｉｎｉ−ｍａｘ−重心法」に限らずファジィ推
論では上述のルールをその意味のまま演算する。今、図
２６に示すように、 ＩＦ ｘ１＝Ａ ａｎｄ ｘ２＝Ｂ ＴＨＥＮ ｙ＝Ｐ （ルール１） ＩＦ ｘ１＝Ｃ ａｎｄ ｘ２＝Ｄ ＴＨＥＮ ｙ＝Ｑ （ルール２） なる２つのルールに基づくファジィ推論について考え
る。まず、ルール１の前件部の“ｘ１＝Ａ”という記述
について、ファジィ変数Ａを定義するメンバーシップ関
数ｆＡにより入力ｘ１がファジィ変数Ａに関してどれだ
け適合しているか（この条件Ａをどれだけ満足している
か）という適合度ｗ１１を求める。同様に、次いで、
“ｘ２＝Ｂ”という記述について入力ｘ２の適合度ｗ１
２を求める。次いで、“ａｎｄ”演算として、この適合
度ｗ１１およびｗ１２の小さい方を選択し、ルール１の
適合度ｗ１を求める（これをｍｉｎｉｍｕｍ（ミニマ
ム）演算と称す）。この値ｗ１がルール１の適合度を示
す。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】この最後に得られた関数ｆ（ｙ）から出力
としての確定値を得るために一種の平均操作である重心
演算（Σｆ（ｙｉ）・ｙｉ／Σｆ（ｙｉ））を行なう。
ここで、Σは変数ｙの全範囲についての加算を意味す
る。この重心演算の結果得られた重心値ｇが推論結果と
しての出力ｙの出力値となる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】ここで、図２９に示すメンバーシップ関数
Ａ１〜Ａ５およびＢ１〜Ｂ３は説明のために便宜的に示
されるものであり、前述の先行技術の特開平１−１４２
９０１に示されるものではない。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２２

【補正方法】変更

【補正内容】

【００２２】

【発明が解決しようとする課題】以上のようにファジィ
推論においてはルール数が入力の数に対してほぼ幾何級
数的に増加するため、マイクロプロセッサやシーケンサ
などによりルールを逐次的に処理する場合、入力数が多
くなるとそのルールの処理のため推論時間が大幅に増大
するという問題が生じる。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００２８

【補正方法】変更

【補正内容】

【００２８】すなわち請求項１に係るファジィ推論装置
は、複数のファジィルール各々を特定するルール情報を
記憶するルール記憶手段と、ファジィ推論に用いられる
ファジィルールにおいて定義されたメンバーシップ関数
各々について、その適合度が所定値以上の領域を記憶す
る領域記憶手段と、入力値と上記領域記憶手段に記憶さ
れた各メンバーシップ関数の領域とを比較し、該入力値
をその領域に含む有効メンバーシップ関数を検出する有
効メンバーシップ関数検出手段と、この検出された有効
メンバーシップ関数について記述されたファジィルール
に対応するルール情報を上記ルール記憶手段から読出す
ルール読出手段と、このルール読出手段により読出され
たルール情報に対応するファジィルールに基づいて推論
を実行するルール実行手段を備える。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００３０

【補正方法】変更

【補正内容】

【００３０】

【作用】請求項１に係るファジィ推論装置においては、
有効メンバーシップ関数検出手段により入力値に対し、
その適合度が所定値以上のメンバーシップ関数のみが検
出される。ルール読出手段は、この有効メンバーシップ
関数について記述されたルールのみを特定するルール情
報をルール記憶手段から読出す。ルール実行手段はこの
ルール情報に対応するファジィルールに基づいて推論を
実行する。したがって、適合度が所定値未満のメンバー
シップ関数について記述されたファジィルールは実行さ
れないため、不要なルール実行に要する時間を省略する
ことができ、ファジィ推論時間を大幅に低減することが
できる。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】図２において、各ルールの領域は完全に分
離されておらず領域同士にオーバーラップが存在すると
の意味から、領域の境界を斜線により示している。これ
は図２９および図３０についての説明と同様である。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正内容】

【００４１】図１は本発明の一実施例であるファジィ推
論装置の全体の構成を概略的に示すブロック図である。
図１において、ファジィ推論装置は、入力ｘ１およびｘ
２の入力値から有効なルールを検出する有効ルール検出
器１と、各ルールを記憶し、有効ルール検出器１からの
ルールポインタ６に従ってルール信号７を出力するルー
ルメモリ２と、ルールメモリ２から読出されたルール信
号７に応答して、有効ルールのみに基づいて入力ｘ１お
よびｘ２に対しファジィ推論を実行するルール実行部３
を含む。ルール実行部３から推論結果としての出力信号
５が出力される。この出力信号５は重心演算が行なわれ
る前の出力値であってもよく、また重心演算が行なわれ
た後の出力値であってもよい。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正内容】

【００４３】有効ルール検出器１は、入力ｘ１およびｘ
２の入力値に対応する入力信号４を受ける。この与えら
れた入力信号４の値に基づいて、有効ルール検出器１
は、実行する必要のあるルール、すなわちその適合度が
所定値以上であるメンバーシップ関数について記述され
たルールを検出し、この実行すべきルールを示すルール
特定情報をルールポインタ６としてルールメモリ２へ出
力する。ルールメモリ２は、予めルールを格納してい
る。ルールポインタ６はたとえば、このルールメモリ２
のアドレスとして用いられる。ルールメモリ２は、この
有効ルール検出器１から与えられるルールポインタ６が
指定するアドレスに格納されたルール情報をルール信号
７としてルール実行部３へ与える。ルール実行部３は、
このルール信号７に基づいて実行すべきルールについて
入力信号に関する推論を行ない、該推論結果を出力信号
５として出力する。ルール実行部３は、マイクロプロセ
ッサで構成されてもよく、また個別装置からなるハード
ウェアで構成されてもよい。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００４５

【補正方法】変更

【補正内容】

【００４５】図４にルールメモリ２に格納されるルール
情報とそのアドレスすなわちルールポインタとの関係を
示す。入力ｘ１について定義されたメンバーシップ関数
Ａ１〜Ａ３および入力ｘ２について定義されたメンバー
シップ関数Ｂ１〜Ｂ４にはそれぞれ識別番号（コード）
が付される。入力ｘ１およびｘ２について定義されたメ
ンバーシップ関数の数はそれぞれ３個および４個であ
り、それぞれの識別番号は２ビットで表示される。すな
わち、入力ｘ１について定義されたメンバーシップ関数
Ａ１〜Ａ３に対しては識別番号“００”、“０１”、お
よび“１０”が付される。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００４８

【補正方法】変更

【補正内容】

【００４８】たとえばメンバーシップ関数Ａ２とメンバ
ーシップ関数Ｂ３との組合わせでは、それぞれの識別番
号が“０１”と“１０”であり、この組合わせ“０１１
０”がルールポインタとなり、対応のルールＲ７を指定
する。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００５２

【補正方法】変更

【補正内容】

【００５２】有効ルール検出器１はさらに、比較器１１
からの書込要求信号２３に応答してＭＳＦポインタ発生
器１３からのＭＳＦポインタ２２を有効メンバーシップ
関数識別番号として記憶する有効ＭＳＦポインタメモリ
１０と、比較器１１からの書込要求信号２３に応答して
カウント動作を実行するＭＳＦカウンタ１５と、ＭＳＦ
カウンタ１５の出力に応答して各入力変数ごとに有効メ
ンバーシップ関数の数を記憶する進数カウンタ１９と、
進数カウンタ１９の記憶値をカウント限界値としてカウ
ント動作を実行するルールカウンタ１６と、ルールカウ
ンタ１６のカウント値を受けるシフトレジスタ１８と、
シフトレジスタ１８の出力またはＭＳＦカウンタ１５か
らの出力のいずれか一方を選択するスイッチ回路２０を
含む。

【手続補正１５】

【補正対象書類名】明細書

【補正対象項目名】００５８

【補正方法】変更

【補正内容】

【００５８】図８はこの図５に示す有効ルール検出器の
動作を示すフロー図である。以下、図５および図８を参
照して有効ルール検出回路の動作について説明する。

【手続補正１６】

【補正対象書類名】明細書

【補正対象項目名】００６９

【補正方法】変更

【補正内容】

【００６９】ＭＳＦカウンタ１５のカウント値、すなわ
ち、入力ｘ２の入力値に対する有効メンバーシップ関数
の数は、この入力ｘ２について進数レジスタ１９の上位
側の桁に書込まれる。進数カウンタ１９へのカウント値
の書込、ＭＳＦカウンタ１５のカウント動作およびクリ
ア動作の制御は制御回路８０により実行される。

【手続補正１７】

【補正対象書類名】明細書

【補正対象項目名】００８９

【補正方法】変更

【補正内容】

【００８９】ルール信号７に応答してルールを実行する
ルール実行部３は、マイクロプロセッサにより構成され
てもよい。この場合、マイクロプロセッサからなるルー
ル実行部３は、ルールメモリ２から読出されたルール信
号７をルール情報として、与えられた入力ｘ１およびｘ
２についてファジィ推論を実行する。この場合言うまで
もなく、マイクロプロセッサ内には各ルールに対応する
メンバーシップ関数が格納されており、与えられたルー
ル信号に従って対応のルールがソフトウェア的に処理さ
れる。

【手続補正１８】

【補正対象書類名】明細書

【補正対象項目名】００９１

【補正方法】変更

【補正内容】

【００９１】図２３は、たとえばマイクロコンピュータ
を用いて構成されるルール実行部の機能的構成を示す図
である。図２３において、ルール実行部３は、ルールメ
モリ２からのルール信号７が与えるルール情報Ｒｉに応
答して対応のメンバーシップ関数ＡおよびＢを発生する
関数発生部１０１と、関数発生部１０１からのメンバー
シップ関数ＡおよびＢと入力ｘ１およびｘ２に応答して
各入力ｘ１およびｘ２の入力値が与えるルール適合度α
ｉを演算する演算部１０２と、ルール情報Ｒｉに応答し
て後件部の出力変数メンバーシップ関数を発生する関数
発生部１０３と、この演算部１０２からの適合度αｉと
関数発生部１０３の関数情報とに応答して出力関数を求
める出力関数演算部１０４と、各ルールそれぞれに対し
て求められた出力関数に対してｍａｘｉｍｕｍ演算を行
なうＭＡＸ演算部１０５と、ＭＡＸ演算部１０５から出
力される関数の重心を求めることにより推論結果を示す
信号ｇを出力する重心計算部１０６を含む。

【手続補正１９】

【補正対象書類名】明細書

【補正対象項目名】００９２

【補正方法】変更

【補正内容】

【００９２】演算部１０２は各メンバーシップ関数に対
し適合度を求めるとともに、この求められた適合度に従
ってこのルールの適合度を求めるｍｉｎｉｍｕｍ演算を
実行する。ＭＡＸ演算部１０５は、出力関数演算部１０
４からの出力を各ルールについて記憶し、この各ルール
に対して求められた出力関数から各出力値に対する最大
値を求めることによりｍａｘｉｍｕｍ演算を実行する。
関数発生部１０１および１０３はそれぞれ各ルール対応
にメンバーシップ関数を格納しており、与えられたルー
ル情報に従って対応のメンバーシップ関数を発生する。

【手続補正２０】

【補正対象書類名】明細書

【補正対象項目名】００９３

【補正方法】変更

【補正内容】

【００９３】図２４はルール実行部３の他の構成例を示
す図である。図２４において、ルール実行部３は、入力
ｘ１およびｘ２のメンバーシップ関数をメンバーシップ
関数識別番号と入力識別番号とをベースアドレス、入力
値をインデックスアドレスとするルックアップテーブル
の形で記憶するメモリ２０１と、メモリ２０１から読出
された適合度α１およびα２に対し、ｍｉｎｉｍｕｍ演
算を行なうＭＩＮ演算器２０２と、ＭＩＮ演算器２０２
からの出力信号αに従って後件部の処理を実行する後件
部処理部２０３と、後件部処理部２０３の出力に応答し
て重心計算を実行して出力値ｇを出力する重心計算部２
０４を含む。

【手続補正２１】

【補正対象書類名】明細書

【補正対象項目名】００９４

【補正方法】変更

【補正内容】

【００９４】メモリ２０１は、各入力ごと、ファジィ変
数ごとにメンバーシップ関数を記憶しており、まず入力
ｘ１についてルール信号に従ってメンバーシップ関数に
関する入力値の適合度α１を求めこれを出力する。入力
ｘ２についても同様に適合度α２を求めこれを出力す
る。このメモリ２０１からは適合度α１およびα２が並
列に出力されてもよく、また順次出力される構成が用い
られてもよい。ＭＩＮ演算器２０２は、この適合度α１
およびα２の小さい方の適合度を選択して出力する。後
件部処理部２０３は、このＭＩＮ演算器２０２の出力α
とルール情報Ｒｉとに従って出力関数を求め、求めた出
力関数に対してｍａｘｉｍｕｍ演算を実行する。この場
合、後件部処理回路２０３においても、ルールＲｉに対
応してメンバーシップ関数が格納されており、各出力変
数ｙの出力値に対応するメンバーシップ値が読出され、
この読出されたメンバーシップ値とＭＩＮ演算器２０２
の出力αとの小さい方の値をとる演算を行ない、この演
算結果を各出力値に対応してメモリに格納し、各ルール
に対して格納された値に基づいて最大値を求める演算が
実行されてもよい。またこのとき入力αとメンバーシッ
プ関数との積がとられる構成が用いられてもよい。

【手続補正２２】

【補正対象書類名】明細書

【補正対象項目名】００９５

【補正方法】変更

【補正内容】

【００９５】また上述の構成においては、有効ルールの
検出とルール実行が逐次的に処理されている。しかしな
がらこの図５に示す構成において有効ＭＳＦポインタメ
モリ１０がデータ入力とデータ出力とを非同期的に実行
することができるたとえばデュアルポートメモリで構成
されてもよい。

【手続補正２３】

【補正対象書類名】明細書

【補正対象項目名】００９６

【補正方法】変更

【補正内容】

【００９６】また、入力ｘ１と入力ｘ２についてそれぞ
れ並列に有効メンバーシップ関数を求め、この有効メン
バーシップ関数から有効ルールを求め、この有効ルール
情報を並列に出力する構成を用いれば、ルールを並列に
処理するファジィ推論装置においても本発明を適用する
ことができる。この場合、並列処理を実行する推論装置
の場合には、各ルールに対応したハードウェアが設けら
れるが、本発明に従って処理されるべきルール数は大幅
に低減されるため、ルール処理に必要とされるハードウ
ェア量が大幅に低減される。この場合、各ハードウェア
が必要最小限のルールに対応するように構成しておけ
ば、ルール情報であるルール信号７に従って実行される
べきルールのみが各ハードウェアで並列に処理される。

【手続補正２４】

【補正対象書類名】明細書

【補正対象項目名】００９８

【補正方法】変更

【補正内容】

【００９８】ＭＳＦ境界値メモリ９が記憶する境界値は
適合度０を与える入力値でなく、他の適当な値が用いら
れてれもよい。

【手続補正２５】

【補正対象書類名】図面

【補正対象項目名】図２６

【補正方法】変更

【補正内容】

【図２６】

Claims (2)

【特許請求の範囲】
1. 【請求項１】 少なくとも１個の入力について複数のフ
   ァジィルールに基づいてファジィ推論を行なうファジィ
   推論装置であって、各前記ファジィルールは少なくとも
   １個のメンバーシップ関数を含み、 各前記ファジィルールを特定するルール特定情報を記憶
   するルール記憶手段、 前記複数のファジィルールに用いられるメンバーシップ
   関数の各々について、その適合度が所定値以上の入力値
   の領域を記憶する領域記憶手段、 入力値と前記領域手段に記憶された各メンバーシップ関
   数の領域とを比較し、前記入力値をその領域に含む有効
   メンバーシップ関数を検出する有効メンバーシップ関数
   検出手段、 前記有効メンバーシップ関数検出手段により検出された
   有効メンバーシップ関数を用いて記述されるファジィル
   ールに対応するルール特定情報を前記ルール記憶手段か
   ら読出すルール読出手段、前記メンバーシップ関数は各
   々識別情報が与えられており、前記ルール読出手段は該
   有効メンバーシップ関数に付された識別情報に従って前
   記ルール記憶手段から対応のルール特定情報を読出し、 該読出されたルール特定情報により特定されたファジィ
   ルールに基づいて推論を実行するルール実行手段を備え
   る、ファジィ推論装置。
2. 【請求項２】 少なくとも１つの入力について複数のフ
   ァジィルールに基づいてファジィ推論を行なうファジィ
   推論方法であって、前記ファジィルールは少なくとも１
   つのメンバーシップ関数を含んでおり、 前記少なくとも１つの入力について定義されたメンバー
   シップ関数のうち、与えられ入力値に対する適合度が所
   定値以上の有効メンバーシップ関数を求めるステップ、
   および該求められた有効メンバーシップ関数を用いて記
   述されたファジィルールに基づいて推論を実行するステ
   ップとを含む、ファジィ推論方法。