JPH0580835B2 - - Google Patents
Info
- Publication number
- JPH0580835B2 JPH0580835B2 JP59196680A JP19668084A JPH0580835B2 JP H0580835 B2 JPH0580835 B2 JP H0580835B2 JP 59196680 A JP59196680 A JP 59196680A JP 19668084 A JP19668084 A JP 19668084A JP H0580835 B2 JPH0580835 B2 JP H0580835B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- dcfp
- inductor
- load
- josephson
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005284 excitation Effects 0.000 claims description 14
- 238000013016 damping Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は超電導素子を用いた電子回路に係り、
特にジヨセフソンデバイスを使つたスイツチング
回路に関する。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to an electronic circuit using a superconducting element,
In particular, it relates to switching circuits using Josephson devices.
ジヨセフソンデバイスを使つたスイツチング回
路は当技術分野では周知であり、量子干渉形回
路、直結型回路等により代表される。量子干渉回
路は2個以上のジヨセフソン接合を含む超電導ル
ープを使つて構成されたスイツチング回路で、そ
の詳細はIBM Research and Developmet
Vol.24,No.2(1980)に記載されている。また直
結型回路はジヨセフソン接合に電流を注入する非
量子干渉形回路で、代表的なものとしてDCL回
路がある。DCL回路はIEDM Tech.Digest
(1979)に詳細に記載されている。これらの従来
技術によるジヨセフソンデバイスを使つたスイツ
チング回路は回路の利得が2程度と小さい欠点が
ある。また回路にはバイアス電流を常に流してお
くため一回路当り1〜10μw程度の電力を消費す
る。ジヨセフソンデバイスは極低温下で動作する
デバイスであつて通常液体ヘリウムに浸漬して動
作させる。液体ヘリウムの蒸発熱に比較すると回
路当りの消費電力が1〜10μwでは発熱量が多く、
従来技術によるジヨセフソンデバイスを使つた回
路は大集積度の論理回路やシステムを作るのが難
しい欠点がある。
Switching circuits using Josephson devices are well known in the art and are typified by quantum interference type circuits, direct-coupled type circuits, and the like. A quantum interference circuit is a switching circuit constructed using a superconducting loop containing two or more Josephson junctions, and its details can be found in IBM Research and Developmet.
Vol. 24, No. 2 (1980). Direct-coupled circuits are non-quantum interference circuits that inject current into Josephson junctions, and a typical example is the DCL circuit. DCL circuit is IEDM Tech.Digest
(1979). These conventional switching circuits using Josephson devices have a drawback that the circuit gain is as small as about 2. Furthermore, since a bias current is constantly flowing through the circuit, approximately 1 to 10 μW of power is consumed per circuit. The Josephson device is a device that operates at cryogenic temperatures and is typically immersed in liquid helium. Compared to the heat of evaporation of liquid helium, the amount of heat generated is large when the power consumption per circuit is 1 to 10μW.
Circuits using Josephson devices according to the prior art have the disadvantage that it is difficult to create logic circuits and systems with a large degree of integration.
これらの従来技術によるジヨセフソンデバイス
を使つた回路の欠点を回避し、高利得かつ低消費
電力の回路としてDCFP(DC Flux Parametron)
回路がある。DCFP回路の原理については後藤
他、理化学研究所シンポジウム“ジヨセフソン・
エレクトロニクス”(昭和59年3月16日)に詳細
に記述されている。DCFP回路はジヨセフソン接
合とインダクタで構成された回路である。そのた
めにDCFP回路回路ではジヨセフソン接合の接合
容量とインダクタで構成される共振回路による発
振が回路の誤動差を起す原因となるという欠点が
あつた。 DCFP (DC Flux Parametron) is used as a high gain and low power consumption circuit that avoids the drawbacks of these conventional circuits using Josephson devices.
There is a circuit. Regarding the principles of DCFP circuits, Goto et al.
Electronics" (March 16, 1981). The DCFP circuit is a circuit composed of a Josephson junction and an inductor. Therefore, in a DCFP circuit, the circuit is composed of a Josephson junction's junction capacitance and an inductor. The drawback was that oscillation caused by the resonant circuit caused circuit errors.
本発明の目的は共振現象を抑制し、誤動作を起
さない安定な動作をするDCFP回路を提供するこ
とにある。本発明の他の目的は微少な入力信号に
対しても安定に動作する高利得のDCFP回路を提
供することにある。
An object of the present invention is to provide a DCFP circuit that suppresses resonance phenomena and operates stably without causing malfunctions. Another object of the present invention is to provide a high gain DCFP circuit that operates stably even with very small input signals.
この目的を達成するために本発明ではDCFP回
路に共振を抑制するためのダンピング抵抗を挿入
した。
To achieve this objective, the present invention inserts a damping resistor in the DCFP circuit to suppress resonance.
第1図はDCFP回路の原理構成図である。
DCFP回路は第1のジヨセフソン接合101と第
1の励起インダクタ103aと負荷インダクタ1
05より構成される第1の超電導ループと第2の
ジヨセフソン接合102と第2の励起インダクタ
104aと負荷インダクタ105から構成される
第2の超電導ループより成る。該第1、第2の超
電導ループは負荷インダクタ105を共有してお
り、負荷インダクタ105を介して互いに影響し
合うため、DCFP回路は正帰還がかかる、双安定
な回路形式となつている。第1、第2の励起イン
ダクタ103a,104aには互々トランス結合
103,104を介して電源インダクタ103
b,104bと結合している。電源線107から
供給され、電源インダクタ103b,104bを
流れる電源電流により、トランス結合103,1
04を介してDCFP回路は駆動される。負荷イン
ダクタ105の一部又は全部のインダクタにはト
ランス結合106を介して入力信号線108が結
合している。以下にDCFP回路の動作を簡単に説
明する。入力信号線108を介して微小入力信号
電流ISがDCFP回路に入力されると、トランス結
合106を介して入力信号電流に相応する微小電
流I′Sが負荷インダクタ105に流れる。この状態
では電源線107、2つの励起インダクタ103
a,104aを介してDCFP回路を駆動すると、
DCFP回路は微小入力電流ISの極性に従い、双安
定状態のいずれか一方に遷移する。すなわち負荷
インダクタ105に流れる負荷電流ILは入力微少
信号電流ISにより決定される。一般に負荷電流IL
は微小入力電流ISよりも大きくでき、DCFP回路
は回路利得を10以上にすることが理論上難しくな
い。第2図は第1図に示すDCFP回路の回路シミ
ユレーシヨン例である。第2図の例での回路パラ
メータは励起インダクタ103a,104aは
1.8PH、負荷インダクタ105は5.5PHである。ジ
ヨセフソン接合101,102の等価回路は第3
図に示されている、ジヨセフソン接合110接合
容量113、抵抗112の並列接続されたモデル
を使つた。ジヨセフソン接合110の最大超電導
電流は50μA、接合容量113は1pFである。第
2図ではDCFP回路の第1、第2の励起インダク
タ103a,104aを流れる電流IP1,IP2と負
荷インダクタ105の負荷電流ILを示してある。
第1図の回路構成では第1のジヨセフソン接合1
01の接合容量と第1の励起インダクタ103a
と負荷インダクタ105で第1の共振回路を、第
2のジヨセフソン接合102と第2の励起インダ
クタ104aと負荷インダクタ105で第2の共
振回路を構成している。このためDCFP回路がス
イチンツグする場合には共振現象による発振波形
が負荷電流ILに現われる。第2図では、零レベル
に対して上側に発振している状態が示されてい
る。ところがDCFP回路では微少入力信号電流I′S
は負荷電流ILと混在して流れる。このため負荷電
流ILに発振波形が表われると、それが入力信号と
なり論理回路の極性を反転させ、誤動作をする。
第2図のシミユレーシヨン例でも発振が大きいた
めA点以降で負荷電流ILの極性が反転し、零レベ
ルに対して下側に波形が生じる。この点におい
て、誤動作を起している。この様な誤動作を起さ
ないためには入力信号を大きくして発振を生じて
も極性が変わらない様にする方法もあるが、これ
は高い回路利得が得られない。
FIG. 1 is a diagram showing the principle configuration of a DCFP circuit.
The DCFP circuit includes a first Josephson junction 101, a first excitation inductor 103a, and a load inductor 1.
05, a second Josephson junction 102, a second excitation inductor 104a, and a load inductor 105. The first and second superconducting loops share the load inductor 105 and influence each other via the load inductor 105, so the DCFP circuit has a bistable circuit type with positive feedback. The power inductor 103 is connected to the first and second excitation inductors 103a and 104a through transformer couplings 103 and 104, respectively.
b, 104b. The transformer coupling 103, 1 is caused by the power current supplied from the power line 107 and flowing through the power inductors 103b, 104b.
The DCFP circuit is driven through 04. An input signal line 108 is coupled to some or all of the load inductors 105 via a transformer coupling 106 . The operation of the DCFP circuit will be briefly explained below. When a minute input signal current I S is input to the DCFP circuit via the input signal line 108 , a minute current I' S corresponding to the input signal current flows through the transformer coupling 106 to the load inductor 105 . In this state, the power line 107 and the two excitation inductors 103
When the DCFP circuit is driven through a and 104a,
The DCFP circuit transitions to one of the bistable states according to the polarity of the minute input current IS . That is, the load current I L flowing through the load inductor 105 is determined by the input minute signal current IS . Generally the load current I L
can be larger than the minute input current I S , and it is theoretically not difficult for a DCFP circuit to have a circuit gain of 10 or more. FIG. 2 is a circuit simulation example of the DCFP circuit shown in FIG. 1. The circuit parameters in the example of FIG. 2 are that the excitation inductors 103a and 104a are
1.8PH, and the load inductor 105 is 5.5PH. The equivalent circuit of Josephson junctions 101 and 102 is the third
A model in which Josephson junction 110, junction capacitance 113, and resistor 112 are connected in parallel, as shown in the figure, was used. The maximum superconducting current of Josephson junction 110 is 50 μA, and the junction capacitance 113 is 1 pF. FIG. 2 shows the currents I P1 and I P2 flowing through the first and second excitation inductors 103a and 104a of the DCFP circuit, and the load current IL of the load inductor 105.
In the circuit configuration shown in Figure 1, the first Josephson junction 1
01 junction capacitance and the first excitation inductor 103a
and the load inductor 105 constitute a first resonant circuit, and the second Josephson junction 102, the second excitation inductor 104a, and the load inductor 105 constitute a second resonant circuit. Therefore, when the DCFP circuit switches, an oscillation waveform due to a resonance phenomenon appears in the load current IL . FIG. 2 shows a state in which the signal oscillates upward relative to the zero level. However, in the DCFP circuit, the minute input signal current I′ S
flows together with the load current I L. Therefore, when an oscillation waveform appears in the load current IL , it becomes an input signal and reverses the polarity of the logic circuit, causing it to malfunction.
In the simulation example shown in FIG. 2, since the oscillation is large, the polarity of the load current I L is reversed after point A, and a waveform is generated below the zero level. In this respect, a malfunction occurs. In order to prevent such malfunctions, there is a method of increasing the input signal so that the polarity does not change even if oscillation occurs, but this method does not provide a high circuit gain.
第4図は本発明の第1の実施例である。共振現
象を抑制するために第1、第2のダンピング抵抗
201,202を第1、第2のジヨセフソン接合
101,102に並列に接続してある。ダンピン
グ抵抗の抵抗値は臨界制動に近い値、すなわち
Rd√
ここで
L:励起インダクタと負荷インダクタのインダ
クタンス値の和
C:ジヨセフソン接合の接合容量
に選べば良い。第5図は本発明の第1の実施例に
よるDCFP回路のシミユレーシヨン例である。 FIG. 4 shows a first embodiment of the present invention. In order to suppress resonance phenomena, first and second damping resistors 201 and 202 are connected in parallel to the first and second Josephson junctions 101 and 102. The resistance value of the damping resistor should be selected as a value close to critical damping, that is, R d √ where L: the sum of the inductance values of the excitation inductor and the load inductor C: the junction capacitance of the Josephson junction. FIG. 5 is a simulation example of the DCFP circuit according to the first embodiment of the present invention.
第5図はダンピング抵抗201,202の抵抗
値Rdが5Ωの場合である。ただし臨界制動はRdが
3Ωの場合であるが回路動作を高速にするために
それよりも高い抵抗値を選んである。第2図の波
形と比較してわかる様に、第5図の波形は共振に
よる発振現象が抑制されたパルス波形をしてお
り、誤動作も起きていない。 FIG. 5 shows a case where the resistance value R d of the damping resistors 201 and 202 is 5Ω. However, for critical braking, R d is
In the case of 3Ω, a higher resistance value was chosen to speed up the circuit operation. As can be seen by comparing the waveform of FIG. 2, the waveform of FIG. 5 is a pulse waveform in which the oscillation phenomenon due to resonance is suppressed, and no malfunction occurs.
第6図は本発明による他の実施例である。
DCFP回路では負荷インダクタ105が励起イン
ダクタ103a,104aよりもインダクタンス
値が大きい。そのため第6図に示す様に負荷イン
ダクタに並列にダンピング抵抗301をそう入し
さらに励起インダクタ103a,104aの全体
又はその一部に並列にダンピング抵抗302をそ
う入することにより共振現象を抑制できることは
明らかである。 FIG. 6 shows another embodiment according to the present invention.
In the DCFP circuit, the load inductor 105 has a larger inductance value than the excitation inductors 103a and 104a. Therefore, the resonance phenomenon can be suppressed by inserting a damping resistor 301 in parallel with the load inductor and further inserting a damping resistor 302 in parallel with all or part of the excitation inductors 103a and 104a, as shown in FIG. it is obvious.
〔発明の効果〕
以上本発明によればDCFP回路の共振現象を抑
制できる。このためDCFP回路の動作を安定さ
せ、かつまた微少入力信号で正常は回路動作をさ
せることができる。このことは回路の利得を上げ
ることに相当し、このため回路は負荷を多く駆動
できる(fan outを多くできる)ことになり、
DCFP回路の機能豊富にし、回路システムの性能
を向上させるのに効果がある。[Effects of the Invention] According to the present invention, the resonance phenomenon of the DCFP circuit can be suppressed. Therefore, the operation of the DCFP circuit can be stabilized, and the circuit can operate normally even with a very small input signal. This corresponds to increasing the gain of the circuit, which means that the circuit can drive more loads (more fan out).
It is effective in enriching the functions of DCFP circuits and improving the performance of circuit systems.
第1図はDCFP回路の原理図、第2図は第1図
の回路の回路シミユレーシヨン結果を示す図、第
3図はジヨセフン接合の等価回路図、第4図は本
発明による第1の実施例回路図、第5図は本発明
によるDCFP回路の回路シミユレーシヨン結果を
示す図、第6図は本発明の第2の実施例回路図で
ある。
符号の説明、101,102……ジヨセフソン
接合、103a,104a……励起インダクタ、
103,104……トランス結合、105……負
荷インダクタ、108……入力信号線、201,
202,301,302……ダンピング抵抗。
Fig. 1 is a diagram showing the principle of the DCFP circuit, Fig. 2 is a diagram showing circuit simulation results of the circuit in Fig. 1, Fig. 3 is an equivalent circuit diagram of a diosephun junction, and Fig. 4 is a first embodiment according to the present invention. FIG. 5 is a circuit diagram showing a circuit simulation result of a DCFP circuit according to the present invention, and FIG. 6 is a circuit diagram of a second embodiment of the present invention. Explanation of symbols, 101, 102... Josephson junction, 103a, 104a... excited inductor,
103, 104...Transformer coupling, 105...Load inductor, 108...Input signal line, 201,
202, 301, 302...damping resistance.
Claims (1)
ンダクタと負荷インダクタより成る第1の超電導
ループと、第2のジヨセフソンデバイスと第2の
励起インダクタと上記負荷インダクタより成る第
2の超電導ループから成るスイツチング回路であ
つて、上記1つの抵抗は上記負荷インダクタンス
に並列に接続され、上記他の抵抗は第1、第2の
励起インダクタの全体又は一部に並列に接続され
ることを特徴とする超電導スイツチング回路。1 A first superconducting loop consisting of a first Josephson device, a first excitation inductor, and a load inductor, and a second superconducting loop consisting of a second Josephson device, a second excitation inductor, and the load inductor. The switching circuit is characterized in that the one resistor is connected in parallel to the load inductance, and the other resistor is connected in parallel to all or part of the first and second excitation inductors. superconducting switching circuit.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59196680A JPS6175574A (en) | 1984-09-21 | 1984-09-21 | Superconductive switching circuit |
US06/777,585 US4785426A (en) | 1984-09-21 | 1985-09-19 | Superconducting switching circuit, memory cell and memory circuit, with resonance damping resistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59196680A JPS6175574A (en) | 1984-09-21 | 1984-09-21 | Superconductive switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6175574A JPS6175574A (en) | 1986-04-17 |
JPH0580835B2 true JPH0580835B2 (en) | 1993-11-10 |
Family
ID=16361804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59196680A Granted JPS6175574A (en) | 1984-09-21 | 1984-09-21 | Superconductive switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6175574A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018514094A (en) * | 2015-02-06 | 2018-05-31 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | Superconducting single pole double throw switch system |
-
1984
- 1984-09-21 JP JP59196680A patent/JPS6175574A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018514094A (en) * | 2015-02-06 | 2018-05-31 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | Superconducting single pole double throw switch system |
Also Published As
Publication number | Publication date |
---|---|
JPS6175574A (en) | 1986-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4785426A (en) | Superconducting switching circuit, memory cell and memory circuit, with resonance damping resistors | |
US4916335A (en) | Superconducting circuit | |
JPH05175819A (en) | Circuit and system using josephson junction | |
Harada et al. | Basic operations of the quantum flux parametron | |
US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
KR19990028555A (en) | DEVICE AND METHOD FOR DIGITAL INFORMATION | |
JPH0226886B2 (en) | ||
JPH0580835B2 (en) | ||
US4567383A (en) | Fluxoid type superconducting logic element | |
US4603263A (en) | Josephson pulse generator of current injection type | |
JP4116978B2 (en) | Superconducting latch driver circuit | |
JPH0237730B2 (en) | ||
JPH0428172B2 (en) | ||
US5146119A (en) | Switching circuit and its signal transmission method | |
Harada et al. | Quantum flux parametron | |
JPH0234530B2 (en) | ||
JPH04291508A (en) | Josephson oscillation circuit and josephson logic circuit | |
JP3107034B2 (en) | Superconducting flux quantum circuit | |
JPS5866419A (en) | Superconducting circuit | |
JPS6147675A (en) | Josephson reversing gate | |
JP2783032B2 (en) | Josephson reverse current prevention circuit | |
JPH0374051B2 (en) | ||
JPS603795B2 (en) | Magnetic field bias method for Josephson junction | |
JP3459867B2 (en) | Josephson latch circuit | |
JPS60260225A (en) | Josephson or circuit |