JPH0578054B2 - - Google Patents
Info
- Publication number
- JPH0578054B2 JPH0578054B2 JP1500518A JP50051888A JPH0578054B2 JP H0578054 B2 JPH0578054 B2 JP H0578054B2 JP 1500518 A JP1500518 A JP 1500518A JP 50051888 A JP50051888 A JP 50051888A JP H0578054 B2 JPH0578054 B2 JP H0578054B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- bits
- bit
- packet
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006854 communication Effects 0.000 abstract description 64
- 238000004891 communication Methods 0.000 abstract description 64
- 230000006870 function Effects 0.000 abstract description 62
- 210000004027 cell Anatomy 0.000 description 545
- 238000000034 method Methods 0.000 description 51
- 239000000523 sample Substances 0.000 description 33
- 238000007667 floating Methods 0.000 description 30
- 238000001514 detection method Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 27
- 230000007704 transition Effects 0.000 description 26
- 230000004044 response Effects 0.000 description 24
- 238000009434 installation Methods 0.000 description 22
- 230000005540 biological transmission Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004936 stimulating effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 235000008694 Humulus lupulus Nutrition 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 241001417495 Serranidae Species 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000008568 cell cell communication Effects 0.000 description 2
- 230000003915 cell function Effects 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 241000605059 Bacteroidetes Species 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J13/00—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network
- H02J13/00004—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network characterised by the power network being locally controlled
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J13/00—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network
- H02J13/00006—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network characterised by information or instructions transport means between the monitoring, controlling or managing units and monitored, controlled or operated power network element or electrical equipment
- H02J13/00007—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network characterised by information or instructions transport means between the monitoring, controlling or managing units and monitored, controlled or operated power network element or electrical equipment using the power network as support for the transmission
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J13/00—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network
- H02J13/00006—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network characterised by information or instructions transport means between the monitoring, controlling or managing units and monitored, controlled or operated power network element or electrical equipment
- H02J13/00028—Circuit arrangements for providing remote indication of network conditions, e.g. an instantaneous record of the open or closed condition of each circuitbreaker in the network; Circuit arrangements for providing remote control of switching means in a power distribution network, e.g. switching in and out of current consumers by using a pulse code signal carried by the network characterised by information or instructions transport means between the monitoring, controlling or managing units and monitored, controlled or operated power network element or electrical equipment involving the use of Internet protocols
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
- H05B47/10—Controlling the light source
- H05B47/155—Coordinated control of two or more light sources
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J2310/00—The network for supplying or distributing electric power characterised by its spatial reach or by the load
- H02J2310/10—The network having a local or delimited stationary reach
- H02J2310/12—The local stationary network supplying a household or a building
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B90/00—Enabling technologies or technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02B90/20—Smart grids as enabling technology in buildings sector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/12—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them characterised by data transport means between the monitoring, controlling or managing units and monitored, controlled or operated electrical equipment
- Y04S40/121—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them characterised by data transport means between the monitoring, controlling or managing units and monitored, controlled or operated electrical equipment using the power network as support for the transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
請求の範囲
１ 少くとも第１及び第２の媒体を含み、検出、
通信、制御を行うネツトワークにおいて、 前記第１の媒体に結合された複数個の第１のセ
ルと、 前記第２の媒体に結合された複数個の第２のセ
ルと、 前記第１及び第２の媒体に結合された複数個の
第３のセルとから構成され、 前記第１のセルのうち少くとも１つと前記第２
のセルのうち少くとも１つは、共通の群識別番号
を有すると共にこのセルには上記共通の群識別番
号により識別された前記群における前記セルによ
る検出、通信、制御のための共通なタスクである
前記群のための群機能が割当てられ、 前記第３のセルは、前記共通群IDを有する前
記セルの間のメツセージ再放送を繰返えす目的で
前記共通群IDを有し、 それにより複数の媒体を有するネツトワークを
介して検出と制御を行う装置。 ２ 検出、通信、制御のためのネツトワークへ、
メツセージを含んだパケツトで相互に通信する複
数のセルを有する前記ネツトワークにおいて、 前記メツセージにつけられた一連番号と、メツ
セージが前記第１のセルにより送られてくるかど
うかを示す再送信フラツグを前記第１のセルによ
り送る過程と、 前記パケツト内の前記一連番号が以前に受けた
一連番号と異なれば、第２のセルにより前記パケ
ツトの一つに確認応答する過程と、 前記一連番号が前記以前に受けた一連番号と同
じであれば、前記バケツトが前記第１のセルによ
り再送信されたことを前記パケツト内の再送信フ
ラツグが示す時だけ、前記第１のセルに対して確
認応答する過程とを備え、 それにより、パケツトに対する不必要な確認応
答を防止する方法。 ３ 検出、通信、制御のためのネツトワークへ、
メツセージを含んでいるパケツトで相互に通信す
る複数のセルを有する前記ネツトワークにおい
て、 前記セルが群に編成されそれぞれ群識別番号
が、前記群中の前記セルに、それぞれ群メンバー
番号が割当てられ、各群は検出、通信、制御の群
タスクを行うように編成され、 前記メツセージにつけられた一連番号と、メツ
セージが前記第１のセルにより送られているかど
うかを示す再送信フラツグを前記第１の群におけ
る前記第１のセルにより送る過程と、 前記パケツト内の前記一連番号が、以前に受
けた一連番号と異なれば、前記第１の群の第２の
セツトにより前記パケツトの一つに確認応答する
過程と、 前記一連番号が、前記以前に受けた一連番号と
同じであれば、前記パケツトが前記第１のセルに
より再送信されたことを、前記パケツト内の再送
信フラツグが示す時だけ、前記第１のセルに対し
て確認応答する過程とを備え、 それにより、パケツトに対する不必要な確認応
答を防止する方法。 発明の背景 １ 発明の分野 本発明は知能と構成および制御が分布したネツ
トワークの分野、およびそれらのネツトワークが
検出、通信および制御に用いられる場合に主とし
てネツトワークに用いられる知能セルに関するも
のである。 ２ 従来の技術 ネツトワーク環境において検出、制御および通
信を行う商用の製品が多数ある。それらの製品は
非常に高価で高度なシステムから、知能セルをほ
とんど持たない簡単なシステムまでの範囲にわた
る。本発明は比較的大量の知能と処理能力を有す
るが、安価であるシステムを得ることを目指して
いることがわかるであろう。 市販されている１つの装置「Ｘ−10」は、たと
えば電灯スイツチと電灯の間で制御を行う。電灯
スイツチが動作させられると、符号パケツトが電
力線を通じて電灯における受信器へ送られる。符
号パケツトは２回送られる。１回はそれの真の形
で送られ、２回目はそれの相補形で送られる。符
号が受信器により受信されると、それは解釈さ
れ、電灯を制御するために用いられる。スイツチ
における送信器が電灯における特定の受信器と通
信できるようにするために機械的なアナレツシン
グ手段が採用される。 本発明は現在の装置より十分に高い性能と柔軟
性を提出するものである。 出願人はＸ−10およびその他の知られている従
来の装置についての参考文献を提出するであろ
う。 発明の概要 検出、通信および制御を行うネツトワークにつ
いて説明する。プロセツサと入力／出力部を有す
る集積回路をおのおの含む複数の知能セルがネツ
トワークへ結合される。製造された時に各プログ
ラム可能なセルは独特の識別番号（48ビツト）を
受ける。それらの識別番号はセルに永久に保たれ
る。セルは電力線、より対、電線周波数、赤外線
超音波、電灯同軸等のような種々の媒体へ結合さ
れてネツトワークを形成できる。 装置の識別番号（IDs）によりネツトワークは
互いに区別される。特定の機能を実行するために
各ネツトワーク内のセルの群が形成され、それら
の群は群IDsにより識別される。通信は装置IDs
と、群IDsと、セルIDsとを用いてネツトワーク
内で通信が行われる。あるセル（アナウンサー）
へ、たとえばスイツチの状態を検出するタクスを
割当てられ、他のセル（リスナー）へは電灯を制
御するというような制御のタスクが割当てられ
る。セルは多数のタクスを実行でき、かつ多数の
群の構成部分とすることができ、かつ、たとえば
１つの群に対するレピータとして、および別の群
内のリスナーとして動作できる。製造されると、
セルはセルIDを除いて同一である。特定の群ま
たは複数の特定の群に対するタスクを実行するた
めにそれらはプログラムされる。 このセルの好適な実施例はマルチプロセツサと
多数のＩ／Ｏ副部を含む。任意のプロセツサが任
意のＩ／Ｏ副部と通信できる。これにより、Ｉ／
Ｏ部とのインターフエイスによりひき起される潜
在的な割込みなしにプログラムを連続して実行で
きる。Ｉ／Ｏ部はプログラム可能なＡ−Ｄ変換器
とプログラム可能なＤ−Ａ変換器、および他の動
作モードのための他の回路を含む。 このネツトワークプロトコルは大きな融通性を
持たせ、たとえば、セルが所定の場所に置かれた
後で群の形成と変更の少くとも一方を行うことが
できる。このネツトワークのための知能はセルの
間に分布されることがわかるであろう。一般に、
ネツトワークには軽く負荷がかけられるが、起る
ことがある競合およびその他の条件に対する備え
がなされる。一般に、セルの間の通信は、ネツト
ワークの制御機能に関連しないデータの送信のた
めではなくて、群に割当てられた諸機能を実行す
るために最適にされる。この理由から、通常は、
メツセージを運ぶパケツトはイーサネツト、アー
パ、アツプル・トーク、Ｘ−25およびその他の広
帯域およびデータ通信装置と比較して比較的短
い。 発明されたネツトワークおよびセルのその他の
面は本発明の詳細な説明から明らかであろう。
通信、制御を行うネツトワークにおいて、 前記第１の媒体に結合された複数個の第１のセ
ルと、 前記第２の媒体に結合された複数個の第２のセ
ルと、 前記第１及び第２の媒体に結合された複数個の
第３のセルとから構成され、 前記第１のセルのうち少くとも１つと前記第２
のセルのうち少くとも１つは、共通の群識別番号
を有すると共にこのセルには上記共通の群識別番
号により識別された前記群における前記セルによ
る検出、通信、制御のための共通なタスクである
前記群のための群機能が割当てられ、 前記第３のセルは、前記共通群IDを有する前
記セルの間のメツセージ再放送を繰返えす目的で
前記共通群IDを有し、 それにより複数の媒体を有するネツトワークを
介して検出と制御を行う装置。 ２ 検出、通信、制御のためのネツトワークへ、
メツセージを含んだパケツトで相互に通信する複
数のセルを有する前記ネツトワークにおいて、 前記メツセージにつけられた一連番号と、メツ
セージが前記第１のセルにより送られてくるかど
うかを示す再送信フラツグを前記第１のセルによ
り送る過程と、 前記パケツト内の前記一連番号が以前に受けた
一連番号と異なれば、第２のセルにより前記パケ
ツトの一つに確認応答する過程と、 前記一連番号が前記以前に受けた一連番号と同
じであれば、前記バケツトが前記第１のセルによ
り再送信されたことを前記パケツト内の再送信フ
ラツグが示す時だけ、前記第１のセルに対して確
認応答する過程とを備え、 それにより、パケツトに対する不必要な確認応
答を防止する方法。 ３ 検出、通信、制御のためのネツトワークへ、
メツセージを含んでいるパケツトで相互に通信す
る複数のセルを有する前記ネツトワークにおい
て、 前記セルが群に編成されそれぞれ群識別番号
が、前記群中の前記セルに、それぞれ群メンバー
番号が割当てられ、各群は検出、通信、制御の群
タスクを行うように編成され、 前記メツセージにつけられた一連番号と、メツ
セージが前記第１のセルにより送られているかど
うかを示す再送信フラツグを前記第１の群におけ
る前記第１のセルにより送る過程と、 前記パケツト内の前記一連番号が、以前に受
けた一連番号と異なれば、前記第１の群の第２の
セツトにより前記パケツトの一つに確認応答する
過程と、 前記一連番号が、前記以前に受けた一連番号と
同じであれば、前記パケツトが前記第１のセルに
より再送信されたことを、前記パケツト内の再送
信フラツグが示す時だけ、前記第１のセルに対し
て確認応答する過程とを備え、 それにより、パケツトに対する不必要な確認応
答を防止する方法。 発明の背景 １ 発明の分野 本発明は知能と構成および制御が分布したネツ
トワークの分野、およびそれらのネツトワークが
検出、通信および制御に用いられる場合に主とし
てネツトワークに用いられる知能セルに関するも
のである。 ２ 従来の技術 ネツトワーク環境において検出、制御および通
信を行う商用の製品が多数ある。それらの製品は
非常に高価で高度なシステムから、知能セルをほ
とんど持たない簡単なシステムまでの範囲にわた
る。本発明は比較的大量の知能と処理能力を有す
るが、安価であるシステムを得ることを目指して
いることがわかるであろう。 市販されている１つの装置「Ｘ−10」は、たと
えば電灯スイツチと電灯の間で制御を行う。電灯
スイツチが動作させられると、符号パケツトが電
力線を通じて電灯における受信器へ送られる。符
号パケツトは２回送られる。１回はそれの真の形
で送られ、２回目はそれの相補形で送られる。符
号が受信器により受信されると、それは解釈さ
れ、電灯を制御するために用いられる。スイツチ
における送信器が電灯における特定の受信器と通
信できるようにするために機械的なアナレツシン
グ手段が採用される。 本発明は現在の装置より十分に高い性能と柔軟
性を提出するものである。 出願人はＸ−10およびその他の知られている従
来の装置についての参考文献を提出するであろ
う。 発明の概要 検出、通信および制御を行うネツトワークにつ
いて説明する。プロセツサと入力／出力部を有す
る集積回路をおのおの含む複数の知能セルがネツ
トワークへ結合される。製造された時に各プログ
ラム可能なセルは独特の識別番号（48ビツト）を
受ける。それらの識別番号はセルに永久に保たれ
る。セルは電力線、より対、電線周波数、赤外線
超音波、電灯同軸等のような種々の媒体へ結合さ
れてネツトワークを形成できる。 装置の識別番号（IDs）によりネツトワークは
互いに区別される。特定の機能を実行するために
各ネツトワーク内のセルの群が形成され、それら
の群は群IDsにより識別される。通信は装置IDs
と、群IDsと、セルIDsとを用いてネツトワーク
内で通信が行われる。あるセル（アナウンサー）
へ、たとえばスイツチの状態を検出するタクスを
割当てられ、他のセル（リスナー）へは電灯を制
御するというような制御のタスクが割当てられ
る。セルは多数のタクスを実行でき、かつ多数の
群の構成部分とすることができ、かつ、たとえば
１つの群に対するレピータとして、および別の群
内のリスナーとして動作できる。製造されると、
セルはセルIDを除いて同一である。特定の群ま
たは複数の特定の群に対するタスクを実行するた
めにそれらはプログラムされる。 このセルの好適な実施例はマルチプロセツサと
多数のＩ／Ｏ副部を含む。任意のプロセツサが任
意のＩ／Ｏ副部と通信できる。これにより、Ｉ／
Ｏ部とのインターフエイスによりひき起される潜
在的な割込みなしにプログラムを連続して実行で
きる。Ｉ／Ｏ部はプログラム可能なＡ−Ｄ変換器
とプログラム可能なＤ−Ａ変換器、および他の動
作モードのための他の回路を含む。 このネツトワークプロトコルは大きな融通性を
持たせ、たとえば、セルが所定の場所に置かれた
後で群の形成と変更の少くとも一方を行うことが
できる。このネツトワークのための知能はセルの
間に分布されることがわかるであろう。一般に、
ネツトワークには軽く負荷がかけられるが、起る
ことがある競合およびその他の条件に対する備え
がなされる。一般に、セルの間の通信は、ネツト
ワークの制御機能に関連しないデータの送信のた
めではなくて、群に割当てられた諸機能を実行す
るために最適にされる。この理由から、通常は、
メツセージを運ぶパケツトはイーサネツト、アー
パ、アツプル・トーク、Ｘ−25およびその他の広
帯域およびデータ通信装置と比較して比較的短
い。 発明されたネツトワークおよびセルのその他の
面は本発明の詳細な説明から明らかであろう。
第１図は本発明の典型的な用途を示すブロツク
図である。 第２図はセルの群化を示す線図である。 第３図はセルの群内を示すために用いられる第
２図に類似の別のブロツク図である。 第４図は副チヤネルを説明するために用いられ
る線周波数である。 第５図は複数のセルを示す線周波数である。こ
の線周波数は本発明を用いるセル群形成を説明す
るために用いられる。 第６図は本発明に用いられるパケツトの様式を
示すチヤートである。 第７図は第６図のパケツト様式宛先リスト部を
示すチヤートである。 第８図は本発明でセルの群を形成するために用
いられる一連の過程を示す。 第９図は本発明に用いられる六者択三符号化の
ための符号割当てを示すチヤートである。 第１０図は通信および制御セルのブロツク図で
ある。 第１１図は第１０図のセルのプロセツサ内で用
いられる命令復号論理の一部のブロツク図であ
る。 第１２図は第１図のプロセスの詳細なブロツク
図である。 第１３図は第１０図のプロセツサのためのタイ
ミング図である。この図はセルにより採用されて
いるパイプライニングを行うために用いられるラ
ツチとレジスタも示す。 第１４図は六者択三符号器の現在の好適な実施
例を示すブロツク図である。 第１５図は六者択三復号器の現在の好適な実施
例を示すブロツク図である。 第１６図は六者択三符号検査器の現在の好適な
実施例を示すブロツク図である。 第１７図はＩ／Ｏ部の１つのバツフア部電気回
路図である。 第１８図はＩ／Ｏ副部のためのカウント機能と
タイミング機能の電気回路図である。 第１９図はＩ／Ｏ部のための制御および状態マ
シンの電気回路図である。 第２０図はＩ／Ｏ副部に組合わされるサンプル
およびホールド手段用の電気回路図である。 第２１図はデジタル−アナログ変換を行うため
にＩ／Ｏ副部内に形成されたネツトワークを示
す。 第２２図はアナログ−アナログ変換を行うため
にＩ／Ｏ副部内に形成されたネツトワークを示
す。 第２３図はＩ／Ｏ副部の通信部分を示す電気回
路図である。 第２４図はＩ／Ｏ副部と通信競合のために用い
られる状態図である。 第２５図はリンクレベルARQのための状態図
である。 第２６図は一次局接続のための状態図である。 第２７図は二次局接続のための状態図である。 第２８図は群化装置のためのブロツク図であ
る。 第２９図はパケツトにより送るためにシステム
IDが符号化され、かつセル内で符号化される形
を示す線図である。 第３０図は入力／出力部の動作とセマフオレジ
スタの動作を説明するために用いられる線図であ
る。
図である。 第２図はセルの群化を示す線図である。 第３図はセルの群内を示すために用いられる第
２図に類似の別のブロツク図である。 第４図は副チヤネルを説明するために用いられ
る線周波数である。 第５図は複数のセルを示す線周波数である。こ
の線周波数は本発明を用いるセル群形成を説明す
るために用いられる。 第６図は本発明に用いられるパケツトの様式を
示すチヤートである。 第７図は第６図のパケツト様式宛先リスト部を
示すチヤートである。 第８図は本発明でセルの群を形成するために用
いられる一連の過程を示す。 第９図は本発明に用いられる六者択三符号化の
ための符号割当てを示すチヤートである。 第１０図は通信および制御セルのブロツク図で
ある。 第１１図は第１０図のセルのプロセツサ内で用
いられる命令復号論理の一部のブロツク図であ
る。 第１２図は第１図のプロセスの詳細なブロツク
図である。 第１３図は第１０図のプロセツサのためのタイ
ミング図である。この図はセルにより採用されて
いるパイプライニングを行うために用いられるラ
ツチとレジスタも示す。 第１４図は六者択三符号器の現在の好適な実施
例を示すブロツク図である。 第１５図は六者択三復号器の現在の好適な実施
例を示すブロツク図である。 第１６図は六者択三符号検査器の現在の好適な
実施例を示すブロツク図である。 第１７図はＩ／Ｏ部の１つのバツフア部電気回
路図である。 第１８図はＩ／Ｏ副部のためのカウント機能と
タイミング機能の電気回路図である。 第１９図はＩ／Ｏ部のための制御および状態マ
シンの電気回路図である。 第２０図はＩ／Ｏ副部に組合わされるサンプル
およびホールド手段用の電気回路図である。 第２１図はデジタル−アナログ変換を行うため
にＩ／Ｏ副部内に形成されたネツトワークを示
す。 第２２図はアナログ−アナログ変換を行うため
にＩ／Ｏ副部内に形成されたネツトワークを示
す。 第２３図はＩ／Ｏ副部の通信部分を示す電気回
路図である。 第２４図はＩ／Ｏ副部と通信競合のために用い
られる状態図である。 第２５図はリンクレベルARQのための状態図
である。 第２６図は一次局接続のための状態図である。 第２７図は二次局接続のための状態図である。 第２８図は群化装置のためのブロツク図であ
る。 第２９図はパケツトにより送るためにシステム
IDが符号化され、かつセル内で符号化される形
を示す線図である。 第３０図は入力／出力部の動作とセマフオレジ
スタの動作を説明するために用いられる線図であ
る。
ネツトワークにおいて通信と、検出と、制御と
を行う装置と方法について説明する。ネツトワー
クが複数の知能セルを含んでいる場合には、セル
は一般にプログラム可能な１チツプ遠隔制御装
置、プログラム可能な１チツプ遠隔検出装置、お
よびプログラム可能な１チツプ遠隔通信装置であ
つて、（各種の媒体を介して他のセルへ相互に接
続された場合に、分布検出、通信、制御およびネ
ツトワーク構成知能、構成および制御を有する。
装置は通信の必要を基にした階層に編成されたセ
ルのネツトワークを有する。セルは、ネツトワー
ク階層とは独立に動作「群」に編成される。セル
の群は群機能を実行するために一般に用いられ
る。この機能は群内のセルへタクスを割当てるこ
とにより実行される。セルは情報の通信と、制御
と、検出とを行う。一般に、各セルは独特の識別
番号を有し、双方向通信プロトコル、入力／出
力、パケツト処理、アナログおよびデジタル検出
および制御のような情報処理タクスを行う。一般
に、セルで構成されている装置は、装置全体にわ
たつて分布されるネツトワーク構成情報を格納す
る特性を有する。そして、自動的に送られるメツ
セージをセルの間で通信する。各装置は独特の識
別（ID）も有する。その識別は、現在の好適な
実施例においては、48ビツトである。更に、それ
はプログラム可能で、多くの用途に用いることが
できる入力／出力Ｉ／Ｏ回路を含み、特定の検
出、通信、制御、Ｉ／Ｏ、アナログＩ／Ｏ、通信
Ｉ／Ｏ、および通信ビツトレートにセルを構成す
るために融通のきくデジタルプログラミングを行
う。 本発明を完全に理解できるようにするために、
以下の説明においては、特定の周波数のような特
定の事項の詳細について数多く述べている。しか
し、そのような特定の詳細事項なしに本発明を実
施できることが当業者には明らかであろう。その
他の場合には、本発明を不必要に詳しく説明して
本発明をあいまいにしないようにするために、周
知の回路、方法等は説明しない。 本発明の応用の概観 本発明を詳しく説明する前に、典型的な応用を
理解することが以下の詳細な説明を理解する助け
となるであろう。第１図には家庭における本発明
の使用を基にした簡単で典型的な応用が示されて
いる。第１図においては、電灯２３を制御するた
めに本発明によりスイツチ２２が用いられる。 装置２０はセル27を含み、このセルはスイツチ
２２へ接続される。セルはトランシーバ２９へも
接続される。トランシーバとセルのための電力は
電源３０から供給される。その電源は線24と25か
ら電力を受ける。この例のために、線24と25は通
常の家庭用配電線（たとえば110VAC）であつ
て、電源３０は５ボルトDC電源である。セル27
は集積回路とすることが好ましい。これについて
は第１０図から始めてより詳しく説明する。トラ
ンシーバ２９はデジタルデータの受信と送信のた
めの多くの周知の装置のうちの任意の１つとする
ことができ、ここでは送信されるデータについて
はどのような処理も行わない。装置２０の全体
は、スイツチを通常納めている通常の壁取付け電
気ボツクス内に納めるのに十分小さくできる。 装置２１も典型的なコンセントの中に納めるこ
とができるほど十分に小さくでき、電源３１とト
ランシーバ３３を含む。電源３１とトランシーバ
３３は電源３０とトランシーバ２９にそれぞれ構
造を同じにできる。このセル28はトランシーバ３
０と、電源２９と、ソレノイドにより動作させら
れる電源スイツチ３２とへ結合される。セル28
は、プログラミングと識別番号を除き、セル27と
同じにできる。それについては後で説明する。セ
ル28からの出力がソレノイド３２を制御して電源
スイツチを動作させる。その電源スイツチは電灯
２３を電源線34と35へ接続する。後でわかるよう
に、セル28は、レオスタツト（図示せず）等を制
御できるデジタル出力またはアナログ出力を供給
して電灯２３を減光させることができるようにす
る。 電源線24と25における切れ目26は電源線24また
は35と必ずしも同じ回路にないことを示すために
用いられる。トランシーバ２９はトランシーバ３
３と必ずしも直接通信せず、トランシーバの間の
通信は別のセルと、装置２０と２１の間で送られ
るパケツトを中継するトランシーバを介するリン
クを必要とすることがあることがわかるであろ
う。 第１図において、トランシーバ２９と３３は電
源線を介して通信する。トランシーバは数えきれ
ないほどの媒体を介して、かつ任意のボー速度
で、無数のやり方で相互に通信できる。たとえ
ば、トランシーバはアンテナを介して無線周波数
信号またはマイクロ波信号をおのおの送信し、受
信できる。トランシーバは通常のより線または光
フアイバケーブルのような通信線を介して接続で
き、それにより電力線とは独立に相互に通信す
る。トランシーバの間には、赤外線通信または超
音波通信のような他の知られている通信媒体を採
用できる。典型的な通信速度は電力線の場合には
１秒間当り10Kビツト（KBPS）である。無線周
波数、赤外線媒体、より線、光フアイバリンクお
よびその他の媒体の場合にはより高い伝送速度が
可能である。 セル２７はスイツチ２２の開放または閉成を検
出し、それから、スイツチ２２の状態を開始する
メツセージを含むパケツトを用意する。そのパケ
ツトはトランシーバ２９と、線24，25を介してセ
ル28へ送られる。セル28はパケツトをセル27へ送
り返えすことによりメツセージに対する確認応答
を行い、ソレノイド制御電源スイツチ３２を動作
させることにより電灯２３を点灯または消灯する
ことによつて、それが受けたメツセージに対して
働きかけることも行う。 各セルは独特の48ビツト識別番号（ID番号）
を有する。その識別番号はセルアドレスとも呼ば
れる。現在の好適な実施例においては、各セルは
製造法の一部としてその永久的な独特のID番号
を受ける。（以後の製造においてはそれを変更す
ることはできない。）約248個の可能なID番号で、
実用的な目的のためにネツトワークがどれだけ大
きくなつても、またはどれだけ多くのネツトワー
クが相互に接続されても、各セルは独特のID番
号を持つことがわかるであろう。それから、群化
装置が個々のセルIDをアクセスし、システムID
を各セルに割当てる。また、群化装置はセルを群
にまとめて群に関連する諸機能を行う。 第１図に示されているものについては、セル27
の主な機能が「アナウンスする」ことである、す
なわち、ネツトワーク通信線24と25および34と35
におけるスイツチ２２の状態を送ることであるこ
とを示すために「Ａ」として示されている。一
方、セル28の第１図における主な機能がネツトワ
ークを「聴く」ことであり、とくにセル27からの
メツセージを聴くことであるから、セル28は文字
「Ｌ」で示されている。後の図においては、装置
２０のようなアナウンサー装置と、装置２１のよ
うなリスナー装置を示すために、とくに多数のセ
ルの群形成に関連して「Ａ」と「Ｌ」指示が用い
られる。説明のために、セル自体を、トランシー
バが参照することなしにデータを送信または受信
するものということが時にある。（ある場合には、
トランシーバは単なる受動ネツトワークまたは単
なるワイヤとすることができる。それらのネツト
ワークやワイヤはセルの入力端子／出力端子を線
へ結合する。セルのＩ／Ｏ部はより線等を駆動で
きる出力信号を提供できることがわかるであろ
う。したがつて、セル自体はある媒体のためのト
ランシーバとして機能できる。） 次に説明するように、セル27と28はマルチプロ
セツサの属性を有するプロセツサである。それら
のセルを設置する前または設置した後で、アナウ
ンサーまたはリスナーのようなセルの求められて
いる機能を実行するため、および群化組合わせの
ためにそれらのセルをプログラムできる。 ネツトワーク編成および定義 Ａ 定義 セル： セルというのは、遠隔制御、遠隔検
出、遠隔通信の少くとも１つを行う、知能を持つ
たプログラム可能な素子または複数の素子であつ
て、他の同様な素子へ相互に接続されると、知能
が分布されている通信ネツトワークすなわち通信
装置、制御ネツトワークすなわち制御装置、およ
び検出ネツトワークすなわち検出装置を形成す
る。 アナウンサー：アナウンサーは群メツセージの
発信元である。 リスナー：リスナーは群メツセージを受けるも
のである。 （アナウンサーはある場合にはリスナーから状
態情報を求めることがある。） レピータ：レピータというのは、他の機能に加
えて媒体からパケツトを読取り、それらのパケツ
トを放送するセルである。 群：共通の機能（たとえば、１組の電灯を制御
するスイツチ）のために一緒に動作する１組のセ
ルが「群」と呼ばれる。 第２図において、群37はアナウンサー３７ａ
と、リスナー３７ｂ，３７ｃと、リスナー４０と
を有する。群38はアナウンサー３８ａと、リスナ
ー３８ｂ，３８ｃと、リスナー４０とを含む。第
２図は１つのセル（セル40）を２つの群における
リスナーとすることができることを示す。アナウ
ンサー３７ａが電灯スイツチ機能を持つものとす
ると、それはセル37b，37c，40を介して電灯を
制御できる。同様に、アナウンサー３８ａに組合
わされているスイツチがセル37c，37b，40を介
して電灯を制御できる。 第３図において、群42はアナウンサー４４，４
５とリスナー４６，４７を含む。群43はセル44を
群42と共用するが、セル44は群43に対してはリス
ナーである。群41はセル47を群42と共用するが、
セル47は群41に対してはアナウンサーであり、た
とえば群41のリスナー４８へアナウンスできる。
セル47は群42に対してリスナーとしても動作す
る。１つのセルを図示のように１つの群に対して
アナウンサーとし、別の群に対してリスナーとす
ることができる（セルはそれらの機能を実行する
ためにプログラムできる。それについては後で説
明する）。しかし、ここで意図しているように、
１つのセルは２つ以上の群に対してアナウンサー
となることはできない。 （現在の好適な実施例においては、各セルは三
対の入力／出力線対と選択線を有する。各対は共
通の資源セツトを共用する。求められている共用
資源が衝突しない場合には線をいくつかの機能に
対して独立して使用できる。別の機能において
は、線は対として使用される。この例において
は、セル27からの一対のリードが電灯のスイツチ
へ結合され、別の対がアナウンサー、セル27、か
らの通信のために用いられる。） 副チヤネル：第４図には、より線50のような共
通媒体を介して通信している第１の複数のセルが
示されている（セルは「Ｃ」として、アナウンサ
ーは「Ａ」として、リスナーは「Ｌ」として示さ
れている）。これ（たとえばより線50）は副チヤ
ネル、すなわち、全てのセルが同じ媒体を介して
相互に直接通信する１組のセルである。セル49の
ような副チヤネルの任意の部材による放送がより
線５０を介してその副チヤネルの全ての部材によ
り聴かれる。 チヤネル：チヤネルは全てのセルが同じ媒体を
用いて通信する２つまたはそれ以上の副チヤネル
を有する。第４図には、より線52へ結合されて別
の副チヤネルを形成する別の複数のチヤネルが示
されている。セル56と57がより線72を介して相互
間で通信すると仮定する。それらは更に別の副チ
ヤネルを形成する。より線50，52，72に組合わさ
れているセルは１つのチヤネルを構成する。より
線50，52，72が１つの連続したより線とし、１つ
の副チヤネル５０が第２の副チヤネル５２から非
常に離れているために副チヤネルの間の唯一の通
信が、セル56と57の間に引かれているより線72の
部分を通じて行われるようにすることが可能であ
る。この場合にはセル56と57が他のどうような機
能（たとえばアナウンサーまたはリスナー）も果
すことができることに加えて、それらのセルは
「レピータ」となることを割当てられる。 第４図には群55が示されている。この群は２種
類の副チヤネルにアナウンサーとリスナーを有す
る。別の群75が示されている。この群は１つの副
チヤネル５１と副チヤネル５２にアナウンサーを
有する。それらの副チヤネルは異なる媒体を使用
するから、それらの副チヤネルは同じチヤネルの
一部ではない。 ゲートウエイ：ゲートウエイは２種類の媒体か
らパケツトを読出して、それらのパケツトを再放
送する。セルをゲートウエイとすることができ
る。チヤネルの間の通信がゲートウエイ５４を介
して行われる。 第４図において、セル58を含んでいる付加副チ
ヤネルが別の媒体、たとえば共通電力線へ結合さ
れている。セル58はチヤネルゲートウエイ５４へ
接続されている状態が示されている。そのチヤネ
ルゲートウエイはより線52と通信する。ゲートウ
エイ５４はアナウンサー機能またはリスナー機能
を必ずしも行わず、むしろ、図示の実施例では、
２種類の媒体の間で通信を行うことによりチヤネ
ル機能を行う。 副ネツトワーク：副ネツトワークは同じシステ
ム識別番号（システムID）を有する全てのセル
を含む。たとえば、１つの家庭内の全てのセルは
同じシステムIDを持つことができる。したがつ
て、第４図のチヤネルを同じシステムIDを共用
している同じ副チヤネルの部分とすることができ
る。 全ネツトワーク：全ネツトワークはおのおの異
なるシステムIDを有する複数の副チヤネルを含
むことができる。副ネツトワークの間でパケツト
を交換するために通信プロセツサが用いられる。
通信プロセツサは、自分のシステムIDと、アド
レツシングと、その他の情報を交換するパケツト
を翻訳する。工場の建物は自身のシステムIDを
おのおの有することができるが、システムIDを
交換することにより２つの間の制御が用いられ
る。（この出願においては「ネツトワーク」とい
う語はそれのより一般的な意味で用いられるか
ら、この節で定義する「全ネツトワーク」以外の
ものを指す。） 後で用いる他の用語は次の通りである。 プローブ・パケツト：あふれさせることにより
送られるパケツトである。このパケツトは、それ
がネツトワークを通つて移動するにつれてルート
情報を累積する。 群化装置：セルの間の経路の決定を制御し、セ
ルを群へ割当て、機能を群の部材へ割当てる装置
である。 競合：２つまたはそれ以上のセルが同じ副チヤ
ネルで同時に放送しようとしており、かつそれの
信号が干渉する時に存在する状態のことである。 Ｂ 群形成 １ 設置後群化装置により群へ割当てられるセ
ル。 第５図に示されている複数のセルは通信のため
に家庭内の電力線を介して全て接続され、かつ同
じチヤネルの部分であると仮定する。更に、１つ
のセル、アナウンサー６０、をリスナー６５とと
もに群にされるものと仮定する。線59のような、
セルの間の線を用いて、どのセルが相互に直接通
信できることを示す。たとえばアナウンサー６０
とセル６１が相互に通信できる。（セル61，62，
63，64、66はもちろん他の群のアナウンサーまた
はリスナーとすることができるが、説明のために
第５図では「Ｃ」として示されている。）アナウ
ンサー６０とセル61，62，63は相互に全て通信す
るから、それらのセルは同じ副チヤネルにある。
同様に、セル62，64，65，66は別の副チヤネルに
ある。（第５図には別の副チヤネルがある。）しか
し、重要なことは、アナウンサー６０とリスナー
６５は第５図のチヤネルの異る副チヤネルにあ
り、アナウンサー６０からリスナー６５へメツセ
ージを送ることができる経路が無数にあり、たと
えばセル61と64を通る経路またはセル62と64を通
る経路等がある。 全てのセルは家屋の同じ配電装置上にあるが、
それらのセルは相互に直接通信しないことがある
ことに注目されたい。たとえば、家屋の長さに沿
う長いワイヤと、遮断器パネルの低インピーダン
スとを通つてリスナー６５へ結合されているだけ
である１つの回路にアナウンサー６０が設けられ
ることがある。セルが互いに物理的に近接してい
ても、それらのセルの間の直接通信を阻止するた
めに、高周波通信メツセージがその経路を通つて
いる間に減衰させられることがある。 以下の説明においては、各セルは他のセルの放
送を妨害することなしに放送できると仮定する。
すなわち、メツセージは互いに干渉し合わない。
ある競合が起る場合についてはこの出願のプロト
コル部において取扱うことにする。 一実施例においては、アナウンサー６０とリス
ナー６５の群は第２８図に示されている群化装置
を用いて形成される。この群が形成される前は、
アナウンサー６０とリスナー６５は通常のセルで
あり、アナウンサーまたはリスナーと示されてい
るわけではないことに注目されたい。各群化装置
には製造時に独特の48ビツトシステムID（現在の
好適な実施例においては48ビツトの番号が用いら
れる）を割当てることができる。現在の好適な実
施例においては、各群化装置にセルが含まれる。
セルのIDがシステムIDとなる。これにより各装
置は独特のシステムIDを確実に持つようにされ
る。たとえば、各家庭はそれ自体の「群化」装置
を有するから、家庭内で用いられるそれ自体のシ
ステムIDを有する。このシステムIDはネツトワ
ーク用のセルパケツトにおいて用いられる。この
例においては、群化装置はセル60と65のセルID
を利用できる。（セルIDを得る種々の方法につい
ては後で説明する。） セルの三対の入力／出力（Ｉ／Ｏ）線（または
選択ピン）の一対を介して通信することにより群
化装置はセル60へ接続され、その群化装置はセル
60の48ビツトのID番号を読取る。（セルのIDを決
定する種々の方法については次の節で説明する。）
次に群化装置はランダムビツト２進数を発生す
る。現在の好適な実施例においてはその２進数は
10ビツトである。この数は、アナウンサー６０と
リスナー６５を有する群の群識別番号（群アドレ
スとも呼ばれる）としても機能する。群IDが既
に用いられたかどうかを判定するために既に割当
てられた他の群IDに対して、群化装置はその数
を検査する。（たとえば、１つの群化装置が、１
つの家庭に割当てられている全ての群IDを見失
わずにいる。）群化装置はセル60をプログラムし
て、そのセル60をアナウンサーとして指定する。 群化装置はアナウンサー６０に特殊なパケツト
内の群番号を放送させる。そのパケツトは、ネツ
トワーク内の全てのセルがこの群の構成要素であ
るとして指定されたとすると、それらのセルにメ
ツセージを確認応答させる。 群化装置はいまはセル65のID番号を決定する。
これは、セルが設置される前でも群化装置をセル
65へ直接接続することにより、または次の節で説
明する他の方法により行うことができる。（セル
と群にASCII名、たとえば「玄関灯」（セル名）
および「外灯」（群名）を割当てることができ
る。）これは、ASCII名をアクセスすることによ
つてセルIDまたは群IDを選択できるようにする
ために用いられる。 さて、群化装置はアナウンサー６０にプローブ
パケツトを送らせる。プローブパケツトはセル65
のIDを含む。そのパケツトは、そのパケツトを
受ける全てのセルにそれを繰返えすことを指令
し、セル65にそのパケツトに対して確認応答する
ことを指令する。プローブパケツトを受ける各セ
ルはそれを繰返えし、繰返えされたパケツトにそ
れ自体のID番号を加える。各セルはパケツトを
１回繰返えすだけである（プロブーパケツト２回
以上繰返えされることを阻止するメカニズムにつ
いては後で説明する）。 セル65は、図において最も直接であるようにみ
えるもの（セル62を経由する）と、より長いも
の、たとえばセル61と64を経由するものを含め
て、無数の経路を通つてパケツトを受ける。セル
65に最初に到達するプローブパケツトは最も直接
の経路を通り、したがつて好ましい経路を通るも
のと仮定する。（これはセル62を通ると仮定す
る。）セル65は、プローブパケツトがセル60によ
り送られ、セル62により繰返えされ、セル６のた
めに意図したものであることを示すパケツトをセ
ル65が受ける。この最初のパケツトの後でセル65
により受けられる他のパケツトはセル65により捨
てられる。 いまはセル65は確認応答をアナウンサー６０へ
送り返えす。このパケツトはプローブパケツトの
経路指定を含む（たとえばセル62により繰返えさ
れる）。そのパケツトは、そのパケツトを受けた
ことを確認するためにパケツトを繰返えすことを
セル62に指令する。 セル65に対する確認応答パケツトをアナウンサ
ー６０が受けた後で、セル62がレピータでなけれ
ばならないことをそれは決定する。群化装置は、
セル62の独特なID番号と、群番号と、セル62に
その群のレピータの機能が割当てられたことをセ
ル62に知らせるメツセージとを含むレピータ割当
てパケツトをアナウンサー６０に送らせる。これ
はセル62に、アナウンサーセル６０と６５を含む
群に対するそれらのパケツトの全てを繰返えさせ
る。セル62により繰返えされる群化装置の制御の
下に別のメツセージがアナウンサー６０から送ら
れ、セル65をリスナーとして指定し、そのセルを
その群のためのメツセージに作用させる（セル65
は群の構成要素になる）。群化装置は、構成要素
のセルに格納されている構成要素番号を構成要素
へ割当てる。 上記した群形成が第８図にステツプすなわちブ
ロツク68〜72により示されている。ブロツク68は
プローブパケツトの放送を示す（たとえば、セル
60は最初のプローブパケツトを全てのセルへ送
る）。そのパケツトは宛先セルのアドレスを含む。
パケツトがネツトワーク内を進むにつれて、パケ
ツトおよびそれらのセルのID番号を累積してパ
ケツトを繰返えす（ブロツク69）。ブロツク70は
宛先アドレスセル（たとえばセル65）からのプロ
ーブパケツトに対する確認応答（応答）を示す。
このパケツトは最初に受けたプローブパケツトに
含まれているレピータのID番号を戻す。レピー
タ割当てパケツトがアナウンサーにより送り出さ
れて各レピータに群に対するパケツトを再放送さ
せる。これがブロツク71により示されている。最
後に、ブロツク72により示されているように、セ
ル65のような宛先セルがリスナーとして指定され
ている。 ２ 設置前群化装置により群に割当てられたセ
ル。 いくつかの種類の設置前群化装置があることが
ある。たとえば、使用できることがある装置につ
いてはたとえば第２８図を参照されたい。１つの
種類は、セルを群へ予め割当てるために製造者が
用いる装置である。別の種類の設置前群化装置
は、小売商その他のセル売手が設置前にセルを群
へ割当てるために使用できるものである。 群化装置はセルを群へ割当て、セルの機能をそ
の群へ割当てる。群化装置はシステムIDをセル
へ割当てることもできる。設置前群化装置により
割当てられたシステムIDは必ずしも独特のシス
テムIDではない。（設置後群化装置は独特のシス
テムIDを各システムへ割当てる。） システムIDを発生するために設置前群化装置
により使用できる１つの方法は、ある範囲の48ビ
ツトアドレスと、設置前システムIDとして使用
するために別にされたシステムID番号とからシ
ステムIDを選択することである。群IDおよび群
アドレスとして使用するために別にされている１
〜1023の範囲内のセルIDと同様に、1024〜2047
の範囲内のセルIDは設置前システムIDとして使
用するために別にできる。 群化装置と、その他のネツトワーク制御装置
が、設置後システムIDとは反対に、設置前シス
テムIDを識別できることが望ましい。セルIDを
コピーすることにより設置後システムIDが発生
されるから、設置前システムIDのためにとつて
おかれた範囲にはセルIDを割当ててはならない。
したがつて、その範囲内のID番号はセルへはセ
ルIDとしては割当てられない。 製造者により群に予め割当てられたセツトとし
てセルを販売することがある。製造者により用い
られる設置前群化装置の種類は、セルの不揮発性
メモリに適切な符号を書込むことによりセルを群
へ割当てる。使用者はそのような１組のセルを設
置でき、その１組のセルが１つの副チヤネルを介
して通信できるのであれば、設置後群化装置によ
る割当てなしにその１組のセルは動作するであろ
う。 セルが購入された時、または設置前の任意の時
に使用者はセルを群へ割当てることができる。前
に説明したケースとは異つて、それらのセルは製
造者により群へ割当てられず、割当てられないセ
ルと呼ばれる。割当てられないセルは全て同じシ
ステムIDと、割当てられたセルによつてだけ使
用するためにとつておかれたシステムID番号と
を有する。 使用者は、製造者により使用された設置前群化
装置とは異なることがある設置前群化装置を用い
ることにより、１組のセルを群へ割当てる。 典型的には、それらの群化装置は１度に１つの
セルに対して動作する。オペレータは新しい群
IDとシステムIDを発生することを群化装置に指
令し、それから各セルは装置へ接続される。セル
が群化装置へ接続されている間にセルを群へ割当
てることをオペレータは群化装置へ指令する。新
しい群IDとシステムIDを発生することをオペレ
ータにより指令されるまで、群化装置はセルに同
じ群IDとシステムIDをセルへ割当てる。 使用者はそのような１組のセルを設置でき、そ
の１組のセルが１つの副チヤネルを介して通信で
きるのであれば、設置後群化装置を使用すること
なしにそれは動作する。 ３ 割当てられていないセルの群化と設置後の自
己割当て。 割当てられないセルは群を構成でき、設置後に
次のようにして群へ自身で割当てることができ
る。 第１のアナウンサーのセンサ入力部（たとえば
電灯スイツチ）を介して刺激される第１のアナウ
ンサーは群形成過程を制御する。設置前群化処理
のためにとつておかれたシステムID番号の範囲
からそれはシステムIDを無作為に選択する。そ
れは群ID番号を無作為に選択する。それから、
その群の構成要素である任意のセルからの応答を
求める群ID番号をそれはパケツトで放送する。
送つているセルが任意のそのような応答を受ける
とすると、それは別の群IDを無作為に選択する。
セルは、それが動作している装置において使用さ
れていない群IDをそれが見つけるまで、無作為
な群IDを選択し、かつその群IDが既に使用され
ているかどうかを調べるために試験する過程を続
ける。 工場においてプログラムされた割当てられてい
ないセルのデフオールト構成情報がそれの機能を
リスナーまたはアナウンサーとして識別する。割
当てられていないセルがアナウンサーであるとす
ると、それはそれの検出入力が刺激されることを
待ち、それが刺激されるとセルはアドレスされた
パケツトを群へ送る。 割当てられていないセルがリスナーであるとす
ると、そのリスナーは電源投入後にパケツトを聴
く。そのセルはそれが受ける第１のパケツトから
群IDを取り、それ自身をその群へ割当てる。そ
れからそのセルは応答をアナウンサーセルへ送
る。この応答はパケツトだけの確認応答ではな
い。それはそのセルを群中のリスナーとして識別
するパケツトであり、そのパケツトはアナウンサ
ーにより確認応答せねばならない。これにより、
全てのリスナー識別パケツトが、過程中で競合と
衝突が存在したとしても、全てのリスナー識別パ
ケツトがアナウンサーに確実に到達するようにさ
れる。 群アナウンスメントを送つたセルは、各応答が
来るにつれて群の構成要素のリストを構成する。
それからそれはパケツトを各リスナーへ送つて群
の構成要素の番号をそのリスナーへ割当てる。 ４ 設置後に既存の群を結合する割当てられてい
ないセル。 割当てられていないセルを既存の装置へ加える
ことができ、上の第３章において説明した上の方
法に類似するやり方で群へ割当てられる。リスナ
ーは装置と群を上の第３章におけるのと同じ方法
により結合する。 上の例においては、アナウンサーはそれのセン
サ入力を介して刺激されることを待つ。割当てら
れていないアナウンサーはそれの最初のセンサ入
力刺激またはそれの最初に受けたパケツトを待
つ。それら２つの事象のうち、最初に起きた事象
がアナウンサーセルの次の動作を決定する。 そのセルが最初に刺激されたとすると、そのセ
ルは上記の例と全く同様に群形成過程を制御す
る。アナウンサーセルが群パケツトを最初に受け
たとすると、それはその群をアナウンサーとして
結合する。それから、それは、群についての構成
情報（群の寸法、アナウンサーの数等）と、群の
構成要素の番号の割当てとを求めるパケツトを群
のアナウンサーへ送る。 Ｃ 群化のためのセルを識別する方法 群を形成するため、またはセルを群へ加えるた
めに必要なステツプを群化装置に行わせるために
は、群へ加えるセルのIDを知らねばならない。
それから群化装置はそれらのセルIDを用いて、
群化過程中にセルへの指令をアドレスする。群化
装置を有する使用者がセルIDを得るために用い
る方法を後で表にして示す。下記の例においてセ
ルと通信する群化装置またはその他の制御装置の
性能は、安全手続きを用いるならば、その安全手
続きにより制限できる。安全手続きと、通信の制
限と、安全レベルとは本発明にとつては重要では
ない。下記の例は安全手続きをとらないと仮定し
ている。とくに、群化装置が装置の鍵（システム
IDと暗号化の鍵）を有するのでなければ、群化
装置が設置されているセルと通信することが不可
能なことがある。 １ セルへの直接接続。 群化装置はセルパツケージのＩ／Ｏ線へ接続で
き、それからセルのIDを要求しているそのセル
へメツセージを送る。セルが設置される前または
設置された後でセルのIDを見つけるために物理
的な接続を使用できる。システムの安全を保護す
るために、設置されているセルにおいてこの機能
を使用者が不能にできるようにするために、知ら
れている手段（たとえばヒユーズまたはプログラ
ムされ不能化指令）を使用できる。 ２ 特殊ピンの使用によるセルの選択 選択機能を行うことを指定されたセル入力ピン
を刺激することによつてセルを物理的に選択する
ために、使用者は群化装置または他のある選択装
置を使用できる。群化装置は通常の通信チヤネル
を介してセルと通信し、選択された全てのセルが
それのIDで応答することを求める放送メツセー
ジを送る。ただ１つのセルが選択されるから、そ
のセルだけが要求に対して応答する。セルが設置
される前、または設置された後でセルのIDを見
つけるために物理的選択を使用できる。また、シ
ステムの安全を守るために、使用者がこの機能を
不能にできるようにする手段が設られる。 ３ 以前に群化されたセルの全ての名称の質問 この例においては、ASCII「群」名と「セル」
名がセルへ既に割当てられていると仮定する。こ
の方法によれば、システム中の全てのセルの群名
とセル名（ASCII名）を知らせることを群化装置
はそれらのセルに質問する。使用者は群化装置を
用いることにより群名のリストをスクロールす
る。目標セルを含んでいると信ぜられる群名を使
用者は選択する。群中の全てのセルの名と、それ
らのセルに割当てられたタスク（アナウンサー、
リスナー、レピータ）とを群化装置は表示する。
目標セルであると信ぜられるセルの名称を使用者
は選択する。 選択したセルがアナウンサーであれば、そのア
ナウンサーの入力を刺激することにより、そのア
ナウンサーを起動することを群化装置は使用者に
教える。たとえば、セルが電灯スイツチに取付け
られているとすると、使用者は電灯を点滅する。
セルは発表パケツトを群へ送る。群化装置は通信
チヤネルを聴き、群番号と構成要素の番号、また
は起動されたアナウンサーの他の符号を発見す
る。 選択されたセルがリスナーセルであるとする
と、そのセルの出力をトグルすることをそのセル
に指令するパケツトを群化装置は（アドレツシン
グのために群番号と構成要素の番号を用いて）そ
のセルへ送る。たとえば、セルが電灯を制御する
ものとすると、電灯は点滅する。これにより、使
用者が正しいセルを選択したことを使用者は確認
できる。 目標セルがそれのセルIDを戻すことを指令す
るパケツトを群化装置は目標セルへ送る。そうす
ると、群化装置は目標IDをいまは知り、群割当
て過程を続行できる。 セルの設置前または設置後にセルのIDを見つ
ける前に質問名が用いられる。 ４ 群刺激 この方法は、群とセルのASCII名が割当てられ
ているネツトワークにおいて用いられる。使用者
は次の群発表を待つことを使用者は群化装置に指
令する。それから使用者は対象とする群中のアナ
ウンサーを刺激する。たとえば、アナウンサーが
電灯スイツチであるとすると、使用者はスイツチ
を投ずる。群化装置は発表パケツトを聴いて、そ
れから群IDを取出す。 使用者は、全ての群リスナーの出力をトグルす
ることを指令するパケツトをそれらのリスナーへ
群化装置に送らせることにより、その群IDが希
望の群に対するものであることを確認できる。使
用者は、リスナーセルの動作を観察することによ
り、それが希望の群であることを確認する（たと
えば、群が照明制御器で構成されるものとする
と、電灯は点灯する）。 さて、その群IDを用いると、各セルがそれの
セル名で応答することを要求するパケツトを、対
象とするセルが見つかるまで群化装置は放送す
る。使用者はその名称を選択し、群化装置は、そ
のセルのIDを知つて、群割当て過程を続行でき
る。 使用者が選択するものとすると、群化手続きを
続行する前にセルのIDを確認できる。以下の手
続きはそのIDが目標セルに対するものであるこ
とを確認するために用いられる。 選択されたセルがアナウンサーであるとする
と、群化装置はアナウンサーの入力を刺激するこ
とにより、そのアナウンサーを起動することを使
用者に教える。たとえば、セルが電灯スイツチへ
取付けられるとすると、使用者はスイツチを点滅
する。それから群化装置は群アドレスとセルの構
成要素番号を見つけることができる。 選択されたセルがリスナーであれば、セルの出
力をトグルすることをセルに指令するパケツトを
群化装置は（アドレツシングのために、群番号と
構成要素番号を用いて）そのセルへ送る。たとえ
ば、セルが電灯を制御するものとすると、電灯は
点滅する。これにより、使用者が正しいセルを選
択したことを使用者は確認できる。 ５ アナウンサを刺激 この方法は、群またはセルのASCII名が割当て
られていないが、アナウンサーとリスナーが割当
てられているネツトワークにおいて用いられる。
次にアナウンサーが刺激された時にそのアナウン
サのIDを含んでいるパケツトを放送することを
各アナウンサーに指令するパケツトを、群化装置
はネツトワーク内の全てのセルへ送る。それか
ら、それの検出した装置を起動することによりア
ナウンサーを刺激すること、たとえば、電灯スイ
ツチアナウンサに対しては電灯スイツチを入れる
こと、を群化装置は使用者に教える。使用者はた
だ１つのアナウンサーを刺激するから、群化装置
はセルIDを有するただ１つのパケツトを受ける。 別のアナウンサーセルが同時に刺激される機会
が存在する。おそらく他のだれかが電灯スイツチ
を入れ、または温度センサが温度変化を検出す
る。受けたIDが正しいセルに対するものである
ことを確認することを使用者は望むことがある。
セルIDが正しいものであることを確認するため
に、使用者は２回目のアナウンサー刺激を行い、
同じ結果が起ることを確認する。 ６ リスナーをトグルする この方法は、群名またはセル名が割当てられて
いないネツトワークにおいて用いられる。自身の
IDで応答するリスナーであるセルに質問するパ
ケツトを群化装置は放送する。群化装置は応答す
るセルの数を制限する必要があるから、応答を可
能なセルIDのサブセツトに制限するためのIDビ
ツトマスクをパケツトは含む。群化装置がリスナ
ーIDのリストを発生すると、それは使用者が各
リスナーをトグルすることを許して、リスナーセ
ルにそれの出力をオンおよびオフさせる。目標セ
ルがそれの出力をトグルしていることを使用者が
観察するまで、使用者はリスナーセルのリストを
続行する。それから使用者はセルを群化装置に対
して識別し、その群化装置は群化動作を続行でき
る。 Ｄ パケツトフオーマツト セルにより送られるパケツトは数多くのフイー
ルドを含む。たとえば、群発表のために用いられ
るフオーマツトが第６図に示されている。他のパ
ケツトフオーマツトは付録Ａにおいて述べる。各
パケツトは、受けるセルの入力回路を同期させる
（ビツト同期）のために用いられるプリアンブル
で始まる。この好適な実施例において用いられる
プリアンブル符号は六者択三組合わせ符号の部分
として説明する（第９図）。６ビツトのフラツグ
フイールドが各パケツトを開始し、終らせる。フ
ラツグフイールド符号も第９図に示されている。 ここで好適なことであるが、各セルはパケツト
全体を読込み、競合タイマフイールドを除いてパ
ケツトについての周期的冗長符号（CRC）の計
算を行い、その結果を受けたパケツトのCRCフ
イールドと比較する。第１２図のALU１０２は、
パケツトCRCを計算するためのハードウエアと、
中間結果を格納するためのCRCレジスタ１３０
とを有する。パケツトCRCを入来パケツトにつ
いて確認できないとすると、そのパケツトは捨て
られる。パケツトCRCは計算されたように16ビ
ツトであり、それから六者択三符号で伝送するた
めに、第９図の符号化を用いて24ビツトフイール
ドへ変換される。（この節においては、パケツト
フイールドの説明の残りに対しては、第９図の六
者択三組合わせ符号で符号化する前にフイールド
長について説明する。）この好適な実施例におい
ては、CRCはCCITT標準アルゴリズム（X16＋
X12＋X5＋１）である。 システムIDは32ビツトフイールドであること
がいまは好ましい。48ビツトシステムIDの他の
16ビツトがCRC計算に含まれるが、部分ｆパケ
ツト（第２９図）として送られることはない。 リンクアドレスフイールドは48ビツトフイール
ドである。このフイールドが全部ゼロであると、
全てのセルにより働きかけられるシステム全体の
放送としてパケツトは解釈される。たとえば、プ
ローブパケツトはリンクアドレスに対して全部ゼ
ロのフイールドを有する。群アドレスはリンクア
ドレス内に含まれる。群アドレスでは初めの38ビ
ツトはゼロで、残りの10ビツトは群アドレスを含
む。（前記した、工場において割当てられたセル
ID番号は1024から248の範囲に及ぶ。その理由は、
210のアドレスが群のために留保されるからであ
る。）ある場合にはリンクアドレスは個々のセル
のアドレスである。（たとえば、セルにレピータ
またはリスナーのタクスが割当てられている時。） 競合タイマは10ビツトフイールドであつて、タ
イマフイールドの10ビツトを確認するために用い
られるCRCフイールド（または他の検査合計）
のための付加６ビツトを有する。パケツトを繰返
えす各セルは、そのパケツトを送るためにセルが
待たねばならないとすると、このフイールドに対
して作用する。他のセルによりパケツトが送られ
ているものとすると、あるセルはそれのパケツト
を送ることを待たなければならない。それが待つ
時間は競合タイマフイールドをカウントダウンす
ることにより指示される。このフイールドをカウ
ントダウンする速さはセルにおいてプログラムで
き、その速さはネツトワークの種類の関数であ
る。そのフイールドは、ネツトワークの種類によ
り選択できる定数でスタートする。パケツトを繰
返えしている各セルは、パケツトを受けた時に、
フイールド中の数からカウントダウンする。した
がつて、あるパケツトを４回繰返えし、含まれて
いる４個のセルのおのおのが伝送を待つているも
のとすると、競合フイールド中の数は、待つてい
る回数の和を定数（たとえば全部ゼロ）から差し
引いたものを反映する。競合タイマフイールドが
全部ゼロに達すると、パケツトの伝送を待つてい
るセルは、そのパケツトを送るよりはそれを捨て
る。これはより古いパケツトが到達することを阻
止し、新しいパケツトであると解釈される。 述べたように、競合タイマはそれ自身の６ビツ
トCRCフイールドを有する。パケツトCRCに競
合タイマフイールドが含まれるものとすると、パ
ケツトを実際に送ることができるまでパケツト
CRCを計算することはできない。これは伝送前
の最後の数マイクロ秒に多くの計算を要する。こ
の問題を避けるために、競合タイマフイールドの
ために別々のCRCフイールドが用いられる。競
合タイマフイールドをそれの６ビツトCRCによ
り検査できないとすると、そのパケツトは捨てら
れる。 ホツプカウントフイールドは、パケツトがそれ
の宛先に達する前にとるホツプの数または再伝送
の数を記録する。この４ビツトフイールドは、特
定のパケツトに対して許された再伝送の最大数で
あつて、パケツトを繰返えす各セルにより減少さ
せられる数でスタートする。たとえば、群アナウ
ンサーにより始められたパケツトにおいては、ス
タート「ホツプ」カウントは、群中の全てのセル
に達するためにパケツトが行わねばならない再伝
送の最大数である。したがつて、１６のホツプす
なわち再伝送は現在実現されるものの限度であ
る。 リンク制御フイールドはリンクプロトコルを供
給し、８ビツトで構成される。このフイールドに
ついては、プロトコルの他の層をカバーする以後
の節において説明する。 乱数フイールド／擬似乱数フイールドは、パケ
ツトを最初に送るセルにより各パケツトごとに発
生される８ビツト乱数を含む。パケツトが繰返え
される時にはその数は再発生されない。プローブ
パケツトの再放送を制限するために、その数は第
８図に関連して説明するようにして用いられる。
それは、パケツト全体を暗号化する暗号化に関連
して使用することもできる。 ネツトワーク制御フイールド（４ビツト）は経
路指定の種類またはパケツトの種類、たとえば、
ネツトワーク制御、群メツセージ、プローブメツ
セージ等、を示す。 出所アドレスフイールド（可変サイズ）は、た
とえば、パケツトを生ずるセルの48ビツトID番
号を含む。プローブパケツトの場合には、このフ
イールドはアナウンサーのID番号を含む。確認
応答に対してはフイールドはリスナーのIDを含
む。群に対してアドレスされるパケツトに対して
は、このフイールドはソースセルの群の構成要素
の番号を含む。 宛先リストについては第７図を参照して説明す
る。 メツセージフイールドは可変長であつて、パケ
ツトにより送られる特定のメツセージを含む。典
型的なメツセージが付録Ｂに含まれている。プロ
ーブパケツトの場合には、フイールドは経路指定
を含む。すなわち、繰返えしている各セルはこの
フイールドに対するそれのID番号を含む。群が
ひとたび形成されると、メツセージは、たとえ
ば、電灯を点灯すること等をリスナー６５へ告げ
るためにアナウンサー６０により用いられる。 暗号フイールドは、用いられると、暗号化され
たパケツトの真正なことを確認するために用いら
れる16ビツトを含む。パケツトのこの部分は、典
型的には、パケツトが繰返えされる時は変えられ
ない。周知の暗号化技術を使用できる。 第６図のブラケツト９９は、パケツトのうち、
パケツトが繰返えされる時に変更されないままで
ある部分を表す。第８図を参照して説明するよう
に、それらのフイールドは繰返えしを制限するた
めに用いられる。 第６図のパケツトの宛先リストフイールドが第
７図に示されている。パケツト中のメツセージを
受けることを指示された群中の構成要素の数を示
す４ビツトフイールドで宛先フイールドが始ま
る。したがつて、パケツトを群の16個までの構成
要素へ向けることができる。それから、その群内
の各構成要素の数が次の８ビツトフイールドへ送
られる。リンクアドレスに含まれている群番号
と、宛先リストに含まれている構成要素の番号と
は、群がひとたび形成されるとメツセージを選ぶ
ために用いられる。宛先番号がゼロであるものと
すると、パケツトは群の全ての構成要素へアドレ
スされる。いくつかのパケツトの種類に対して
は、このフイールドは受けるセルのIDを含む
（付録Ａ参照）。 Ｅ あるパケツトの再放送を阻止するメカニズム 前記のように、パケツトが放送された後で、プ
ローブパケツトは各セルにより１回だけ繰返えさ
れる。各セルにプログラムされている特殊なメカ
ニズムにより、セルは最近繰返えされたパケツト
を認識できるようにされる。 第１に、各セルがパケツトを送り、または再び
送ると、終りフラツグに先行するパケツトCRC
フイールドを計算することを思い出すべきであ
る。繰返えされるパケツトの場合には、少くとも
ホツプカウントが変化して、そのパケツトに対し
て新しいパケツトCRCフイールドを必要とする
から、新しいCRCが必要とされる。このCRCフ
イールドは次の項で説明するCRCフイールドと
は異なる。 繰返えしを求めている各パケツトが受けられる
と、第６図のブラケツト９９により示されている
ように、リンク制御の始まりから宛先リストの終
りまで延びているフイールドに対してレピータの
CRC番号が計算される。セルがパケツトを放送
するにつれて、同じ番号が既に格納されていなけ
れば、それは16ビツトCRC結果をそのような構
成要素の円形リストに格納する。しかし、フイー
ルド99について計算されたレピータCRC結果を
円形リストが含んでいない場合だけ、パケツトは
繰返えされる。 したがつて、繰返えしを求めている各パケツト
が受けられると、CRCはフイールド99について
計算される。これが第８図のブロツク73aにより
示されている。この番号は、ブロツク73bにより
示されているようにセル内に含まれているRAM
に格納されている８つの番号のリストと比較され
る。格納されている番号中にその番号が見つけら
れないとすると、ブロツク73cにより示されてい
るように新しいレピータCRC結果が格納され、
パケツトは繰返えされる。一方、番号が見つけら
れたとすると、パケツトは繰返えされない。ここ
で実現されているように、円形リストに８個の番
号が格納される。すなわち、新しい番号が計算さ
れるにつれて最も古い番号が捨てられる。 フイールド99に関連するレピータCRCの計算
の使用と、円形リストの使用とによつて、以前に
再放送されたパケツトの繰返えしが阻止される。
たとえば、電灯の連続点滅で起るように、アナウ
ンサーが同じメツセージ列を絶えず再放送するも
のとしても、レピータとして指定されているセル
は同じメツセージを再放送する。その理由は、メ
ツセージを含んでいるパケツトが異なるようにみ
えるからである。これは本当である。というの
は、各同一メツセージで送られる乱数がおそらく
異なるからである。しかし、同じフイールド99に
含まれている同じメツセージ（同じ乱数）を受け
る場合には、パケツトおよびそれのメツセージは
再放送されない。このことはプローブパケツトに
ついてはとくにそうである。したがつて、上記の
群の設定については、放送プローブパケツトはネ
ツトワークにおいて急速に「死に絶える」。他の
場合には、ある時間だけそれらは反響して、ネツ
トワーク中に不必要なトラフイツクをひき起す。 Ｆ 六者択三組合わせ符号化 デジタルデータの同期伝送を用いる多くのネツ
トワークにおいては、タイミング情報をデータ流
中に埋込むために符号化が用いられる。広く用い
られている１つの符号化法はマンチエスター符号
化である。マンチエスターまたはその他の符号化
は上記パケツトを符号化するために用いられる
が、下記の符号化がいまは好ましい。 この好ましい実施例においてはデータの伝送に
六者択三組合わせ符号化が用いられる。全てのデ
ータが４ビツトニブルにまとめられ、そのような
各ニブルに対して６ビツトが送られる。それらの
６ビツトは３個の１と３個の０を有する。あらゆ
る６ビツト中のある組合わせにおける３個の１と
３個の０を伝送することにより、セルの入力回路
を迅速に同期させ（ビツト同期）、かつバイト同
期されるようになることができるようにされる。
これについてはＩ／Ｏ部に関連して後で説明す
る。また、ひとたび同期されると（あき選択モー
ドから）、入来ビツト流中の遷移を用いて同期を
維持する。 第９図の右側の欄は６ビツトパターンの可能な
20の組合わせを示すものであつて、ビツトのうち
の３つが１であり、３つが０である。左側の欄に
は三者択一パターンに割当てられる対応する４ビ
ツトパターンが示されている。たとえば、セルが
ニブル0111を送るものとすると、それは送られる
前にビツトセグメント010011へ変換される。同様
に、0000は送られる前に011010へ変換される。セ
ルが６ビツトパターンを受けると、それはそれら
を対応する４ビツトパターンへ変換して戻す。 20個の六者択三パターンと、16個だけの可能な
４ビツトの組合わせがある。したがつて、４つの
六者択三パターンは対応する４ビツトパターン割
当てを持たない。六者択三パターン010101は全て
のパケツトに対するプリアンブルとして用いられ
る。プリアンブルパターンとフラツグパターンは
基本的なデータ速度で遷移を繰返えすから、それ
らのパターンは、データ同期を行うために入力回
路により使用するのにとくに良い。割当てられて
いない２つの六者択三パターンを特殊条件と特殊
命令のために使用できる。 したがつて、セルがパケツトを一般に整数バイ
トで用意し、伝送前に各ニブルは６ビツトパター
ンが割当てられる。それからプリアンブルとフラ
ツグが加えられる。４ビツトパターンから６ビツ
トパターンへ変換するため、および逆に６ビツト
パターンから４ビツトパターンへ変換するための
回路が第１４図と第１５図に示されている。 通信および制御セル Ａ セルの概観 第１０図を参照して、各セルはマルチプロセツ
サ１００と、入力／出力部１０７〜１１０と、メ
モリ１１５と、タイミング発生器１１１とを含
む。また、メモリ１１５に用いられる電圧ポンプ
１１６も示されている。このセルは通常の集積回
路で実現される。たとえば、米国特許第4642487
号に記載されているような、ゲートアレイ技術を
用いてマルチプロセツサ１００を製造できる。セ
ルの好適な実施例はCMOS技術の使用を含む。
第１０図の全体のセルは集積回路として１枚のシ
リコン基板の上に製造される。（マルチプロセツ
サ１００は時には単数で呼ばれるが、後で説明す
るように、それは多数のプロセツサであつて、と
くに４個のプロセツサである。） マルチプロセツサ１００はスタツク向きのプロ
セツサであつて、４組のレジスタ１０１を有し、
算術論理装置（ALU）１０２へ入力を供給する。
ALU１０２は、この好適な実施例においては２
つの別々のALUを有する。 メモリ１１５は、この好適な実施例においては
全部で64KBの記憶装置を供給する。もつとも、
この特定のサイズは重要ではない。メモリの１つ
の部分が命令を格納するために用いられる
（ROM符号１１５ａ）。メモリの次の部分はラン
ダムアクセスメモリ１１５ｂであつて、通常のス
タチツクメモリセル（ダイナミツクセルを使用で
きる）を複数個有する。メモリの第３の部分は、
電気的に消去可能で、電気的にプログラム可能な
読出し専用メモリ（EEPROM）１１５ｃを有す
る。この好適な実施例においては、EEPROM１
１５ｃは浮動ゲートを有する記憶装置を採用す
る。それらの装置は、プログラミングと消去のた
めにより高い電圧（正常な動作電圧より高い）を
必要とする。「オンチツプ」電圧ポンプ１１６か
らより高い電圧が供給される。メモリ１１５の全
アドレス空間は、ALU１０２の１つの部分であ
るALU１０２ａを介してアドレスされる。 ROM１１５ａは、この出願において論ずるプ
ロトコルの種々の層を実現するために用いられる
ルーチンを格納する。このROMはEPROM１１
５ｃをプログラミングするために必要なルーチン
も格納する。セルのためのアプリケーシヨンプロ
グラムがROM１１５ａに格納される。そのルー
チンは、一般に、EEPROM１１５ｃとRAM１
１５ｂ内の変数により駆動される「状態マシン」
として作用するルーチンである。RAM１１５ｂ
は通信変数と、メツセージと、アプリケーシヨン
変数と、「状態マシン」記述子とを格納する。セ
ルIDと、システムIDと、通信パラメータと、ア
プリケーシヨンパラメータ（たとえば、群番号、
構成要素番号、アナウンサー／リスナー／レピー
タ割当て）とがEEPROM１１５ｃに格納され
る。EEPROM１１５ｃのうちセルIDを格納する
部分は「書込み保護される」、すなわち、セルID
でひとたびプログラムされると、それを再びプロ
グラムすることができない。 セルの入力／出力部は４つの副部１０７，１０
８，１０９，１１０を有する。それらの副部のう
ちの３つ１０７，１０８，１０９は、ネツトワー
クと、セルへ接続されている制御装置および検出
装置の少くとも１つと交信するためのリード１０
３，１０４，１０５をそれぞれ有する。残りの副
部１１０は１本の選択ピン１０６を有する。この
選択ピンは、セルのIDを決定するために用いら
れるような指令を読込むために使用できる。現在
実現されるように、副部１１０はタイミングとカ
ウントのために主として用いられる。入力／出力
部は専用のアドレス空間を通じてプロセツサによ
りアドレスされ、したがつて実際にはプロセツサ
にとつてはメモリ空間に見える。各Ｉ／Ｏ副部は
各サブプロセツサへ結合できる。この特徴は、プ
ロセツサ１００のマルチプロセツサアーキテクチ
ヤとともに、プロセツサを連続（中断させられな
い）動作させる。Ｉ／Ｏ部は周知の回路から製造
できる。現在の好適な実施例が第１７〜２３図に
示されている。 第１０図のセルは発振器１１２とタイミング発
生器１１１も含む。後者は、第１３図に示されて
いるパイプライニングを行うためにとくに必要な
タイミング信号を供給する。第１３図の位相１〜
４のための16mHzでの動作が現在は好ましく、し
たがつて4mHzの低い命令サイクルレートを供給
する。第１０図のセルに関連する他の周知の線
（たとえば電力）は示されていない。 第１０図に関連する全てのセル素子が、好適な
実施例においては、述べたように、１枚の半導体
チツプ上に組込まれる。 Ｂ プロセツサ プロセツサ１００の現在の好適な実施例が第１
２図に示されており、２つのALU１０２ａと１
０２ｂと通信する複数のレジスタを含む。（「レジ
スタ」をベースとする装置を有するもの、および
他のALUとメモリ装置のような他のプロセツサ
アーキテクチヤを使用できる。）アドレスALU１
０２ｂはメモリ１１５へアドレスを供給し、Ｉ／
Ｏ副部をアクセスする。データALU１０２ｂは
データをメモリとＩ／Ｏ部へ供給する。メモリ出
力端子はレジスタ１４６とDBUS２２３を介して
プロセツサレジスタへ結合される。 16ビツトABUS２２０は１つの入力をアドレ
スALU１０２ａへ供給する。ベースポインタレ
ジスタ１１８と、実効アドレスレジスタ１１９
と、命令ポインタレジスタ１２０とがこのバスへ
結合される。（それらのレジスタを示すために用
いられる記号の右下隅には「X4」という記号で
矢印が示されている。これは、たとえば、ベース
ポインタレジスタの深さが４である、更に詳しく
いえば、ベースポインタレジスタは４つの16ビツ
トレジスタを有する。各プロセツサに１つの16ビ
ツトレジスタが設けられる。このことは、実効ア
ドレスレジスタと命令ポインタレジスタに対して
も本当である。）BBUS２２１は12ビツトまでの
入力をALU１０２ａへ供給し、または８ビツト
までの入力をレジスタ１４２を介してデータ
ALU１０２ｂへ供給する。深さが４のスタツク
のトツプレジスタ１２２と、スタツクポインタレ
ジスタ１２３と、戻りポインタレジスタ１２４
と、命令レジスタ１２５とがBBUSへ結合され
る。 CBUS２２２は他の８ビツト入力をレジスタ１
４３を介してALU１０２へ供給する。CBUSは
命令ポインタレジスタ１２０と、深さが４のスタ
ツクのトツプレジスタ１２２と、４つの桁上げフ
ラツグ１２９と、深さが４のCRCレジスタ１３
０と、深さが４の次のレジスタ１３１とへ結合さ
れる。 メモリの出力端子へ結合されているMBUSは
ALU１０２ｂの出力端子からレジスタ１４５ｂ
を介して、またはメモリあるいはＩ／Ｏ部１０７
〜１１０からデータを受けることができる。この
バスはレジスタ１４６とDBUS２２３を介して入
力をレジスタ１１８，１１９，１２０，１２２，
１２３，１２４，１２５，１３０，１３１と桁上
げフラツグ１２９へ供給する。 アドレスALU１０２ａの出力端子からレジス
タ１２０まで16ビツトの経路がある。ALU１０
２ｂはCRC計算を行う回路を含む。この回路は
双方向線１３３を介してCRCレジスタ１３０へ
直結される。スタツクのトツプレジスタ１３０は
線１３８を介して次のレジスタ１３１へ接続され
る。それら線によりレジスタ１２２の内容をレジ
スタ１３１へ動かすことができ、またはレジスタ
１３１の内容をレジスタ１２２へ動かすことがで
きる。現在実現されているように、それらのレジ
スタの間のデータの双方向、（同時）交換は実現
されない。メモリの出力端子からのデータの４ビ
ツトを命令ポインタレジスタ１２０へ直接、また
は線１３９を介して命令レジスタ１２５へ直接戻
すことができる。 レジスタと、ALUと、メモリおよびそれらの
それぞれのバスとの間のデータとアドレスのパイ
プライニング（レジスタ１４１，１４２，１４
３，１４５，１４６）を第１３図を参照して説明
する。 スタツクポインタレジスタ１２３のいずれか１
つ内のデータ、または戻りポインタレジスタ１２
４のいずれか１つ内のデータを回路１２７を介し
て直接増加または減少できる。 ALU１２０ａと１０２ｂはそれの入力をそれ
の出力端子へ送ることができ、増加でき、かつそ
れの入力を加え合わせることができる。また、
ALU１０２ｂは加算に加えて、減算、桁送り、
桁上げフラツグ１２４のセツト（適切であれば）、
アンド操作、オア操作、排他的オア操作、および
１の補数算術を行う。ALU１０２ｂは次のレジ
スタ１３１の内容とCRCレジスタの内容を（経
路２２２と１３３を介して）１つの過程で組合わ
せることもでき、スタツクのトツプレジスタ１２
２の１つの内容にそれを組合わせて、CRC計算
に用いられる次の数を供給する。また、ALU１
０２ｂは標準の桁送りを行つて、低い４ビツトを
高い４ビツトへ桁送りし、高い４ビツトを低い４
ビツトへ桁送りすることを行えるようにする特殊
なニブル特徴を提供する。また、ALU１０２ｂ
は節Ｆにおいて述べた六者択三符号化または復号
を行う。 １つのセルに１枚の半導体チツプがある好適な
実施例においては、電力と接地のためのダイの上
に基本的な接点パツドと、全てのＩ／ＯピンＡ，
Ｂと、「読出し専用」ピン１０６とがある（副部
分１０７，１０８，１０９，１１０、第１２図）。
それらの接点パツドは基本的な安いパツケージ用
のパツケージピンへ取付けるために用いられる。 基本的な接点パツドに加えて、この好適な実施
例においては、付加パツドが第１２図のADBUS
２２４とMBUS２２５へ接続するために設けら
れる。１つの制御接点パツドを設けて内部メモリ
を不能にする。制御接点を起動することにより内
部メモリが不能にされ、ADBUSとMBUS上のデ
ータがプロセツサにより用いられる。これによ
り、セルの外部のメモリを使用できる。セルが安
いパツケージに納められている時は、付加接点パ
ツドは利用できないことがある。それらの付加接
点はウエハープローブ接点により、または最少数
よりも多くのピンを有するパツケージ内のピンか
らアクセスできる。 製造されたセルは初期化プログラムを必要とす
る。ウエハープローブ時刻に、いくつかの目的の
ために外部メモリが用いられる。１つまたはセル
をテストすることである。別の用途は、製造過程
中にセルIDをEEPROMへ書込むプログラムを供
給することである。後でセルが使用される時にパ
ワーアツプブートを許すために必要なEEPROM
命令をこの時に付加できる。初期化プログラムと
テストプログラムはこの技術において周知であ
る。 Ｃ プロセツサオペレーシヨン 一般に、ALU１０２ａがメモリアドレスを供
給する時にメモリのフエツチが起る。メモリアド
レスは、レジスタ１１８と、実効アドレスレジス
タ１１９と、または命令ポインタレジスタ１２０
との１つからのABUS上におけるベースアドレ
ス等であるのが典型的なものであつて、スタツク
ポインタレジスタ１２３と、戻りポインタレジス
タ１２４と、スタツクのトツプレジスタ１２２
と、または命令レジスタ１２５とからのBBUSに
おけるオフセツトに組合わされたものである。 ALU１０２ｂにおける計算は、スタツクのト
ツプレジスタ１２２（BBUS）と次のレジスタ１
３１（CBUS）の１つ、または命令レジスタ１２
５の１つからの命令の部分であることがあるデー
タを最も典型的に含む。 この好適な実施例においては、レジスタ１４６
を介してDBUSへ結合されているメモリの出力で
プロセツサが動作するが、ALU１０２ｂへ直結
されているデータでプロセツサを実現することも
できる。また、実効アドレスレジスタ１１９のよ
うな、いくつかの他のレジスタにより行われる機
能は他のレジスタで実効できる。しかし、実効ア
ドレスレジスタと、かつたとえばCRCレジスタ
を使用するとプロセツサの動作が改善される。 一般に、メモリのアドレツシングのために、ベ
ースポインタがレジスタ１１８，１１９または１
２０の１つにより供給され、レジスタ１２２，１
２３，１２４または１２５の１つからオフセツト
が供給される。アドレスALU１２０ａはそれら
のアドレスを供給する。また、一般に、ALU１
２０ｂはスタツクのトツプレジスタと次のレジス
タとの内容に対して働きかける。例外があり、た
とえば命令レジスタは中間入力をALU１０２ｂ
へ供給できる。特定のアドレツシングおよびその
他の命令について以下に説明する。 Ｄ マルチプロセツサの動作 プロセツサは実効的にはマルチプロセツサ（４
個のプロセツサ）である。その理由は、多数のレ
ジスタとパイプライニングを用いるからである。
それらについては第１３図を参照して説明する。
説明したように、このマルチプロセツサの動作の
１つの利点は割込みを必要としないこと、とくに
入力信号と出力信号の取扱いに割込みを必要とし
ないことである。各プロセツサに別々のALUを
用いることなしにマルチプロセツサの動作が行わ
れる。この好適な実施例においては、２つの
ALU，（１０２ａと１０２ｂ）、を用いることに
より設計の経済化が達成されるが、与えられた任
意の時刻にはただ１つのALUが動作する。
（BBUSは入力を両方のALUへ供給することに注
目されたい。）したがつて、本発明のマルチプロ
セツサ動作を１つのALUを用いて行わせること
ができる。 この処理装置は、アドレスALUと、データ
ALUと、メモリとを共用する４つのプロセツサ
を有する。基本的な小さいサイクルが各プロセツ
サに対して４つのクロツクサイクルをとる。各プ
ロセツサに対する小さいサイクルが１クロツクサ
イクルによりオフセツトされて、各プロセツサが
メモリとALUを各基本的な小サイクルごとに１
回アクセスできるようにする。各プロセツサはそ
れ自身のレジスタをセツトするから、それはそれ
の正常な速度で独立に実行できる。したがつて、
この装置は４つのプロセツサを並列にパイプライ
ンする。 第１２図の各レジスタに４つのレジスタ群の１
つが組合わされる。各群はマルチプロセツサの動
作を容易にし、それに第１３図のプロセツサ１〜
４が組合わされる。４つの各群は１つのベースポ
インタレジスタと、実効アドレスレジスタと、命
令ポインタレジスタと、スタツクのトツプレジス
タと、スタツクポインタレジスタと、戻りポイン
タレジスタと、命令レジスタと、CRCレジスタ
と、次のレジスタと、桁上げフラツグとを含む。
関連する各レジスタ群は４つのプロセツサの１つ
に対応する。各プロセツサは命令を小サイクルで
実行する。各小サイクルは４つのクロツクサイク
ルより成る。第１のクロツクサイクル中は、プロ
セツサはABUS，BBUSおよびCBUSへの適切な
レジスタをゲートする。次のクロツクサイクルに
おいては、ALUは動作して、ABUS，BBUS，
CBUSのALUの入力からデータを発生する。第
３のクロツクサイクル中はメモリまたはＩ／Ｏが
動作し、アドレスからALU１０２ａから送られ、
データがメモリまたはALU１０２ｂにより送ら
れる。第４のクロツクサイクルと最後のサイクル
は、メモリまたはALU１０２ｂからDBUSを介
して適切なレジスタへ供給される結果をゲートす
る。 プロセツサは、上記シーケンスを通じて伝わる
データの波とみることができる。各ステツプにお
いて、中間結果が１組のパイプラインレジスタに
クロツクされる。それらのパイプラインレジスタ
を用いることにより、シーケンス中の個々のステ
ツプを分離することが可能であり、したがつて同
時に実行する４つのステツプを有することが可能
である。４つのプロセツサは、ALUと、メモリ
と、Ｉ／Ｏと、多くの制御回路を共用しているに
もかかわらず、互いに妨害し合うことなしに動作
できる。 パイプライニングを含むプロセツサの制御は第
１１図から最もよく理解される。各プロセツサに
３ビツトカウンタと命令レジスタがある。それら
が第１１図にカウンタ１３７ａ〜１３７ｄとして
示されている。各カウンタには命令レジスタ１２
５ａ〜１２５ｄの１つがそれぞれ組合わされる。
各命令レジスタへはDBUSを介してロードされ
る。命令レジスタにロードされると、命令が
PLA２１２へ結合される。このPLAは、命令を
実行するために必要とされる小サイクルの数を命
令から決定し、それから、ロードされている命令
レジスタ１２５ａ、または１２５ｂ、または１２
５ｃあるいは１２５ｄに組合わされているカウン
タ１１３ａまたは１１３ｂまたは１１３ｃあるい
は１１３ｄへ３ビツトの２進数がロードされる。
たとえば、命令レジスタ１２５ｃにロードされる
CALL命令の場合には、２進数010（３つの小サイ
クルを示す）がカウンタ１３７ｃにロードされ
る。（与えられた命令に対して８つの小サイクル
を使用できるが、この好適な実施例においては、
任意の命令に対して６つまでだけの小サイクルが
用いられる。）新しい命令をフエツチさせるため
にカウント値「000」が用いられる。 カウンタ中のカウント（たとえば、３ビツト）
と、それに組合わされている命令レジスタ中の命
令（たとえば、12ビツト）とは、PLA１３６へ
の15ビツト入力からである。４組のカウントレジ
スタと４組の命令レジスタのおのおのからの15ビ
ツト入力がPLA１３６へ順次結合される。これ
については後で説明する。PLAの出力はプロセ
ツサの動作を制御する。更に具体的にいえば、線
213はABUS，BBUS，CBUSにおけるデータの
流れを制御し、線214はALU１０２を制御し、線
215はメモリを制御し、（および、後で説明するよ
うに副部１０７，１０８，１０９，２２０のＩ／
Ｏ動作）および線216はDBUSにおけるデータの
流れを制御する。与えられた命令に対してPLA
１３６により供給される特定の出力が命令セツト
から最もよく理解される。各命令を実行するため
にプロセツサにより行われる動作は命令セツトに
より述べられる。 PLAから線213へ供給される出力は、ABUS，
BBUS，CBUS上のデータの流れを制御する装置
へ直結される。ALUを結合する信号は、線214を
介して結合される前に、１クロツク位相遅延レジ
スタ２１７を介して結合される。全てのレジスタ
は同じレートでクロツクされるから、後で述べる
ようにレジスタ２１７は遅延機能を行う。メモリ
制御のために用いられるPLA１３６からの信号
が、メモリへ結合される前に、遅延レジスタ２１
７の２つの段を介して結合され、したがつて線
215上の信号が、線213上の信号より２クロツク位
相だけ遅延させられる。DBUSに対する制御信号
は、PLA１３６を出た後で３組の遅延レジスタ
２１７を介してから線216へ結合されるから、線
213上の信号より３クロツク位相遅らされる。レ
ジスタ２１７は6mHzのレートでクロツクされる
から、与えられた命令（たとえば、命令レジスタ
１２５ａの内容）に対してPLA１３６は出力制
御信号を供給する。それらの制御信号は、第１の
クロツク位相中に線213へ結合され、第２のクロ
ツク位相中に線214へ結合され、第３のクロツク
位相中に、線215へ結合され、第４のクロツク位
相中に線216へ結合される。各命令サイクルの第
１のクロツク位相中に、カウンタ１３７ａの内容
と命令レジスタ１２５ａの内容がPLA１３６へ
結合される。第２のクロツクサイクル中は、カウ
ンタ１３７ｂの内容と命令レジスタ１２５ｂの内
容がPLA１３６へ結合され、および第３のクロ
ツク位相と第４のクロツク位相に対して同様に行
われる。 ここで、命令が命令レジスタ１２５ａ〜１２５
ｄへロードされ、カウンタ１３７ａ〜１３７ｄ
へ、各命令を実行するために必要な小サイクルの
間対応する２進カウントがロードされると仮定す
る。たとえば、レジスタ１２５ａにCALL命令が
ロードされ、010がカウンタ１３７ａへロードさ
れたと仮定する。 第１の命令小サイクルに010と、CALLに対す
る12ビツト命令がPLA１３６へ結合される。こ
の15ビツト入力からPLA１３６はそれの出力端
子へ、ABUS，BBUS，CBUS，ALU、メモリ
およびDBUSに対するCALL命令の第１の小サイ
クル（たとえば、４つのクロツク位相）を終了さ
せるために必要な全ての制御信号を供給する。こ
の装置はパイプライニング多重処理を用いるか
ら、ALUへの入力であるCALL命令の第１のク
ロツク位相を実行するために線213上の制御信号
が用いられる。（この第１のクロツク位相中は、
パイプライン中の種々の命令に対して、他の制御
線はALUと、メモリと、他のプロセツサの
DBUSとを制御する。）位相２の間は、１３７ｂ
に対するカウンタ内のカウントと、レジスタ１２
５ｂ中の命令がPLA１３６へ結合される。位相
２の間は、線213上の信号は、第２のプロセツサ
に対するALUへのABUS入力と、BBUS入力と、
CBUS入力とをいま制御して、レジスタ１２５ｂ
に含まれている命令を実行する。この第２のクロ
ツク位相中に、線214上の信号が第１のプロセツ
サとALUを制御して、レジスタ１２５ａに含ま
れているCALL命令の第２のクロツク位相を実行
するために必要な機能を実行する。（１位相に等
しい遅延がレジスタ２１７により加えられたこと
に注目すべきである。）同様に、第３の位相中は、
線213上の信号は第３のプロセツサに対する
ABUS，BBUS，CBUSを制御して、レジスタ１
２５ｃに含まれている命令を実行する。線214上
の信号はALUを制御して、レジスタ１２５ｂに
含まれている命令を実行し、線215上の信号はメ
モリ制御して、第１のプロセツサに対するレジス
タ１２５ａ中の命令を実行する。そして、最後
に、第４のクロツクサイクル中は、レジスタ１２
５ｄからの命令が、カウンタ１３７ｄ中のカウン
トとともにPLA１３６へ結合される。線213上の
信号がABUS，BBUS，CBUSを制御して、第４
のプロセツサのためのレジスタ１２５ｄに含まれ
ている命令を実行し、線214上の信号がALUを制
御して、第３のプロセツサのためのレジスタ１２
５ｃ中の命令を実行し、線215上の信号がメモリ
を制御して、第２のプロセツサのためのレジスタ
１２５ｂ中の命令を実行し、線216上の信号が
DBUSを制御して、第１のプロセツサのためのレ
ジスタ１２５ａ中の命令を実行する。 16mHzクロツクの４サイクル後にレジスタ１３
７ａ中のカウントが001まで減少する。各クロツ
クサイクルは、PLA１３６により含まれている
カウンタの内容の使用に続くクロツクサイクルで
各レジスタは減少させられる。したがつて、
PLA１３６への入力は、レジスタ１２５ａ内の
命令が同じであつても、変化する。これにより、
CALL命令の第２の小サイクルのために必要な新
しい信号を供給できるようにされる。上記のよう
に、それらの制御信号は制御線213，214，215，
216を介する制御によつてリツプルされる。カウ
ント内のカウントが000に達すると、これはそれ
に関連するプロセツサに対する命令フエツチとし
て解釈される。 したがつて、４つのプロセツサは、おのおの異
なるサイクル数を有する命令をおのおの同時に実
行できる。与えられた任意のクロツクサイクルに
対して仮想線に達する制御信号は４種類の制御信
号と４種類のプロセツサに対する制御信号を表
す。たとえば、第１のプロセツサに関連する制御
信号は、第１のサイクル中は線213に現われ、第
２のサイクル中は線214に現われ、第３のサイク
ル中は線215に現われ、第４のサイクル中は線216
に現われる。第２のプロセツサにより必要とされ
る制御信号は後に続く。第３のプロセツサと第４
のプロセツサにより必要とされる制御信号は第２
のプロセツサにより用いられるものの後に続く。 信号のパイプライニングが第１３図に示されて
いる。第１０図のプロセツサ１００のマルチプロ
セツサ動作が４つのプロセツサ、すなわち、プロ
セツサ１，２，３，４として第１３図に示されて
いる。レジスタ群の各１つには１つのプロセツサ
が組合わされる。１つの命令サイクルの４つの位
相が第１３図の１番上に示されている。第１３図
において、命令により呼出された特定のレジスタ
からの内容がABUS，BBUS，CBUSに置かれる
ことを示すためにレジスタ１０１が用いられる。
それらのレジスタは、ABUSにおいては１１８
と１１９であり、BBUSにおいては１２２，１２
３，１２４，１２５であり、CBUSにおいては１
２０，１２２，１２９，１３０，１３１である。 第１の位相中は、群１のレジスタに以前に格納
されている信号（たとえばそれらのうちの２つ）
がそれらのレジスタからABUS，BBUS，CBUS
へゲートされる。これが起きている間に、群２レ
ジスタに関連する信号がレジスタ１４１，１４
２，１４３からALU１０２ａと１０２ｂへゲー
トされる。これが第１３図に第１の位相欄の下に
プロセツサ２として示されている。プロセツサ３
に対する群３のためのメモリ中へ同時信号がレジ
スタ１４５ａと１４５ｂからゲートされる。そし
て、最後に、この第１の位相中に、群４のレジス
タに関連する信号がレジスタ１４６からDBUSへ
ゲートされる。第２の位相中は、群１のレジスタ
に関連する信号はALUからレジスタ１４５へ結
合される。群１のレジスタに関連する信号は
ALUからレジスタ１４５へ結合される。群２の
レジスタに関連するデータはメモリへ結合され
る。群３のレジスタに関連するデータはレジスタ
１４６からDBUSへ結合される。群１のレジスタ
に関連するそれらはABUSとBBUSおよびCBUS
へゲートされる。および、同時に、各命令サイク
ルの第３の位相と第４の位相の間に、このパイプ
ライニングは第１３図に示すように続けられて、
４つのプロセツサを実効的に供給する。 Ｅ プロセツサ命令 この節においては、プロセツサの各命令を特定
のレジスタの動作および特定のメモリ動作ととも
に説明する。レジスタの内容を示すために以下に
おいては小文字を用いる。たとえば、命令レジス
タの内容が「ip」として示される。レジスタおよ
びそれのフラツグを、第１２図へのそれらのレジ
スタおよびフラツグの相関関係とともに述べる。 第１２図の番号 ip 命令ポインタ（14ビツト） １２０ （0000〜3FFFの固定範囲） （ROMをベースとするプログラムではアクセ
スできない） ir 命令レジスタ（12ビツト） １２５ （ROMをベースとするプログラムに対してア
クセスできない） bp ベースページポインタ（14ビツト） １１８ （8000〜3FFFの固定範囲） （書込み専用） ea 実効アドレスポインタ（16ビツト） １１９ （ROMをベースとするプログラムに対してア
クセスできない） sp データスタツクポインタ（16ビツト）１２３ （bpからの正のオフセツト、グロウダウン） rp 戻りスタツクポインタ（８ビツト） １２４ （bpからの正のオフセツト、グロウアツプ） tos データスタツクのトツプ（８ビツト）
１２２ next データスタツクのトツプの下の項目
１３１ （８ビツト） crc スクラツチとして用いられ、または １３０ CRC計算において用いられる（８ビツト） flags キヤリイフラツグ（１ビツト） １２９ プロセツサID（２ビツト） 戻りスタツクの１番上の素子はRAM内に物理
的に配置されてはいるが、それはレジスタとして
アドレス可能でもある。
を行う装置と方法について説明する。ネツトワー
クが複数の知能セルを含んでいる場合には、セル
は一般にプログラム可能な１チツプ遠隔制御装
置、プログラム可能な１チツプ遠隔検出装置、お
よびプログラム可能な１チツプ遠隔通信装置であ
つて、（各種の媒体を介して他のセルへ相互に接
続された場合に、分布検出、通信、制御およびネ
ツトワーク構成知能、構成および制御を有する。
装置は通信の必要を基にした階層に編成されたセ
ルのネツトワークを有する。セルは、ネツトワー
ク階層とは独立に動作「群」に編成される。セル
の群は群機能を実行するために一般に用いられ
る。この機能は群内のセルへタクスを割当てるこ
とにより実行される。セルは情報の通信と、制御
と、検出とを行う。一般に、各セルは独特の識別
番号を有し、双方向通信プロトコル、入力／出
力、パケツト処理、アナログおよびデジタル検出
および制御のような情報処理タクスを行う。一般
に、セルで構成されている装置は、装置全体にわ
たつて分布されるネツトワーク構成情報を格納す
る特性を有する。そして、自動的に送られるメツ
セージをセルの間で通信する。各装置は独特の識
別（ID）も有する。その識別は、現在の好適な
実施例においては、48ビツトである。更に、それ
はプログラム可能で、多くの用途に用いることが
できる入力／出力Ｉ／Ｏ回路を含み、特定の検
出、通信、制御、Ｉ／Ｏ、アナログＩ／Ｏ、通信
Ｉ／Ｏ、および通信ビツトレートにセルを構成す
るために融通のきくデジタルプログラミングを行
う。 本発明を完全に理解できるようにするために、
以下の説明においては、特定の周波数のような特
定の事項の詳細について数多く述べている。しか
し、そのような特定の詳細事項なしに本発明を実
施できることが当業者には明らかであろう。その
他の場合には、本発明を不必要に詳しく説明して
本発明をあいまいにしないようにするために、周
知の回路、方法等は説明しない。 本発明の応用の概観 本発明を詳しく説明する前に、典型的な応用を
理解することが以下の詳細な説明を理解する助け
となるであろう。第１図には家庭における本発明
の使用を基にした簡単で典型的な応用が示されて
いる。第１図においては、電灯２３を制御するた
めに本発明によりスイツチ２２が用いられる。 装置２０はセル27を含み、このセルはスイツチ
２２へ接続される。セルはトランシーバ２９へも
接続される。トランシーバとセルのための電力は
電源３０から供給される。その電源は線24と25か
ら電力を受ける。この例のために、線24と25は通
常の家庭用配電線（たとえば110VAC）であつ
て、電源３０は５ボルトDC電源である。セル27
は集積回路とすることが好ましい。これについて
は第１０図から始めてより詳しく説明する。トラ
ンシーバ２９はデジタルデータの受信と送信のた
めの多くの周知の装置のうちの任意の１つとする
ことができ、ここでは送信されるデータについて
はどのような処理も行わない。装置２０の全体
は、スイツチを通常納めている通常の壁取付け電
気ボツクス内に納めるのに十分小さくできる。 装置２１も典型的なコンセントの中に納めるこ
とができるほど十分に小さくでき、電源３１とト
ランシーバ３３を含む。電源３１とトランシーバ
３３は電源３０とトランシーバ２９にそれぞれ構
造を同じにできる。このセル28はトランシーバ３
０と、電源２９と、ソレノイドにより動作させら
れる電源スイツチ３２とへ結合される。セル28
は、プログラミングと識別番号を除き、セル27と
同じにできる。それについては後で説明する。セ
ル28からの出力がソレノイド３２を制御して電源
スイツチを動作させる。その電源スイツチは電灯
２３を電源線34と35へ接続する。後でわかるよう
に、セル28は、レオスタツト（図示せず）等を制
御できるデジタル出力またはアナログ出力を供給
して電灯２３を減光させることができるようにす
る。 電源線24と25における切れ目26は電源線24また
は35と必ずしも同じ回路にないことを示すために
用いられる。トランシーバ２９はトランシーバ３
３と必ずしも直接通信せず、トランシーバの間の
通信は別のセルと、装置２０と２１の間で送られ
るパケツトを中継するトランシーバを介するリン
クを必要とすることがあることがわかるであろ
う。 第１図において、トランシーバ２９と３３は電
源線を介して通信する。トランシーバは数えきれ
ないほどの媒体を介して、かつ任意のボー速度
で、無数のやり方で相互に通信できる。たとえ
ば、トランシーバはアンテナを介して無線周波数
信号またはマイクロ波信号をおのおの送信し、受
信できる。トランシーバは通常のより線または光
フアイバケーブルのような通信線を介して接続で
き、それにより電力線とは独立に相互に通信す
る。トランシーバの間には、赤外線通信または超
音波通信のような他の知られている通信媒体を採
用できる。典型的な通信速度は電力線の場合には
１秒間当り10Kビツト（KBPS）である。無線周
波数、赤外線媒体、より線、光フアイバリンクお
よびその他の媒体の場合にはより高い伝送速度が
可能である。 セル２７はスイツチ２２の開放または閉成を検
出し、それから、スイツチ２２の状態を開始する
メツセージを含むパケツトを用意する。そのパケ
ツトはトランシーバ２９と、線24，25を介してセ
ル28へ送られる。セル28はパケツトをセル27へ送
り返えすことによりメツセージに対する確認応答
を行い、ソレノイド制御電源スイツチ３２を動作
させることにより電灯２３を点灯または消灯する
ことによつて、それが受けたメツセージに対して
働きかけることも行う。 各セルは独特の48ビツト識別番号（ID番号）
を有する。その識別番号はセルアドレスとも呼ば
れる。現在の好適な実施例においては、各セルは
製造法の一部としてその永久的な独特のID番号
を受ける。（以後の製造においてはそれを変更す
ることはできない。）約248個の可能なID番号で、
実用的な目的のためにネツトワークがどれだけ大
きくなつても、またはどれだけ多くのネツトワー
クが相互に接続されても、各セルは独特のID番
号を持つことがわかるであろう。それから、群化
装置が個々のセルIDをアクセスし、システムID
を各セルに割当てる。また、群化装置はセルを群
にまとめて群に関連する諸機能を行う。 第１図に示されているものについては、セル27
の主な機能が「アナウンスする」ことである、す
なわち、ネツトワーク通信線24と25および34と35
におけるスイツチ２２の状態を送ることであるこ
とを示すために「Ａ」として示されている。一
方、セル28の第１図における主な機能がネツトワ
ークを「聴く」ことであり、とくにセル27からの
メツセージを聴くことであるから、セル28は文字
「Ｌ」で示されている。後の図においては、装置
２０のようなアナウンサー装置と、装置２１のよ
うなリスナー装置を示すために、とくに多数のセ
ルの群形成に関連して「Ａ」と「Ｌ」指示が用い
られる。説明のために、セル自体を、トランシー
バが参照することなしにデータを送信または受信
するものということが時にある。（ある場合には、
トランシーバは単なる受動ネツトワークまたは単
なるワイヤとすることができる。それらのネツト
ワークやワイヤはセルの入力端子／出力端子を線
へ結合する。セルのＩ／Ｏ部はより線等を駆動で
きる出力信号を提供できることがわかるであろ
う。したがつて、セル自体はある媒体のためのト
ランシーバとして機能できる。） 次に説明するように、セル27と28はマルチプロ
セツサの属性を有するプロセツサである。それら
のセルを設置する前または設置した後で、アナウ
ンサーまたはリスナーのようなセルの求められて
いる機能を実行するため、および群化組合わせの
ためにそれらのセルをプログラムできる。 ネツトワーク編成および定義 Ａ 定義 セル： セルというのは、遠隔制御、遠隔検
出、遠隔通信の少くとも１つを行う、知能を持つ
たプログラム可能な素子または複数の素子であつ
て、他の同様な素子へ相互に接続されると、知能
が分布されている通信ネツトワークすなわち通信
装置、制御ネツトワークすなわち制御装置、およ
び検出ネツトワークすなわち検出装置を形成す
る。 アナウンサー：アナウンサーは群メツセージの
発信元である。 リスナー：リスナーは群メツセージを受けるも
のである。 （アナウンサーはある場合にはリスナーから状
態情報を求めることがある。） レピータ：レピータというのは、他の機能に加
えて媒体からパケツトを読取り、それらのパケツ
トを放送するセルである。 群：共通の機能（たとえば、１組の電灯を制御
するスイツチ）のために一緒に動作する１組のセ
ルが「群」と呼ばれる。 第２図において、群37はアナウンサー３７ａ
と、リスナー３７ｂ，３７ｃと、リスナー４０と
を有する。群38はアナウンサー３８ａと、リスナ
ー３８ｂ，３８ｃと、リスナー４０とを含む。第
２図は１つのセル（セル40）を２つの群における
リスナーとすることができることを示す。アナウ
ンサー３７ａが電灯スイツチ機能を持つものとす
ると、それはセル37b，37c，40を介して電灯を
制御できる。同様に、アナウンサー３８ａに組合
わされているスイツチがセル37c，37b，40を介
して電灯を制御できる。 第３図において、群42はアナウンサー４４，４
５とリスナー４６，４７を含む。群43はセル44を
群42と共用するが、セル44は群43に対してはリス
ナーである。群41はセル47を群42と共用するが、
セル47は群41に対してはアナウンサーであり、た
とえば群41のリスナー４８へアナウンスできる。
セル47は群42に対してリスナーとしても動作す
る。１つのセルを図示のように１つの群に対して
アナウンサーとし、別の群に対してリスナーとす
ることができる（セルはそれらの機能を実行する
ためにプログラムできる。それについては後で説
明する）。しかし、ここで意図しているように、
１つのセルは２つ以上の群に対してアナウンサー
となることはできない。 （現在の好適な実施例においては、各セルは三
対の入力／出力線対と選択線を有する。各対は共
通の資源セツトを共用する。求められている共用
資源が衝突しない場合には線をいくつかの機能に
対して独立して使用できる。別の機能において
は、線は対として使用される。この例において
は、セル27からの一対のリードが電灯のスイツチ
へ結合され、別の対がアナウンサー、セル27、か
らの通信のために用いられる。） 副チヤネル：第４図には、より線50のような共
通媒体を介して通信している第１の複数のセルが
示されている（セルは「Ｃ」として、アナウンサ
ーは「Ａ」として、リスナーは「Ｌ」として示さ
れている）。これ（たとえばより線50）は副チヤ
ネル、すなわち、全てのセルが同じ媒体を介して
相互に直接通信する１組のセルである。セル49の
ような副チヤネルの任意の部材による放送がより
線５０を介してその副チヤネルの全ての部材によ
り聴かれる。 チヤネル：チヤネルは全てのセルが同じ媒体を
用いて通信する２つまたはそれ以上の副チヤネル
を有する。第４図には、より線52へ結合されて別
の副チヤネルを形成する別の複数のチヤネルが示
されている。セル56と57がより線72を介して相互
間で通信すると仮定する。それらは更に別の副チ
ヤネルを形成する。より線50，52，72に組合わさ
れているセルは１つのチヤネルを構成する。より
線50，52，72が１つの連続したより線とし、１つ
の副チヤネル５０が第２の副チヤネル５２から非
常に離れているために副チヤネルの間の唯一の通
信が、セル56と57の間に引かれているより線72の
部分を通じて行われるようにすることが可能であ
る。この場合にはセル56と57が他のどうような機
能（たとえばアナウンサーまたはリスナー）も果
すことができることに加えて、それらのセルは
「レピータ」となることを割当てられる。 第４図には群55が示されている。この群は２種
類の副チヤネルにアナウンサーとリスナーを有す
る。別の群75が示されている。この群は１つの副
チヤネル５１と副チヤネル５２にアナウンサーを
有する。それらの副チヤネルは異なる媒体を使用
するから、それらの副チヤネルは同じチヤネルの
一部ではない。 ゲートウエイ：ゲートウエイは２種類の媒体か
らパケツトを読出して、それらのパケツトを再放
送する。セルをゲートウエイとすることができ
る。チヤネルの間の通信がゲートウエイ５４を介
して行われる。 第４図において、セル58を含んでいる付加副チ
ヤネルが別の媒体、たとえば共通電力線へ結合さ
れている。セル58はチヤネルゲートウエイ５４へ
接続されている状態が示されている。そのチヤネ
ルゲートウエイはより線52と通信する。ゲートウ
エイ５４はアナウンサー機能またはリスナー機能
を必ずしも行わず、むしろ、図示の実施例では、
２種類の媒体の間で通信を行うことによりチヤネ
ル機能を行う。 副ネツトワーク：副ネツトワークは同じシステ
ム識別番号（システムID）を有する全てのセル
を含む。たとえば、１つの家庭内の全てのセルは
同じシステムIDを持つことができる。したがつ
て、第４図のチヤネルを同じシステムIDを共用
している同じ副チヤネルの部分とすることができ
る。 全ネツトワーク：全ネツトワークはおのおの異
なるシステムIDを有する複数の副チヤネルを含
むことができる。副ネツトワークの間でパケツト
を交換するために通信プロセツサが用いられる。
通信プロセツサは、自分のシステムIDと、アド
レツシングと、その他の情報を交換するパケツト
を翻訳する。工場の建物は自身のシステムIDを
おのおの有することができるが、システムIDを
交換することにより２つの間の制御が用いられ
る。（この出願においては「ネツトワーク」とい
う語はそれのより一般的な意味で用いられるか
ら、この節で定義する「全ネツトワーク」以外の
ものを指す。） 後で用いる他の用語は次の通りである。 プローブ・パケツト：あふれさせることにより
送られるパケツトである。このパケツトは、それ
がネツトワークを通つて移動するにつれてルート
情報を累積する。 群化装置：セルの間の経路の決定を制御し、セ
ルを群へ割当て、機能を群の部材へ割当てる装置
である。 競合：２つまたはそれ以上のセルが同じ副チヤ
ネルで同時に放送しようとしており、かつそれの
信号が干渉する時に存在する状態のことである。 Ｂ 群形成 １ 設置後群化装置により群へ割当てられるセ
ル。 第５図に示されている複数のセルは通信のため
に家庭内の電力線を介して全て接続され、かつ同
じチヤネルの部分であると仮定する。更に、１つ
のセル、アナウンサー６０、をリスナー６５とと
もに群にされるものと仮定する。線59のような、
セルの間の線を用いて、どのセルが相互に直接通
信できることを示す。たとえばアナウンサー６０
とセル６１が相互に通信できる。（セル61，62，
63，64、66はもちろん他の群のアナウンサーまた
はリスナーとすることができるが、説明のために
第５図では「Ｃ」として示されている。）アナウ
ンサー６０とセル61，62，63は相互に全て通信す
るから、それらのセルは同じ副チヤネルにある。
同様に、セル62，64，65，66は別の副チヤネルに
ある。（第５図には別の副チヤネルがある。）しか
し、重要なことは、アナウンサー６０とリスナー
６５は第５図のチヤネルの異る副チヤネルにあ
り、アナウンサー６０からリスナー６５へメツセ
ージを送ることができる経路が無数にあり、たと
えばセル61と64を通る経路またはセル62と64を通
る経路等がある。 全てのセルは家屋の同じ配電装置上にあるが、
それらのセルは相互に直接通信しないことがある
ことに注目されたい。たとえば、家屋の長さに沿
う長いワイヤと、遮断器パネルの低インピーダン
スとを通つてリスナー６５へ結合されているだけ
である１つの回路にアナウンサー６０が設けられ
ることがある。セルが互いに物理的に近接してい
ても、それらのセルの間の直接通信を阻止するた
めに、高周波通信メツセージがその経路を通つて
いる間に減衰させられることがある。 以下の説明においては、各セルは他のセルの放
送を妨害することなしに放送できると仮定する。
すなわち、メツセージは互いに干渉し合わない。
ある競合が起る場合についてはこの出願のプロト
コル部において取扱うことにする。 一実施例においては、アナウンサー６０とリス
ナー６５の群は第２８図に示されている群化装置
を用いて形成される。この群が形成される前は、
アナウンサー６０とリスナー６５は通常のセルで
あり、アナウンサーまたはリスナーと示されてい
るわけではないことに注目されたい。各群化装置
には製造時に独特の48ビツトシステムID（現在の
好適な実施例においては48ビツトの番号が用いら
れる）を割当てることができる。現在の好適な実
施例においては、各群化装置にセルが含まれる。
セルのIDがシステムIDとなる。これにより各装
置は独特のシステムIDを確実に持つようにされ
る。たとえば、各家庭はそれ自体の「群化」装置
を有するから、家庭内で用いられるそれ自体のシ
ステムIDを有する。このシステムIDはネツトワ
ーク用のセルパケツトにおいて用いられる。この
例においては、群化装置はセル60と65のセルID
を利用できる。（セルIDを得る種々の方法につい
ては後で説明する。） セルの三対の入力／出力（Ｉ／Ｏ）線（または
選択ピン）の一対を介して通信することにより群
化装置はセル60へ接続され、その群化装置はセル
60の48ビツトのID番号を読取る。（セルのIDを決
定する種々の方法については次の節で説明する。）
次に群化装置はランダムビツト２進数を発生す
る。現在の好適な実施例においてはその２進数は
10ビツトである。この数は、アナウンサー６０と
リスナー６５を有する群の群識別番号（群アドレ
スとも呼ばれる）としても機能する。群IDが既
に用いられたかどうかを判定するために既に割当
てられた他の群IDに対して、群化装置はその数
を検査する。（たとえば、１つの群化装置が、１
つの家庭に割当てられている全ての群IDを見失
わずにいる。）群化装置はセル60をプログラムし
て、そのセル60をアナウンサーとして指定する。 群化装置はアナウンサー６０に特殊なパケツト
内の群番号を放送させる。そのパケツトは、ネツ
トワーク内の全てのセルがこの群の構成要素であ
るとして指定されたとすると、それらのセルにメ
ツセージを確認応答させる。 群化装置はいまはセル65のID番号を決定する。
これは、セルが設置される前でも群化装置をセル
65へ直接接続することにより、または次の節で説
明する他の方法により行うことができる。（セル
と群にASCII名、たとえば「玄関灯」（セル名）
および「外灯」（群名）を割当てることができ
る。）これは、ASCII名をアクセスすることによ
つてセルIDまたは群IDを選択できるようにする
ために用いられる。 さて、群化装置はアナウンサー６０にプローブ
パケツトを送らせる。プローブパケツトはセル65
のIDを含む。そのパケツトは、そのパケツトを
受ける全てのセルにそれを繰返えすことを指令
し、セル65にそのパケツトに対して確認応答する
ことを指令する。プローブパケツトを受ける各セ
ルはそれを繰返えし、繰返えされたパケツトにそ
れ自体のID番号を加える。各セルはパケツトを
１回繰返えすだけである（プロブーパケツト２回
以上繰返えされることを阻止するメカニズムにつ
いては後で説明する）。 セル65は、図において最も直接であるようにみ
えるもの（セル62を経由する）と、より長いも
の、たとえばセル61と64を経由するものを含め
て、無数の経路を通つてパケツトを受ける。セル
65に最初に到達するプローブパケツトは最も直接
の経路を通り、したがつて好ましい経路を通るも
のと仮定する。（これはセル62を通ると仮定す
る。）セル65は、プローブパケツトがセル60によ
り送られ、セル62により繰返えされ、セル６のた
めに意図したものであることを示すパケツトをセ
ル65が受ける。この最初のパケツトの後でセル65
により受けられる他のパケツトはセル65により捨
てられる。 いまはセル65は確認応答をアナウンサー６０へ
送り返えす。このパケツトはプローブパケツトの
経路指定を含む（たとえばセル62により繰返えさ
れる）。そのパケツトは、そのパケツトを受けた
ことを確認するためにパケツトを繰返えすことを
セル62に指令する。 セル65に対する確認応答パケツトをアナウンサ
ー６０が受けた後で、セル62がレピータでなけれ
ばならないことをそれは決定する。群化装置は、
セル62の独特なID番号と、群番号と、セル62に
その群のレピータの機能が割当てられたことをセ
ル62に知らせるメツセージとを含むレピータ割当
てパケツトをアナウンサー６０に送らせる。これ
はセル62に、アナウンサーセル６０と６５を含む
群に対するそれらのパケツトの全てを繰返えさせ
る。セル62により繰返えされる群化装置の制御の
下に別のメツセージがアナウンサー６０から送ら
れ、セル65をリスナーとして指定し、そのセルを
その群のためのメツセージに作用させる（セル65
は群の構成要素になる）。群化装置は、構成要素
のセルに格納されている構成要素番号を構成要素
へ割当てる。 上記した群形成が第８図にステツプすなわちブ
ロツク68〜72により示されている。ブロツク68は
プローブパケツトの放送を示す（たとえば、セル
60は最初のプローブパケツトを全てのセルへ送
る）。そのパケツトは宛先セルのアドレスを含む。
パケツトがネツトワーク内を進むにつれて、パケ
ツトおよびそれらのセルのID番号を累積してパ
ケツトを繰返えす（ブロツク69）。ブロツク70は
宛先アドレスセル（たとえばセル65）からのプロ
ーブパケツトに対する確認応答（応答）を示す。
このパケツトは最初に受けたプローブパケツトに
含まれているレピータのID番号を戻す。レピー
タ割当てパケツトがアナウンサーにより送り出さ
れて各レピータに群に対するパケツトを再放送さ
せる。これがブロツク71により示されている。最
後に、ブロツク72により示されているように、セ
ル65のような宛先セルがリスナーとして指定され
ている。 ２ 設置前群化装置により群に割当てられたセ
ル。 いくつかの種類の設置前群化装置があることが
ある。たとえば、使用できることがある装置につ
いてはたとえば第２８図を参照されたい。１つの
種類は、セルを群へ予め割当てるために製造者が
用いる装置である。別の種類の設置前群化装置
は、小売商その他のセル売手が設置前にセルを群
へ割当てるために使用できるものである。 群化装置はセルを群へ割当て、セルの機能をそ
の群へ割当てる。群化装置はシステムIDをセル
へ割当てることもできる。設置前群化装置により
割当てられたシステムIDは必ずしも独特のシス
テムIDではない。（設置後群化装置は独特のシス
テムIDを各システムへ割当てる。） システムIDを発生するために設置前群化装置
により使用できる１つの方法は、ある範囲の48ビ
ツトアドレスと、設置前システムIDとして使用
するために別にされたシステムID番号とからシ
ステムIDを選択することである。群IDおよび群
アドレスとして使用するために別にされている１
〜1023の範囲内のセルIDと同様に、1024〜2047
の範囲内のセルIDは設置前システムIDとして使
用するために別にできる。 群化装置と、その他のネツトワーク制御装置
が、設置後システムIDとは反対に、設置前シス
テムIDを識別できることが望ましい。セルIDを
コピーすることにより設置後システムIDが発生
されるから、設置前システムIDのためにとつて
おかれた範囲にはセルIDを割当ててはならない。
したがつて、その範囲内のID番号はセルへはセ
ルIDとしては割当てられない。 製造者により群に予め割当てられたセツトとし
てセルを販売することがある。製造者により用い
られる設置前群化装置の種類は、セルの不揮発性
メモリに適切な符号を書込むことによりセルを群
へ割当てる。使用者はそのような１組のセルを設
置でき、その１組のセルが１つの副チヤネルを介
して通信できるのであれば、設置後群化装置によ
る割当てなしにその１組のセルは動作するであろ
う。 セルが購入された時、または設置前の任意の時
に使用者はセルを群へ割当てることができる。前
に説明したケースとは異つて、それらのセルは製
造者により群へ割当てられず、割当てられないセ
ルと呼ばれる。割当てられないセルは全て同じシ
ステムIDと、割当てられたセルによつてだけ使
用するためにとつておかれたシステムID番号と
を有する。 使用者は、製造者により使用された設置前群化
装置とは異なることがある設置前群化装置を用い
ることにより、１組のセルを群へ割当てる。 典型的には、それらの群化装置は１度に１つの
セルに対して動作する。オペレータは新しい群
IDとシステムIDを発生することを群化装置に指
令し、それから各セルは装置へ接続される。セル
が群化装置へ接続されている間にセルを群へ割当
てることをオペレータは群化装置へ指令する。新
しい群IDとシステムIDを発生することをオペレ
ータにより指令されるまで、群化装置はセルに同
じ群IDとシステムIDをセルへ割当てる。 使用者はそのような１組のセルを設置でき、そ
の１組のセルが１つの副チヤネルを介して通信で
きるのであれば、設置後群化装置を使用すること
なしにそれは動作する。 ３ 割当てられていないセルの群化と設置後の自
己割当て。 割当てられないセルは群を構成でき、設置後に
次のようにして群へ自身で割当てることができ
る。 第１のアナウンサーのセンサ入力部（たとえば
電灯スイツチ）を介して刺激される第１のアナウ
ンサーは群形成過程を制御する。設置前群化処理
のためにとつておかれたシステムID番号の範囲
からそれはシステムIDを無作為に選択する。そ
れは群ID番号を無作為に選択する。それから、
その群の構成要素である任意のセルからの応答を
求める群ID番号をそれはパケツトで放送する。
送つているセルが任意のそのような応答を受ける
とすると、それは別の群IDを無作為に選択する。
セルは、それが動作している装置において使用さ
れていない群IDをそれが見つけるまで、無作為
な群IDを選択し、かつその群IDが既に使用され
ているかどうかを調べるために試験する過程を続
ける。 工場においてプログラムされた割当てられてい
ないセルのデフオールト構成情報がそれの機能を
リスナーまたはアナウンサーとして識別する。割
当てられていないセルがアナウンサーであるとす
ると、それはそれの検出入力が刺激されることを
待ち、それが刺激されるとセルはアドレスされた
パケツトを群へ送る。 割当てられていないセルがリスナーであるとす
ると、そのリスナーは電源投入後にパケツトを聴
く。そのセルはそれが受ける第１のパケツトから
群IDを取り、それ自身をその群へ割当てる。そ
れからそのセルは応答をアナウンサーセルへ送
る。この応答はパケツトだけの確認応答ではな
い。それはそのセルを群中のリスナーとして識別
するパケツトであり、そのパケツトはアナウンサ
ーにより確認応答せねばならない。これにより、
全てのリスナー識別パケツトが、過程中で競合と
衝突が存在したとしても、全てのリスナー識別パ
ケツトがアナウンサーに確実に到達するようにさ
れる。 群アナウンスメントを送つたセルは、各応答が
来るにつれて群の構成要素のリストを構成する。
それからそれはパケツトを各リスナーへ送つて群
の構成要素の番号をそのリスナーへ割当てる。 ４ 設置後に既存の群を結合する割当てられてい
ないセル。 割当てられていないセルを既存の装置へ加える
ことができ、上の第３章において説明した上の方
法に類似するやり方で群へ割当てられる。リスナ
ーは装置と群を上の第３章におけるのと同じ方法
により結合する。 上の例においては、アナウンサーはそれのセン
サ入力を介して刺激されることを待つ。割当てら
れていないアナウンサーはそれの最初のセンサ入
力刺激またはそれの最初に受けたパケツトを待
つ。それら２つの事象のうち、最初に起きた事象
がアナウンサーセルの次の動作を決定する。 そのセルが最初に刺激されたとすると、そのセ
ルは上記の例と全く同様に群形成過程を制御す
る。アナウンサーセルが群パケツトを最初に受け
たとすると、それはその群をアナウンサーとして
結合する。それから、それは、群についての構成
情報（群の寸法、アナウンサーの数等）と、群の
構成要素の番号の割当てとを求めるパケツトを群
のアナウンサーへ送る。 Ｃ 群化のためのセルを識別する方法 群を形成するため、またはセルを群へ加えるた
めに必要なステツプを群化装置に行わせるために
は、群へ加えるセルのIDを知らねばならない。
それから群化装置はそれらのセルIDを用いて、
群化過程中にセルへの指令をアドレスする。群化
装置を有する使用者がセルIDを得るために用い
る方法を後で表にして示す。下記の例においてセ
ルと通信する群化装置またはその他の制御装置の
性能は、安全手続きを用いるならば、その安全手
続きにより制限できる。安全手続きと、通信の制
限と、安全レベルとは本発明にとつては重要では
ない。下記の例は安全手続きをとらないと仮定し
ている。とくに、群化装置が装置の鍵（システム
IDと暗号化の鍵）を有するのでなければ、群化
装置が設置されているセルと通信することが不可
能なことがある。 １ セルへの直接接続。 群化装置はセルパツケージのＩ／Ｏ線へ接続で
き、それからセルのIDを要求しているそのセル
へメツセージを送る。セルが設置される前または
設置された後でセルのIDを見つけるために物理
的な接続を使用できる。システムの安全を保護す
るために、設置されているセルにおいてこの機能
を使用者が不能にできるようにするために、知ら
れている手段（たとえばヒユーズまたはプログラ
ムされ不能化指令）を使用できる。 ２ 特殊ピンの使用によるセルの選択 選択機能を行うことを指定されたセル入力ピン
を刺激することによつてセルを物理的に選択する
ために、使用者は群化装置または他のある選択装
置を使用できる。群化装置は通常の通信チヤネル
を介してセルと通信し、選択された全てのセルが
それのIDで応答することを求める放送メツセー
ジを送る。ただ１つのセルが選択されるから、そ
のセルだけが要求に対して応答する。セルが設置
される前、または設置された後でセルのIDを見
つけるために物理的選択を使用できる。また、シ
ステムの安全を守るために、使用者がこの機能を
不能にできるようにする手段が設られる。 ３ 以前に群化されたセルの全ての名称の質問 この例においては、ASCII「群」名と「セル」
名がセルへ既に割当てられていると仮定する。こ
の方法によれば、システム中の全てのセルの群名
とセル名（ASCII名）を知らせることを群化装置
はそれらのセルに質問する。使用者は群化装置を
用いることにより群名のリストをスクロールす
る。目標セルを含んでいると信ぜられる群名を使
用者は選択する。群中の全てのセルの名と、それ
らのセルに割当てられたタスク（アナウンサー、
リスナー、レピータ）とを群化装置は表示する。
目標セルであると信ぜられるセルの名称を使用者
は選択する。 選択したセルがアナウンサーであれば、そのア
ナウンサーの入力を刺激することにより、そのア
ナウンサーを起動することを群化装置は使用者に
教える。たとえば、セルが電灯スイツチに取付け
られているとすると、使用者は電灯を点滅する。
セルは発表パケツトを群へ送る。群化装置は通信
チヤネルを聴き、群番号と構成要素の番号、また
は起動されたアナウンサーの他の符号を発見す
る。 選択されたセルがリスナーセルであるとする
と、そのセルの出力をトグルすることをそのセル
に指令するパケツトを群化装置は（アドレツシン
グのために群番号と構成要素の番号を用いて）そ
のセルへ送る。たとえば、セルが電灯を制御する
ものとすると、電灯は点滅する。これにより、使
用者が正しいセルを選択したことを使用者は確認
できる。 目標セルがそれのセルIDを戻すことを指令す
るパケツトを群化装置は目標セルへ送る。そうす
ると、群化装置は目標IDをいまは知り、群割当
て過程を続行できる。 セルの設置前または設置後にセルのIDを見つ
ける前に質問名が用いられる。 ４ 群刺激 この方法は、群とセルのASCII名が割当てられ
ているネツトワークにおいて用いられる。使用者
は次の群発表を待つことを使用者は群化装置に指
令する。それから使用者は対象とする群中のアナ
ウンサーを刺激する。たとえば、アナウンサーが
電灯スイツチであるとすると、使用者はスイツチ
を投ずる。群化装置は発表パケツトを聴いて、そ
れから群IDを取出す。 使用者は、全ての群リスナーの出力をトグルす
ることを指令するパケツトをそれらのリスナーへ
群化装置に送らせることにより、その群IDが希
望の群に対するものであることを確認できる。使
用者は、リスナーセルの動作を観察することによ
り、それが希望の群であることを確認する（たと
えば、群が照明制御器で構成されるものとする
と、電灯は点灯する）。 さて、その群IDを用いると、各セルがそれの
セル名で応答することを要求するパケツトを、対
象とするセルが見つかるまで群化装置は放送す
る。使用者はその名称を選択し、群化装置は、そ
のセルのIDを知つて、群割当て過程を続行でき
る。 使用者が選択するものとすると、群化手続きを
続行する前にセルのIDを確認できる。以下の手
続きはそのIDが目標セルに対するものであるこ
とを確認するために用いられる。 選択されたセルがアナウンサーであるとする
と、群化装置はアナウンサーの入力を刺激するこ
とにより、そのアナウンサーを起動することを使
用者に教える。たとえば、セルが電灯スイツチへ
取付けられるとすると、使用者はスイツチを点滅
する。それから群化装置は群アドレスとセルの構
成要素番号を見つけることができる。 選択されたセルがリスナーであれば、セルの出
力をトグルすることをセルに指令するパケツトを
群化装置は（アドレツシングのために、群番号と
構成要素番号を用いて）そのセルへ送る。たとえ
ば、セルが電灯を制御するものとすると、電灯は
点滅する。これにより、使用者が正しいセルを選
択したことを使用者は確認できる。 ５ アナウンサを刺激 この方法は、群またはセルのASCII名が割当て
られていないが、アナウンサーとリスナーが割当
てられているネツトワークにおいて用いられる。
次にアナウンサーが刺激された時にそのアナウン
サのIDを含んでいるパケツトを放送することを
各アナウンサーに指令するパケツトを、群化装置
はネツトワーク内の全てのセルへ送る。それか
ら、それの検出した装置を起動することによりア
ナウンサーを刺激すること、たとえば、電灯スイ
ツチアナウンサに対しては電灯スイツチを入れる
こと、を群化装置は使用者に教える。使用者はた
だ１つのアナウンサーを刺激するから、群化装置
はセルIDを有するただ１つのパケツトを受ける。 別のアナウンサーセルが同時に刺激される機会
が存在する。おそらく他のだれかが電灯スイツチ
を入れ、または温度センサが温度変化を検出す
る。受けたIDが正しいセルに対するものである
ことを確認することを使用者は望むことがある。
セルIDが正しいものであることを確認するため
に、使用者は２回目のアナウンサー刺激を行い、
同じ結果が起ることを確認する。 ６ リスナーをトグルする この方法は、群名またはセル名が割当てられて
いないネツトワークにおいて用いられる。自身の
IDで応答するリスナーであるセルに質問するパ
ケツトを群化装置は放送する。群化装置は応答す
るセルの数を制限する必要があるから、応答を可
能なセルIDのサブセツトに制限するためのIDビ
ツトマスクをパケツトは含む。群化装置がリスナ
ーIDのリストを発生すると、それは使用者が各
リスナーをトグルすることを許して、リスナーセ
ルにそれの出力をオンおよびオフさせる。目標セ
ルがそれの出力をトグルしていることを使用者が
観察するまで、使用者はリスナーセルのリストを
続行する。それから使用者はセルを群化装置に対
して識別し、その群化装置は群化動作を続行でき
る。 Ｄ パケツトフオーマツト セルにより送られるパケツトは数多くのフイー
ルドを含む。たとえば、群発表のために用いられ
るフオーマツトが第６図に示されている。他のパ
ケツトフオーマツトは付録Ａにおいて述べる。各
パケツトは、受けるセルの入力回路を同期させる
（ビツト同期）のために用いられるプリアンブル
で始まる。この好適な実施例において用いられる
プリアンブル符号は六者択三組合わせ符号の部分
として説明する（第９図）。６ビツトのフラツグ
フイールドが各パケツトを開始し、終らせる。フ
ラツグフイールド符号も第９図に示されている。 ここで好適なことであるが、各セルはパケツト
全体を読込み、競合タイマフイールドを除いてパ
ケツトについての周期的冗長符号（CRC）の計
算を行い、その結果を受けたパケツトのCRCフ
イールドと比較する。第１２図のALU１０２は、
パケツトCRCを計算するためのハードウエアと、
中間結果を格納するためのCRCレジスタ１３０
とを有する。パケツトCRCを入来パケツトにつ
いて確認できないとすると、そのパケツトは捨て
られる。パケツトCRCは計算されたように16ビ
ツトであり、それから六者択三符号で伝送するた
めに、第９図の符号化を用いて24ビツトフイール
ドへ変換される。（この節においては、パケツト
フイールドの説明の残りに対しては、第９図の六
者択三組合わせ符号で符号化する前にフイールド
長について説明する。）この好適な実施例におい
ては、CRCはCCITT標準アルゴリズム（X16＋
X12＋X5＋１）である。 システムIDは32ビツトフイールドであること
がいまは好ましい。48ビツトシステムIDの他の
16ビツトがCRC計算に含まれるが、部分ｆパケ
ツト（第２９図）として送られることはない。 リンクアドレスフイールドは48ビツトフイール
ドである。このフイールドが全部ゼロであると、
全てのセルにより働きかけられるシステム全体の
放送としてパケツトは解釈される。たとえば、プ
ローブパケツトはリンクアドレスに対して全部ゼ
ロのフイールドを有する。群アドレスはリンクア
ドレス内に含まれる。群アドレスでは初めの38ビ
ツトはゼロで、残りの10ビツトは群アドレスを含
む。（前記した、工場において割当てられたセル
ID番号は1024から248の範囲に及ぶ。その理由は、
210のアドレスが群のために留保されるからであ
る。）ある場合にはリンクアドレスは個々のセル
のアドレスである。（たとえば、セルにレピータ
またはリスナーのタクスが割当てられている時。） 競合タイマは10ビツトフイールドであつて、タ
イマフイールドの10ビツトを確認するために用い
られるCRCフイールド（または他の検査合計）
のための付加６ビツトを有する。パケツトを繰返
えす各セルは、そのパケツトを送るためにセルが
待たねばならないとすると、このフイールドに対
して作用する。他のセルによりパケツトが送られ
ているものとすると、あるセルはそれのパケツト
を送ることを待たなければならない。それが待つ
時間は競合タイマフイールドをカウントダウンす
ることにより指示される。このフイールドをカウ
ントダウンする速さはセルにおいてプログラムで
き、その速さはネツトワークの種類の関数であ
る。そのフイールドは、ネツトワークの種類によ
り選択できる定数でスタートする。パケツトを繰
返えしている各セルは、パケツトを受けた時に、
フイールド中の数からカウントダウンする。した
がつて、あるパケツトを４回繰返えし、含まれて
いる４個のセルのおのおのが伝送を待つているも
のとすると、競合フイールド中の数は、待つてい
る回数の和を定数（たとえば全部ゼロ）から差し
引いたものを反映する。競合タイマフイールドが
全部ゼロに達すると、パケツトの伝送を待つてい
るセルは、そのパケツトを送るよりはそれを捨て
る。これはより古いパケツトが到達することを阻
止し、新しいパケツトであると解釈される。 述べたように、競合タイマはそれ自身の６ビツ
トCRCフイールドを有する。パケツトCRCに競
合タイマフイールドが含まれるものとすると、パ
ケツトを実際に送ることができるまでパケツト
CRCを計算することはできない。これは伝送前
の最後の数マイクロ秒に多くの計算を要する。こ
の問題を避けるために、競合タイマフイールドの
ために別々のCRCフイールドが用いられる。競
合タイマフイールドをそれの６ビツトCRCによ
り検査できないとすると、そのパケツトは捨てら
れる。 ホツプカウントフイールドは、パケツトがそれ
の宛先に達する前にとるホツプの数または再伝送
の数を記録する。この４ビツトフイールドは、特
定のパケツトに対して許された再伝送の最大数で
あつて、パケツトを繰返えす各セルにより減少さ
せられる数でスタートする。たとえば、群アナウ
ンサーにより始められたパケツトにおいては、ス
タート「ホツプ」カウントは、群中の全てのセル
に達するためにパケツトが行わねばならない再伝
送の最大数である。したがつて、１６のホツプす
なわち再伝送は現在実現されるものの限度であ
る。 リンク制御フイールドはリンクプロトコルを供
給し、８ビツトで構成される。このフイールドに
ついては、プロトコルの他の層をカバーする以後
の節において説明する。 乱数フイールド／擬似乱数フイールドは、パケ
ツトを最初に送るセルにより各パケツトごとに発
生される８ビツト乱数を含む。パケツトが繰返え
される時にはその数は再発生されない。プローブ
パケツトの再放送を制限するために、その数は第
８図に関連して説明するようにして用いられる。
それは、パケツト全体を暗号化する暗号化に関連
して使用することもできる。 ネツトワーク制御フイールド（４ビツト）は経
路指定の種類またはパケツトの種類、たとえば、
ネツトワーク制御、群メツセージ、プローブメツ
セージ等、を示す。 出所アドレスフイールド（可変サイズ）は、た
とえば、パケツトを生ずるセルの48ビツトID番
号を含む。プローブパケツトの場合には、このフ
イールドはアナウンサーのID番号を含む。確認
応答に対してはフイールドはリスナーのIDを含
む。群に対してアドレスされるパケツトに対して
は、このフイールドはソースセルの群の構成要素
の番号を含む。 宛先リストについては第７図を参照して説明す
る。 メツセージフイールドは可変長であつて、パケ
ツトにより送られる特定のメツセージを含む。典
型的なメツセージが付録Ｂに含まれている。プロ
ーブパケツトの場合には、フイールドは経路指定
を含む。すなわち、繰返えしている各セルはこの
フイールドに対するそれのID番号を含む。群が
ひとたび形成されると、メツセージは、たとえ
ば、電灯を点灯すること等をリスナー６５へ告げ
るためにアナウンサー６０により用いられる。 暗号フイールドは、用いられると、暗号化され
たパケツトの真正なことを確認するために用いら
れる16ビツトを含む。パケツトのこの部分は、典
型的には、パケツトが繰返えされる時は変えられ
ない。周知の暗号化技術を使用できる。 第６図のブラケツト９９は、パケツトのうち、
パケツトが繰返えされる時に変更されないままで
ある部分を表す。第８図を参照して説明するよう
に、それらのフイールドは繰返えしを制限するた
めに用いられる。 第６図のパケツトの宛先リストフイールドが第
７図に示されている。パケツト中のメツセージを
受けることを指示された群中の構成要素の数を示
す４ビツトフイールドで宛先フイールドが始ま
る。したがつて、パケツトを群の16個までの構成
要素へ向けることができる。それから、その群内
の各構成要素の数が次の８ビツトフイールドへ送
られる。リンクアドレスに含まれている群番号
と、宛先リストに含まれている構成要素の番号と
は、群がひとたび形成されるとメツセージを選ぶ
ために用いられる。宛先番号がゼロであるものと
すると、パケツトは群の全ての構成要素へアドレ
スされる。いくつかのパケツトの種類に対して
は、このフイールドは受けるセルのIDを含む
（付録Ａ参照）。 Ｅ あるパケツトの再放送を阻止するメカニズム 前記のように、パケツトが放送された後で、プ
ローブパケツトは各セルにより１回だけ繰返えさ
れる。各セルにプログラムされている特殊なメカ
ニズムにより、セルは最近繰返えされたパケツト
を認識できるようにされる。 第１に、各セルがパケツトを送り、または再び
送ると、終りフラツグに先行するパケツトCRC
フイールドを計算することを思い出すべきであ
る。繰返えされるパケツトの場合には、少くとも
ホツプカウントが変化して、そのパケツトに対し
て新しいパケツトCRCフイールドを必要とする
から、新しいCRCが必要とされる。このCRCフ
イールドは次の項で説明するCRCフイールドと
は異なる。 繰返えしを求めている各パケツトが受けられる
と、第６図のブラケツト９９により示されている
ように、リンク制御の始まりから宛先リストの終
りまで延びているフイールドに対してレピータの
CRC番号が計算される。セルがパケツトを放送
するにつれて、同じ番号が既に格納されていなけ
れば、それは16ビツトCRC結果をそのような構
成要素の円形リストに格納する。しかし、フイー
ルド99について計算されたレピータCRC結果を
円形リストが含んでいない場合だけ、パケツトは
繰返えされる。 したがつて、繰返えしを求めている各パケツト
が受けられると、CRCはフイールド99について
計算される。これが第８図のブロツク73aにより
示されている。この番号は、ブロツク73bにより
示されているようにセル内に含まれているRAM
に格納されている８つの番号のリストと比較され
る。格納されている番号中にその番号が見つけら
れないとすると、ブロツク73cにより示されてい
るように新しいレピータCRC結果が格納され、
パケツトは繰返えされる。一方、番号が見つけら
れたとすると、パケツトは繰返えされない。ここ
で実現されているように、円形リストに８個の番
号が格納される。すなわち、新しい番号が計算さ
れるにつれて最も古い番号が捨てられる。 フイールド99に関連するレピータCRCの計算
の使用と、円形リストの使用とによつて、以前に
再放送されたパケツトの繰返えしが阻止される。
たとえば、電灯の連続点滅で起るように、アナウ
ンサーが同じメツセージ列を絶えず再放送するも
のとしても、レピータとして指定されているセル
は同じメツセージを再放送する。その理由は、メ
ツセージを含んでいるパケツトが異なるようにみ
えるからである。これは本当である。というの
は、各同一メツセージで送られる乱数がおそらく
異なるからである。しかし、同じフイールド99に
含まれている同じメツセージ（同じ乱数）を受け
る場合には、パケツトおよびそれのメツセージは
再放送されない。このことはプローブパケツトに
ついてはとくにそうである。したがつて、上記の
群の設定については、放送プローブパケツトはネ
ツトワークにおいて急速に「死に絶える」。他の
場合には、ある時間だけそれらは反響して、ネツ
トワーク中に不必要なトラフイツクをひき起す。 Ｆ 六者択三組合わせ符号化 デジタルデータの同期伝送を用いる多くのネツ
トワークにおいては、タイミング情報をデータ流
中に埋込むために符号化が用いられる。広く用い
られている１つの符号化法はマンチエスター符号
化である。マンチエスターまたはその他の符号化
は上記パケツトを符号化するために用いられる
が、下記の符号化がいまは好ましい。 この好ましい実施例においてはデータの伝送に
六者択三組合わせ符号化が用いられる。全てのデ
ータが４ビツトニブルにまとめられ、そのような
各ニブルに対して６ビツトが送られる。それらの
６ビツトは３個の１と３個の０を有する。あらゆ
る６ビツト中のある組合わせにおける３個の１と
３個の０を伝送することにより、セルの入力回路
を迅速に同期させ（ビツト同期）、かつバイト同
期されるようになることができるようにされる。
これについてはＩ／Ｏ部に関連して後で説明す
る。また、ひとたび同期されると（あき選択モー
ドから）、入来ビツト流中の遷移を用いて同期を
維持する。 第９図の右側の欄は６ビツトパターンの可能な
20の組合わせを示すものであつて、ビツトのうち
の３つが１であり、３つが０である。左側の欄に
は三者択一パターンに割当てられる対応する４ビ
ツトパターンが示されている。たとえば、セルが
ニブル0111を送るものとすると、それは送られる
前にビツトセグメント010011へ変換される。同様
に、0000は送られる前に011010へ変換される。セ
ルが６ビツトパターンを受けると、それはそれら
を対応する４ビツトパターンへ変換して戻す。 20個の六者択三パターンと、16個だけの可能な
４ビツトの組合わせがある。したがつて、４つの
六者択三パターンは対応する４ビツトパターン割
当てを持たない。六者択三パターン010101は全て
のパケツトに対するプリアンブルとして用いられ
る。プリアンブルパターンとフラツグパターンは
基本的なデータ速度で遷移を繰返えすから、それ
らのパターンは、データ同期を行うために入力回
路により使用するのにとくに良い。割当てられて
いない２つの六者択三パターンを特殊条件と特殊
命令のために使用できる。 したがつて、セルがパケツトを一般に整数バイ
トで用意し、伝送前に各ニブルは６ビツトパター
ンが割当てられる。それからプリアンブルとフラ
ツグが加えられる。４ビツトパターンから６ビツ
トパターンへ変換するため、および逆に６ビツト
パターンから４ビツトパターンへ変換するための
回路が第１４図と第１５図に示されている。 通信および制御セル Ａ セルの概観 第１０図を参照して、各セルはマルチプロセツ
サ１００と、入力／出力部１０７〜１１０と、メ
モリ１１５と、タイミング発生器１１１とを含
む。また、メモリ１１５に用いられる電圧ポンプ
１１６も示されている。このセルは通常の集積回
路で実現される。たとえば、米国特許第4642487
号に記載されているような、ゲートアレイ技術を
用いてマルチプロセツサ１００を製造できる。セ
ルの好適な実施例はCMOS技術の使用を含む。
第１０図の全体のセルは集積回路として１枚のシ
リコン基板の上に製造される。（マルチプロセツ
サ１００は時には単数で呼ばれるが、後で説明す
るように、それは多数のプロセツサであつて、と
くに４個のプロセツサである。） マルチプロセツサ１００はスタツク向きのプロ
セツサであつて、４組のレジスタ１０１を有し、
算術論理装置（ALU）１０２へ入力を供給する。
ALU１０２は、この好適な実施例においては２
つの別々のALUを有する。 メモリ１１５は、この好適な実施例においては
全部で64KBの記憶装置を供給する。もつとも、
この特定のサイズは重要ではない。メモリの１つ
の部分が命令を格納するために用いられる
（ROM符号１１５ａ）。メモリの次の部分はラン
ダムアクセスメモリ１１５ｂであつて、通常のス
タチツクメモリセル（ダイナミツクセルを使用で
きる）を複数個有する。メモリの第３の部分は、
電気的に消去可能で、電気的にプログラム可能な
読出し専用メモリ（EEPROM）１１５ｃを有す
る。この好適な実施例においては、EEPROM１
１５ｃは浮動ゲートを有する記憶装置を採用す
る。それらの装置は、プログラミングと消去のた
めにより高い電圧（正常な動作電圧より高い）を
必要とする。「オンチツプ」電圧ポンプ１１６か
らより高い電圧が供給される。メモリ１１５の全
アドレス空間は、ALU１０２の１つの部分であ
るALU１０２ａを介してアドレスされる。 ROM１１５ａは、この出願において論ずるプ
ロトコルの種々の層を実現するために用いられる
ルーチンを格納する。このROMはEPROM１１
５ｃをプログラミングするために必要なルーチン
も格納する。セルのためのアプリケーシヨンプロ
グラムがROM１１５ａに格納される。そのルー
チンは、一般に、EEPROM１１５ｃとRAM１
１５ｂ内の変数により駆動される「状態マシン」
として作用するルーチンである。RAM１１５ｂ
は通信変数と、メツセージと、アプリケーシヨン
変数と、「状態マシン」記述子とを格納する。セ
ルIDと、システムIDと、通信パラメータと、ア
プリケーシヨンパラメータ（たとえば、群番号、
構成要素番号、アナウンサー／リスナー／レピー
タ割当て）とがEEPROM１１５ｃに格納され
る。EEPROM１１５ｃのうちセルIDを格納する
部分は「書込み保護される」、すなわち、セルID
でひとたびプログラムされると、それを再びプロ
グラムすることができない。 セルの入力／出力部は４つの副部１０７，１０
８，１０９，１１０を有する。それらの副部のう
ちの３つ１０７，１０８，１０９は、ネツトワー
クと、セルへ接続されている制御装置および検出
装置の少くとも１つと交信するためのリード１０
３，１０４，１０５をそれぞれ有する。残りの副
部１１０は１本の選択ピン１０６を有する。この
選択ピンは、セルのIDを決定するために用いら
れるような指令を読込むために使用できる。現在
実現されるように、副部１１０はタイミングとカ
ウントのために主として用いられる。入力／出力
部は専用のアドレス空間を通じてプロセツサによ
りアドレスされ、したがつて実際にはプロセツサ
にとつてはメモリ空間に見える。各Ｉ／Ｏ副部は
各サブプロセツサへ結合できる。この特徴は、プ
ロセツサ１００のマルチプロセツサアーキテクチ
ヤとともに、プロセツサを連続（中断させられな
い）動作させる。Ｉ／Ｏ部は周知の回路から製造
できる。現在の好適な実施例が第１７〜２３図に
示されている。 第１０図のセルは発振器１１２とタイミング発
生器１１１も含む。後者は、第１３図に示されて
いるパイプライニングを行うためにとくに必要な
タイミング信号を供給する。第１３図の位相１〜
４のための16mHzでの動作が現在は好ましく、し
たがつて4mHzの低い命令サイクルレートを供給
する。第１０図のセルに関連する他の周知の線
（たとえば電力）は示されていない。 第１０図に関連する全てのセル素子が、好適な
実施例においては、述べたように、１枚の半導体
チツプ上に組込まれる。 Ｂ プロセツサ プロセツサ１００の現在の好適な実施例が第１
２図に示されており、２つのALU１０２ａと１
０２ｂと通信する複数のレジスタを含む。（「レジ
スタ」をベースとする装置を有するもの、および
他のALUとメモリ装置のような他のプロセツサ
アーキテクチヤを使用できる。）アドレスALU１
０２ｂはメモリ１１５へアドレスを供給し、Ｉ／
Ｏ副部をアクセスする。データALU１０２ｂは
データをメモリとＩ／Ｏ部へ供給する。メモリ出
力端子はレジスタ１４６とDBUS２２３を介して
プロセツサレジスタへ結合される。 16ビツトABUS２２０は１つの入力をアドレ
スALU１０２ａへ供給する。ベースポインタレ
ジスタ１１８と、実効アドレスレジスタ１１９
と、命令ポインタレジスタ１２０とがこのバスへ
結合される。（それらのレジスタを示すために用
いられる記号の右下隅には「X4」という記号で
矢印が示されている。これは、たとえば、ベース
ポインタレジスタの深さが４である、更に詳しく
いえば、ベースポインタレジスタは４つの16ビツ
トレジスタを有する。各プロセツサに１つの16ビ
ツトレジスタが設けられる。このことは、実効ア
ドレスレジスタと命令ポインタレジスタに対して
も本当である。）BBUS２２１は12ビツトまでの
入力をALU１０２ａへ供給し、または８ビツト
までの入力をレジスタ１４２を介してデータ
ALU１０２ｂへ供給する。深さが４のスタツク
のトツプレジスタ１２２と、スタツクポインタレ
ジスタ１２３と、戻りポインタレジスタ１２４
と、命令レジスタ１２５とがBBUSへ結合され
る。 CBUS２２２は他の８ビツト入力をレジスタ１
４３を介してALU１０２へ供給する。CBUSは
命令ポインタレジスタ１２０と、深さが４のスタ
ツクのトツプレジスタ１２２と、４つの桁上げフ
ラツグ１２９と、深さが４のCRCレジスタ１３
０と、深さが４の次のレジスタ１３１とへ結合さ
れる。 メモリの出力端子へ結合されているMBUSは
ALU１０２ｂの出力端子からレジスタ１４５ｂ
を介して、またはメモリあるいはＩ／Ｏ部１０７
〜１１０からデータを受けることができる。この
バスはレジスタ１４６とDBUS２２３を介して入
力をレジスタ１１８，１１９，１２０，１２２，
１２３，１２４，１２５，１３０，１３１と桁上
げフラツグ１２９へ供給する。 アドレスALU１０２ａの出力端子からレジス
タ１２０まで16ビツトの経路がある。ALU１０
２ｂはCRC計算を行う回路を含む。この回路は
双方向線１３３を介してCRCレジスタ１３０へ
直結される。スタツクのトツプレジスタ１３０は
線１３８を介して次のレジスタ１３１へ接続され
る。それら線によりレジスタ１２２の内容をレジ
スタ１３１へ動かすことができ、またはレジスタ
１３１の内容をレジスタ１２２へ動かすことがで
きる。現在実現されているように、それらのレジ
スタの間のデータの双方向、（同時）交換は実現
されない。メモリの出力端子からのデータの４ビ
ツトを命令ポインタレジスタ１２０へ直接、また
は線１３９を介して命令レジスタ１２５へ直接戻
すことができる。 レジスタと、ALUと、メモリおよびそれらの
それぞれのバスとの間のデータとアドレスのパイ
プライニング（レジスタ１４１，１４２，１４
３，１４５，１４６）を第１３図を参照して説明
する。 スタツクポインタレジスタ１２３のいずれか１
つ内のデータ、または戻りポインタレジスタ１２
４のいずれか１つ内のデータを回路１２７を介し
て直接増加または減少できる。 ALU１２０ａと１０２ｂはそれの入力をそれ
の出力端子へ送ることができ、増加でき、かつそ
れの入力を加え合わせることができる。また、
ALU１０２ｂは加算に加えて、減算、桁送り、
桁上げフラツグ１２４のセツト（適切であれば）、
アンド操作、オア操作、排他的オア操作、および
１の補数算術を行う。ALU１０２ｂは次のレジ
スタ１３１の内容とCRCレジスタの内容を（経
路２２２と１３３を介して）１つの過程で組合わ
せることもでき、スタツクのトツプレジスタ１２
２の１つの内容にそれを組合わせて、CRC計算
に用いられる次の数を供給する。また、ALU１
０２ｂは標準の桁送りを行つて、低い４ビツトを
高い４ビツトへ桁送りし、高い４ビツトを低い４
ビツトへ桁送りすることを行えるようにする特殊
なニブル特徴を提供する。また、ALU１０２ｂ
は節Ｆにおいて述べた六者択三符号化または復号
を行う。 １つのセルに１枚の半導体チツプがある好適な
実施例においては、電力と接地のためのダイの上
に基本的な接点パツドと、全てのＩ／ＯピンＡ，
Ｂと、「読出し専用」ピン１０６とがある（副部
分１０７，１０８，１０９，１１０、第１２図）。
それらの接点パツドは基本的な安いパツケージ用
のパツケージピンへ取付けるために用いられる。 基本的な接点パツドに加えて、この好適な実施
例においては、付加パツドが第１２図のADBUS
２２４とMBUS２２５へ接続するために設けら
れる。１つの制御接点パツドを設けて内部メモリ
を不能にする。制御接点を起動することにより内
部メモリが不能にされ、ADBUSとMBUS上のデ
ータがプロセツサにより用いられる。これによ
り、セルの外部のメモリを使用できる。セルが安
いパツケージに納められている時は、付加接点パ
ツドは利用できないことがある。それらの付加接
点はウエハープローブ接点により、または最少数
よりも多くのピンを有するパツケージ内のピンか
らアクセスできる。 製造されたセルは初期化プログラムを必要とす
る。ウエハープローブ時刻に、いくつかの目的の
ために外部メモリが用いられる。１つまたはセル
をテストすることである。別の用途は、製造過程
中にセルIDをEEPROMへ書込むプログラムを供
給することである。後でセルが使用される時にパ
ワーアツプブートを許すために必要なEEPROM
命令をこの時に付加できる。初期化プログラムと
テストプログラムはこの技術において周知であ
る。 Ｃ プロセツサオペレーシヨン 一般に、ALU１０２ａがメモリアドレスを供
給する時にメモリのフエツチが起る。メモリアド
レスは、レジスタ１１８と、実効アドレスレジス
タ１１９と、または命令ポインタレジスタ１２０
との１つからのABUS上におけるベースアドレ
ス等であるのが典型的なものであつて、スタツク
ポインタレジスタ１２３と、戻りポインタレジス
タ１２４と、スタツクのトツプレジスタ１２２
と、または命令レジスタ１２５とからのBBUSに
おけるオフセツトに組合わされたものである。 ALU１０２ｂにおける計算は、スタツクのト
ツプレジスタ１２２（BBUS）と次のレジスタ１
３１（CBUS）の１つ、または命令レジスタ１２
５の１つからの命令の部分であることがあるデー
タを最も典型的に含む。 この好適な実施例においては、レジスタ１４６
を介してDBUSへ結合されているメモリの出力で
プロセツサが動作するが、ALU１０２ｂへ直結
されているデータでプロセツサを実現することも
できる。また、実効アドレスレジスタ１１９のよ
うな、いくつかの他のレジスタにより行われる機
能は他のレジスタで実効できる。しかし、実効ア
ドレスレジスタと、かつたとえばCRCレジスタ
を使用するとプロセツサの動作が改善される。 一般に、メモリのアドレツシングのために、ベ
ースポインタがレジスタ１１８，１１９または１
２０の１つにより供給され、レジスタ１２２，１
２３，１２４または１２５の１つからオフセツト
が供給される。アドレスALU１２０ａはそれら
のアドレスを供給する。また、一般に、ALU１
２０ｂはスタツクのトツプレジスタと次のレジス
タとの内容に対して働きかける。例外があり、た
とえば命令レジスタは中間入力をALU１０２ｂ
へ供給できる。特定のアドレツシングおよびその
他の命令について以下に説明する。 Ｄ マルチプロセツサの動作 プロセツサは実効的にはマルチプロセツサ（４
個のプロセツサ）である。その理由は、多数のレ
ジスタとパイプライニングを用いるからである。
それらについては第１３図を参照して説明する。
説明したように、このマルチプロセツサの動作の
１つの利点は割込みを必要としないこと、とくに
入力信号と出力信号の取扱いに割込みを必要とし
ないことである。各プロセツサに別々のALUを
用いることなしにマルチプロセツサの動作が行わ
れる。この好適な実施例においては、２つの
ALU，（１０２ａと１０２ｂ）、を用いることに
より設計の経済化が達成されるが、与えられた任
意の時刻にはただ１つのALUが動作する。
（BBUSは入力を両方のALUへ供給することに注
目されたい。）したがつて、本発明のマルチプロ
セツサ動作を１つのALUを用いて行わせること
ができる。 この処理装置は、アドレスALUと、データ
ALUと、メモリとを共用する４つのプロセツサ
を有する。基本的な小さいサイクルが各プロセツ
サに対して４つのクロツクサイクルをとる。各プ
ロセツサに対する小さいサイクルが１クロツクサ
イクルによりオフセツトされて、各プロセツサが
メモリとALUを各基本的な小サイクルごとに１
回アクセスできるようにする。各プロセツサはそ
れ自身のレジスタをセツトするから、それはそれ
の正常な速度で独立に実行できる。したがつて、
この装置は４つのプロセツサを並列にパイプライ
ンする。 第１２図の各レジスタに４つのレジスタ群の１
つが組合わされる。各群はマルチプロセツサの動
作を容易にし、それに第１３図のプロセツサ１〜
４が組合わされる。４つの各群は１つのベースポ
インタレジスタと、実効アドレスレジスタと、命
令ポインタレジスタと、スタツクのトツプレジス
タと、スタツクポインタレジスタと、戻りポイン
タレジスタと、命令レジスタと、CRCレジスタ
と、次のレジスタと、桁上げフラツグとを含む。
関連する各レジスタ群は４つのプロセツサの１つ
に対応する。各プロセツサは命令を小サイクルで
実行する。各小サイクルは４つのクロツクサイク
ルより成る。第１のクロツクサイクル中は、プロ
セツサはABUS，BBUSおよびCBUSへの適切な
レジスタをゲートする。次のクロツクサイクルに
おいては、ALUは動作して、ABUS，BBUS，
CBUSのALUの入力からデータを発生する。第
３のクロツクサイクル中はメモリまたはＩ／Ｏが
動作し、アドレスからALU１０２ａから送られ、
データがメモリまたはALU１０２ｂにより送ら
れる。第４のクロツクサイクルと最後のサイクル
は、メモリまたはALU１０２ｂからDBUSを介
して適切なレジスタへ供給される結果をゲートす
る。 プロセツサは、上記シーケンスを通じて伝わる
データの波とみることができる。各ステツプにお
いて、中間結果が１組のパイプラインレジスタに
クロツクされる。それらのパイプラインレジスタ
を用いることにより、シーケンス中の個々のステ
ツプを分離することが可能であり、したがつて同
時に実行する４つのステツプを有することが可能
である。４つのプロセツサは、ALUと、メモリ
と、Ｉ／Ｏと、多くの制御回路を共用しているに
もかかわらず、互いに妨害し合うことなしに動作
できる。 パイプライニングを含むプロセツサの制御は第
１１図から最もよく理解される。各プロセツサに
３ビツトカウンタと命令レジスタがある。それら
が第１１図にカウンタ１３７ａ〜１３７ｄとして
示されている。各カウンタには命令レジスタ１２
５ａ〜１２５ｄの１つがそれぞれ組合わされる。
各命令レジスタへはDBUSを介してロードされ
る。命令レジスタにロードされると、命令が
PLA２１２へ結合される。このPLAは、命令を
実行するために必要とされる小サイクルの数を命
令から決定し、それから、ロードされている命令
レジスタ１２５ａ、または１２５ｂ、または１２
５ｃあるいは１２５ｄに組合わされているカウン
タ１１３ａまたは１１３ｂまたは１１３ｃあるい
は１１３ｄへ３ビツトの２進数がロードされる。
たとえば、命令レジスタ１２５ｃにロードされる
CALL命令の場合には、２進数010（３つの小サイ
クルを示す）がカウンタ１３７ｃにロードされ
る。（与えられた命令に対して８つの小サイクル
を使用できるが、この好適な実施例においては、
任意の命令に対して６つまでだけの小サイクルが
用いられる。）新しい命令をフエツチさせるため
にカウント値「000」が用いられる。 カウンタ中のカウント（たとえば、３ビツト）
と、それに組合わされている命令レジスタ中の命
令（たとえば、12ビツト）とは、PLA１３６へ
の15ビツト入力からである。４組のカウントレジ
スタと４組の命令レジスタのおのおのからの15ビ
ツト入力がPLA１３６へ順次結合される。これ
については後で説明する。PLAの出力はプロセ
ツサの動作を制御する。更に具体的にいえば、線
213はABUS，BBUS，CBUSにおけるデータの
流れを制御し、線214はALU１０２を制御し、線
215はメモリを制御し、（および、後で説明するよ
うに副部１０７，１０８，１０９，２２０のＩ／
Ｏ動作）および線216はDBUSにおけるデータの
流れを制御する。与えられた命令に対してPLA
１３６により供給される特定の出力が命令セツト
から最もよく理解される。各命令を実行するため
にプロセツサにより行われる動作は命令セツトに
より述べられる。 PLAから線213へ供給される出力は、ABUS，
BBUS，CBUS上のデータの流れを制御する装置
へ直結される。ALUを結合する信号は、線214を
介して結合される前に、１クロツク位相遅延レジ
スタ２１７を介して結合される。全てのレジスタ
は同じレートでクロツクされるから、後で述べる
ようにレジスタ２１７は遅延機能を行う。メモリ
制御のために用いられるPLA１３６からの信号
が、メモリへ結合される前に、遅延レジスタ２１
７の２つの段を介して結合され、したがつて線
215上の信号が、線213上の信号より２クロツク位
相だけ遅延させられる。DBUSに対する制御信号
は、PLA１３６を出た後で３組の遅延レジスタ
２１７を介してから線216へ結合されるから、線
213上の信号より３クロツク位相遅らされる。レ
ジスタ２１７は6mHzのレートでクロツクされる
から、与えられた命令（たとえば、命令レジスタ
１２５ａの内容）に対してPLA１３６は出力制
御信号を供給する。それらの制御信号は、第１の
クロツク位相中に線213へ結合され、第２のクロ
ツク位相中に線214へ結合され、第３のクロツク
位相中に、線215へ結合され、第４のクロツク位
相中に線216へ結合される。各命令サイクルの第
１のクロツク位相中に、カウンタ１３７ａの内容
と命令レジスタ１２５ａの内容がPLA１３６へ
結合される。第２のクロツクサイクル中は、カウ
ンタ１３７ｂの内容と命令レジスタ１２５ｂの内
容がPLA１３６へ結合され、および第３のクロ
ツク位相と第４のクロツク位相に対して同様に行
われる。 ここで、命令が命令レジスタ１２５ａ〜１２５
ｄへロードされ、カウンタ１３７ａ〜１３７ｄ
へ、各命令を実行するために必要な小サイクルの
間対応する２進カウントがロードされると仮定す
る。たとえば、レジスタ１２５ａにCALL命令が
ロードされ、010がカウンタ１３７ａへロードさ
れたと仮定する。 第１の命令小サイクルに010と、CALLに対す
る12ビツト命令がPLA１３６へ結合される。こ
の15ビツト入力からPLA１３６はそれの出力端
子へ、ABUS，BBUS，CBUS，ALU、メモリ
およびDBUSに対するCALL命令の第１の小サイ
クル（たとえば、４つのクロツク位相）を終了さ
せるために必要な全ての制御信号を供給する。こ
の装置はパイプライニング多重処理を用いるか
ら、ALUへの入力であるCALL命令の第１のク
ロツク位相を実行するために線213上の制御信号
が用いられる。（この第１のクロツク位相中は、
パイプライン中の種々の命令に対して、他の制御
線はALUと、メモリと、他のプロセツサの
DBUSとを制御する。）位相２の間は、１３７ｂ
に対するカウンタ内のカウントと、レジスタ１２
５ｂ中の命令がPLA１３６へ結合される。位相
２の間は、線213上の信号は、第２のプロセツサ
に対するALUへのABUS入力と、BBUS入力と、
CBUS入力とをいま制御して、レジスタ１２５ｂ
に含まれている命令を実行する。この第２のクロ
ツク位相中に、線214上の信号が第１のプロセツ
サとALUを制御して、レジスタ１２５ａに含ま
れているCALL命令の第２のクロツク位相を実行
するために必要な機能を実行する。（１位相に等
しい遅延がレジスタ２１７により加えられたこと
に注目すべきである。）同様に、第３の位相中は、
線213上の信号は第３のプロセツサに対する
ABUS，BBUS，CBUSを制御して、レジスタ１
２５ｃに含まれている命令を実行する。線214上
の信号はALUを制御して、レジスタ１２５ｂに
含まれている命令を実行し、線215上の信号はメ
モリ制御して、第１のプロセツサに対するレジス
タ１２５ａ中の命令を実行する。そして、最後
に、第４のクロツクサイクル中は、レジスタ１２
５ｄからの命令が、カウンタ１３７ｄ中のカウン
トとともにPLA１３６へ結合される。線213上の
信号がABUS，BBUS，CBUSを制御して、第４
のプロセツサのためのレジスタ１２５ｄに含まれ
ている命令を実行し、線214上の信号がALUを制
御して、第３のプロセツサのためのレジスタ１２
５ｃ中の命令を実行し、線215上の信号がメモリ
を制御して、第２のプロセツサのためのレジスタ
１２５ｂ中の命令を実行し、線216上の信号が
DBUSを制御して、第１のプロセツサのためのレ
ジスタ１２５ａ中の命令を実行する。 16mHzクロツクの４サイクル後にレジスタ１３
７ａ中のカウントが001まで減少する。各クロツ
クサイクルは、PLA１３６により含まれている
カウンタの内容の使用に続くクロツクサイクルで
各レジスタは減少させられる。したがつて、
PLA１３６への入力は、レジスタ１２５ａ内の
命令が同じであつても、変化する。これにより、
CALL命令の第２の小サイクルのために必要な新
しい信号を供給できるようにされる。上記のよう
に、それらの制御信号は制御線213，214，215，
216を介する制御によつてリツプルされる。カウ
ント内のカウントが000に達すると、これはそれ
に関連するプロセツサに対する命令フエツチとし
て解釈される。 したがつて、４つのプロセツサは、おのおの異
なるサイクル数を有する命令をおのおの同時に実
行できる。与えられた任意のクロツクサイクルに
対して仮想線に達する制御信号は４種類の制御信
号と４種類のプロセツサに対する制御信号を表
す。たとえば、第１のプロセツサに関連する制御
信号は、第１のサイクル中は線213に現われ、第
２のサイクル中は線214に現われ、第３のサイク
ル中は線215に現われ、第４のサイクル中は線216
に現われる。第２のプロセツサにより必要とされ
る制御信号は後に続く。第３のプロセツサと第４
のプロセツサにより必要とされる制御信号は第２
のプロセツサにより用いられるものの後に続く。 信号のパイプライニングが第１３図に示されて
いる。第１０図のプロセツサ１００のマルチプロ
セツサ動作が４つのプロセツサ、すなわち、プロ
セツサ１，２，３，４として第１３図に示されて
いる。レジスタ群の各１つには１つのプロセツサ
が組合わされる。１つの命令サイクルの４つの位
相が第１３図の１番上に示されている。第１３図
において、命令により呼出された特定のレジスタ
からの内容がABUS，BBUS，CBUSに置かれる
ことを示すためにレジスタ１０１が用いられる。
それらのレジスタは、ABUSにおいては１１８
と１１９であり、BBUSにおいては１２２，１２
３，１２４，１２５であり、CBUSにおいては１
２０，１２２，１２９，１３０，１３１である。 第１の位相中は、群１のレジスタに以前に格納
されている信号（たとえばそれらのうちの２つ）
がそれらのレジスタからABUS，BBUS，CBUS
へゲートされる。これが起きている間に、群２レ
ジスタに関連する信号がレジスタ１４１，１４
２，１４３からALU１０２ａと１０２ｂへゲー
トされる。これが第１３図に第１の位相欄の下に
プロセツサ２として示されている。プロセツサ３
に対する群３のためのメモリ中へ同時信号がレジ
スタ１４５ａと１４５ｂからゲートされる。そし
て、最後に、この第１の位相中に、群４のレジス
タに関連する信号がレジスタ１４６からDBUSへ
ゲートされる。第２の位相中は、群１のレジスタ
に関連する信号はALUからレジスタ１４５へ結
合される。群１のレジスタに関連する信号は
ALUからレジスタ１４５へ結合される。群２の
レジスタに関連するデータはメモリへ結合され
る。群３のレジスタに関連するデータはレジスタ
１４６からDBUSへ結合される。群１のレジスタ
に関連するそれらはABUSとBBUSおよびCBUS
へゲートされる。および、同時に、各命令サイク
ルの第３の位相と第４の位相の間に、このパイプ
ライニングは第１３図に示すように続けられて、
４つのプロセツサを実効的に供給する。 Ｅ プロセツサ命令 この節においては、プロセツサの各命令を特定
のレジスタの動作および特定のメモリ動作ととも
に説明する。レジスタの内容を示すために以下に
おいては小文字を用いる。たとえば、命令レジス
タの内容が「ip」として示される。レジスタおよ
びそれのフラツグを、第１２図へのそれらのレジ
スタおよびフラツグの相関関係とともに述べる。 第１２図の番号 ip 命令ポインタ（14ビツト） １２０ （0000〜3FFFの固定範囲） （ROMをベースとするプログラムではアクセ
スできない） ir 命令レジスタ（12ビツト） １２５ （ROMをベースとするプログラムに対してア
クセスできない） bp ベースページポインタ（14ビツト） １１８ （8000〜3FFFの固定範囲） （書込み専用） ea 実効アドレスポインタ（16ビツト） １１９ （ROMをベースとするプログラムに対してア
クセスできない） sp データスタツクポインタ（16ビツト）１２３ （bpからの正のオフセツト、グロウダウン） rp 戻りスタツクポインタ（８ビツト） １２４ （bpからの正のオフセツト、グロウアツプ） tos データスタツクのトツプ（８ビツト）
１２２ next データスタツクのトツプの下の項目
１３１ （８ビツト） crc スクラツチとして用いられ、または １３０ CRC計算において用いられる（８ビツト） flags キヤリイフラツグ（１ビツト） １２９ プロセツサID（２ビツト） 戻りスタツクの１番上の素子はRAM内に物理
的に配置されてはいるが、それはレジスタとして
アドレス可能でもある。
【表】
分岐
【表】
各命令に対して、オペレーシヨン、符号化およ
びタイミングが下に標準のＣ言語記法で述べられ
ている。
びタイミングが下に標準のＣ言語記法で述べられ
ている。
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
Ｆ 六者択三回路
前記したように、伝送のために４ビツトニブル
を６ビツト語へ符号化する手段（第１４図の符号
器）と、６ビツト語を４ビツトニブルへ復号する
手段（第１５図の復号器）とをALU１０２ｂは
含む。符号器と復号器は、変換を両方向に非常に
迅速に行えるようにするハードワイヤド論理を用
いる。更に、セルにより受けられた６ビツト語が
実際には六者択三符号である、すなわち、３つが
０で、３つが１である（第９図）ことを確認する
ための回路が第１６図に示されている。 第１４図を参照して、レジスタ１４２が示され
ている。レジスタの４ビツトがデータD0〜D3を
含んでいる。このデータを符号化するために
ALUが指令されたとすると、結果としての６ビ
ツトがラツチレジスタ１４５ｂへ結合される。第
９図に示されている変換を行うために、D0ビツ
トがレジスタ１４５ｂの初段へ直結されてE0、
すなわち、符号化されたビツト、になる。また、
ビツトD3がレジスタへ直結されてE5になる。残
りの各ビツトE1〜E4が論理回路１５３〜１５０
によりそれぞれ供給される。それらの各論理回路
はD0，D1，D2，D3を受けるために結合される。
各論理回路は通常のゲートを含む。それらのゲー
トはそれのそれぞれのブロツク内に示されている
式を実現する。それらの式が標準的な「Ｃ」言語
（「＆」＝論理アンド、「！」＝論理ノツト、「｜」＝
論理オア）で示されている。それらの式は通常の
ゲートで実現できる。 第１５図の復号器が同様のフオーマツトで示さ
れている。この時には符号化されたデータの６ビ
ツトがレジスタ１４２の中に示されている。デー
タの復号された４ビツトがレジスタ１４５の中に
示されている。第１９図に示されているパターン
割当てを実現するために、E0ビツトがレジスタ
１４５へ直結されてD0となる。E5ビツトがレジ
スタ１４５へ直結されてD3となる。論理回路１
５４と１５５がビツトD2とD1をそれぞれ供給す
る。回路１５４はビツトE0，E3，E4，E5を受け
るために結合され、回路１５５はE0，E1，E3，
E5を受ける（D0〜D3ビツトを供給するためには
E2は用いられない）。６ビツトパターンのあるも
のは用いられず、他のものは同期のために用いら
れるから、データニブルへの変換は不要である。）
回路１５４と１５５は通常の論理ゲートから構成
され、示されている式を実現する。記号「 ＾」
は式中の排他的オア機能を表す。 第１６図の回路は、述べたように、受けた６ビ
ツト語が３つの０と３つの１を含んでいることを
確認する。符号化された語はスタツクのトツプレ
ジスタ１２２から２つの全加算器１５７と１５８
へ結合されているのが示されている。それらの加
算器段はALU１０２ｂに含まれている。各加算
器はＸ，Ｙと桁上げ入力を受け、和と桁上げ出力
を供給する。それらの通常の加算器段は、図示の
ように、符号化された語の１ビツトを受けるため
におのおの結合される。（各ビツトのアドレス１
５７と１５８のいずれかの入力端子へのどの結合
も使用できる。）加算器１５７と１５８の桁上げ
出力端子が排他的オアゲート１５９へ結合され
る。加算器１５７と１５８の和出力端子が排他的
オアゲート１６０へ結合される。ゲート１５９と
１６０の出力端子がアンドゲート１６１の入力端
子へ結合される。このアンドゲートの出力がそれ
の高い状態にあるとすると、レジスタ１０２内の
語が３つの１と３つの０を含む。他の場合には、
ゲート１６１の出力はそれの低い状態（アポート
状態）にある。各６ビツト語が有効であるかどう
かを判定するために入来パケツトが検査される。
その間にそれは４ビツトニブルに復号される。 入力／出力 Ａ 総括 Ｉ／Ｏ部は、ランプ発生器、カウンタ、比較器
等のような複数の回路素子を含む。それらの回路
素子はソフトウエア制御の下に種々の構成で相互
に接続される。これの例が、アナログ−デジタル
（Ａ〜Ｄ）とデジタル−アナログ（Ｄ−Ａ）動作
について下に示されている。それらの素子と、そ
れらの素子のソフトウエアで構成可能な相互接続
がセルに大きな融通性を持たせ、セルが多くのタ
スクを行えるようにする。全体のＩ／Ｏ部はプロ
セツサを含んでいるのと同じ「チツプ」の上に製
造することが好ましい。 Ｂ バツフア部 第１０図に示すように、および先に述べたよう
に、各セルは４つの入力／出力副部を含む。副部
のうちの３つ１０７，１０８，１０９は、ピンＡ
およびピンＢとして示されている一対のリードを
おのおの有する。第４の副部１１０は１本の「読
出し専用」ピン１０６を有する。４つの副部のい
ずれも４つの副プロセツサのいずれとも通信でき
る。第１２図に示すように、アドレスバス
（ADBUS）とメモリバス（MBUS）を４つの
Ｉ／Ｏ副部へ接続することにより容易に実現でき
る。レジスタ１４６を介してDBUSへMBUSを
使用することによりＩ／Ｏ副部がプロセツサレジ
スタと通信できるようにされる。 各ピンＡとＢはTTLレベル信号を受け、供給
でき、かつ三状態にされる。現在の好適な実施例
においては、各ピンは約40ミリアンペアを受け、
かつ供給できる（ピン１０６を除く）。全てのピ
ンＡをアナログ出力信号を供給するためにプログ
ラムでき、ピンＢへアナログ出力を供給するため
に３つのＩ／Ｏ副部１０７，１０８，１０９にデ
ジタル−アナログ変換器が含まれる。任意のピン
Ｂにおけるアナログ入力信号をデジタルカウント
へ変換できる。その理由は、３つのＩ／Ｏ副部
が、それらのピンへ結合されたＡ−Ｄ変換器を含
むからである。各ピン対（ピンＡとピンＢ）は入
力信号のための差動増幅器と、差動受信器と、差
動送信器と、差動電圧比較器として動作できる。
簡単なスイツチングから、たとえば、ステツピン
グモータの巻線を駆動するために結合された二対
のピンを有するまでの、多くの異なる機能を実行
するためにＩ／Ｏ副部を使用できる。 第１７〜２３図に示されている回路が副部１０
７，１０８，１０９において繰返えされている。
ピンＡとピンＢに組合わされている回路（第１７
図のバツフア部のような）はＩ／Ｏ副部１１０に
は完全には含まれていない。データをピン１０６
で読出すことを許すために十分なバツフアリング
だけを必要とする。 第１７図のＩ／Ｏバツフア部を参照して、出デ
ータがバツフア１６３を介してピンＡへ結合され
る。同様に、データがＩ／Ｏ制御スイツチ１６５
を通つた後で、出データがバツフア１６４を介し
てピンＢへ結合される。この出データは、たとえ
ば、第２３図のレジスタ２０６から第１９図のゲ
ート２０８を介してピンＡへ結合される。イネイ
ブルＡ（EN.A）が高い（線166）時に、バツフア
１６３を介してピンＡへの出力を可能にするため
に制御スイツチ１６５が用いられる。更に、その
スイツチは、イネイブルＢ（EN.B）が高い（線
167）時にピンＢへの出力を可能にし、イネイブ
ルRS−485が高い時に（線168A）、両方のピンへ
の出力を可能にする（ピンＢへの出力が反転され
ている）。イネイブルアナログ出力信号が高い時
にスイツチ１７５を介してピンＡへの出アナログ
信号が供給される。 ピンＡへの入来信号が差動増幅器１６９の１つ
の入力端子へ結合される。この信号の他の端子が
基準電位（たとえば2.5ボルト）を受ける。この
増幅器は、ノイズの検出を阻止するために一般的
に用いられるヒステリシスモードも含む。増幅器
１６９へ結合されているイネイブルヒステリシス
（ピンＡ）信号が高い時にそのモードは起動され
る。増幅器１６９の出力端子が遷移検出回路１７
１へ結合される。その遷移検出回路は各遷移、す
なわち、０から１へ、または１から０へ、を単に
検出する。 ピンＢへの入力が差動増幅器１７０の１つの端
子へ結合される。その差動増幅器は増幅器１６９
と同じにできる。増幅器１７０はイネイブルヒス
テリシス（ピンＢ）信号を受ける。増幅器１７０
への他の入力（線176）はいくつかの信号のうち
の１つを受けるために結合できる。それは、電圧
比較のために使用されるDC信号と、後で説明す
るランプと、差検出のためのピンＡ上の信号と、
または基準電位（たとえば2.5ボルト）とを受け
ることができる。ある動作モードに対して、増幅
器１７０の出力を排他的オアゲート１７７を介し
て反転できる。０から１へまたは１から０への遷
移を再び検出するために、遷移検出器１７２にピ
ンＢの入力が組合わされる。 Ｃ Ｉ／Ｏカウンテイング／タイミング 各セルは16mHzの信号を供給するためにタイミ
ング発生器（RC発振器）を含む。この信号は、
Ｉ／Ｏ部に含まれているレートマルチプライヤ１
７８へ結合される。このマルチプライヤ１７８は
出力周波数を各Ｉ／Ｏ副部へ供給する。このマル
チプライヤ１７８は出力周波数を各Ｉ／Ｏ副部へ
供給する。このマルチプライヤは ｆ＝16mHz／216×（ロードされた値） に等しい周波数0を供給する。ロードされた値は
レートマルチプライヤ１７８へレジスタへロード
された16ビツト語である。レートマルチプライヤ
は４つの16ビツトレジスタと１つの16ビツトカウ
ンタチエーンを有する。４つの論理回路により４
種類の出力信号を、各副部に１つずつ、選択でき
るようにされる。２つのバスサイクル（各８ビツ
ト）を用いて16ビツト語をレートマルチプライヤ
１７８のレジスタへロードさせるために用いられ
る。上の式からわかるように、比較的広い範囲の
周波数を発生できる。後で説明するように、ビツ
ト同期を含めた多種類の機能のためにそれらの周
波数は用いられる。 各副部におけるマルチプライヤ１７８の出力が
８ピンカウンタ１７９へ結合される。そのカウン
タへはプロセツサのデータバスからのカウンタロ
ードレジスタ１８０から最初にロードできる。こ
のレジスタは、たとえば、プログラムからデータ
を受けることができる。カウンタ内のカウントは
レジスタ１８１と比較器１８２へ結合される。こ
のレジスタの内容はプロセツサのデータバスから
もロードされる。カウンタの内容とレジスタ１８
３の内容が一致することが比較器１８２により検
出されると；その比較器は事象信号を第１９図の
状態マシン１９へ供給する（マルチプレクサ１９
０と１９１への入力）。その状態マシンからの信
号（第１９図の実行レジスタ１９８の出力）を受
けた時に、カウンタ１７９の内容をレジスタ１８
１へ保持させることができる。同じ実行レジスタ
１９８はカウンタ１７９にレジスタ１８０からロ
ードさせることができる。そのカウンタがフルカ
ウント（終端カウント）に達すると、第１９図の
状態マシン（マルチプレクサ１９０と１９１への
入力）へ信号が結合される。 Ｄ Ｉ／Ｏ制御および状態マシン 第１９図を参照して、プロセツサMBUSはレ
ジスタ１８５，１８６と通信する。両方のレジス
タはマスキング機能を実行する。レジスタ１８５
の３ビツトが、マルチプレクサ１９０へ結合され
ている５本の線の１本の選択を制御する。同様
に、レジスタ１８６の３ビツトが、マルチプレク
サ１９１へ結合されている５本の線の１本の選択
を制御する。マスキングレジスタ１８５と１８６
の出力端子がマルチプレクサ１８７へ結合され
る。マルチプレクサ１８７からの５ビツトがレジ
スタ１９８へ結合される。それらの各ビツトが、
状態マシンにより実際に実行される異なる機能を
定める。とくに、それらのビツトがロードカウン
タと、ラツチカウントと、イネイブルランプスイ
ツチと、パルスピンＡと、パルスピンＢとを制御
する。 マルチプレクサ１９０と１９１は第１８図のカ
ウンタ１７９から終端カウント信号と、比較器１
８２からの比較信号と、第２０図のランプ発生器
２００からのランプスタート信号と、第１７図の
遷移検出器１７１と１７２からのそれぞれの遷移
Ａ信号と遷移Ｂ信号とを受ける。各マルチプレク
サ１９０と１９１からの１ビツト出力がオアゲー
ト１８８へ結合される。両方のマルチプレクサ１
９０と１９１からの出力が同時に生じた時に優先
度がマルチプレクサ１９０の出力がマルチプレク
サ１８７を「どの事象」として示されている信号
で制御する。この信号は３×３先入れ、先出し
（FIFO）バツフア１９９にも格納される。この信
号はMUX１９０と１９１のどれが事象を受けた
かを示し、このデータはピンＡとピンＢ（第１７
図）への入力とともにFIFO１９９に格納される。 各Ｉ／Ｏ副部のための状態マシンは、第１９図
に破線189の内側に示されているように直列接続
された４つのＤ形フリツプフロツプを有する。フ
リツプフロツプ１９４と１９６は8mHz信号を受
け、フリツプフロツプ１９３と１９５はこのタイ
ミング信号の補数を受ける。クロツキング信号
（CLK）がフリツプフロツプ１９４のＱ出力端子
から得られ、レジスタ１９８とFIFOへ結合され
る。フリツプフロツプ１９６のＱ端子から受けた
クリヤ信号がレジスタ１９８へ結合される。 動作時には、マスキングレジスタ１８５と１８
６はソフトウエア制御の下にロードされる。たと
えば、レジスタ１８５からのビツトが、マルチプ
レクサ１９０への入力線、たとえば終端カウン
ト、の１本を選択させる。それから第１９図の回
路信号終端カウントを待つ。信号終端カウントが
生ずると、状態マシンは動作を開始し、レジスタ
１８５からのデータの５ビツトがマルチプレクサ
１８７を介してレジスタ１９８へ接続される。状
態マシンはレジスタ１９８からの線の１本上に出
力を生じさせて、たとえばピンＡにパルスを生じ
させる。同様に、レジスタ１８６中の語を用い
て、再びたとえば、カウンタにロードさせる。 フリツプフロツプ２０３と２０４はレジスタ１
９８の出力によりクロツクされる。それらのフリ
ツプフロツプにより出力信号を制御できる。オア
ゲート２０８により第２３図のシフトレジスタ２
０６からのデータをピンＡへ結合できる。このレ
ジスタについては後で説明する。 ADBUSの下位６ビツトが第１２図のＩ／Ｏ副
部１０７，１０８，１０９，１１０内の復号器へ
入力される。特定のＩ／Ｏ素子を選択するために
そのビツトの２つが用いられ、残りは動作を制御
するために復号される。第１１図のPLA１３６
は一般化された出力端子２１５を有する。この出
力端子は、Ｉ／Ｏ副部の動作を制御するためにデ
ータを使用するためにABUSクロツクサイクル
を選択するために全てのＩ／Ｏ副部１０７，１０
８，１０９，１１０へ並列に接続される。 Ｅ アナログ−デジタルおよびデジタル−アナロ
グ変換 まず第２０図を参照して、Ｉ／Ｏ副部は、周期
が知られているランプを連続して発生するランプ
発生器２００を含む。このランプ発生器の出力は
バツフア２０１を介してバツフアされ、スイツチ
２０２により選択される。後で説明するように、
スイツチは各ランプのスタートに続いてあるカウ
ント（時刻）において選択され、それにより同じ
電位をコンデンサ２０３へ結合する。このコンデ
ンサは充電され、スイツチ１７５が閉じられた時
に電位はバツフア２０４を介してピンＡへ結合さ
れる。（スイツチ１７５は第１７図に示されてい
る。）スイツチ２０２と、コンデンサ２０３と、
バツフア２０４とはサンプルおよびホールド手段
として作用する。 デジタル−アナログ変換をどのようにして行う
かを説明し、種々の機能を行わせるために第１９
図のＩ／Ｏ制御器および状態マシンによりソフト
ウエアを利用してＩ／Ｏ副部の回路素子をどのよ
うに再構成できるかを示すために、第２１図には
前記したいくつかの回路素子が再び描かれてい
る。 アナログ−デジタル変換のために、第１８図の
レート増幅器１７８またはカウンタ１７９から適
切な周波数（0）が選択される。それはランプ発
生器２００（第２１図）により発生されるランプ
の周期に対応する。希望の出力アナログ値に対応
するデジタル値がレジスタ１８３にロードされ
る。ランプが始まるとランプスタート信号が第１
９図の状態マシン１８９を介して（たとえば、マ
ルチプレクサ１９０とフリツプフロツプ）結合さ
れる。それから0信号がカウンタ１７９内でカウ
ントされる。それから比較器１８２がカウンタ１
７９の内容をレジスタ１８３の内容と比較する。
２つの語が同じであると、比較信号がマルチプレ
クサ１９１を介して加えられて、「SM1」により
示されているように状態マシンを再び起動させて
サンプルおよびホールド手段の１８９とスイツチ
２０２を閉じさせる。ランプ発生器により発生さ
れた各ランプに対してランプスイツチ２０２が閉
じられて（たとえば500ナノ秒の間）、レジスタ１
８３に置かれているデジタル数に対応するDC電
圧までコンデンサ２０３を充電させる。 Ａ−Ｄ変換を行うことができる１つのやり方が
第２２図に示されている。入力アナログ信号が差
動増幅器１７０の１つの入力端子へ加えられる。
ランプが増幅器１７０の他の端子へ加えられる。
最初に、ランプがスタートさせられると、状態マ
シン１８９はレジスタ１８０からカウンタ１７９
へロードさせる（たとえば全部０）。カウンタは
ランプの周期に適当な周波数（0）でクロツクさ
れる。ピンＢにおける電位とランプが同じ電位を
持つていることを遷移検出１７２が検出すると、
状態マシン１８９がカウンタ１７９内のカウント
をラツチ１８１に保持させる。ラツチ１８１内の
デジタル語はピンＢにおけるDC電位に対応し、
それによりアナログ−デジタル変換を行う。 Ｆ Ｉ／Ｏ通信 たとえば第１図を参照して先に説明したよう
に、各セルはデータを通信線またはその他のリン
クを介して送ることができる。副チヤネル内のセ
ルが、採用されている通信リンクにより典型的に
決定されるのと同じレート、たとえば、電力線に
対するようなノイズの多い環境においては10K
BPS、でデータを送る。現在の好適な実施例に
おいては、セルは水晶発振器を持たず、RC発振
器を利用する。後者は特に安定ではなく、温度変
動と処理の変動の結果として周波数変動が起る。
更に、セルの間で同期が行われず、したがつてデ
ータを適切に読出すために各セルは入来データに
同期せねばならない。全てのセルの１つの特徴
は、それらのセルが入来データの周波数を検出お
よび格納し、パケツトを確認応答した時に、それ
らのセルは元のパケツトが送られた周波数でそれ
らを送ることができる。これは、セルが確認応答
パケツトを受ける時に同期させるためにセルにか
かる負担を減少させる。 第２３図を参照して、狩りモード中はＩ／Ｏ副
部はデータを狩る。このモード中は、レート増倍
器は周波数（0）をカウンタ１７９へ供給し、
MBUSからある数がレジスタ１８３へロードさ
れる。一致が生じ、予測される入来データレート
に対応する周波数で比較器１８２により検出され
る。とくに、カウンタ１７９の終端カウントが遷
移に同期させられる。破線で示されているよう
に、プロセツサは第１７図の遷移検出器１７１と
１７２から遷移を絶えず探す。遷移が起ると、終
端カウントの前と後のいずれに遷移が生じたかを
プロセツサは判定し、それから、遷移が検出され
たのと同時に終端カウントが検出されるまで周波
数（0）を調節する。この周波数はシフトレジス
タ２０６の桁送り速度である。（プロセツサによ
り実行される過程が第２３図にブロツク２１０と
２１１により示されている。）レジスタ１８３へ
ロードされる数は、遷移が起る時刻と、レジスタ
２０６内でデータを桁送りするために理想的な時
刻との間で位相を推移させる。これは遷移中のデ
ータの桁送りを阻止する。カウンタ１７９が終端
カウントに達するたびにカウンタ１７９は再びロ
ードされる（たとえば全部０）ことに注目された
い。 ビツト同期が行われると、同期のために必要な
レート（16ビツト語）がプロセツサメモリに格納
され、そのレートの発生対象であるパケツトを確
認応答する時に伝送周波数を設定するために用い
られる。この格納されているビツトレートは、後
で説明するように、スロツト期間（Ｍ）を最後に
受けたビツトレートに一致させることができるよ
うにする競合バツクオフアルゴリズムで用いられ
る。 比較器の出力が６シフトレジスタ２０６のため
の桁送り速度として用いられる。狩りモード中
は、ピンＢからのデータがレジスタ２０６内で絶
えず桁送りされる。第９図に示すように、パケツ
トのプリアンブル（010101−ビツト同期）がシフ
トレジスタ２０６に沿つて桁送りされ、同期がと
られるように桁送りが調節される。パケツト開始
フラツグが現われると（ニブル同期−101010）、
レジスタ２０６の最後の２段が１を含み、これは
アンドゲートにより検出される。ゲート２０７の
出力端子における２進１が狩りモードを終らせ、
ニブル同期を行わせる。これが起ると、データが
シフトレジスタ（６ビツト）からデータラツチ２
３５へクロツク入力され、そこからデータをプロ
セツサへクロツク入力させることができ、４ビツ
トニブルへ変換させられる。シフトレジスタ２０
６内の全部０を検出するために別の回路手段が設
けられる。これが起ると、プロセツサとシフトレ
ジスタが狩りモードへ戻る。レジスタ１８３へロ
ードされた数は、遷移が起る時刻と、レジスタ２
０６内でデータを桁送りするために理想的な時刻
との間で位相を推移させる。これは遷移中のデー
タの桁送りを阻止する。 伝送すべきデータはデータレジスタ２０５へ転
送される。（４ビツトニブルを表す６ビツトだけ
がデータレジスタ２０５へ転送されることに注目
されたい。）それからそれらの６ビツトはシフト
レジスタ２０６へ転送され、桁送り速度で桁送り
されて出力される。前記のように、桁送りにより
出力されたパケツトが確認応答を表すものとする
と、桁送り速度は入来データのレートに対応す
る。他方、出力されるパケツトがいくつかのセル
へ送られるものとすると、桁送り速度はセルを伝
送するための公称桁送り速度である。 （第２３図には、レジスタを出るデータがピン
Ａだけへ送られる様子が示されていることに注目
されたい。差動モードの場合には、ピンＡの補数
がピンＢへ駆動される。および他の変形が可能で
ある。） Ｇ Ｉ／Ｏレジスタおよび資源共用 各Ｉ／Ｏ副部は、MBUSへ双方向接続される
いくつかのレジスタを有する。それらのレジスタ
は第１２図のＩ／Ｏ副部１０７，１０８，１０
９，１１０にある。プロセツサプログラムの制御
の下でそれらのレジスタを読出し、書込むことに
より、正しい動作のためにＩ／Ｏ副部が構成され
る。第１２図は４つのＩ／Ｏ副部１０７，１０
８，１０９，１１０を示し、かつ、MBUSの下
位８ビツトと、ADBUSの下位６ビツトへの接続
を示す。２つのADBUSビツトが４つのＩ／Ｏユ
ニツトの１つを選択し、その副部のＩ／Ｏ制御レ
ジスタおよび状態レジスタ（後述する）の１つを
選択するために残りの４ビツトが復号される。
Ｉ／Ｏ副部の動作を制御するために第１１図の
PLA１３６から２本の線がある。一方の線は
「読出し」であり、他方の線は「書込み」である。
適切な場合にはそれらの線はクロツクサイクルの
位相３において活動状態にある。 Ｉ／Ｏレジスタと、機能と、ビツトの定義とを
以下に記す。 書込みレジスタ：（「書込み」線により制御され
る）。 事象０構成レジスタ：レジスタ、マスキング、１
８５第１９図： ビツト０：事象が起るとピンＡをトグルする ビツト１：事象が起るとピンＢをトグルする ビツト２：事象が起ると８ビツトカウントをラ
ツチする。 ビツト３：事象が起るとランプスイツチを閉じ
る（一時的にオン） ビツト４：事象が起ると８ビツトカウントをロ
ードする ビツト５〜７：入力マルチプレクサ：MUX１
９０、第１９図。 000 ピンＡにおける遷移 001 ピンＢにおける遷移 010 終端カウント事象 011 カウント比較事象 100 ランプスタート事象 101 ピンＢ比較事象 事象１構成レジスタ：マスキングレジスタ１８
６、第１９図： ビツト０：事象が起るとピンＡをトグルする ビツト１：事象が起るとピンＢをトグルする ビツト２：事象が起ると８ビツトカウントをラ
ツチする ビツト３：事象が起るとランプスイツチを閉じ
る（一時的にオン） ビツト４：事象が起ると８ビツトカウントをロ
ードする ビツト５〜７：入力マルチプレクサ：MUX１
９１、第１９図。 000 ピンＡにおける遷移 001 ピンＢにおける遷移 010 終端カウント事象 011 カウント比較事象 100 ランプスタート事象 101 ピンＢ比較事象 Ｉ／Ｏレジスタおよび資源共用 ８ビツトカウンタロードレジスタ：カウンタロー
ドレジスタ１８０；第１８図 ビツト０〜７＝カウント 書込み通信データ出力レジスタ：データレジスタ
２０５、第２３図； ビツト０〜７＝データ 書込み通信構成レジスタ：（図示せず）（MBUS
からロードされる） 送信機能と受信機能のために通信副部を構成す
るために用いられる。 ビツト０：０＝受信、１＝送信 ビツト１：NOP ビツト２：NOP ビツト３：シフトレジスタイネイブル ビツト４：狩りモードに入る ビツト５：NOP ビツト６：NOP ビツト７：NOP 出力構成レジスタ０：（図示せず）（MBUSから
ロードされる） アナログピン設定とデジタルピン設定に用いら
れる。 ビツト０：イネイブルピンＡアナログ出力 ビツト１：イネイブルピンＡデジタル出力 ビツト２：イネイブルピンＡ引上げ ビツト３：イネイブルピンＡ引下げ ビツト４：イネイブルピンＢ反転 ビツト５：イネイブルピンＢデジタル出力 ビツト６：イネイブルピンＢ引上げ ビツト７：イネイブルピンＢ引下げ 出力構成レジスタ１：（いまは示されている）
（MBUSからロードされる） イネイブル機能と比較機能に用いられる。 ビツト０：８ビツトカウンタイネイブル ビツト１：ピンＢとTTL基準を比較 ビツト２：ピンＢと調節可能なD.C基準と比較 ビツト３：ピンＢとランプ電圧を比較 ビツト４：ピンＢとピンＡを比較 ビツト５：RS−485ドライバをイネイブルにす
る ビツト６：ピンＡにおける入力ヒステリシスを
イネイブルにする ビツト７：ピンＢにおける入力ヒステリシスを
イネイブルにする 出力構成レジスタ２：（図示せず）（MBUSから
ロードされる） ピン論理レベルの設定に用いられる。 ビツト０：実行、８ビツトカウンタロードレジ
スタ内の値を８ビツトカウンタにロードする ビツト１：ピンＡを論理レベル１に設定 ビツト２：ピンＡを論理レベル０に設定 ビツト３：ピンＢを論理レベル１に設定 ビツト４：ピンＢを論理レベル０に設定 レート増倍器の下半分：レート増倍器１７８、第
１８図 レート増倍器の下側バイト レート増倍器の上半分：レート増倍器１７９、第
１８図 ８ビツト比較ロードレジスタ：ロードレジスタ１
８３比較、第１８図 比較のためのバイト 読出しレジスタ：（「読出し」線により制御され
る）；事象読出しFIFO：FIFO１９９、第１９図 ビツト０：０＝事象１発生 １＝事象０発生 ビツト１：事象発生中のピンＡレベル ビツト２：事象発生中のピンＢレベル Ｉ／Ｏ条件レジスタ読出し： Ｉ／Ｏ状態： ビツト０：入力ピンＡ ビツト１：入力ピンＢ ビツト２：１＝ランプ比較 ビツト３：NOP ビツト４：NOP ビツト５：１＝FIFOがデータを有する ０−FIFO空 ８ビツトカウンタランプ：レジスタ１８１、第１
８図 カウントバイト 通信データ：データレジスタ２３５、第２３図 データバイト 通信状態：（図示せず）（MBUSへ読込み） ビツト０：受信モード：１＝シフトレジスタ中
でデータを利用可能 送信モード：０＝受信レジスタレデイ ビツト１：第23から狩りモードにある 資源共用： 現在の好適な実施例においてはプロセツサ間で
共用される５つの資源がある。それらは
EEPROMと４つのＩ／Ｏ副部である。ハードウ
エア「信号（Semaphore）レジスタ」（SR）と
RAM中の５語が資源共用を制御するために用い
られる。第３０図はマルチプロセツサが共通資源
をどのようにして共用するかを示す。第１２図の
SR９５はMBUSのビツト０を読出し、書込む。 各RAM語は１つの状態：アイドル、Proc.
＃１，Proc.＃２，Proc.＃３またはProc.＃４、
を含む。プロセツサは、ある資源が使用中かどう
かを調べるために、資源の割当ての前にRAM場
所を質問できる。資源が割当てられていないとす
ると、下記のようにそれは信号レジスタをアクセ
スする。（あるいは、プロセツサは最初のRAM
質問を飛越し、信号レジスタをアクセスした後で
RAM場所を調べる。）資源が既に使用中である
ならばプロセツサは信号レジスタを「０」にクリ
ヤして再試行を待つ。資源が「アイドル」であれ
ば、プロセツサはRAMレジスタの状態を「アイ
ドル」から「Proc.＃ｘ」へ変えることにより資
源を割当て、それから信号レジスタを「０」へク
リヤする。プロセツサが資源を終ると、RAM場
所を「アイドル」へクリヤする。 SRは１ビツトのハードウエアレジスタである。
それのそれぞれのサイクルの位相３の間に、要求
があると、各プロセツサはSRをアクセスできる。
時間系列においては、これは、連続する４つのク
ロツクサイクル（たとえば位相）の１つでプロセ
ツサがSR２９５を１回アクセスできることを意
味する。SR２９５は通常は「０」にセツトされ
る。第３０図において、プロセツサ＃１と＃３は
SR２９５の使用を求めていない。サイクルの開
始時にそれが「０」を受けるものとすると、現在
は何も割当てられず、またはクリヤされないこと
を知り、適切なRAM場所を設定し、それが「ア
イドル」を含んでいるとすると、プロセツサはそ
れのProc.＃を挿入して資源を割当て、それから
SRを「０」へ「クリヤする」。別のプロセツサが
共用資源を用いていることをプロセツサが発見し
たとすると、それはそれのProc.＃を割当てず、
それからSRを「０」へ「クリヤする」。この事象
においてはそれは待つて、再試行せねばならな
い。 EEPROMにおける動作のようなある動作が多
くのクロツクサイクルを占めることがあるから、
プロセツサはRAMレジスタを「割当て」なけれ
ばならず、しかし共用資源を使用中にSR２９５
を解放せねばならない。割当てられたRAM場所
を用いてプロセツサがそれの動作を行つている時
は、「０」を発見するまでそれはSRを再びアクセ
スする。それからそれはRAM場所を「アイド
ル」に「クリヤ」し、SR２９５を「０」に「ク
リヤ」する。プロセツサがSR２９５をアクセス
し、「１」を発見した時は、それはSR２９５を常
に「１」状態のままにして、再試行を待たなけれ
ばならない。 第３０図に示されている例においては、共用資
源を必要としているものとしてProc.＃４が示さ
れている。SRが自由であるかどうかを調べるた
めにそれはSRに質問する。プロセツサは「試験
およびセツト」動作を用い、SR２９５を既に
「１」であるから、試験およびセツト動作はレジ
スタに「１」を残す。それはいまは待つて、再試
行せねばならない。それはSR２９５をアクセス
するまで試行を続け、RAM語中の資源が「アイ
ドル」であることを発見する。 Ｖ プロトコル Ａ 競合一般 典型的な用途においては、セルの間の通信ネツ
トワークに負荷が軽くかけられ、セルは競合遅延
をほとんど、または全く経験しない。重いトラフ
イツクの場合には、ネツトワークは飽和すること
がある。重い負荷は衝突を起すことがあり、した
がつて再送信する必要がある。再送信が衝突を続
けるものとすると、ネツトワークはおそらく飽和
することがある。このネツトワークにおいて用い
られる競合バツクオフアルゴリズムがトラフイツ
クをより長い時間間隔にわたつて迅速に拡張し
て、システムが飽和から回復できるようにする。
トラフイツクが長い時間間隔にわたつて拡張しな
いとすると、システムは飽和せず、飽和から回復
しない。 競合状態の下における副チヤネルのアクセスは
２つの機構、すなわち、延期とバツクオフにより
調整される。延期は衝突回避技術であつて、群確
認応答において用いられる。バツクオフはトライ
フイツクすなわち負荷を平準化する技術である。 延期は自由なスロツトをカウントすることで構
成される。セルが見た自由なスロツトの数が延期
カウントに等しいと、セルはそれのパケツトを次
に利用可能なスロツトで送る。 バツクオフする時は、衝突したパケツトを再送
信するまでの待ち時間をセルは増す。その増加の
長さは衝突または再送信の回数の関数である。こ
の機能を実現するアルゴリズムはバツクオフアル
ゴリズムまたは競合アルゴリズムと呼ばれる。 このネツトワークは、通信チヤネルに対する競
合一般を解決するキヤリヤ検出多重アクセス法を
用いる。セルが送信できるようになつたら、その
セルはまず通信チヤネルを聴取する。別のセルが
送信していることを聴いたら、そのセルは空きチ
ヤネルを待つ。空きチヤネルを検出すると、セル
が送信前に遅れることがある。その遅れを決定す
る方法は競合アルゴリズムにより決定される。 チヤネルにおける時間はスロツトで測定され
る。各スロツトは最近検出された受信がボー速度
（すなわち、桁送り速度）におけるＭビツトであ
る。送信前にセルが遅れると、スロツトの整数倍
だけそれは待つ。セルが空きチヤネルを検出する
と、それは遅れることあがり、それから、送信で
きるようになると、それはスロツト境界での送信
を試みる。衝突したあるパケツトをあるセルが送
信しているものとすると、それはバツクオフアル
ゴリズムにより決定される時間間隔だけそれは遅
れる。バツクオフ遅れはＮ個のスロツトにわたつ
て一様にランダムにされる。Ｎはバツクオフアル
ゴリズムにより調節される。それの最小値は２で
あつて、パケツトの各再送信の前にバツクオフア
ルゴリズムにより上方へ調節される。それの最大
値は210である。 Ｂ 群確認応答パケツト競合 群アナウンサーから１組の群リスナーへのパケ
ツトがそれらの各リスナーに確認応答をアナウン
サーへ送らせる。それらの確認応答の間の競合一
般を仲裁する方法がないと、それらの確認応答は
常に衝突する。この時間を避けるために、群確認
応答のための組込まれた予約装置が用いられる。
リスナーセルがそれの確認応答のためにどのスロ
ツトを用いるかを判定するために、リスナーセル
はそれの群構成要素番号を用いる。群構成要素５
は、元のパケツトの受信に続いて５番目の自由な
スロツトでそれの確認応答を受信する。その結果
として、群構成要素１が元のパケツトに続く最初
のスロツトでそれの確認応答を送信することがで
きる。群構成要素２は、最初の群構成要素に続く
最初のスロツトでそれの確認応答を送信する。こ
の過程は、最後の群構成要素が元のパケツトに応
答するまで続けられる。群構成要素が応答せず、
したがつてそれの応答スロツトを空のままにして
おくと、次の群構成要素が次のスロツトで応答す
る。 競合およびＩ／Ｏ状態図が第２４図に示されて
いる。次の表は状態およびそれの説明を示すもの
である。
を６ビツト語へ符号化する手段（第１４図の符号
器）と、６ビツト語を４ビツトニブルへ復号する
手段（第１５図の復号器）とをALU１０２ｂは
含む。符号器と復号器は、変換を両方向に非常に
迅速に行えるようにするハードワイヤド論理を用
いる。更に、セルにより受けられた６ビツト語が
実際には六者択三符号である、すなわち、３つが
０で、３つが１である（第９図）ことを確認する
ための回路が第１６図に示されている。 第１４図を参照して、レジスタ１４２が示され
ている。レジスタの４ビツトがデータD0〜D3を
含んでいる。このデータを符号化するために
ALUが指令されたとすると、結果としての６ビ
ツトがラツチレジスタ１４５ｂへ結合される。第
９図に示されている変換を行うために、D0ビツ
トがレジスタ１４５ｂの初段へ直結されてE0、
すなわち、符号化されたビツト、になる。また、
ビツトD3がレジスタへ直結されてE5になる。残
りの各ビツトE1〜E4が論理回路１５３〜１５０
によりそれぞれ供給される。それらの各論理回路
はD0，D1，D2，D3を受けるために結合される。
各論理回路は通常のゲートを含む。それらのゲー
トはそれのそれぞれのブロツク内に示されている
式を実現する。それらの式が標準的な「Ｃ」言語
（「＆」＝論理アンド、「！」＝論理ノツト、「｜」＝
論理オア）で示されている。それらの式は通常の
ゲートで実現できる。 第１５図の復号器が同様のフオーマツトで示さ
れている。この時には符号化されたデータの６ビ
ツトがレジスタ１４２の中に示されている。デー
タの復号された４ビツトがレジスタ１４５の中に
示されている。第１９図に示されているパターン
割当てを実現するために、E0ビツトがレジスタ
１４５へ直結されてD0となる。E5ビツトがレジ
スタ１４５へ直結されてD3となる。論理回路１
５４と１５５がビツトD2とD1をそれぞれ供給す
る。回路１５４はビツトE0，E3，E4，E5を受け
るために結合され、回路１５５はE0，E1，E3，
E5を受ける（D0〜D3ビツトを供給するためには
E2は用いられない）。６ビツトパターンのあるも
のは用いられず、他のものは同期のために用いら
れるから、データニブルへの変換は不要である。）
回路１５４と１５５は通常の論理ゲートから構成
され、示されている式を実現する。記号「 ＾」
は式中の排他的オア機能を表す。 第１６図の回路は、述べたように、受けた６ビ
ツト語が３つの０と３つの１を含んでいることを
確認する。符号化された語はスタツクのトツプレ
ジスタ１２２から２つの全加算器１５７と１５８
へ結合されているのが示されている。それらの加
算器段はALU１０２ｂに含まれている。各加算
器はＸ，Ｙと桁上げ入力を受け、和と桁上げ出力
を供給する。それらの通常の加算器段は、図示の
ように、符号化された語の１ビツトを受けるため
におのおの結合される。（各ビツトのアドレス１
５７と１５８のいずれかの入力端子へのどの結合
も使用できる。）加算器１５７と１５８の桁上げ
出力端子が排他的オアゲート１５９へ結合され
る。加算器１５７と１５８の和出力端子が排他的
オアゲート１６０へ結合される。ゲート１５９と
１６０の出力端子がアンドゲート１６１の入力端
子へ結合される。このアンドゲートの出力がそれ
の高い状態にあるとすると、レジスタ１０２内の
語が３つの１と３つの０を含む。他の場合には、
ゲート１６１の出力はそれの低い状態（アポート
状態）にある。各６ビツト語が有効であるかどう
かを判定するために入来パケツトが検査される。
その間にそれは４ビツトニブルに復号される。 入力／出力 Ａ 総括 Ｉ／Ｏ部は、ランプ発生器、カウンタ、比較器
等のような複数の回路素子を含む。それらの回路
素子はソフトウエア制御の下に種々の構成で相互
に接続される。これの例が、アナログ−デジタル
（Ａ〜Ｄ）とデジタル−アナログ（Ｄ−Ａ）動作
について下に示されている。それらの素子と、そ
れらの素子のソフトウエアで構成可能な相互接続
がセルに大きな融通性を持たせ、セルが多くのタ
スクを行えるようにする。全体のＩ／Ｏ部はプロ
セツサを含んでいるのと同じ「チツプ」の上に製
造することが好ましい。 Ｂ バツフア部 第１０図に示すように、および先に述べたよう
に、各セルは４つの入力／出力副部を含む。副部
のうちの３つ１０７，１０８，１０９は、ピンＡ
およびピンＢとして示されている一対のリードを
おのおの有する。第４の副部１１０は１本の「読
出し専用」ピン１０６を有する。４つの副部のい
ずれも４つの副プロセツサのいずれとも通信でき
る。第１２図に示すように、アドレスバス
（ADBUS）とメモリバス（MBUS）を４つの
Ｉ／Ｏ副部へ接続することにより容易に実現でき
る。レジスタ１４６を介してDBUSへMBUSを
使用することによりＩ／Ｏ副部がプロセツサレジ
スタと通信できるようにされる。 各ピンＡとＢはTTLレベル信号を受け、供給
でき、かつ三状態にされる。現在の好適な実施例
においては、各ピンは約40ミリアンペアを受け、
かつ供給できる（ピン１０６を除く）。全てのピ
ンＡをアナログ出力信号を供給するためにプログ
ラムでき、ピンＢへアナログ出力を供給するため
に３つのＩ／Ｏ副部１０７，１０８，１０９にデ
ジタル−アナログ変換器が含まれる。任意のピン
Ｂにおけるアナログ入力信号をデジタルカウント
へ変換できる。その理由は、３つのＩ／Ｏ副部
が、それらのピンへ結合されたＡ−Ｄ変換器を含
むからである。各ピン対（ピンＡとピンＢ）は入
力信号のための差動増幅器と、差動受信器と、差
動送信器と、差動電圧比較器として動作できる。
簡単なスイツチングから、たとえば、ステツピン
グモータの巻線を駆動するために結合された二対
のピンを有するまでの、多くの異なる機能を実行
するためにＩ／Ｏ副部を使用できる。 第１７〜２３図に示されている回路が副部１０
７，１０８，１０９において繰返えされている。
ピンＡとピンＢに組合わされている回路（第１７
図のバツフア部のような）はＩ／Ｏ副部１１０に
は完全には含まれていない。データをピン１０６
で読出すことを許すために十分なバツフアリング
だけを必要とする。 第１７図のＩ／Ｏバツフア部を参照して、出デ
ータがバツフア１６３を介してピンＡへ結合され
る。同様に、データがＩ／Ｏ制御スイツチ１６５
を通つた後で、出データがバツフア１６４を介し
てピンＢへ結合される。この出データは、たとえ
ば、第２３図のレジスタ２０６から第１９図のゲ
ート２０８を介してピンＡへ結合される。イネイ
ブルＡ（EN.A）が高い（線166）時に、バツフア
１６３を介してピンＡへの出力を可能にするため
に制御スイツチ１６５が用いられる。更に、その
スイツチは、イネイブルＢ（EN.B）が高い（線
167）時にピンＢへの出力を可能にし、イネイブ
ルRS−485が高い時に（線168A）、両方のピンへ
の出力を可能にする（ピンＢへの出力が反転され
ている）。イネイブルアナログ出力信号が高い時
にスイツチ１７５を介してピンＡへの出アナログ
信号が供給される。 ピンＡへの入来信号が差動増幅器１６９の１つ
の入力端子へ結合される。この信号の他の端子が
基準電位（たとえば2.5ボルト）を受ける。この
増幅器は、ノイズの検出を阻止するために一般的
に用いられるヒステリシスモードも含む。増幅器
１６９へ結合されているイネイブルヒステリシス
（ピンＡ）信号が高い時にそのモードは起動され
る。増幅器１６９の出力端子が遷移検出回路１７
１へ結合される。その遷移検出回路は各遷移、す
なわち、０から１へ、または１から０へ、を単に
検出する。 ピンＢへの入力が差動増幅器１７０の１つの端
子へ結合される。その差動増幅器は増幅器１６９
と同じにできる。増幅器１７０はイネイブルヒス
テリシス（ピンＢ）信号を受ける。増幅器１７０
への他の入力（線176）はいくつかの信号のうち
の１つを受けるために結合できる。それは、電圧
比較のために使用されるDC信号と、後で説明す
るランプと、差検出のためのピンＡ上の信号と、
または基準電位（たとえば2.5ボルト）とを受け
ることができる。ある動作モードに対して、増幅
器１７０の出力を排他的オアゲート１７７を介し
て反転できる。０から１へまたは１から０への遷
移を再び検出するために、遷移検出器１７２にピ
ンＢの入力が組合わされる。 Ｃ Ｉ／Ｏカウンテイング／タイミング 各セルは16mHzの信号を供給するためにタイミ
ング発生器（RC発振器）を含む。この信号は、
Ｉ／Ｏ部に含まれているレートマルチプライヤ１
７８へ結合される。このマルチプライヤ１７８は
出力周波数を各Ｉ／Ｏ副部へ供給する。このマル
チプライヤ１７８は出力周波数を各Ｉ／Ｏ副部へ
供給する。このマルチプライヤは ｆ＝16mHz／216×（ロードされた値） に等しい周波数0を供給する。ロードされた値は
レートマルチプライヤ１７８へレジスタへロード
された16ビツト語である。レートマルチプライヤ
は４つの16ビツトレジスタと１つの16ビツトカウ
ンタチエーンを有する。４つの論理回路により４
種類の出力信号を、各副部に１つずつ、選択でき
るようにされる。２つのバスサイクル（各８ビツ
ト）を用いて16ビツト語をレートマルチプライヤ
１７８のレジスタへロードさせるために用いられ
る。上の式からわかるように、比較的広い範囲の
周波数を発生できる。後で説明するように、ビツ
ト同期を含めた多種類の機能のためにそれらの周
波数は用いられる。 各副部におけるマルチプライヤ１７８の出力が
８ピンカウンタ１７９へ結合される。そのカウン
タへはプロセツサのデータバスからのカウンタロ
ードレジスタ１８０から最初にロードできる。こ
のレジスタは、たとえば、プログラムからデータ
を受けることができる。カウンタ内のカウントは
レジスタ１８１と比較器１８２へ結合される。こ
のレジスタの内容はプロセツサのデータバスから
もロードされる。カウンタの内容とレジスタ１８
３の内容が一致することが比較器１８２により検
出されると；その比較器は事象信号を第１９図の
状態マシン１９へ供給する（マルチプレクサ１９
０と１９１への入力）。その状態マシンからの信
号（第１９図の実行レジスタ１９８の出力）を受
けた時に、カウンタ１７９の内容をレジスタ１８
１へ保持させることができる。同じ実行レジスタ
１９８はカウンタ１７９にレジスタ１８０からロ
ードさせることができる。そのカウンタがフルカ
ウント（終端カウント）に達すると、第１９図の
状態マシン（マルチプレクサ１９０と１９１への
入力）へ信号が結合される。 Ｄ Ｉ／Ｏ制御および状態マシン 第１９図を参照して、プロセツサMBUSはレ
ジスタ１８５，１８６と通信する。両方のレジス
タはマスキング機能を実行する。レジスタ１８５
の３ビツトが、マルチプレクサ１９０へ結合され
ている５本の線の１本の選択を制御する。同様
に、レジスタ１８６の３ビツトが、マルチプレク
サ１９１へ結合されている５本の線の１本の選択
を制御する。マスキングレジスタ１８５と１８６
の出力端子がマルチプレクサ１８７へ結合され
る。マルチプレクサ１８７からの５ビツトがレジ
スタ１９８へ結合される。それらの各ビツトが、
状態マシンにより実際に実行される異なる機能を
定める。とくに、それらのビツトがロードカウン
タと、ラツチカウントと、イネイブルランプスイ
ツチと、パルスピンＡと、パルスピンＢとを制御
する。 マルチプレクサ１９０と１９１は第１８図のカ
ウンタ１７９から終端カウント信号と、比較器１
８２からの比較信号と、第２０図のランプ発生器
２００からのランプスタート信号と、第１７図の
遷移検出器１７１と１７２からのそれぞれの遷移
Ａ信号と遷移Ｂ信号とを受ける。各マルチプレク
サ１９０と１９１からの１ビツト出力がオアゲー
ト１８８へ結合される。両方のマルチプレクサ１
９０と１９１からの出力が同時に生じた時に優先
度がマルチプレクサ１９０の出力がマルチプレク
サ１８７を「どの事象」として示されている信号
で制御する。この信号は３×３先入れ、先出し
（FIFO）バツフア１９９にも格納される。この信
号はMUX１９０と１９１のどれが事象を受けた
かを示し、このデータはピンＡとピンＢ（第１７
図）への入力とともにFIFO１９９に格納される。 各Ｉ／Ｏ副部のための状態マシンは、第１９図
に破線189の内側に示されているように直列接続
された４つのＤ形フリツプフロツプを有する。フ
リツプフロツプ１９４と１９６は8mHz信号を受
け、フリツプフロツプ１９３と１９５はこのタイ
ミング信号の補数を受ける。クロツキング信号
（CLK）がフリツプフロツプ１９４のＱ出力端子
から得られ、レジスタ１９８とFIFOへ結合され
る。フリツプフロツプ１９６のＱ端子から受けた
クリヤ信号がレジスタ１９８へ結合される。 動作時には、マスキングレジスタ１８５と１８
６はソフトウエア制御の下にロードされる。たと
えば、レジスタ１８５からのビツトが、マルチプ
レクサ１９０への入力線、たとえば終端カウン
ト、の１本を選択させる。それから第１９図の回
路信号終端カウントを待つ。信号終端カウントが
生ずると、状態マシンは動作を開始し、レジスタ
１８５からのデータの５ビツトがマルチプレクサ
１８７を介してレジスタ１９８へ接続される。状
態マシンはレジスタ１９８からの線の１本上に出
力を生じさせて、たとえばピンＡにパルスを生じ
させる。同様に、レジスタ１８６中の語を用い
て、再びたとえば、カウンタにロードさせる。 フリツプフロツプ２０３と２０４はレジスタ１
９８の出力によりクロツクされる。それらのフリ
ツプフロツプにより出力信号を制御できる。オア
ゲート２０８により第２３図のシフトレジスタ２
０６からのデータをピンＡへ結合できる。このレ
ジスタについては後で説明する。 ADBUSの下位６ビツトが第１２図のＩ／Ｏ副
部１０７，１０８，１０９，１１０内の復号器へ
入力される。特定のＩ／Ｏ素子を選択するために
そのビツトの２つが用いられ、残りは動作を制御
するために復号される。第１１図のPLA１３６
は一般化された出力端子２１５を有する。この出
力端子は、Ｉ／Ｏ副部の動作を制御するためにデ
ータを使用するためにABUSクロツクサイクル
を選択するために全てのＩ／Ｏ副部１０７，１０
８，１０９，１１０へ並列に接続される。 Ｅ アナログ−デジタルおよびデジタル−アナロ
グ変換 まず第２０図を参照して、Ｉ／Ｏ副部は、周期
が知られているランプを連続して発生するランプ
発生器２００を含む。このランプ発生器の出力は
バツフア２０１を介してバツフアされ、スイツチ
２０２により選択される。後で説明するように、
スイツチは各ランプのスタートに続いてあるカウ
ント（時刻）において選択され、それにより同じ
電位をコンデンサ２０３へ結合する。このコンデ
ンサは充電され、スイツチ１７５が閉じられた時
に電位はバツフア２０４を介してピンＡへ結合さ
れる。（スイツチ１７５は第１７図に示されてい
る。）スイツチ２０２と、コンデンサ２０３と、
バツフア２０４とはサンプルおよびホールド手段
として作用する。 デジタル−アナログ変換をどのようにして行う
かを説明し、種々の機能を行わせるために第１９
図のＩ／Ｏ制御器および状態マシンによりソフト
ウエアを利用してＩ／Ｏ副部の回路素子をどのよ
うに再構成できるかを示すために、第２１図には
前記したいくつかの回路素子が再び描かれてい
る。 アナログ−デジタル変換のために、第１８図の
レート増幅器１７８またはカウンタ１７９から適
切な周波数（0）が選択される。それはランプ発
生器２００（第２１図）により発生されるランプ
の周期に対応する。希望の出力アナログ値に対応
するデジタル値がレジスタ１８３にロードされ
る。ランプが始まるとランプスタート信号が第１
９図の状態マシン１８９を介して（たとえば、マ
ルチプレクサ１９０とフリツプフロツプ）結合さ
れる。それから0信号がカウンタ１７９内でカウ
ントされる。それから比較器１８２がカウンタ１
７９の内容をレジスタ１８３の内容と比較する。
２つの語が同じであると、比較信号がマルチプレ
クサ１９１を介して加えられて、「SM1」により
示されているように状態マシンを再び起動させて
サンプルおよびホールド手段の１８９とスイツチ
２０２を閉じさせる。ランプ発生器により発生さ
れた各ランプに対してランプスイツチ２０２が閉
じられて（たとえば500ナノ秒の間）、レジスタ１
８３に置かれているデジタル数に対応するDC電
圧までコンデンサ２０３を充電させる。 Ａ−Ｄ変換を行うことができる１つのやり方が
第２２図に示されている。入力アナログ信号が差
動増幅器１７０の１つの入力端子へ加えられる。
ランプが増幅器１７０の他の端子へ加えられる。
最初に、ランプがスタートさせられると、状態マ
シン１８９はレジスタ１８０からカウンタ１７９
へロードさせる（たとえば全部０）。カウンタは
ランプの周期に適当な周波数（0）でクロツクさ
れる。ピンＢにおける電位とランプが同じ電位を
持つていることを遷移検出１７２が検出すると、
状態マシン１８９がカウンタ１７９内のカウント
をラツチ１８１に保持させる。ラツチ１８１内の
デジタル語はピンＢにおけるDC電位に対応し、
それによりアナログ−デジタル変換を行う。 Ｆ Ｉ／Ｏ通信 たとえば第１図を参照して先に説明したよう
に、各セルはデータを通信線またはその他のリン
クを介して送ることができる。副チヤネル内のセ
ルが、採用されている通信リンクにより典型的に
決定されるのと同じレート、たとえば、電力線に
対するようなノイズの多い環境においては10K
BPS、でデータを送る。現在の好適な実施例に
おいては、セルは水晶発振器を持たず、RC発振
器を利用する。後者は特に安定ではなく、温度変
動と処理の変動の結果として周波数変動が起る。
更に、セルの間で同期が行われず、したがつてデ
ータを適切に読出すために各セルは入来データに
同期せねばならない。全てのセルの１つの特徴
は、それらのセルが入来データの周波数を検出お
よび格納し、パケツトを確認応答した時に、それ
らのセルは元のパケツトが送られた周波数でそれ
らを送ることができる。これは、セルが確認応答
パケツトを受ける時に同期させるためにセルにか
かる負担を減少させる。 第２３図を参照して、狩りモード中はＩ／Ｏ副
部はデータを狩る。このモード中は、レート増倍
器は周波数（0）をカウンタ１７９へ供給し、
MBUSからある数がレジスタ１８３へロードさ
れる。一致が生じ、予測される入来データレート
に対応する周波数で比較器１８２により検出され
る。とくに、カウンタ１７９の終端カウントが遷
移に同期させられる。破線で示されているよう
に、プロセツサは第１７図の遷移検出器１７１と
１７２から遷移を絶えず探す。遷移が起ると、終
端カウントの前と後のいずれに遷移が生じたかを
プロセツサは判定し、それから、遷移が検出され
たのと同時に終端カウントが検出されるまで周波
数（0）を調節する。この周波数はシフトレジス
タ２０６の桁送り速度である。（プロセツサによ
り実行される過程が第２３図にブロツク２１０と
２１１により示されている。）レジスタ１８３へ
ロードされる数は、遷移が起る時刻と、レジスタ
２０６内でデータを桁送りするために理想的な時
刻との間で位相を推移させる。これは遷移中のデ
ータの桁送りを阻止する。カウンタ１７９が終端
カウントに達するたびにカウンタ１７９は再びロ
ードされる（たとえば全部０）ことに注目された
い。 ビツト同期が行われると、同期のために必要な
レート（16ビツト語）がプロセツサメモリに格納
され、そのレートの発生対象であるパケツトを確
認応答する時に伝送周波数を設定するために用い
られる。この格納されているビツトレートは、後
で説明するように、スロツト期間（Ｍ）を最後に
受けたビツトレートに一致させることができるよ
うにする競合バツクオフアルゴリズムで用いられ
る。 比較器の出力が６シフトレジスタ２０６のため
の桁送り速度として用いられる。狩りモード中
は、ピンＢからのデータがレジスタ２０６内で絶
えず桁送りされる。第９図に示すように、パケツ
トのプリアンブル（010101−ビツト同期）がシフ
トレジスタ２０６に沿つて桁送りされ、同期がと
られるように桁送りが調節される。パケツト開始
フラツグが現われると（ニブル同期−101010）、
レジスタ２０６の最後の２段が１を含み、これは
アンドゲートにより検出される。ゲート２０７の
出力端子における２進１が狩りモードを終らせ、
ニブル同期を行わせる。これが起ると、データが
シフトレジスタ（６ビツト）からデータラツチ２
３５へクロツク入力され、そこからデータをプロ
セツサへクロツク入力させることができ、４ビツ
トニブルへ変換させられる。シフトレジスタ２０
６内の全部０を検出するために別の回路手段が設
けられる。これが起ると、プロセツサとシフトレ
ジスタが狩りモードへ戻る。レジスタ１８３へロ
ードされた数は、遷移が起る時刻と、レジスタ２
０６内でデータを桁送りするために理想的な時刻
との間で位相を推移させる。これは遷移中のデー
タの桁送りを阻止する。 伝送すべきデータはデータレジスタ２０５へ転
送される。（４ビツトニブルを表す６ビツトだけ
がデータレジスタ２０５へ転送されることに注目
されたい。）それからそれらの６ビツトはシフト
レジスタ２０６へ転送され、桁送り速度で桁送り
されて出力される。前記のように、桁送りにより
出力されたパケツトが確認応答を表すものとする
と、桁送り速度は入来データのレートに対応す
る。他方、出力されるパケツトがいくつかのセル
へ送られるものとすると、桁送り速度はセルを伝
送するための公称桁送り速度である。 （第２３図には、レジスタを出るデータがピン
Ａだけへ送られる様子が示されていることに注目
されたい。差動モードの場合には、ピンＡの補数
がピンＢへ駆動される。および他の変形が可能で
ある。） Ｇ Ｉ／Ｏレジスタおよび資源共用 各Ｉ／Ｏ副部は、MBUSへ双方向接続される
いくつかのレジスタを有する。それらのレジスタ
は第１２図のＩ／Ｏ副部１０７，１０８，１０
９，１１０にある。プロセツサプログラムの制御
の下でそれらのレジスタを読出し、書込むことに
より、正しい動作のためにＩ／Ｏ副部が構成され
る。第１２図は４つのＩ／Ｏ副部１０７，１０
８，１０９，１１０を示し、かつ、MBUSの下
位８ビツトと、ADBUSの下位６ビツトへの接続
を示す。２つのADBUSビツトが４つのＩ／Ｏユ
ニツトの１つを選択し、その副部のＩ／Ｏ制御レ
ジスタおよび状態レジスタ（後述する）の１つを
選択するために残りの４ビツトが復号される。
Ｉ／Ｏ副部の動作を制御するために第１１図の
PLA１３６から２本の線がある。一方の線は
「読出し」であり、他方の線は「書込み」である。
適切な場合にはそれらの線はクロツクサイクルの
位相３において活動状態にある。 Ｉ／Ｏレジスタと、機能と、ビツトの定義とを
以下に記す。 書込みレジスタ：（「書込み」線により制御され
る）。 事象０構成レジスタ：レジスタ、マスキング、１
８５第１９図： ビツト０：事象が起るとピンＡをトグルする ビツト１：事象が起るとピンＢをトグルする ビツト２：事象が起ると８ビツトカウントをラ
ツチする。 ビツト３：事象が起るとランプスイツチを閉じ
る（一時的にオン） ビツト４：事象が起ると８ビツトカウントをロ
ードする ビツト５〜７：入力マルチプレクサ：MUX１
９０、第１９図。 000 ピンＡにおける遷移 001 ピンＢにおける遷移 010 終端カウント事象 011 カウント比較事象 100 ランプスタート事象 101 ピンＢ比較事象 事象１構成レジスタ：マスキングレジスタ１８
６、第１９図： ビツト０：事象が起るとピンＡをトグルする ビツト１：事象が起るとピンＢをトグルする ビツト２：事象が起ると８ビツトカウントをラ
ツチする ビツト３：事象が起るとランプスイツチを閉じ
る（一時的にオン） ビツト４：事象が起ると８ビツトカウントをロ
ードする ビツト５〜７：入力マルチプレクサ：MUX１
９１、第１９図。 000 ピンＡにおける遷移 001 ピンＢにおける遷移 010 終端カウント事象 011 カウント比較事象 100 ランプスタート事象 101 ピンＢ比較事象 Ｉ／Ｏレジスタおよび資源共用 ８ビツトカウンタロードレジスタ：カウンタロー
ドレジスタ１８０；第１８図 ビツト０〜７＝カウント 書込み通信データ出力レジスタ：データレジスタ
２０５、第２３図； ビツト０〜７＝データ 書込み通信構成レジスタ：（図示せず）（MBUS
からロードされる） 送信機能と受信機能のために通信副部を構成す
るために用いられる。 ビツト０：０＝受信、１＝送信 ビツト１：NOP ビツト２：NOP ビツト３：シフトレジスタイネイブル ビツト４：狩りモードに入る ビツト５：NOP ビツト６：NOP ビツト７：NOP 出力構成レジスタ０：（図示せず）（MBUSから
ロードされる） アナログピン設定とデジタルピン設定に用いら
れる。 ビツト０：イネイブルピンＡアナログ出力 ビツト１：イネイブルピンＡデジタル出力 ビツト２：イネイブルピンＡ引上げ ビツト３：イネイブルピンＡ引下げ ビツト４：イネイブルピンＢ反転 ビツト５：イネイブルピンＢデジタル出力 ビツト６：イネイブルピンＢ引上げ ビツト７：イネイブルピンＢ引下げ 出力構成レジスタ１：（いまは示されている）
（MBUSからロードされる） イネイブル機能と比較機能に用いられる。 ビツト０：８ビツトカウンタイネイブル ビツト１：ピンＢとTTL基準を比較 ビツト２：ピンＢと調節可能なD.C基準と比較 ビツト３：ピンＢとランプ電圧を比較 ビツト４：ピンＢとピンＡを比較 ビツト５：RS−485ドライバをイネイブルにす
る ビツト６：ピンＡにおける入力ヒステリシスを
イネイブルにする ビツト７：ピンＢにおける入力ヒステリシスを
イネイブルにする 出力構成レジスタ２：（図示せず）（MBUSから
ロードされる） ピン論理レベルの設定に用いられる。 ビツト０：実行、８ビツトカウンタロードレジ
スタ内の値を８ビツトカウンタにロードする ビツト１：ピンＡを論理レベル１に設定 ビツト２：ピンＡを論理レベル０に設定 ビツト３：ピンＢを論理レベル１に設定 ビツト４：ピンＢを論理レベル０に設定 レート増倍器の下半分：レート増倍器１７８、第
１８図 レート増倍器の下側バイト レート増倍器の上半分：レート増倍器１７９、第
１８図 ８ビツト比較ロードレジスタ：ロードレジスタ１
８３比較、第１８図 比較のためのバイト 読出しレジスタ：（「読出し」線により制御され
る）；事象読出しFIFO：FIFO１９９、第１９図 ビツト０：０＝事象１発生 １＝事象０発生 ビツト１：事象発生中のピンＡレベル ビツト２：事象発生中のピンＢレベル Ｉ／Ｏ条件レジスタ読出し： Ｉ／Ｏ状態： ビツト０：入力ピンＡ ビツト１：入力ピンＢ ビツト２：１＝ランプ比較 ビツト３：NOP ビツト４：NOP ビツト５：１＝FIFOがデータを有する ０−FIFO空 ８ビツトカウンタランプ：レジスタ１８１、第１
８図 カウントバイト 通信データ：データレジスタ２３５、第２３図 データバイト 通信状態：（図示せず）（MBUSへ読込み） ビツト０：受信モード：１＝シフトレジスタ中
でデータを利用可能 送信モード：０＝受信レジスタレデイ ビツト１：第23から狩りモードにある 資源共用： 現在の好適な実施例においてはプロセツサ間で
共用される５つの資源がある。それらは
EEPROMと４つのＩ／Ｏ副部である。ハードウ
エア「信号（Semaphore）レジスタ」（SR）と
RAM中の５語が資源共用を制御するために用い
られる。第３０図はマルチプロセツサが共通資源
をどのようにして共用するかを示す。第１２図の
SR９５はMBUSのビツト０を読出し、書込む。 各RAM語は１つの状態：アイドル、Proc.
＃１，Proc.＃２，Proc.＃３またはProc.＃４、
を含む。プロセツサは、ある資源が使用中かどう
かを調べるために、資源の割当ての前にRAM場
所を質問できる。資源が割当てられていないとす
ると、下記のようにそれは信号レジスタをアクセ
スする。（あるいは、プロセツサは最初のRAM
質問を飛越し、信号レジスタをアクセスした後で
RAM場所を調べる。）資源が既に使用中である
ならばプロセツサは信号レジスタを「０」にクリ
ヤして再試行を待つ。資源が「アイドル」であれ
ば、プロセツサはRAMレジスタの状態を「アイ
ドル」から「Proc.＃ｘ」へ変えることにより資
源を割当て、それから信号レジスタを「０」へク
リヤする。プロセツサが資源を終ると、RAM場
所を「アイドル」へクリヤする。 SRは１ビツトのハードウエアレジスタである。
それのそれぞれのサイクルの位相３の間に、要求
があると、各プロセツサはSRをアクセスできる。
時間系列においては、これは、連続する４つのク
ロツクサイクル（たとえば位相）の１つでプロセ
ツサがSR２９５を１回アクセスできることを意
味する。SR２９５は通常は「０」にセツトされ
る。第３０図において、プロセツサ＃１と＃３は
SR２９５の使用を求めていない。サイクルの開
始時にそれが「０」を受けるものとすると、現在
は何も割当てられず、またはクリヤされないこと
を知り、適切なRAM場所を設定し、それが「ア
イドル」を含んでいるとすると、プロセツサはそ
れのProc.＃を挿入して資源を割当て、それから
SRを「０」へ「クリヤする」。別のプロセツサが
共用資源を用いていることをプロセツサが発見し
たとすると、それはそれのProc.＃を割当てず、
それからSRを「０」へ「クリヤする」。この事象
においてはそれは待つて、再試行せねばならな
い。 EEPROMにおける動作のようなある動作が多
くのクロツクサイクルを占めることがあるから、
プロセツサはRAMレジスタを「割当て」なけれ
ばならず、しかし共用資源を使用中にSR２９５
を解放せねばならない。割当てられたRAM場所
を用いてプロセツサがそれの動作を行つている時
は、「０」を発見するまでそれはSRを再びアクセ
スする。それからそれはRAM場所を「アイド
ル」に「クリヤ」し、SR２９５を「０」に「ク
リヤ」する。プロセツサがSR２９５をアクセス
し、「１」を発見した時は、それはSR２９５を常
に「１」状態のままにして、再試行を待たなけれ
ばならない。 第３０図に示されている例においては、共用資
源を必要としているものとしてProc.＃４が示さ
れている。SRが自由であるかどうかを調べるた
めにそれはSRに質問する。プロセツサは「試験
およびセツト」動作を用い、SR２９５を既に
「１」であるから、試験およびセツト動作はレジ
スタに「１」を残す。それはいまは待つて、再試
行せねばならない。それはSR２９５をアクセス
するまで試行を続け、RAM語中の資源が「アイ
ドル」であることを発見する。 Ｖ プロトコル Ａ 競合一般 典型的な用途においては、セルの間の通信ネツ
トワークに負荷が軽くかけられ、セルは競合遅延
をほとんど、または全く経験しない。重いトラフ
イツクの場合には、ネツトワークは飽和すること
がある。重い負荷は衝突を起すことがあり、した
がつて再送信する必要がある。再送信が衝突を続
けるものとすると、ネツトワークはおそらく飽和
することがある。このネツトワークにおいて用い
られる競合バツクオフアルゴリズムがトラフイツ
クをより長い時間間隔にわたつて迅速に拡張し
て、システムが飽和から回復できるようにする。
トラフイツクが長い時間間隔にわたつて拡張しな
いとすると、システムは飽和せず、飽和から回復
しない。 競合状態の下における副チヤネルのアクセスは
２つの機構、すなわち、延期とバツクオフにより
調整される。延期は衝突回避技術であつて、群確
認応答において用いられる。バツクオフはトライ
フイツクすなわち負荷を平準化する技術である。 延期は自由なスロツトをカウントすることで構
成される。セルが見た自由なスロツトの数が延期
カウントに等しいと、セルはそれのパケツトを次
に利用可能なスロツトで送る。 バツクオフする時は、衝突したパケツトを再送
信するまでの待ち時間をセルは増す。その増加の
長さは衝突または再送信の回数の関数である。こ
の機能を実現するアルゴリズムはバツクオフアル
ゴリズムまたは競合アルゴリズムと呼ばれる。 このネツトワークは、通信チヤネルに対する競
合一般を解決するキヤリヤ検出多重アクセス法を
用いる。セルが送信できるようになつたら、その
セルはまず通信チヤネルを聴取する。別のセルが
送信していることを聴いたら、そのセルは空きチ
ヤネルを待つ。空きチヤネルを検出すると、セル
が送信前に遅れることがある。その遅れを決定す
る方法は競合アルゴリズムにより決定される。 チヤネルにおける時間はスロツトで測定され
る。各スロツトは最近検出された受信がボー速度
（すなわち、桁送り速度）におけるＭビツトであ
る。送信前にセルが遅れると、スロツトの整数倍
だけそれは待つ。セルが空きチヤネルを検出する
と、それは遅れることあがり、それから、送信で
きるようになると、それはスロツト境界での送信
を試みる。衝突したあるパケツトをあるセルが送
信しているものとすると、それはバツクオフアル
ゴリズムにより決定される時間間隔だけそれは遅
れる。バツクオフ遅れはＮ個のスロツトにわたつ
て一様にランダムにされる。Ｎはバツクオフアル
ゴリズムにより調節される。それの最小値は２で
あつて、パケツトの各再送信の前にバツクオフア
ルゴリズムにより上方へ調節される。それの最大
値は210である。 Ｂ 群確認応答パケツト競合 群アナウンサーから１組の群リスナーへのパケ
ツトがそれらの各リスナーに確認応答をアナウン
サーへ送らせる。それらの確認応答の間の競合一
般を仲裁する方法がないと、それらの確認応答は
常に衝突する。この時間を避けるために、群確認
応答のための組込まれた予約装置が用いられる。
リスナーセルがそれの確認応答のためにどのスロ
ツトを用いるかを判定するために、リスナーセル
はそれの群構成要素番号を用いる。群構成要素５
は、元のパケツトの受信に続いて５番目の自由な
スロツトでそれの確認応答を受信する。その結果
として、群構成要素１が元のパケツトに続く最初
のスロツトでそれの確認応答を送信することがで
きる。群構成要素２は、最初の群構成要素に続く
最初のスロツトでそれの確認応答を送信する。こ
の過程は、最後の群構成要素が元のパケツトに応
答するまで続けられる。群構成要素が応答せず、
したがつてそれの応答スロツトを空のままにして
おくと、次の群構成要素が次のスロツトで応答す
る。 競合およびＩ／Ｏ状態図が第２４図に示されて
いる。次の表は状態およびそれの説明を示すもの
である。
【表】
リズムを実行する。
【表】
パケツト 期
【表】
ジヤム フ遅延
Ｃ 衝突検出 現在の好適な実施例においては衝突検出は用い
られない。IEEE802.3に述べられているように、
セルが応答している時に、この特徴を供給するた
めに通常の回路を使用できる。衝突を検出する
と、チヤネル上の全てのセルが衝突を確実に検出
するように、セルは１スロツト時間の間ジヤミン
グ信号を送信できる。それからそれは送信を止
め、バツクオフアルゴリズムを実行できる。バツ
クオフアルゴリズムは競合ランダム化間隔を調節
する。IEEE802.3、バツクオフ間隔を計算するた
めに、パケツトが経験した衝突の回数を用いる。
セルネツトワークは衝突検出を必ずしも常に行う
わけではないから、バツクオフ間隔を計算するた
めにセルのバツクオフアルゴリズムはプロトコル
が推測した衝突を使用できる。セルが衝突を検出
するとすれば、それはそれが起きたスロツトと同
じスロツト内の衝突を検出し、送信を再び試みる
（バツクオフ間隔の後で）。 衝突が起るのに衝突を検出しないセルの場合に
は、プロトコルの時間切れの期間が過ぎた時にセ
ルはそれを発見する。セルが多数の宛先へパケツ
トを送つているとすると（正常な場合）、プロト
コルの時間切れの期間が過ぎた時に、いずれの宛
先からも応答がなければセルは衝突を推測する。
１つの応答を受けたとしても、送信点において衝
突が無ければ、バツクオフによる遅延の増大なし
に再送信が行われる。それからセルは、衝突検出
を行うのと全く同様にして、推測した衝突カウン
トを用いてバツクオフアルゴリズムを実行する。
バツクオフ間隔の後でセルはパケツトを送信す
る。 したがつて、衝突検出と衝突推測の違いは、衝
突が起きたことをセルが発見するために要する時
間の長さにある。 Ｄ バツクオフアルゴリズム 現在の好適な実施例において用いられるバツク
オフアルゴリズムがIEEE802.3規格に述べられて
おり、切捨てられた２進指数バツクオフである。
バツクオフ間隔は最後に送信が成功して以後の衝
突回数（詳しい、または推測された）の指数関数
である。指数バツクオフアルゴリズムは、システ
ムが飽和状態から回復するために必要とする安定
性をシステムへ与える。飽和させられているシス
テムにおける負荷を指数的に拡げることにより、
アルゴリズムはシステムが回復することを許す。
Ｒ＝バツクオフ間隔全体に直線的に分布させられ
た乱数であるようにスロツト内のバツクオフ間隔
＝Ｒである：０＜Ｒ＜2EXP〔min（10，ｎ）〕ここ
にｎ＝衝突回数である。 セルに２つのトランシーバが取付けられている
と、それはあらゆるパケツトを両方のトランシー
バを介して送る。トランシーバは種々の副チヤネ
ルをアクセスするから、それらは種々の負荷条件
を経験する。各トランシーバは別々の副チヤネル
として取扱われ、それ自身のバツクオフパラメー
タ（衝突カウンタとバツクオフ間隔）を有する。
バツクオフパラメータは各送信ごとに１組ずつ、
セルにより「保持」される。 バツクオフアルゴリズムのための乱数が２つの
方法のうちの１つで発生される。１ 48ビツトの
セルID（後で説明するように独特であることが保
証されている）により種をまかれた擬似乱数発生
によるもの、２ カウンタを動作させ、外部事象
が検出された時に下位ビツトを保持することによ
る方法。 スロツトの持続時間は最後に受けたデータのビ
ツトレートに等しい。注：各セルがそれの内部ビ
ツトレートを使用するものとすれば、スロツトの
持続時間はセルごとに異なるであろう。 Ｅ 競合タイマ 宛先まで多数の経路を有するパケツトは、１つ
の経路を通る時はより長い競合遅延を経験し、別
の経路を同時に通る時はより短い遅延を経験す
る。その競合遅延が長すぎることを許されるもの
とすると、後のパケツトが宛先の受信一連番号が
パケツト内の同じ一連番号へ循環して戻つた後で
到達することがある。したがつて、あるパケツト
はARQプロトコルがそれを検出することなしに
その順序から到達できる。この種の誤りを避ける
ために、マルチホツプ経路内の各ホツプにおける
競合をパケツトが待つたスロツトの数だけ減少さ
せられる競合タイマフイールド（第６図）を各パ
ケツトは使用する。カウントが０に達するとパケ
ツトは捨てられる。 Ｆ ARQプロトコル セルはスライデイングウインドウプロトコルを
使用する。ウインドウの寸法は１で、モジユロ２
一連番号付けである（ストツプおよび待ちプロト
コル）。リンク制御機構はHDLC同期平衡モード
に非常に類似する。主な違いは、パケツトを確認
応答する代りに１ビツト一連番号付けにより、あ
らゆる情報パケツトが確認応答を持たないればな
らないということである。 ARQ機構が機能できる前に、２つの通信装置
（セルまたはネツトワーク制御装置）の間で接続
を行わねばならない。接続過程はこの出願の後の
「接続」の節で説明する。ARQ機構は、セルが接
続状態にある時に動作するだけである。ARQ状
態は接続状態の副状態と考えることができる。 セルがメツセージを送ると、そのセルは宛先か
らの応答を待つ。セルが確認応答を所定の時間切
れ期間中に受けないとすると、メツセージが失わ
れたとそれは仮定して、そのメツセージを再送信
する。 確認応答を運ぶために、確認応答のみパケツト
または情報パケツトの２種類のパケツトを使用で
きる。確認応答はパケツトの受信一連番号で運ば
れる。確認応答のみパケツトはメツセージフイー
ルドを持たず、リンク指令フイールド内のACK
指令により識別される。情報パケツトはメツセー
ジフイールドを含み、リンク指令フイールド内の
INFO指令により識別される。 第２５図はリンクレベルARQ状態図であつて、
下の表とともに種々のARQ状態を定める。
Ｃ 衝突検出 現在の好適な実施例においては衝突検出は用い
られない。IEEE802.3に述べられているように、
セルが応答している時に、この特徴を供給するた
めに通常の回路を使用できる。衝突を検出する
と、チヤネル上の全てのセルが衝突を確実に検出
するように、セルは１スロツト時間の間ジヤミン
グ信号を送信できる。それからそれは送信を止
め、バツクオフアルゴリズムを実行できる。バツ
クオフアルゴリズムは競合ランダム化間隔を調節
する。IEEE802.3、バツクオフ間隔を計算するた
めに、パケツトが経験した衝突の回数を用いる。
セルネツトワークは衝突検出を必ずしも常に行う
わけではないから、バツクオフ間隔を計算するた
めにセルのバツクオフアルゴリズムはプロトコル
が推測した衝突を使用できる。セルが衝突を検出
するとすれば、それはそれが起きたスロツトと同
じスロツト内の衝突を検出し、送信を再び試みる
（バツクオフ間隔の後で）。 衝突が起るのに衝突を検出しないセルの場合に
は、プロトコルの時間切れの期間が過ぎた時にセ
ルはそれを発見する。セルが多数の宛先へパケツ
トを送つているとすると（正常な場合）、プロト
コルの時間切れの期間が過ぎた時に、いずれの宛
先からも応答がなければセルは衝突を推測する。
１つの応答を受けたとしても、送信点において衝
突が無ければ、バツクオフによる遅延の増大なし
に再送信が行われる。それからセルは、衝突検出
を行うのと全く同様にして、推測した衝突カウン
トを用いてバツクオフアルゴリズムを実行する。
バツクオフ間隔の後でセルはパケツトを送信す
る。 したがつて、衝突検出と衝突推測の違いは、衝
突が起きたことをセルが発見するために要する時
間の長さにある。 Ｄ バツクオフアルゴリズム 現在の好適な実施例において用いられるバツク
オフアルゴリズムがIEEE802.3規格に述べられて
おり、切捨てられた２進指数バツクオフである。
バツクオフ間隔は最後に送信が成功して以後の衝
突回数（詳しい、または推測された）の指数関数
である。指数バツクオフアルゴリズムは、システ
ムが飽和状態から回復するために必要とする安定
性をシステムへ与える。飽和させられているシス
テムにおける負荷を指数的に拡げることにより、
アルゴリズムはシステムが回復することを許す。
Ｒ＝バツクオフ間隔全体に直線的に分布させられ
た乱数であるようにスロツト内のバツクオフ間隔
＝Ｒである：０＜Ｒ＜2EXP〔min（10，ｎ）〕ここ
にｎ＝衝突回数である。 セルに２つのトランシーバが取付けられている
と、それはあらゆるパケツトを両方のトランシー
バを介して送る。トランシーバは種々の副チヤネ
ルをアクセスするから、それらは種々の負荷条件
を経験する。各トランシーバは別々の副チヤネル
として取扱われ、それ自身のバツクオフパラメー
タ（衝突カウンタとバツクオフ間隔）を有する。
バツクオフパラメータは各送信ごとに１組ずつ、
セルにより「保持」される。 バツクオフアルゴリズムのための乱数が２つの
方法のうちの１つで発生される。１ 48ビツトの
セルID（後で説明するように独特であることが保
証されている）により種をまかれた擬似乱数発生
によるもの、２ カウンタを動作させ、外部事象
が検出された時に下位ビツトを保持することによ
る方法。 スロツトの持続時間は最後に受けたデータのビ
ツトレートに等しい。注：各セルがそれの内部ビ
ツトレートを使用するものとすれば、スロツトの
持続時間はセルごとに異なるであろう。 Ｅ 競合タイマ 宛先まで多数の経路を有するパケツトは、１つ
の経路を通る時はより長い競合遅延を経験し、別
の経路を同時に通る時はより短い遅延を経験す
る。その競合遅延が長すぎることを許されるもの
とすると、後のパケツトが宛先の受信一連番号が
パケツト内の同じ一連番号へ循環して戻つた後で
到達することがある。したがつて、あるパケツト
はARQプロトコルがそれを検出することなしに
その順序から到達できる。この種の誤りを避ける
ために、マルチホツプ経路内の各ホツプにおける
競合をパケツトが待つたスロツトの数だけ減少さ
せられる競合タイマフイールド（第６図）を各パ
ケツトは使用する。カウントが０に達するとパケ
ツトは捨てられる。 Ｆ ARQプロトコル セルはスライデイングウインドウプロトコルを
使用する。ウインドウの寸法は１で、モジユロ２
一連番号付けである（ストツプおよび待ちプロト
コル）。リンク制御機構はHDLC同期平衡モード
に非常に類似する。主な違いは、パケツトを確認
応答する代りに１ビツト一連番号付けにより、あ
らゆる情報パケツトが確認応答を持たないればな
らないということである。 ARQ機構が機能できる前に、２つの通信装置
（セルまたはネツトワーク制御装置）の間で接続
を行わねばならない。接続過程はこの出願の後の
「接続」の節で説明する。ARQ機構は、セルが接
続状態にある時に動作するだけである。ARQ状
態は接続状態の副状態と考えることができる。 セルがメツセージを送ると、そのセルは宛先か
らの応答を待つ。セルが確認応答を所定の時間切
れ期間中に受けないとすると、メツセージが失わ
れたとそれは仮定して、そのメツセージを再送信
する。 確認応答を運ぶために、確認応答のみパケツト
または情報パケツトの２種類のパケツトを使用で
きる。確認応答はパケツトの受信一連番号で運ば
れる。確認応答のみパケツトはメツセージフイー
ルドを持たず、リンク指令フイールド内のACK
指令により識別される。情報パケツトはメツセー
ジフイールドを含み、リンク指令フイールド内の
INFO指令により識別される。 第２５図はリンクレベルARQ状態図であつて、
下の表とともに種々のARQ状態を定める。
【表】
る
【表】
ト
セルはそれが通信する各アドレスに対して送信
一連番号を格納する。アドレスはセル、群、また
は制御装置とすることができる。受信のために
は、それからそれが受ける各出所の受信一連番号
を保持せねばならない出所はセル、群、または制
御装置とすることができる。セルがメツセージを
受けると、それはメツセージについてのCRCを
検査する。CRCが有効でないとすると、セルは
そのメツセージに対して応答しない。これが複製
されたパケツトであることをその一連番号が示し
たとすると、セルはパケツトの受信を送信者へ確
認応答するが、アプリケーシヨンソフトウエアへ
はパケツトを送らない。 「これは送信者による再送信である」というこ
とを意味するビツトARQプロトコルが使用する。
メツセージがそれの再送信ビツトを有しなけれ
ば、受信者は複製メツセージに確認応答しない。
最後に受けたメツセージに対してリスナーである
ような各群に対するその最後に受けたメツセージ
についての一連番号をセルは保持する。それは、
セルアドレス（制御装置と通信する時に用いられ
る）でアドレスされたメツセージに対して、別々
の１ビツト送信一連番号と１ビツト受信一連番号
を有する。 セル間の通信は群アドレスを介して行われる。
それらの場合にセルは群化装置またはネツトワー
ク制御器と通信する。セルがただ１組のそれら一
連番号を格納する用意をしているから、ある与え
られた時刻にはセルはセルアドレスを用いるただ
１つの会話を持つことができる。 制御装置がセルと通信することを望むと、その
制御装置はリンク制御フイールド内に接続指令を
有するパケツトを送ることによりそれは通信を開
始する。その指令は一連番号を初期化する。その
指令を受けた後では、セルは、会話が終るまで
は、別の制御装置によりそれに対して（セルアド
レスを介して）アドレスされるメツセージは受け
ない。制御装置が切離し指令を送る時にその会話
は終る。 メツセージの確認応答をセルが待つ時間は用い
る経路の種類に依存する。一般に、セルは、パケ
ツトがそれの宛先に達するのに十分な時間に、宛
先セルにおけるプロトコル処理時間と、確認応答
を運ぶ戻りパケツトの進む時間とを加え合わせた
時間を許す。 マルチホツプパケツトのためのプロトコル時間
切れ期間は衝突カウントにより影響も受ける。ノ
イズが非常に多い環境においても、パケツトが時
間中にそれの宛先に達することができない理由
は、伝送の誤りではなくて競合であることが多
い。パケツトが再試行されると、衝突カウントが
システム負荷と、マルチホツプパケツトに対する
予測された競合遅延を示すと仮定される。マルチ
ホツプパケツトに対する遅延時間は衝突カウント
の関数として上方へ調節される。したがつて、時
間切れ期間は伝送ボー速度と、ホツプの数と、衝
突カウントとの関数である。 Ｇ リンク制御指令 リンク制御指令はARQプロトコルの動作とリ
ンク接続過程を制御する（次節参照）。パケツト
のリンク指令フイールドはリンク指令を常に含
む。 ARQプロトコル指令 INFO 情報パケツト（確認応答を求める） ACK 確認応答のみパケツト（確認応答
を求めない） 接続制御指令 CONN 接続 DISC 切離し SI 初期化設定 XND ネツトワークデータ交換 接続制御指令への応答 CMDR 指令除去 RD 要求切離し RI 要求初期化 UA 番号をつけられていない確認応答 ACK指令とINFO指令を有するパケツトだけ
が一連番号付けを用いる。INFOパケツトは２つ
の一連番号と、送信一連番号と、最後に受けたパ
ケツトの一連番号とを有する。ACKパケツトは
両方の一連番号フイールドを有するが、送信一連
番号は宛先により無視される。 ACKまたはINFO以外の指令を有するパケツ
トは番号をつけられないパケツトと呼ばれる。番
号をつけられないパケツトはストツプで確認応答
され、UA指令を介してフアツシヨンを待つ。番
号をつけられないパケツトはメツセージフイール
ドを含まない。 Ｈ 接続制御 制御装置がセルと通信できる前に、それはセル
へ接続せねばならない。接続を行うことは一連番
号を初期化し、制御装置とセルを既知状態に置く
ことで構成される。接続を行う手続きと接続を維
持する手続きはソフトウエアによる状態マシンの
実現により支配される。 アナウンサーセルはそれの群内のリスナーセル
へ接続せねばならない。接続が行われた時だけア
ナウンサーはリスナーと通信できる。接続はリン
ク制御指令のサブセツトにより制御される。指令
は主ステーシヨンにより出される。第２のステー
シヨンが指令を受け、応答を主へ送る。リスナー
は第２である。ネツトワーク制御装置があるセル
と通信する時は、制御装置は主で、そのセルは第
２である。リンク制御指令と、それに対する応答
を下に示す。INFO指令とACK指令はARQプロ
トコル指令であり、残りは接続制御指令である。 主指令 第２の応答 説明 INFO 情報：接続状態においてのみ有
効。 INFO 情報：接続状態においてのみ有効。 ACK 確認応答：パケツト内の一連番号を用い
るが、受信一連番号は更新しない。 CMDR 除去指令：接続状態において第２によ
つてだけ送られる。 パケツトを再構成し、それを再び送る。 RI 初期化要求：２番目に初期化する。２
番目に切離す。 RD 切離し要求：２番目を切離す。 DM ２番目は切離し状態にある。 ACK 確認応答 CMDR 除去指令：接続状態において第２によ
つてだけ送られる。 パケツトを再構成し、それを再び送る。 RI 初期化要求：２番目に初期化する。２
番目に切離す。 ２番目に接続する。 DM 切離しモード：２番目は切離し状態に
ある。 CONN UA 接続 CMDR 除去指令：接続状態において第２によ
つてだけ送られる。 CONNを再試行する： RI 初期化要求：２番目に初期化する。２
番目に切離す。 ２番目に接続する。 RD 切離し要求：DISCを送る。 DISC 切離し UA 番号をつけられていないACK CMDR 除去指令：接続状態において第２によ
つてだけ送られる。 DISCを再試行する： SI 初期化設定 CMDR 除去指令：接続状態において第２によ
つてだけ送られる。 SIを再試行する。 UA 番号をつけられていないACK。 XND IDとネツトワークデータの交
換：この指令は１番目が切離し状態にある
時だけ送られる。 XND IDとネツトワークデータの交換：２番
目が切離し状態にある時だけ２番目は
XND応答を送る。他の任意の状態にある
時はXNDを受ける。２番目はCMDRに応
答する。 CMDR 除去指令：接続状態において第２によ
つてだけ送られる。２番目を切離す。それ
からXNDを再試行する。 第２６図と第２７図の接続状態図は主ステーシ
ヨンと第２のステーシヨンを示す。主ステーシヨ
ンは接続を制御する。接続状態が変化することを
第２は要求できるが、主ステーシヨンにより接続
を変えることを指令されなければ第２はそうする
ことはできない。
セルはそれが通信する各アドレスに対して送信
一連番号を格納する。アドレスはセル、群、また
は制御装置とすることができる。受信のために
は、それからそれが受ける各出所の受信一連番号
を保持せねばならない出所はセル、群、または制
御装置とすることができる。セルがメツセージを
受けると、それはメツセージについてのCRCを
検査する。CRCが有効でないとすると、セルは
そのメツセージに対して応答しない。これが複製
されたパケツトであることをその一連番号が示し
たとすると、セルはパケツトの受信を送信者へ確
認応答するが、アプリケーシヨンソフトウエアへ
はパケツトを送らない。 「これは送信者による再送信である」というこ
とを意味するビツトARQプロトコルが使用する。
メツセージがそれの再送信ビツトを有しなけれ
ば、受信者は複製メツセージに確認応答しない。
最後に受けたメツセージに対してリスナーである
ような各群に対するその最後に受けたメツセージ
についての一連番号をセルは保持する。それは、
セルアドレス（制御装置と通信する時に用いられ
る）でアドレスされたメツセージに対して、別々
の１ビツト送信一連番号と１ビツト受信一連番号
を有する。 セル間の通信は群アドレスを介して行われる。
それらの場合にセルは群化装置またはネツトワー
ク制御器と通信する。セルがただ１組のそれら一
連番号を格納する用意をしているから、ある与え
られた時刻にはセルはセルアドレスを用いるただ
１つの会話を持つことができる。 制御装置がセルと通信することを望むと、その
制御装置はリンク制御フイールド内に接続指令を
有するパケツトを送ることによりそれは通信を開
始する。その指令は一連番号を初期化する。その
指令を受けた後では、セルは、会話が終るまで
は、別の制御装置によりそれに対して（セルアド
レスを介して）アドレスされるメツセージは受け
ない。制御装置が切離し指令を送る時にその会話
は終る。 メツセージの確認応答をセルが待つ時間は用い
る経路の種類に依存する。一般に、セルは、パケ
ツトがそれの宛先に達するのに十分な時間に、宛
先セルにおけるプロトコル処理時間と、確認応答
を運ぶ戻りパケツトの進む時間とを加え合わせた
時間を許す。 マルチホツプパケツトのためのプロトコル時間
切れ期間は衝突カウントにより影響も受ける。ノ
イズが非常に多い環境においても、パケツトが時
間中にそれの宛先に達することができない理由
は、伝送の誤りではなくて競合であることが多
い。パケツトが再試行されると、衝突カウントが
システム負荷と、マルチホツプパケツトに対する
予測された競合遅延を示すと仮定される。マルチ
ホツプパケツトに対する遅延時間は衝突カウント
の関数として上方へ調節される。したがつて、時
間切れ期間は伝送ボー速度と、ホツプの数と、衝
突カウントとの関数である。 Ｇ リンク制御指令 リンク制御指令はARQプロトコルの動作とリ
ンク接続過程を制御する（次節参照）。パケツト
のリンク指令フイールドはリンク指令を常に含
む。 ARQプロトコル指令 INFO 情報パケツト（確認応答を求める） ACK 確認応答のみパケツト（確認応答
を求めない） 接続制御指令 CONN 接続 DISC 切離し SI 初期化設定 XND ネツトワークデータ交換 接続制御指令への応答 CMDR 指令除去 RD 要求切離し RI 要求初期化 UA 番号をつけられていない確認応答 ACK指令とINFO指令を有するパケツトだけ
が一連番号付けを用いる。INFOパケツトは２つ
の一連番号と、送信一連番号と、最後に受けたパ
ケツトの一連番号とを有する。ACKパケツトは
両方の一連番号フイールドを有するが、送信一連
番号は宛先により無視される。 ACKまたはINFO以外の指令を有するパケツ
トは番号をつけられないパケツトと呼ばれる。番
号をつけられないパケツトはストツプで確認応答
され、UA指令を介してフアツシヨンを待つ。番
号をつけられないパケツトはメツセージフイール
ドを含まない。 Ｈ 接続制御 制御装置がセルと通信できる前に、それはセル
へ接続せねばならない。接続を行うことは一連番
号を初期化し、制御装置とセルを既知状態に置く
ことで構成される。接続を行う手続きと接続を維
持する手続きはソフトウエアによる状態マシンの
実現により支配される。 アナウンサーセルはそれの群内のリスナーセル
へ接続せねばならない。接続が行われた時だけア
ナウンサーはリスナーと通信できる。接続はリン
ク制御指令のサブセツトにより制御される。指令
は主ステーシヨンにより出される。第２のステー
シヨンが指令を受け、応答を主へ送る。リスナー
は第２である。ネツトワーク制御装置があるセル
と通信する時は、制御装置は主で、そのセルは第
２である。リンク制御指令と、それに対する応答
を下に示す。INFO指令とACK指令はARQプロ
トコル指令であり、残りは接続制御指令である。 主指令 第２の応答 説明 INFO 情報：接続状態においてのみ有
効。 INFO 情報：接続状態においてのみ有効。 ACK 確認応答：パケツト内の一連番号を用い
るが、受信一連番号は更新しない。 CMDR 除去指令：接続状態において第２によ
つてだけ送られる。 パケツトを再構成し、それを再び送る。 RI 初期化要求：２番目に初期化する。２
番目に切離す。 RD 切離し要求：２番目を切離す。 DM ２番目は切離し状態にある。 ACK 確認応答 CMDR 除去指令：接続状態において第２によ
つてだけ送られる。 パケツトを再構成し、それを再び送る。 RI 初期化要求：２番目に初期化する。２
番目に切離す。 ２番目に接続する。 DM 切離しモード：２番目は切離し状態に
ある。 CONN UA 接続 CMDR 除去指令：接続状態において第２によ
つてだけ送られる。 CONNを再試行する： RI 初期化要求：２番目に初期化する。２
番目に切離す。 ２番目に接続する。 RD 切離し要求：DISCを送る。 DISC 切離し UA 番号をつけられていないACK CMDR 除去指令：接続状態において第２によ
つてだけ送られる。 DISCを再試行する： SI 初期化設定 CMDR 除去指令：接続状態において第２によ
つてだけ送られる。 SIを再試行する。 UA 番号をつけられていないACK。 XND IDとネツトワークデータの交
換：この指令は１番目が切離し状態にある
時だけ送られる。 XND IDとネツトワークデータの交換：２番
目が切離し状態にある時だけ２番目は
XND応答を送る。他の任意の状態にある
時はXNDを受ける。２番目はCMDRに応
答する。 CMDR 除去指令：接続状態において第２によ
つてだけ送られる。２番目を切離す。それ
からXNDを再試行する。 第２６図と第２７図の接続状態図は主ステーシ
ヨンと第２のステーシヨンを示す。主ステーシヨ
ンは接続を制御する。接続状態が変化することを
第２は要求できるが、主ステーシヨンにより接続
を変えることを指令されなければ第２はそうする
ことはできない。
【表】
ち ち
【表】
行
【表】
ち ち
【表】
Ｉ アポートシーケンス
パケツトを送つているセルは、パケツトを送り
続ける代りにアポートシーケンスを送ることによ
り、そのパケツトをアポートできる。アポートシ
ーケンスは順次送られる少くとも12個のパケツト
の群である受けるセルは第１６図の符号確認子か
らアポートを識別する。受けるパケツトは六者択
三符号のどのような違反もアポートとして取扱
う。これの１つの結果がアポートとなるリンクア
イドル条件である。ビツト時間以上のものに対し
てリンクがアイドル（無遷移）であるとすると、
結果は符号の違反である。パケツトを受けるセル
がアポートシーケンスを検出すると、それはクロ
ツクさせられたパケツトの部分をそのセルは廃棄
し、新しいパケツトプリアンブルの探索を開始す
る。アポートシーケンスは衝突の検出後にジヤミ
ングするためにも用いられる。 Ｊ システムID パケツト内で48ビツトシステムIDを用いる方
法が示されている第２９図を参照する。フイール
ド２５１として示されているシステムIDの32ビ
ツトが、フイールド２５５により示されているよ
うにパケツトの中に直接置かれる。残りの16ビツ
トがパケツトCRCの計算に用いられる。最初は、
CRC計算の開始時に、フイールド２５２により
示されているように全部１でCRCレジスタは始
まる。それから、16ビツトフイールド２５３を供
給するためにCRC計算においてシステムIDの16
ビツトフイールド２５０が用いられる。フイール
ド２５３はEEPROMに格納され、パケツトCRC
が計算されるたびにプリセツトCRCフイールド
として用いられる。 プリセツトフイールドがひとたび格納されてパ
ケツトを送る時には、格納されているCRCフイ
ールドはCRCレジスタに格納される。この現在
のフイールドを用いて16ビツトパケツトCRCフ
イールドが計算され、パケツト中の別のフイール
ドがパケツトCRCの計算に用いられる。（競合タ
イマフイールドを除く全てのフイールドが用いら
れる。）システムIDの他の32ビツトがパケツト内
で送られる。 パケツトが受けられると、プロセツサは、それ
のCRCレジスタに格納されているCRCプリセツ
トフイールドをまず置くことにより、受けたパケ
ツトに対するCRCを計算する（再び、競合タイ
マフイールドは使用されない）。新に計算された
CRCフイールドがパケツト内のフイールドに一
致しないとすると、パケツトが不適切に送られた
か、送られたパケツトが、正しく受けられたとし
ても、異なるシステムIDを有するものと見なさ
れ、したがつて捨てるべきである。 群化装置 群化装置は種々の態様をとることができ、パー
ソナルコンピユータのような市販のハードウエア
で実現できる。群化装置により実行される、この
出願において説明した各種の機能を実行するため
にそれらのコンピユータを容易にプログラムでき
る。たとえば、群化のためにセルと通信するため
に必要なパケツトを得るためにそれらを容易にプ
ログラムできる。パケツトに使用される乱数の発
生のような他の機能を周知のプログラムで発生で
きる。 たとえば、アツプル（Apple）コンピユータ
を群化装置として使用できる。48ビツトシステム
IDをデイスクに格納できる。またはアツプル
コンピユータのスロツトの１つに挿入されるプリ
ント回路カードを設けることができる。第２８図
のセル２３２のようなセルから得られるシステム
IDをそのカードは含むことができる。群が形成
されると、割当てられた群番号、構成要素番号等
をデイスクに格納でき、またはカード上の
EEPROMに格納できる。 第２８図にはこの好適な群化装置の素子が示さ
れている。それらの素子の番号等にはCPU２２
６が含まれる。そのCPUは通常のマルチプレク
サで構成できる。そのCPUはメモリと通信する。
そのメモリにはRAM２２７と、ROM２２８と、
システムIDを格納するための記憶装置２２９と
を含めることができる。フロツピイデイスクが用
いられる場合には、システムIDとプログラム
（ROM２２８に格納されているもの以外の）は
デイスクに格納され、そのプログラムは実行のた
めにRAMへ転送される。 通常のモニタのような表示手段２３０がCPU
へ結合されて使用者へ表示する。たとえば、表示
装置を用いて群のリストを、群のASCII名ととも
に表示できる。CPUへ指令を入力できるように
するためにキーボード２３１が用いられる。 CPUはセル２３２へ結合されているのが示さ
れている。そのセルはトランシーバ２３３を介し
てネツトワークへ結合される。セル２３２は群化
装置の一部であつて、そのセルのIDは群化装置
によりシステムIDとして用いられる。コンピユ
ータによりセルへ送られる典型的なメツセージが
付録Ｂに示されている。たとえば、宛先セルを群
中のアナウンサーに割当てるメツセージは群化装
置により発生されるメツセージである。群化装置
は、Ｉ／Ｏ副部へ結合されている三対のリードの
うちの一対を介してセルへ直結され、または
CPU２２６からのメツセージを第４のＩ／Ｏ副
部へ読込むことができるようにする選択ピンを介
してセルへ結合される。 以上、分布された知能を有し、検出、通信およ
び制御を行うネツトワークを説明した。この出願
においては、家庭環境においてセルを使用する簡
単な例について説明したが、開示した発明は他の
数多くの用途に使用できることが当業者には明ら
かであろう。この出願の付録Ｃには本発明を使用
できる他のいくつかの用途の表が含まれている。 付録 A.パケツトの例 パケツトの例のための経路指定の種類の例 １ 完全にアドレスされるもの（Fully
Adressed） ２ オープンフラツデイング（Open Flooding） ３ 制約されたフラツデイング（Restricted
Flooding） ４ 群フラツデイング（Group Fllooding） 注：パケツトサイズはセルメモリビツトである
（六者択三符号化前）。通信副チヤネル上のパケツ
トは、六者択三符号化変換の後は50％大きい。 シングルホツプ パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト 宛先セルアドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（完全にアドレ
スされるもの） 出所セルアドレス、48ビツト メツセージ、16〜512ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト シングルホツプ 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 宛先セルアドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（完全にアドレ
スされるもの） 出所セルアドレス、48ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト マルチホツプフルアドレス パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 次のセルアドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（完全にアドレ
スされるもの） セルアドレスリスト アドレスカウント、４ビツト アドレス、48〜768ビツト 出所セルアドレス、48ビツト メツセージ、16〜512ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト マルチホツプフルアドレス 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 宛先セルアドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（完全にアドレ
スされるもの） セルアドレスリスト アドレスカウント、４ビツト アドレス、48〜768ビツト 出所セルアドレス、48ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト オープンフラツデイング パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（オープンフラ
ツデイング） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト メツセージ、16〜512ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、32ビツト フラツグ、４ビツト オープンフラツデイング 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（完全にアドレ
スされるもの） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト 制約されたフラツデイング パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（制御されたフ
ラツデイング） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト メツセージ、16〜512ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト 制約されたフラツデイング 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（制御されたフ
ラツデイング） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト 群アナウンスメント パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 群アドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（群フラツデイ
ング） 出所構成要素番号、８ビツト 宛先構成要素番号、８ビツト、（０＝放送） メツセージ、16〜512ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト 群アナウンスメント 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 群アドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（群フラツデイ
ング） 出所構成要素番号、８ビツト 宛先構成要素番号、８ビツト、（０＝放送） 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト プローブ パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（制約されたフ
ラツデイング） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト メツセージ、49〜769ビツト メツセージ種類、８ビツト メツセージ内容、48〜768ビツト（経路リスト） 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト プローブ 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（制約されたフ
ラツデイング） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト メツセージフイールド メツセージ種類８ビツト メツセージ内容、経路リスト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト プローブ パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝３（制約されたフ
ラツデイング） または２（オープンフラツデイング） 出所セルアドレス、48ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト 放送指令 応答フオーマツト： 無応答 付録 B.メツセージの種類 プローブ 機能：アナウンサーからリスナーへの最適の経路
を決定する。 出所：群アナウンサー アドレスの種類：セル 経路指定法：制約されたフラツデイング メツセージの種類：２（８ビツトフイールドに
対する番号） メツセージの内容：アドレスカウント（１バイ
ト）、（プローブパケツト内のセルIDの数
−これは再放送されたパケツトの数であ
る）アドレスリスト プローブ結果 機能：宛先セルにより受けられた第１プローブパ
ケツト内のアドレスリストを報告する。 出所：プローブメツセージにより以前にアドレ
スされたセル。 アドレスの種類：セル 経路指定法：制約されたフラツデイング メツセージの種類：３（８ビツトフイールドに
対する番号） メツセージの内容：アドレスカウント（１バイ
ト）、アドレスリスト 群アナウンサー割当て 機能：宛先セルを指定された群内のアナウンサー
であるように割当てる。 出所：群化装置 宛先：セル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：４ メツセージの内容：群番号、構成要素番号 群アナウンサー割当て解除 機能：宛先セルを指定された群内のアナウンサー
として機能することから解除する。 出所：群化装置 宛先：アナウンサーセル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：５ メツセージの内容：無し 群リスナー割当て 機能：宛先セルを指定された群内のリスナーであ
るように割当てる。 出所：群化装置 宛先：セル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：６ メツセージの内容：群番号、構成要素番号 群リスナー割当て解除 機能：宛先セルを指定された群内のリスナーとし
て機能することから解除する。 出所：群化装置 宛先：リスナーセル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：７ メツセージの内容：無し 群レピータ割当て 機能：宛先セルを指定された群内のレピータであ
るように割当てる。 出所：群化装置 宛先：セル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：８ メツセージの内容：群番号、構成要素番号 群レピータ割当て解除 機能：宛先セルを指定された群内のレピータとし
て機能することから解除する。 出所：群化装置 宛先：群レピータセル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：９ メツセージの内容：無し レピータ割当て 機能：セルをレピータとして機能するように割当
てる。レピータとなることは通常は許されないセ
ル、すなわち、非放射媒体上に１つのトランシー
バを有するセル、を割当てるために用いられる。 出所：制御装置 宛先：セル アドレスの種類：セル 経路指定法：完全にアドレスされるもの、オー
プンブラツデイング、制約されたフラツデ
イング メツセージの種類：10 メツセージの内容：無し 閉鎖 機能：再開することを指令されるまで送信を停止
することを全てのセルに告げるメツセージを放送
する。 出所：制御装置 宛先：セル アドレスの種類：放送またはセル 経路指定法：オープンフラツデイング、制約さ
れたフラツデイング メツセージの種類：11 メツセージの内容：無し 貴方の入力を報告 機能：セルの入力を報告することをそのセルへ指
令する。 出所：セルまたは制御装置 宛先：セル アドレスの種類：任意 経路指定法：任意 メツセージの種類：12 メツセージの内容：入力数（バイト） 貴方の出力を報告 機能：セルの出力を報告することをそのセルへ指
令する。 出所：セルまたは制御装置 宛先：セル アドレスの種類：任意 経路指定法：任意 メツセージの種類：13 メツセージの内容：出力数（バイト） ダウンロード 機能：データまたは符号をダウンロードする。 出所：制御装置 宛先：セル アドレスの種類：任意 経路指定法：任意 メツセージの種類：14 メツセージの内容：アドレス、長さ、符号 通信パラメータ設定 機能：通信パラメータをセル中に設定する。 出所：制御装置 宛先：セル アドレスの種類：任意 経路指定法：任意 メツセージの種類：15 メツセージの内容：パラメータ数、値 アナウンスメント 機能：センサデータをアナウンス 出所：群 宛先：群 アドレスの種類：群、放送 経路指定法：群フラツデイング メツセージの種類：16 メツセージの内容：０〜255（１バイト）
続ける代りにアポートシーケンスを送ることによ
り、そのパケツトをアポートできる。アポートシ
ーケンスは順次送られる少くとも12個のパケツト
の群である受けるセルは第１６図の符号確認子か
らアポートを識別する。受けるパケツトは六者択
三符号のどのような違反もアポートとして取扱
う。これの１つの結果がアポートとなるリンクア
イドル条件である。ビツト時間以上のものに対し
てリンクがアイドル（無遷移）であるとすると、
結果は符号の違反である。パケツトを受けるセル
がアポートシーケンスを検出すると、それはクロ
ツクさせられたパケツトの部分をそのセルは廃棄
し、新しいパケツトプリアンブルの探索を開始す
る。アポートシーケンスは衝突の検出後にジヤミ
ングするためにも用いられる。 Ｊ システムID パケツト内で48ビツトシステムIDを用いる方
法が示されている第２９図を参照する。フイール
ド２５１として示されているシステムIDの32ビ
ツトが、フイールド２５５により示されているよ
うにパケツトの中に直接置かれる。残りの16ビツ
トがパケツトCRCの計算に用いられる。最初は、
CRC計算の開始時に、フイールド２５２により
示されているように全部１でCRCレジスタは始
まる。それから、16ビツトフイールド２５３を供
給するためにCRC計算においてシステムIDの16
ビツトフイールド２５０が用いられる。フイール
ド２５３はEEPROMに格納され、パケツトCRC
が計算されるたびにプリセツトCRCフイールド
として用いられる。 プリセツトフイールドがひとたび格納されてパ
ケツトを送る時には、格納されているCRCフイ
ールドはCRCレジスタに格納される。この現在
のフイールドを用いて16ビツトパケツトCRCフ
イールドが計算され、パケツト中の別のフイール
ドがパケツトCRCの計算に用いられる。（競合タ
イマフイールドを除く全てのフイールドが用いら
れる。）システムIDの他の32ビツトがパケツト内
で送られる。 パケツトが受けられると、プロセツサは、それ
のCRCレジスタに格納されているCRCプリセツ
トフイールドをまず置くことにより、受けたパケ
ツトに対するCRCを計算する（再び、競合タイ
マフイールドは使用されない）。新に計算された
CRCフイールドがパケツト内のフイールドに一
致しないとすると、パケツトが不適切に送られた
か、送られたパケツトが、正しく受けられたとし
ても、異なるシステムIDを有するものと見なさ
れ、したがつて捨てるべきである。 群化装置 群化装置は種々の態様をとることができ、パー
ソナルコンピユータのような市販のハードウエア
で実現できる。群化装置により実行される、この
出願において説明した各種の機能を実行するため
にそれらのコンピユータを容易にプログラムでき
る。たとえば、群化のためにセルと通信するため
に必要なパケツトを得るためにそれらを容易にプ
ログラムできる。パケツトに使用される乱数の発
生のような他の機能を周知のプログラムで発生で
きる。 たとえば、アツプル（Apple）コンピユータ
を群化装置として使用できる。48ビツトシステム
IDをデイスクに格納できる。またはアツプル
コンピユータのスロツトの１つに挿入されるプリ
ント回路カードを設けることができる。第２８図
のセル２３２のようなセルから得られるシステム
IDをそのカードは含むことができる。群が形成
されると、割当てられた群番号、構成要素番号等
をデイスクに格納でき、またはカード上の
EEPROMに格納できる。 第２８図にはこの好適な群化装置の素子が示さ
れている。それらの素子の番号等にはCPU２２
６が含まれる。そのCPUは通常のマルチプレク
サで構成できる。そのCPUはメモリと通信する。
そのメモリにはRAM２２７と、ROM２２８と、
システムIDを格納するための記憶装置２２９と
を含めることができる。フロツピイデイスクが用
いられる場合には、システムIDとプログラム
（ROM２２８に格納されているもの以外の）は
デイスクに格納され、そのプログラムは実行のた
めにRAMへ転送される。 通常のモニタのような表示手段２３０がCPU
へ結合されて使用者へ表示する。たとえば、表示
装置を用いて群のリストを、群のASCII名ととも
に表示できる。CPUへ指令を入力できるように
するためにキーボード２３１が用いられる。 CPUはセル２３２へ結合されているのが示さ
れている。そのセルはトランシーバ２３３を介し
てネツトワークへ結合される。セル２３２は群化
装置の一部であつて、そのセルのIDは群化装置
によりシステムIDとして用いられる。コンピユ
ータによりセルへ送られる典型的なメツセージが
付録Ｂに示されている。たとえば、宛先セルを群
中のアナウンサーに割当てるメツセージは群化装
置により発生されるメツセージである。群化装置
は、Ｉ／Ｏ副部へ結合されている三対のリードの
うちの一対を介してセルへ直結され、または
CPU２２６からのメツセージを第４のＩ／Ｏ副
部へ読込むことができるようにする選択ピンを介
してセルへ結合される。 以上、分布された知能を有し、検出、通信およ
び制御を行うネツトワークを説明した。この出願
においては、家庭環境においてセルを使用する簡
単な例について説明したが、開示した発明は他の
数多くの用途に使用できることが当業者には明ら
かであろう。この出願の付録Ｃには本発明を使用
できる他のいくつかの用途の表が含まれている。 付録 A.パケツトの例 パケツトの例のための経路指定の種類の例 １ 完全にアドレスされるもの（Fully
Adressed） ２ オープンフラツデイング（Open Flooding） ３ 制約されたフラツデイング（Restricted
Flooding） ４ 群フラツデイング（Group Fllooding） 注：パケツトサイズはセルメモリビツトである
（六者択三符号化前）。通信副チヤネル上のパケツ
トは、六者択三符号化変換の後は50％大きい。 シングルホツプ パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト 宛先セルアドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（完全にアドレ
スされるもの） 出所セルアドレス、48ビツト メツセージ、16〜512ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト シングルホツプ 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 宛先セルアドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（完全にアドレ
スされるもの） 出所セルアドレス、48ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト マルチホツプフルアドレス パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 次のセルアドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（完全にアドレ
スされるもの） セルアドレスリスト アドレスカウント、４ビツト アドレス、48〜768ビツト 出所セルアドレス、48ビツト メツセージ、16〜512ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト マルチホツプフルアドレス 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 宛先セルアドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（完全にアドレ
スされるもの） セルアドレスリスト アドレスカウント、４ビツト アドレス、48〜768ビツト 出所セルアドレス、48ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト オープンフラツデイング パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（オープンフラ
ツデイング） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト メツセージ、16〜512ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、32ビツト フラツグ、４ビツト オープンフラツデイング 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（完全にアドレ
スされるもの） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト 制約されたフラツデイング パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（制御されたフ
ラツデイング） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト メツセージ、16〜512ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト 制約されたフラツデイング 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（制御されたフ
ラツデイング） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト 群アナウンスメント パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 群アドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（群フラツデイ
ング） 出所構成要素番号、８ビツト 宛先構成要素番号、８ビツト、（０＝放送） メツセージ、16〜512ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト 群アナウンスメント 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 群アドレス、48ビツト 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（群フラツデイ
ング） 出所構成要素番号、８ビツト 宛先構成要素番号、８ビツト、（０＝放送） 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト プローブ パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（制約されたフ
ラツデイング） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト メツセージ、49〜769ビツト メツセージ種類、８ビツト メツセージ内容、48〜768ビツト（経路リスト） 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト プローブ 応答フオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝１（制約されたフ
ラツデイング） 宛先セルアドレス、48ビツト 出所セルアドレス、48ビツト メツセージフイールド メツセージ種類８ビツト メツセージ内容、経路リスト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト プローブ パケツトフオーマツト： プリアンブル、16ビツト フラツグ、４ビツト システムID、32ビツト 放送アドレス、48ビツト＝全部０ 競合タイマ、10ビツト 競合タイマ検査合計、６ビツト ホツプカウント、４ビツト 乱数器、８ビツト リンク制御 再送信フラツグ、１ビツト Rcv Seq、１ビツト XmtSeq、１ビツト 使用せず、１ビツト 指令、４ビツト ネツトワーク制御 経路指定の種類、４ビツト＝３（制約されたフ
ラツデイング） または２（オープンフラツデイング） 出所セルアドレス、48ビツト メツセージ種類、８ビツト メツセージ内容、８〜511ビツト 暗号化検査、16ビツト CRC、16ビツト フラツグ、４ビツト 放送指令 応答フオーマツト： 無応答 付録 B.メツセージの種類 プローブ 機能：アナウンサーからリスナーへの最適の経路
を決定する。 出所：群アナウンサー アドレスの種類：セル 経路指定法：制約されたフラツデイング メツセージの種類：２（８ビツトフイールドに
対する番号） メツセージの内容：アドレスカウント（１バイ
ト）、（プローブパケツト内のセルIDの数
−これは再放送されたパケツトの数であ
る）アドレスリスト プローブ結果 機能：宛先セルにより受けられた第１プローブパ
ケツト内のアドレスリストを報告する。 出所：プローブメツセージにより以前にアドレ
スされたセル。 アドレスの種類：セル 経路指定法：制約されたフラツデイング メツセージの種類：３（８ビツトフイールドに
対する番号） メツセージの内容：アドレスカウント（１バイ
ト）、アドレスリスト 群アナウンサー割当て 機能：宛先セルを指定された群内のアナウンサー
であるように割当てる。 出所：群化装置 宛先：セル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：４ メツセージの内容：群番号、構成要素番号 群アナウンサー割当て解除 機能：宛先セルを指定された群内のアナウンサー
として機能することから解除する。 出所：群化装置 宛先：アナウンサーセル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：５ メツセージの内容：無し 群リスナー割当て 機能：宛先セルを指定された群内のリスナーであ
るように割当てる。 出所：群化装置 宛先：セル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：６ メツセージの内容：群番号、構成要素番号 群リスナー割当て解除 機能：宛先セルを指定された群内のリスナーとし
て機能することから解除する。 出所：群化装置 宛先：リスナーセル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：７ メツセージの内容：無し 群レピータ割当て 機能：宛先セルを指定された群内のレピータであ
るように割当てる。 出所：群化装置 宛先：セル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：８ メツセージの内容：群番号、構成要素番号 群レピータ割当て解除 機能：宛先セルを指定された群内のレピータとし
て機能することから解除する。 出所：群化装置 宛先：群レピータセル アドレスの種類：セルまたは群の構成要素 経路指定法：制約されたフラツデイングまたは
群フラツデイング メツセージの種類：９ メツセージの内容：無し レピータ割当て 機能：セルをレピータとして機能するように割当
てる。レピータとなることは通常は許されないセ
ル、すなわち、非放射媒体上に１つのトランシー
バを有するセル、を割当てるために用いられる。 出所：制御装置 宛先：セル アドレスの種類：セル 経路指定法：完全にアドレスされるもの、オー
プンブラツデイング、制約されたフラツデ
イング メツセージの種類：10 メツセージの内容：無し 閉鎖 機能：再開することを指令されるまで送信を停止
することを全てのセルに告げるメツセージを放送
する。 出所：制御装置 宛先：セル アドレスの種類：放送またはセル 経路指定法：オープンフラツデイング、制約さ
れたフラツデイング メツセージの種類：11 メツセージの内容：無し 貴方の入力を報告 機能：セルの入力を報告することをそのセルへ指
令する。 出所：セルまたは制御装置 宛先：セル アドレスの種類：任意 経路指定法：任意 メツセージの種類：12 メツセージの内容：入力数（バイト） 貴方の出力を報告 機能：セルの出力を報告することをそのセルへ指
令する。 出所：セルまたは制御装置 宛先：セル アドレスの種類：任意 経路指定法：任意 メツセージの種類：13 メツセージの内容：出力数（バイト） ダウンロード 機能：データまたは符号をダウンロードする。 出所：制御装置 宛先：セル アドレスの種類：任意 経路指定法：任意 メツセージの種類：14 メツセージの内容：アドレス、長さ、符号 通信パラメータ設定 機能：通信パラメータをセル中に設定する。 出所：制御装置 宛先：セル アドレスの種類：任意 経路指定法：任意 メツセージの種類：15 メツセージの内容：パラメータ数、値 アナウンスメント 機能：センサデータをアナウンス 出所：群 宛先：群 アドレスの種類：群、放送 経路指定法：群フラツデイング メツセージの種類：16 メツセージの内容：０〜255（１バイト）
【表】
【表】
【表】
法律 安全、法律 コピー防止
【表】
【表】
【表】
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11938287A | 1987-11-10 | 1987-11-10 | |
| US119,382 | 1987-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03505642A JPH03505642A (ja) | 1991-12-05 |
| JPH0578054B2 true JPH0578054B2 (ja) | 1993-10-28 |
Family
ID=22384132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1500518A Granted JPH03505642A (ja) | 1987-11-10 | 1988-11-01 | ネットワークを介して検出と制御を行う装置およびその方法 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP0393117B1 (ja) |
| JP (1) | JPH03505642A (ja) |
| AU (1) | AU634079B2 (ja) |
| CA (1) | CA1317651C (ja) |
| DE (1) | DE3890947C2 (ja) |
| GB (1) | GB2244830B (ja) |
| SG (1) | SG86292G (ja) |
| WO (1) | WO1989004517A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172475A (ja) * | 1995-12-19 | 1997-06-30 | Nippon Denki Ido Tsushin Kk | オペレータ固有サービスの自動設定・解除方式 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2666922B1 (fr) * | 1990-09-18 | 1995-04-21 | Noel Kerebel | Chaine de mesure et de commande d'une pluralite d'elements constituant l'equipement de bateaux de plaisance. |
| SI0638886T1 (en) * | 1993-08-12 | 1999-04-30 | Landis & Gyr Technology Innovation Ag | Method for transmitting a message between two subscriber stations and device for performing the method |
| DE69432192T2 (de) * | 1993-10-12 | 2003-12-04 | Smc Kk | Linearantrieb |
| GB2369471A (en) * | 2000-11-24 | 2002-05-29 | Deson Ies Engineering Ltd | Intelligent building management system |
| DE10134472B4 (de) | 2001-07-16 | 2005-12-15 | Infineon Technologies Ag | Sende- und Empfangsschnittstelle und Verfahren zur Datenübertragung |
| US7060030B2 (en) | 2002-01-08 | 2006-06-13 | Cardiac Pacemakers, Inc. | Two-hop telemetry interface for medical device |
| US8897324B2 (en) * | 2012-02-01 | 2014-11-25 | Microchip Technology Incorporated | Timebase peripheral |
| RU2540812C1 (ru) * | 2014-04-18 | 2015-02-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" (МИЭТ) | Способ информационного обмена в системе телемеханики |
| DE102016105024A1 (de) | 2016-03-18 | 2017-09-21 | Techem Energy Services Gmbh | Verfahren zur Korrektur von Übertragungsfehlern und Empfängervorrichtung |
| IT201900023460A1 (it) * | 2019-12-10 | 2021-06-10 | Comelit Group S P A | Metodo di gestione dello scambio di informazioni tra moduli di uno o più dispositivi attraverso un bus di tipo rs-485 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069392A (en) * | 1976-11-01 | 1978-01-17 | Incorporated Bell Telephone Laboratories | Dual speed full duplex data transmission |
| US4173754A (en) * | 1977-03-17 | 1979-11-06 | General Electric Company | Distributed control system |
| US4320520A (en) * | 1980-06-27 | 1982-03-16 | Rolm Corporation | Transmitter/receiver for use on common cable communications system such as ethernet |
| US4427968A (en) * | 1981-04-09 | 1984-01-24 | Westinghouse Electric Corp. | Distribution network communication system with flexible message routes |
| US4430651A (en) * | 1981-08-27 | 1984-02-07 | Burroughs Corporation | Expandable and contractible local area network system |
| US4446462A (en) * | 1982-03-01 | 1984-05-01 | General Electric Company | Method and apparatus for multiple frequency transmission of information in a digital communication system |
| EP0089831A3 (en) * | 1982-03-19 | 1985-05-22 | Harris Corporation | Data communications system ensuring redundant message suppression |
| US4675668A (en) * | 1982-12-30 | 1987-06-23 | Sharp Kabushiki Kaisha | Data transmission system over building wiring |
| US4712215A (en) * | 1985-12-02 | 1987-12-08 | Advanced Micro Devices, Inc. | CRC calculation machine for separate calculation of checkbits for the header packet and data packet |
| DE3611949A1 (de) * | 1986-04-09 | 1987-10-15 | Regulex Tech Info | Datenuebertragungsverfahren und datenuebertragungsvorrichtung |
-
1988
- 1988-11-01 DE DE3890947A patent/DE3890947C2/de not_active Expired - Lifetime
- 1988-11-01 WO PCT/US1988/003887 patent/WO1989004517A1/en active IP Right Grant
- 1988-11-01 JP JP1500518A patent/JPH03505642A/ja active Granted
- 1988-11-09 CA CA000582667A patent/CA1317651C/en not_active Expired - Lifetime
-
1989
- 1989-05-24 EP EP89900454A patent/EP0393117B1/en not_active Expired - Lifetime
-
1990
- 1990-04-04 GB GB9007629A patent/GB2244830B/en not_active Expired - Lifetime
-
1991
- 1991-08-02 AU AU81537/91A patent/AU634079B2/en not_active Expired
-
1992
- 1992-08-24 SG SG862/92A patent/SG86292G/en unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172475A (ja) * | 1995-12-19 | 1997-06-30 | Nippon Denki Ido Tsushin Kk | オペレータ固有サービスの自動設定・解除方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG86292G (en) | 1992-12-04 |
| DE3890947C2 (de) | 1995-05-18 |
| EP0393117A4 (en) | 1991-08-28 |
| WO1989004517A1 (en) | 1989-05-18 |
| EP0393117B1 (en) | 1994-01-12 |
| CA1317651C (en) | 1993-05-11 |
| EP0393117A1 (en) | 1990-10-24 |
| GB9007629D0 (en) | 1990-08-01 |
| AU634079B2 (en) | 1993-02-11 |
| GB2244830A (en) | 1991-12-11 |
| JPH03505642A (ja) | 1991-12-05 |
| AU8153791A (en) | 1991-10-17 |
| GB2244830B (en) | 1992-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5113498A (en) | Input/output section for an intelligent cell which provides sensing, bidirectional communications and control | |
| JPH0785557B2 (ja) | 検出，通信，制御を行うネットワーク | |
| US5018138A (en) | Protocol for network having a plurality of intelligent cells | |
| US4969147A (en) | Network and intelligent cell for providing sensing, bidirectional communications and control | |
| US4939728A (en) | Network and intelligent cell for providing sensing bidirectional communications and control | |
| US4969146A (en) | Protocol for network having a plurality of intelligent cells | |
| US4955018A (en) | Protocol for network having plurality of intelligent cells | |
| US5034882A (en) | Multiprocessor intelligent cell for a network which provides sensing, bidirectional communications and control | |
| US4947484A (en) | Protocol for network having a plurality of intelligent cells | |
| US4941143A (en) | Protocol for network having a plurality of intelligent cells | |
| EP0674789A1 (en) | Method and apparatus for unique address asignment, node self-identification and topology mapping for a directed acyclic graph | |
| JPH0578054B2 (ja) | ||
| JPH077961B2 (ja) | 制御等を行うネットワークに使用されるセル | |
| EP0386151B1 (en) | Multiprocessor intelligent cell for a network | |
| CA1326275C (en) | Network and intelligent cell for providing sensing, bidirectional communications and control | |
| AU621581B2 (en) | Protocol for network having a plurality of intelligent cells | |
| GB2244576A (en) | Network for sensing, communication and control | |
| AU619514B2 (en) | Network for providing sensing communications and control | |
| DE8904521A1 (ja) |