JPH0575705A - Normalness monitor of external information processor - Google Patents

Normalness monitor of external information processor

Info

Publication number
JPH0575705A
JPH0575705A JP3263045A JP26304591A JPH0575705A JP H0575705 A JPH0575705 A JP H0575705A JP 3263045 A JP3263045 A JP 3263045A JP 26304591 A JP26304591 A JP 26304591A JP H0575705 A JPH0575705 A JP H0575705A
Authority
JP
Japan
Prior art keywords
external information
information processing
control signal
abnormality
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3263045A
Other languages
Japanese (ja)
Inventor
Hisashi Inada
久 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3263045A priority Critical patent/JPH0575705A/en
Publication of JPH0575705A publication Critical patent/JPH0575705A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

PURPOSE:To balance the information input/output processing quantity between an electronic exchange and an external information processor, and also, to prevent a fact that it is decided to be abnormality of the external information processor at the time when the external information processor is stopped properly. CONSTITUTION:An external information processor 5 outputs three counter control signals for controlling counting of a counter circuit 11 in an I/O device 3, starts time counting of the counter circuit 11, executes a self-diagnostic program at every prescribed time and clears a count value unless there is abnormality, and stops time counting at the time when an operation is stopped. In the case the counter circuit 11 finishes time counting of a certain time without being cleared at every prescribed time, a scanning circuit 13 stores its information, and a central controller 2 scans the scanning circuit 13 and monitors normalness of the external information processor 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、外部情報処理装置の正
常性監視装置に関し、特に、電子交換機に接続されてこ
の電子交換機から出力される諸情報を蓄積及び処理する
外部情報処理装置の正常性を監視する正常性監視装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a normality monitoring device for an external information processing device, and more particularly to a normality monitoring device for an external information processing device which is connected to an electronic exchange to store and process various information output from the electronic exchange. The present invention relates to a health monitoring device that monitors sex.

【0002】[0002]

【従来の技術】従来の外部情報処理装置の正常性監視装
置は電子交換機のI/O装置内に組み込まれ、所定時間
ごとに外部情報処理装置に所定の制御信号を出力すると
ともに、同制御信号の出力後に外部情報処理装置から対
応する所定の応答信号が入力されるか否かを判断し、所
定時間以内に応答信号が入力されない場合には外部情報
処理装置の異常と判断している。ただし、外部情報処理
装置は、上記制御信号が入力されると異常の有無を自己
診断し、異常がなかった場合に上記応答信号を出力す
る。
2. Description of the Related Art A conventional normality monitoring device for an external information processing device is incorporated in an I / O device of an electronic exchange, outputs a predetermined control signal to the external information processing device at predetermined time intervals, and outputs the control signal. It is determined whether or not a corresponding predetermined response signal is input from the external information processing device after the output of, and if the response signal is not input within the predetermined time, it is determined that the external information processing device is abnormal. However, the external information processing apparatus self-diagnoses whether there is an abnormality when the control signal is input, and outputs the response signal when there is no abnormality.

【0003】[0003]

【発明が解決しようとする課題】上述した従来の外部情
報処理装置の正常性監視装置においては、電子交換機か
ら外部情報処理装置の側に向けて送出される信号とし
て、蓄積・分析用の情報に加えて正常性の監視用の信号
もあるため、電子交換機の側からすると情報送出処理の
負担が大きく、外部情報処理装置の側からすると情報入
力処理の負担が大きいという課題があった。
In the above-described normality monitoring apparatus for an external information processing apparatus, the information for storage / analysis is used as a signal sent from the electronic exchange toward the external information processing apparatus. In addition, since there is also a signal for monitoring the normality, there is a problem that the load of information transmission processing is heavy from the side of the electronic exchange, and the load of information input processing is heavy from the side of the external information processing apparatus.

【0004】また、保守者によって適正に外部情報処理
装置の電源が落とされた場合、外部情報処理装置は制御
信号に対応して応答信号を出力することができないの
で、電子交換機の側では外部情報処理装置の異常と判断
してしまう。
Further, when the power of the external information processing apparatus is properly turned off by a maintenance person, the external information processing apparatus cannot output a response signal in response to the control signal, so that the electronic information exchange side has no external information. It is determined that the processing device is abnormal.

【0005】本発明は、上記課題にかんがみてなされた
もので、電子交換機と外部情報処理装置との間で情報入
出力処理量のバランスを取ることが可能であるととも
に、外部情報処理装置を適正に停止せしめたときには当
該外部情報処理装置の異常と判断しないようにすること
が可能な外部情報処理装置の正常性監視装置の提供を目
的とする。
The present invention has been made in view of the above problems, and it is possible to balance the information input / output processing amount between the electronic exchange and the external information processing apparatus, and to properly use the external information processing apparatus. It is an object of the present invention to provide a normality monitoring device for an external information processing device, which can prevent the external information processing device from being judged to be abnormal when stopped.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、請求項1にかかる発明は、電子交換機に接続されて
この電子交換機から出力される諸情報を蓄積及び処理す
る外部情報処理装置の正常性を監視する正常性監視装置
において、上記外部情報処理装置には、所定時間ごとに
異常の有無を診断して診断結果に応じた所定の制御信号
を出力する診断結果情報出力手段を備えるとともに、こ
の診断結果情報出力手段から所定時間以内に異常がない
旨を表す制御信号が出力されなかった場合に上記電子交
換機に外部情報処理装置の異常を知らせる制御信号分析
手段を備えた構成としてある。
In order to achieve the above object, the invention according to claim 1 is a normal external information processing apparatus which is connected to an electronic exchange to store and process various information output from the electronic exchange. In the normality monitoring device for monitoring the nature, the external information processing device is provided with a diagnostic result information output means for diagnosing the presence or absence of an abnormality at predetermined time intervals and outputting a predetermined control signal according to the diagnosis result, When the control signal indicating that there is no abnormality is not output from the diagnostic result information output means within a predetermined time, the electronic exchange is provided with a control signal analysis means for notifying the abnormality of the external information processing apparatus.

【0007】また、請求項2にかかる発明は、請求項1
に記載の外部情報処理装置の正常性監視装置において、
上記制御信号分析手段を、所定時間の経過を監視するタ
イマ手段と、上記診断結果情報出力手段から異常がない
旨を表す制御信号が入力されたときにこのタイマ手段に
よる経過時間をクリアするタイマクリア手段と、上記タ
イマ手段にて所定時間の経過が検出されたときに外部情
報処理装置の異常と判断する判断手段とを備えた構成と
してある。
The invention according to claim 2 is based on claim 1.
In the normality monitoring device of the external information processing device according to
The control signal analyzing means includes a timer means for monitoring the passage of a predetermined time, and a timer clear for clearing the elapsed time by the timer means when a control signal indicating that there is no abnormality is input from the diagnostic result information output means. And a determination means for determining that the external information processing device is abnormal when the elapse of a predetermined time is detected by the timer means.

【0008】さらに、請求項3にかかる発明は、請求項
2に記載の外部情報処理装置の正常性監視装置におい
て、上記診断結果情報出力手段を、当該外部情報処理装
置の作動の停止による診断の停止を表す制御信号を出力
する診断停止情報出力手段を備えた構成とするととも
に、上記制御信号分析手段を、この診断停止情報出力手
段から診断の停止を表す制御信号が出力されたときに上
記タイマによる所定時間の経過の監視を停止せしめるタ
イマ停止手段を備えた構成としてある。
Further, in the invention according to claim 3, in the normality monitoring device of the external information processing device according to claim 2, the diagnosis result information output means is provided for diagnosis by stopping the operation of the external information processing device. The diagnostic stop information output means for outputting a control signal indicating stop is provided, and the control signal analysis means is configured to operate the timer when the control signal indicating stop of diagnosis is output from the diagnostic stop information output means. The timer stop means for stopping the monitoring of the elapse of a predetermined time is provided.

【0009】[0009]

【作用】上記のように構成した請求項1にかかる発明に
おいては、外部情報処理装置に備えられた診断結果情報
出力手段は、所定時間ごとに異常の有無を診断して診断
結果に応じた所定の制御信号を出力し、制御信号分析手
段はこの診断結果情報出力手段から所定時間以内に異常
がない旨を表す制御信号が出力されなかった場合に上記
電子交換機に外部情報処理装置の異常を知らせる。
In the invention according to claim 1 configured as described above, the diagnosis result information output means provided in the external information processing apparatus diagnoses whether or not there is an abnormality at predetermined intervals and determines a predetermined value according to the diagnosis result. The control signal analysis means notifies the electronic exchange of the abnormality of the external information processing device when the control signal analysis means outputs no control signal indicating that there is no abnormality within a predetermined time from the diagnosis result information output means. ..

【0010】また、上記のように構成した請求項2にか
かる発明においては、上記制御信号分析手段にてタイマ
手段が所定時間の経過を監視しており、タイマクリア手
段は上記診断結果情報出力手段から異常がない旨を表す
制御信号が入力されたときにこのタイマ手段による経過
時間をクリアし、判断手段はこのタイマクリア手段にて
定期的に上記タイマ手段による経過時間がクリアされず
に当該タイマ手段にて所定時間の経過が検出されたとき
に外部情報処理装置の異常と判断する。
Further, in the invention according to claim 2 configured as described above, the timer means monitors the passage of a predetermined time in the control signal analyzing means, and the timer clearing means outputs the diagnostic result information outputting means. When a control signal indicating that there is no abnormality is input from the timer means, the elapsed time by the timer means is cleared, and the determination means periodically clears the elapsed time by the timer means by the timer clear means. When the means detects that a predetermined time has elapsed, it is determined that the external information processing device is abnormal.

【0011】そして、上記のように構成した請求項3に
かかる発明においては、上記診断結果情報出力手段に備
えられた診断停止情報出力手段が当該外部情報処理装置
の作動の停止による診断の停止を表す制御信号を出力
し、上記制御信号分析手段に備えられたタイマ停止手段
はこの診断停止情報出力手段から診断の停止を表す制御
信号が出力されたときに上記タイマによる所定時間の経
過の監視を停止せしめ、これによってタイマや所定時間
の経過を監視しなくなるので判断手段は外部情報処理装
置の異常を判断しなくなる。
Further, in the invention according to claim 3 configured as described above, the diagnosis stop information output means provided in the diagnosis result information output means stops the diagnosis by stopping the operation of the external information processing apparatus. A timer stop means included in the control signal analysis means outputs a control signal indicating the time, and when the control signal indicating the stop of the diagnosis is output from the diagnosis stop information output means, the timer monitors the elapse of a predetermined time. Since the timer is stopped, the timer and the elapse of the predetermined time are no longer monitored, so that the determination means does not determine the abnormality of the external information processing device.

【0012】[0012]

【実施例】以下、図面にもとづいて本発明の実施例を説
明する。図1は、本発明の一実施例にかかる外部情報処
理装置の正常性監視装置が適用された電子交換システム
のブロック図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of an electronic exchange system to which a normality monitoring device for an external information processing device according to an embodiment of the present invention is applied.

【0013】同図において、電子交換機は、通話路を形
成するスイッチ回路1と、このスイッチ回路1における
通話路の形成などを制御する中央制御装置2とからな
る。中央制御装置2は外部機器との信号の授受を行なう
ためにI/O装置3を備えており、同I/O装置3と中
央制御装置2とは制御バス4を介して接続されている。
In FIG. 1, the electronic exchange comprises a switch circuit 1 for forming a communication path and a central control unit 2 for controlling the formation of the communication path in the switch circuit 1. The central control unit 2 includes an I / O device 3 for exchanging signals with an external device, and the I / O device 3 and the central control unit 2 are connected via a control bus 4.

【0014】外部情報処理装置5は電子交換機における
中央制御装置2から出力される情報を蓄積・分析するも
のであり、シリアル回線6を介して上記I/O装置3に
接続されている。また、中央制御装置2にはこの外部情
報処理装置5の障害発生を表示する障害表示器7を備え
ており、同中央制御装置2はこの外部情報処理装置5の
正常性を監視して異常が検出されたときにはこの障害表
示器7にて表示せしめる。
The external information processing unit 5 stores and analyzes the information output from the central control unit 2 in the electronic exchange, and is connected to the I / O unit 3 via the serial line 6. Further, the central control unit 2 is provided with a fault indicator 7 for displaying the occurrence of a fault in the external information processing unit 5, and the central control unit 2 monitors the normality of the external information processing unit 5 to detect any abnormality. When it is detected, it is displayed on the fault indicator 7.

【0015】第2図は、上記I/O装置3の構成を示す
ブロック図である。同図において、I/O装置3は、制
御バス4との制御信号の入出力を行なう制御バスインタ
ーフェイス回路15と、シリアル回線6との信号の入出
力を行なう出力制御回路14とを備えている。
FIG. 2 is a block diagram showing the configuration of the I / O device 3. In FIG. 1, the I / O device 3 includes a control bus interface circuit 15 for inputting / outputting control signals to / from the control bus 4 and an output control circuit 14 for inputting / outputting signals to / from the serial line 6. ..

【0016】制御バスインターフェイス回路15は制御
バス4上に出力された外部機器への送出用制御信号等を
入力し、送信バッファ16を介して出力制御回路14に
送出するとともに、受信バッファ回路17を介して外部
機器からの情報を入力し、制御バス4上に外部機器から
の入力信号として送出する。
The control bus interface circuit 15 inputs a control signal for sending to the external device output on the control bus 4, sends the control signal to the output control circuit 14 via the sending buffer 16, and also causes the receiving buffer circuit 17 to operate. Information is input from an external device via the device and sent to the control bus 4 as an input signal from the external device.

【0017】また、制御バスインターフェイス回路15
は中央制御装置2が外部情報処理装置5の異常を監視す
るための制御信号を出力したときには走査回路13から
入力される所定の制御信号を制御バス4上に出力する。
Further, the control bus interface circuit 15
Outputs a predetermined control signal input from the scanning circuit 13 to the control bus 4 when the central control unit 2 outputs a control signal for monitoring the abnormality of the external information processing unit 5.

【0018】出力制御回路14は送信バッファ16を介
して入力される制御信号等をシリアル回線6上に出力す
るとともに、同シリアル回線6を介して外部情報処理装
置から入力される情報を受信データ分析回路12を介し
て上記受信バッファ回路17に出力する。
The output control circuit 14 outputs control signals and the like input via the transmission buffer 16 onto the serial line 6 and analyzes received information from the external information processing device via the serial line 6 in the received data. The signal is output to the reception buffer circuit 17 via the circuit 12.

【0019】受信データ分析回路12は外部情報処理装
置5から送出される信号が三つのカウンタ制御信号であ
るか否かを判断するとともに、カウンタ制御信号が入力
されるとそれぞれに対応してカウンタ回路11における
計時動作を制御する。より具体的には、第一のカウンタ
制御信号を受信したらカウンタ回路11に計数を指示
し、第二のカウンタ制御信号を受信したらカウンタ回路
11の計数値をクリアし、第三のカウンタ制御信号を受
信したらカウンタ回路11の計数を停止させて計数値も
クリアする。ただし、カウンタ制御信号でない場合には
受信した信号を受信バッファ回路17に出力する。
The reception data analysis circuit 12 determines whether or not the signal transmitted from the external information processing device 5 is three counter control signals, and when the counter control signals are input, the counter circuit correspondingly corresponds to each of the counter control signals. Control the timing operation in 11. More specifically, when the first counter control signal is received, the counter circuit 11 is instructed to count, and when the second counter control signal is received, the count value of the counter circuit 11 is cleared and the third counter control signal is set. When received, the counting of the counter circuit 11 is stopped and the counted value is also cleared. However, when it is not the counter control signal, the received signal is output to the reception buffer circuit 17.

【0020】カウンタ回路11に接続された走査回路1
3はこのカウンタ回路11が所定時間の計時を終了した
場合にその情報を記憶し、制御バスインターフェイス回
路15に同情報を表す制御信号を出力する。
Scan circuit 1 connected to counter circuit 11
The counter circuit 11 stores the information when the counter circuit 11 finishes measuring a predetermined time and outputs a control signal indicating the information to the control bus interface circuit 15.

【0021】一方、外部情報処理装置5は、作動の開始
時に上記シリアル回線6を介してI/O装置3に第一の
カウンタ制御信号を出力するとともに、所定時間ごとに
自己診断プログラムを実行させ、異常がなければ第二の
カウンタ制御信号を出力し、作動を停止するときには第
三のカウンタ制御信号を出力する。なお、自己診断プロ
グラムの実行間隔は上記カウンタ回路11におけるカウ
ント時間よりも短くなっている。
On the other hand, the external information processing device 5 outputs the first counter control signal to the I / O device 3 via the serial line 6 at the start of the operation and causes the self-diagnosis program to be executed at predetermined time intervals. If there is no abnormality, the second counter control signal is output, and when the operation is stopped, the third counter control signal is output. The execution interval of the self-diagnosis program is shorter than the count time in the counter circuit 11.

【0022】次に、上記構成からなる本実施例の動作を
説明する。外部情報処理装置5は、保守者によって電源
を投入されると、電子交換機とのシリアル回線6による
接続を図り、正常に接続されると上記I/O装置3に対
して第一のカウンタ制御信号を出力する。すると、I/
O装置3では受信データ分析回路12が同第一のカウン
タ制御信号を認識し、同制御信号を受信バッファ回路1
7に出力することなく、上記カウンタ回路11に対して
カウントの開始を指示する。これにより、カウンタ回路
11はカウント値をクリアして「0」から計数を開始す
る。
Next, the operation of this embodiment having the above configuration will be described. When the power is turned on by the maintenance person, the external information processing device 5 establishes a connection with the electronic exchange through the serial line 6, and when normally connected, a first counter control signal is sent to the I / O device 3. Is output. Then I /
In the O device 3, the reception data analysis circuit 12 recognizes the first counter control signal and outputs the same control signal to the reception buffer circuit 1.
The counter circuit 11 is instructed to start counting without outputting to 7. As a result, the counter circuit 11 clears the count value and starts counting from "0".

【0023】外部情報処理装置5は、一定時間ごとに自
己診断プログラムを起動し、異常を検出しない場合には
上記I/O装置3に対して第二のカウンタ制御信号を出
力する。すると、I/O装置3は同第二のカウンタ制御
を認識してカウンタ回路11のカウント値をクリアす
る。
The external information processing device 5 activates the self-diagnosis program at regular time intervals and outputs a second counter control signal to the I / O device 3 when no abnormality is detected. Then, the I / O device 3 recognizes the second counter control and clears the count value of the counter circuit 11.

【0024】カウンタ回路11は外部情報処理装置5が
第一のカウンタ制御信号を出力したときに計数を開始し
ているが、所定時間の計時を終了する前にI/O装置3
によってカウント値をクリアされ、再度、「0」から計
数を開始する。外部情報処理装置5が自己診断プログラ
ムによって異常を検出しない間は、上述したようにして
カウンタ回路11が所定時間の計時を終了せず、走査回
路13はカウンタ回路11による所定時間の計時終了を
認識しない。
The counter circuit 11 starts counting when the external information processing device 5 outputs the first counter control signal, but the I / O device 3 does not start counting the predetermined time.
The count value is cleared by and the counting is started again from "0". While the external information processing device 5 does not detect an abnormality by the self-diagnosis program, the counter circuit 11 does not finish counting the predetermined time as described above, and the scanning circuit 13 recognizes that the counter circuit 11 finishes counting the predetermined time. do not do.

【0025】一方、中央制御装置2も、一定時間ごとに
上記制御バスインターフェイス回路15との制御信号の
授受によって走査回路13がカウンタ回路11による所
定時間の計時終了を認識したか否かを監視しているが、
外部情報処理装置5に異常が生じていない間は計時終了
の認識を検出せず、外部情報処理装置5に異常が生じて
いないものと判断する。
On the other hand, the central control unit 2 also monitors whether or not the scanning circuit 13 recognizes the end of the counting of the predetermined time by the counter circuit 11 by exchanging the control signal with the control bus interface circuit 15 at regular intervals. But
While no abnormality has occurred in the external information processing device 5, the recognition of the end of time measurement is not detected, and it is determined that no abnormality has occurred in the external information processing device 5.

【0026】しかるに、外部情報処理装置5が自己診断
プログラムによって異常を検出したときには、第二のカ
ウンタ制御信号を出力しないため、カウンタ回路11は
受信データ分析回路12によってカウント値をクリアさ
れなくなる。従って、カウンタ回路11は所定時間の計
時を終了し、走査回路13は当該計時の終了を認識す
る。すると、次に中央制御装置2が走査回路13の状態
を検知したときにはカウンタ回路11による所定時間の
計時終了が検出され、中央制御装置2は外部情報処理装
置5に異常が発生したものとして障害表示器7に表示せ
しめる。
However, when the external information processing device 5 detects an abnormality by the self-diagnosis program, it does not output the second counter control signal, so that the counter circuit 11 cannot clear the count value by the received data analysis circuit 12. Therefore, the counter circuit 11 finishes counting the predetermined time, and the scanning circuit 13 recognizes the termination of the timing. Then, when the central control unit 2 next detects the state of the scanning circuit 13, the counter circuit 11 detects that the counting of the predetermined time has finished, and the central control unit 2 indicates that an abnormality has occurred in the external information processing unit 5 and displays a fault. Display it on vessel 7.

【0027】一方、保守者が外部情報処理装置5を適正
に停止せしめると、同外部情報処理装置5は作動を停止
する前にI/O装置3に対して第三のカウンタ制御信号
を出力する。すると、受信データ分析回路12は同制御
信号を受信バッファ回路17に出力することなく、上記
カウンタ回路11に対してカウントの停止を指示すると
ともにカウンタ値をクリアする。
On the other hand, when the maintenance person properly stops the external information processing device 5, the external information processing device 5 outputs a third counter control signal to the I / O device 3 before stopping the operation. .. Then, the reception data analysis circuit 12 does not output the control signal to the reception buffer circuit 17, but instructs the counter circuit 11 to stop counting and clears the counter value.

【0028】以後、カウンタ回路11は計数をしなくな
るため、走査回路13はカウンタ回路11による所定時
間の計時終了を認識することがなくなり、中央制御装置
2においても外部情報処理装置5における異常の発生を
検知しない。
After that, since the counter circuit 11 stops counting, the scanning circuit 13 does not recognize the end of counting of the predetermined time by the counter circuit 11, and the abnormality occurs in the external information processing device 5 even in the central controller 2. Is not detected.

【0029】[0029]

【発明の効果】以上説明したように本発明は、外部情報
処理装置の側から定期的に所定の制御信号を出力し、同
制御信号に基づいて電子交換機に対して外部情報処理装
置の正常性を知らしめるため、電子交換機の側から外部
情報処理装置の側へ出力される情報は蓄積・分析すべき
情報だけとなり、それぞれにおける情報の入出力処理量
のバランスが取れて情報処理能力の低下を防止せしめる
ことが可能な外部情報処理装置の正常性監視装置を提供
することができる。
As described above, according to the present invention, a predetermined control signal is periodically output from the external information processing device side, and the normality of the external information processing device is transmitted to the electronic exchange based on the control signal. The information output from the electronic exchange side to the external information processing device side is only the information to be accumulated / analyzed in order to inform the user that the input / output processing amount of each information is balanced to reduce the information processing capability. It is possible to provide a normality monitoring device for an external information processing device that can be prevented.

【0030】また、請求項3にかかる発明では、外部情
報処理装置の作動停止時に電子交換機の側で異常と判断
しないようにすることが可能な外部情報処理装置の正常
性監視装置を提供することができる。
Further, the invention according to claim 3 provides a normality monitoring device for an external information processing device, which can prevent an abnormality from being judged on the electronic exchange side when the operation of the external information processing device is stopped. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例にかかる外部情報処理装置の
正常性監視装置が適用された電子交換システムのブロッ
ク図である。
FIG. 1 is a block diagram of an electronic exchange system to which a normality monitoring device for an external information processing device according to an embodiment of the present invention is applied.

【図2】I/O装置のブロック図である。FIG. 2 is a block diagram of an I / O device.

【符号の説明】[Explanation of symbols]

2…中央制御装置 3…I/O装置 5…外部情報処理装置 7…障害表示器 11…カウンタ回路 12…受信データ分析回路 13…走査回路 2 ... Central control device 3 ... I / O device 5 ... External information processing device 7 ... Fault indicator 11 ... Counter circuit 12 ... Received data analysis circuit 13 ... Scanning circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 電子交換機に接続されてこの電子交換機
から出力される諸情報を蓄積及び処理する外部情報処理
装置の正常性を監視する正常性監視装置において、 上記外部情報処理装置には、所定時間ごとに異常の有無
を診断して診断結果に応じた所定の制御信号を出力する
診断結果情報出力手段を備えるとともに、 この診断結果情報出力手段から所定時間以内に異常がな
い旨を表す制御信号が出力されなかった場合に上記電子
交換機に外部情報処理装置の異常を知らせる制御信号分
析手段を備えた構成としたことを特徴とする外部情報処
理装置の正常性監視装置。
1. A normality monitoring device for monitoring the normality of an external information processing device which is connected to an electronic exchange and stores and processes various information output from the electronic exchange, wherein the external information processing device is a predetermined device. A diagnostic result information output means for diagnosing the presence or absence of abnormality for each time and outputting a predetermined control signal according to the diagnostic result is provided, and a control signal indicating that there is no abnormality within a predetermined time from the diagnostic result information output means. A normality monitoring device for an external information processing device, characterized in that the electronic switching device is provided with a control signal analyzing means for notifying an abnormality of the external information processing device when is not output.
【請求項2】 上記請求項1に記載の外部情報処理装置
の正常性監視装置において、上記制御信号分析手段を、
所定時間の経過を監視するタイマ手段と、上記診断結果
情報出力手段から異常がない旨を表す制御信号が入力さ
れたときにこのタイマ手段による経過時間をクリアする
タイマクリア手段と、上記タイマ手段にて所定時間の経
過が検出されたときに外部情報処理装置の異常と判断す
る判断手段とを備えた構成としたことを特徴とする外部
情報処理装置の正常性監視装置。
2. The normality monitoring device for an external information processing device according to claim 1, wherein the control signal analysis means is:
Timer means for monitoring the passage of a predetermined time, timer clear means for clearing the elapsed time by the timer means when a control signal indicating that there is no abnormality is input from the diagnostic result information output means, and the timer means A normality monitoring apparatus for an external information processing apparatus, comprising: a determining unit that determines that the external information processing apparatus is abnormal when a predetermined time has elapsed.
【請求項3】 上記請求項2に記載の外部情報処理装置
の正常性監視装置において、上記診断結果情報出力手段
を、当該外部情報処理装置の作動の停止による診断の停
止を表す制御信号を出力する診断停止情報出力手段を備
えた構成とするとともに、上記制御信号分析手段を、こ
の診断停止情報出力手段から診断の停止を表す制御信号
が出力されたときに上記タイマによる所定時間の経過の
監視を停止せしめるタイマ停止手段を備えた構成とした
ことを特徴とする外部情報処理装置の正常性監視装置。
3. The normality monitoring apparatus for an external information processing apparatus according to claim 2, wherein the diagnostic result information output means outputs a control signal indicating a stop of diagnosis due to a stop of operation of the external information processing apparatus. And a control signal analyzing means for monitoring the passage of a predetermined time by the timer when a control signal indicating stop of diagnosis is output from the diagnostic stop information outputting means. A normality monitoring apparatus for an external information processing apparatus, comprising a timer stop means for stopping a timer.
JP3263045A 1991-09-13 1991-09-13 Normalness monitor of external information processor Pending JPH0575705A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3263045A JPH0575705A (en) 1991-09-13 1991-09-13 Normalness monitor of external information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3263045A JPH0575705A (en) 1991-09-13 1991-09-13 Normalness monitor of external information processor

Publications (1)

Publication Number Publication Date
JPH0575705A true JPH0575705A (en) 1993-03-26

Family

ID=17384102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3263045A Pending JPH0575705A (en) 1991-09-13 1991-09-13 Normalness monitor of external information processor

Country Status (1)

Country Link
JP (1) JPH0575705A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018140783A (en) * 2017-02-27 2018-09-13 株式会社ダイフク Storage container

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018140783A (en) * 2017-02-27 2018-09-13 株式会社ダイフク Storage container

Similar Documents

Publication Publication Date Title
JPH0575705A (en) Normalness monitor of external information processor
JP3221841B2 (en) Elevator abnormal condition capture device
JPS63300328A (en) Remote maintenance system
JPH04283840A (en) Diagnostic method for information processor
JPH03276942A (en) Repeater
JP2908213B2 (en) Security terminal
JPS61127041A (en) Diagnosis system for communication controller
JPH10255185A (en) Method for testing operation of fire detector and device therefor
JPH0435084Y2 (en)
JPS60204044A (en) Fault searching circuit
JP2001014028A (en) Central monitor controller
JPS62212864A (en) System operation monitoring device
JPH09305217A (en) Equipment management network system
JPH08255092A (en) Dual system
JPH0125459B2 (en)
JPH04321332A (en) Alarm detector
JPS63310047A (en) Error detection system for input/output device
JPH03131162A (en) Noise detector
JPS63188244A (en) Measurement system for emerging frequency of instruction
JPH0844592A (en) Abnormality detector for computer system
KR20000002916A (en) Apparatus and method for sensing and processing defect of process built-in communication device
JPH05128395A (en) Elevator abnormality monitoring device
JPS62212863A (en) System operation monitoring device
JPH0572003A (en) Abnormal signal detection system
JPH0683508B2 (en) Failure display device for remote monitoring device