JPH0575141B2 - - Google Patents

Info

Publication number
JPH0575141B2
JPH0575141B2 JP62124930A JP12493087A JPH0575141B2 JP H0575141 B2 JPH0575141 B2 JP H0575141B2 JP 62124930 A JP62124930 A JP 62124930A JP 12493087 A JP12493087 A JP 12493087A JP H0575141 B2 JPH0575141 B2 JP H0575141B2
Authority
JP
Japan
Prior art keywords
computer system
manager
channel
processors
microprocessors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62124930A
Other languages
Japanese (ja)
Other versions
JPS63289666A (en
Inventor
Tomoyuki Minamyama
Ichiro Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP62124930A priority Critical patent/JPS63289666A/en
Priority to EP88302056A priority patent/EP0286240B1/en
Priority to DE19883855338 priority patent/DE3855338T2/en
Publication of JPS63289666A publication Critical patent/JPS63289666A/en
Priority to US07/711,122 priority patent/US5179715A/en
Publication of JPH0575141B2 publication Critical patent/JPH0575141B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はコンピユータ・システム、特にリング
状に接続した複数のコンピユータを互いに関連し
て制御し、機能分散処理或は負荷分散処理等を任
意自在に適宜選択して実行し得るコンピユータ・
システムに関する。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a computer system, in particular, controls a plurality of computers connected in a ring shape in relation to each other, and performs function distribution processing, load distribution processing, etc. at will. A computer that can be selected and executed as appropriate.
Regarding the system.

(従来の技術) 近年、複数のプロセツサ・ユニツト(以下、
PUと略す)を備え一つのプログラムを分散して
或は複数のプログラムを並列処理することによつ
て演算処理を高速化する試みがなされている。
(Prior art) In recent years, multiple processor units (hereinafter referred to as
Attempts have been made to speed up arithmetic processing by distributing one program or processing multiple programs in parallel.

従来のこの種の手法としては複数個のPUをバ
スライン或は通信チヤネルを介して結合し、各
PUが協調して情報処理を行なうように構成した
分散マルチ・プロセツサ・システムが一般的であ
り、これらは更に各PUに割り付ける処理内容に
応じて機能分散方式と負荷分散方式に分類され
る。
Conventional methods of this type connect multiple PUs via bus lines or communication channels, and
Distributed multi-processor systems configured so that PUs cooperate to process information are common, and these are further classified into function distribution systems and load distribution systems, depending on the processing content assigned to each PU.

機能分散方式における装置構成は、例えば第4
図aに示す如く1つのメイン・プロセツサMPU
とこれに星状に接続した複数のプロセツサPU1
至PUoを備え、該プロセツサPU1乃至PUo夫々は
予め定めた機能を有している。例えばPU1はプリ
ンタを、PU2はCRTデイスプレイ装置を、PUo
はフロツピーデイスク装置を夫々制御するよう機
能付けたプログラムを内蔵している。
The device configuration in the function distribution method is, for example, the fourth
One main processor MPU as shown in Figure a
and a plurality of processors PU 1 to PU o connected to this in a star shape, each of the processors PU 1 to PU o having a predetermined function. For example, PU 1 is a printer, PU 2 is a CRT display device, PU o
contains a program with functions to control each floppy disk device.

このシステムではユーザ所望のプログラムはメ
イン・プロセツサMPUにロードされ実行される
が、実行途中各PUの有する機能については夫々
のPUに処理を依頼しながら進める。
In this system, a program desired by the user is loaded into the main processor MPU and executed, but during the execution, processing is requested to each PU for the functions that each PU has.

これに対し負荷分散方式の一般的な構成は第4
図bに示す如くメイン・プロセツサMPUとこれ
に制御された複数のプロセツサ群PU1乃至PUo
から成り、メインプロセツサにおいて実行すべき
プログラムを適当にn個の小プログラムに分解す
るとともに、これらを前記プログラム群のn個の
PUに割り当ててロードし実行させ、その結果を
メイン・プロセツサに収集して最終結果を得る方
式である。
On the other hand, the general configuration of the load balancing method is
As shown in FIG . n of the program group
This method involves assigning it to a PU, loading it, executing it, and collecting the results in the main processor to obtain the final result.

しかしながら、このような従来の分散処理方式
では機能分散かまたは負荷分散かのいずれか一方
に対応するよう予めシステム構成されており、両
者を同時に満たすのは困難な場合が多かつた。
However, in such conventional distributed processing systems, the system is configured in advance to support either function distribution or load distribution, and it is often difficult to satisfy both at the same time.

即ち、機能分散方式では予め分散しておくこと
のできる機能の殆どが上述した如くコンピユー
タ・システムの周辺装置の入出力処理に限られ、
かかる処理を主たる役目とするプログラム(以
下、IO限界プログラムという)を各々のPUに分
散処理せしめる場合には有効であるが、これ以外
の分散処理に対してはほとんど役に立たない。
In other words, in the function distribution method, most of the functions that can be distributed in advance are limited to input/output processing of peripheral devices of the computer system, as described above.
Although this is effective when distributing a program whose main role is such processing (hereinafter referred to as an IO limit program) to each PU, it is of little use for other distributed processing.

また、負荷分散方式では機能分散方式とは逆に
その殆どが計算であるようなプログラム(以下、
計算限界プログラムという)に対してはこのプロ
グラムを複数のPUに分散して並列に実行させる
ことができ、処理能力向上に効果を発揮するが、
IO限界プログラムに対しては殆ど並列処理機能
を発揮し得ない。
In addition, in the load balancing method, contrary to the function distribution method, programs that are mostly calculations (hereinafter referred to as
For computationally limited programs), this program can be distributed to multiple PUs and executed in parallel, which is effective in improving processing power.
Parallel processing capabilities can hardly be demonstrated for IO-limited programs.

このように従来のコンピユータ・システムによ
る分散処理方法では機能分散機能及び負荷分散機
能を共に満足することができず、実行するプログ
ラムによつてはコンピユータ・システムを有効に
活用し得ないという欠点があつた。
As described above, conventional distributed processing methods using computer systems cannot satisfy both the function distribution function and the load distribution function, and have the disadvantage that depending on the program to be executed, the computer system cannot be used effectively. Ta.

かかる事情に鑑み、本出願人は既に機能分散及
び負荷分散の両者を任意自在に実行することので
きるコンピユータ・システムを提案済みであるが
(特願昭62−87782号)、このシステムは通信チヤ
ネルを独自に管理するチヤネル・プロセツサを2
ケ備えたマイクロ・プロセツサ(以下、PEとい
う)複数を前記チヤネル・プロセツサを介してリ
ング状に接続するよう構成したものである。
In view of these circumstances, the applicant has already proposed a computer system that can perform both function distribution and load distribution at will (Japanese Patent Application No. 1987-87782). 2 channel processors that independently manage
A plurality of microprocessors (hereinafter referred to as PEs) each having a channel processor are connected in a ring shape through the channel processor.

しかしながら、上述した既出願のシステムでは
分散処理を割当てたマイクロ・プロセツサに所要
データを送付し或はリング状の複数の所要プロセ
ツサ相互間にて信号を送受するには全てリング状
の複数通信チヤネルを介して行うため、ある限度
以上の高速処理が困難であるという欠点があつ
た。即ち、上記既出願のコンピユータ・システム
によれば一つのプログラムをいくつかのブロツク
に細断して夫々を個別にいくつかのプロセツサに
分散実行させることが可能であるが、途中実行結
果を他のプロセツサに転送し、該結果に基づいて
他のプロセツサが更に処理を実行することが頻繁
に行われるが、これらのプロセツサ間の信号授受
は全てリング状通信チヤネルを介して順次接続し
た隣接プロセツサを経て所要のものに転送するこ
とになるため、前記通信チヤネルのトラフイツク
には自ずと限界があり、他のデータ転送中それが
終了して通信チヤネルが空くまでの待ち時間を必
要とする。さらに、順次経由する各PEは受け取
つた信号が自己が管理するプロセス・フレーム群
に関連するものか否かを判断するための処理負荷
が増え、この点においても処理の高速化が妨げら
れる欠点があつた。
However, in the system of the above-mentioned application, multiple ring-shaped communication channels are used to send required data to microprocessors assigned distributed processing, or to send and receive signals between multiple required ring-shaped processors. Because this process is performed through a computer, it is difficult to perform high-speed processing beyond a certain limit. That is, according to the computer system of the above-mentioned application, it is possible to cut a single program into several blocks and have each block individually distributed and executed by several processors. Frequently, signals are transferred to one processor and other processors perform further processing based on the results, but all signal exchange between these processors is via adjacent processors connected sequentially via a ring-shaped communication channel. Since the data is transferred to the required one, there is a natural limit to the traffic on the communication channel, and while other data is being transferred, a waiting time is required until the communication channel is freed up. Furthermore, the processing load increases for each PE that passes through sequentially to determine whether or not the received signal is related to the process frame group that it manages, which also has the drawback of hindering faster processing. It was hot.

(発明の目的) 本発明は同一出願人が既に提案したコンピユー
タ・システムの改良に関するものであつて、リン
グ状に接続したPEのうち所要のものを直接接続
することによつて高速処理を可能にしたコンピユ
ータ・システムを提供するものである。
(Object of the Invention) The present invention relates to an improvement of a computer system already proposed by the same applicant, and enables high-speed processing by directly connecting required PEs among PEs connected in a ring. The system provides a computer system with

(発明の概要) この目的を達成するために本発明においては、
先ず基本的なコンピユータ・システムとして通信
チヤネルを独自に管理するチヤネル・プロセツサ
を最低4個備えたネツトワーク・プロセツシン
グ・エレメント(PE)を複数前記チヤネル・プ
ロセツサを介してリング状に接続したものとし、
更に、前記NPEのうち所要のものをプロセス・
マネージヤと定めこれらに付属する一定数のプロ
セス・フレーム群を管理せしめると共に他のPE
の少くとも1つを前記プロセス・マネージヤを管
理するマスタ・マネージヤとなし、該マスタ・マ
ネージヤからの要求に応じて前記プロセス・マネ
ージヤが自ら管理するプロセス・フレーム群の所
要のものに適宜プロセスを割り付け実行するよう
構成したシステムにおいて、前記チヤネル・プロ
セツサのうちリング状接続に要する以外のものを
介して他のPEと接続するように構成したことを
特徴とする。
(Summary of the invention) In order to achieve this object, the present invention includes:
First, as a basic computer system, a plurality of network processing elements (PE) each having at least four channel processors that independently manage communication channels are connected in a ring shape through the channel processors,
Furthermore, the necessary NPEs are processed and
A manager is designated as a manager and is assigned to manage a certain number of processes/frames attached to them, as well as to manage other PEs.
At least one of the process managers is designated as a master manager that manages the process managers, and in response to a request from the master manager, the process managers allocate processes as appropriate to required ones of the process frames that they manage themselves. The system is characterized in that the system is configured to connect to other PEs via channels other than those required for ring-shaped connections among the channel processors.

(実施例) 以下、実施例に基づいて本発明を詳細に説明す
るが、本発明の理解を助けるために同一出願人が
提案した前記コンピユータ・システム(特願昭62
−87782号)について簡単に説明する。
(Example) Hereinafter, the present invention will be explained in detail based on an example, but in order to help the understanding of the present invention, the above-mentioned computer system proposed by the same applicant (Japanese Patent Application No. 62
-87782) will be briefly explained.

第5図は同一出願人の提案になるコンピユー
タ・システムの原理を示す構成図であつて、通信
チヤネルを独自に管理するチヤネル・プロセツサ
を少なくとも2個以上備えたネツトワーク・プロ
セツシング・エレメント(PE)を該チヤネル・
プロセツサを介してリング状に接続するととも
に、このうち一つを全てのPEを監視制御するマ
スタ・マネジヤMM、他のPEのいくつかをプロ
セス・マネージヤSM1乃至SMo、他のPEのいく
つかを該システムに付加される周辺装置等を駆動
するためのサーバS1乃至Sr、更に他のPEのうち
所要数を他のシステムとの通信を行うための通信
マネージヤCMと夫々定め、且つ前記プロセス・
マネージヤCM1乃至SMo各々にはプロセスを実
行するための環境(以下、プロセス、フレーム)
PEを一定数(PF1乃至PFk)を設けたプロセス・
フレーム群を備え、これらを各々のプロセス・マ
ネージヤSM1乃至SMoによつて監視、実行、制御
するよう構成したものである。
FIG. 5 is a block diagram showing the principle of a computer system proposed by the same applicant, in which a network processing element (PE) is equipped with at least two channel processors that independently manage communication channels. the channel
One of these PEs is connected in a ring through processors, and one of them is a master manager MM that monitors and controls all the PEs, some of the other PEs are process managers SM 1 to SM o , and some of the other PEs are are defined as servers S 1 to S r for driving peripheral devices etc. added to the system, and a required number of other PEs are defined as communication managers CM for communicating with other systems, and the above-mentioned process·
Managers CM 1 to SM o each have an environment for executing processes (hereinafter referred to as processes and frames)
A process with a certain number of PEs (PF 1 to PF k )
It has a frame group and is configured to be monitored, executed, and controlled by each of the process managers SM 1 to SM o .

この構成において、任意のプロセスの実行はマ
スタ・マネージヤMMから前記複数のプロセス・
マネージヤSM1乃至SMoへプロセス名と実行指令
とがメツセージとして渡され、このメツセージを
受けたプロセス・マネージヤは各プロセス名に対
応する実行可能プログラムを読み出す指令をメツ
セージとしてサーバS1乃至Srに送り(この場合サ
ーバをフアイル・サーバと呼ぶ)、該当するフア
イル・サーバから実行プログラムがネツトワーク
を通して各プロセス・マネージヤに返送される。
こうして返送された実行可能プログラムは各プロ
セス・マネージヤが自から管理するプロセス・フ
レーム群中の適当なプロセス・フレームPFに割
り付けその実行を行わせる。
In this configuration, execution of any process is executed by the master manager MM.
The process name and execution command are passed as a message to the managers SM 1 to SM o , and the process manager that receives this message sends a command to read the executable program corresponding to each process name to the servers S 1 to S r as a message. (in this case, the server is called a file server), and the executable program is sent back from the corresponding file server to each process manager via the network.
The executable program thus returned is allocated to an appropriate process frame PF in the process frame group managed by each process manager and executed.

また、プロセスの停止はマスタ・マネージヤ
MMからプロセス・マネージヤに停止すべきプロ
セス名と停止命令とをもつメツセージを伝達し、
これを受けたプロセス・マネージヤは、当該プロ
セスの実行を停止する。
Also, processes can be stopped by the master manager.
Sends a message from the MM to the process manager with the name of the process to be stopped and a stop command;
Upon receiving this, the process manager stops execution of the process.

任意のプロセス・フレーム群の中で実行されて
いるプロセス間の通信は送り手のプロセス・フレ
ームから送り手プロセス名、指定受け手プロセス
名及び通信内容とを含むメツセージ・パケツトを
ネツトワークを通して授受することによつて行
う。
Communication between processes running in a given process frame group involves sending and receiving message packets from the sender's process frame through the network, including the sender process name, designated receiver process name, and communication content. It is done by.

ネツト・ワーク上に配置されたプロセス・マネ
ージヤは前記メツセージ・パケツト中の指定受け
手プロセス名に対応するプロセスが自分が管理す
るプロセス・フレーム群において実行されている
場合は、そのプロセス・フレームに受信した通信
内容を知らせる。
If the process corresponding to the specified recipient process name in the message packet is being executed in a process frame group that it manages, the process manager located on the network will Notify the content of the communication.

これに対して受け手プロセス・フレームからは
前記メツセージ・パケツトを受理した旨の応答メ
ツセージが返送され、この後通信が開始される。
In response, the receiving process frame returns a response message indicating that the message packet has been received, and communication is then started.

また、プロセス・マネージヤは受信したメツセ
ージ・パケツト中の指定受け手プロセス名が管理
するプロセス・フレームのいずれとも一致しない
場合、或はその実行がなされていない場合には前
記メツセージ・パケツトを無視し隣接するマネー
ジヤにそのまま送付し、各マネージヤはこのよう
な操作を順次行い、メツセージ・パケツトに含ま
れる指定受け手プロセス名を管理するマネージヤ
に渡るまで繰り返される。
Additionally, if the specified recipient process name in the received message packet does not match any of the process frames it manages, or if the process frame is not being executed, the process manager ignores the message packet and sends the message packet to the adjacent process frame. The message is sent as is to the manager, and each manager sequentially performs such operations until the specified recipient process name contained in the message packet reaches the manager who manages it.

尚、このシステムにおけるメインプログラムの
ロードはマスタ・マネージヤMMを介して行い、
またリング中の通信マネージヤCMは他のコンピ
ユータ或は他のコンピユータ・システムと通信を
行う場合に使用するもので、該他のコンピユー
タ・システム特有の信号形態に当該システムのメ
ツセージを変換して送受信する機能を果たすもの
である。
The main program in this system is loaded via the master manager MM.
Also, the communication manager CM in the ring is used when communicating with other computers or other computer systems, and converts the messages of the system into a signal form specific to the other computer system and sends and receives them. It is something that fulfills a function.

このように構成したコンピユータ・システムに
よれば、リング状に接続した全てのPE(プロセツ
サ)にプログラムの一部を分散して割り当てて実
行させる所謂負荷分散処理を果すことができ、し
かもそのうちのいくつか(サーバ)には周辺機器
例えばデイスク、CRT、デイスプレイ或はプリ
ンタ等に対するIOインタフエースを備えている
のでメイン・プロセツサに負荷をかけることな
く、周辺機器を駆動でき、この働きは機能分散処
理に当る。即ち、システムを構成する全てのプロ
セツサは機能分散と負荷分散の両者に対応するこ
とができるから、実行するプログラムの性格つま
りIO限界プログラムか、計算限界プログラムか
を特に意識することなく夫々適宜その実行を部分
的に複数のプロセツサに割当てて実行することが
できる。
According to a computer system configured in this way, it is possible to carry out so-called load distribution processing in which a part of a program is distributed and executed by all PEs (processors) connected in a ring. The server (server) is equipped with an IO interface for peripheral devices such as disks, CRTs, displays, and printers, so it can drive peripheral devices without placing a load on the main processor, and this function is useful for distributed processing. Hit. In other words, all the processors that make up the system can support both function distribution and load distribution, so they can be executed as appropriate without being particularly aware of the nature of the program to be executed, that is, whether it is an IO limit program or a computation limit program. can be partially assigned to multiple processors for execution.

このように、複数のプログラムをあたかも一つ
のコンピユータ・システムの如く互いに協調して
プロセス処理に利用できるのは、各プロセツサが
自から通信チヤネルを独自に管理するチヤネル・
プロセツサを備えたからである。
In this way, multiple programs can be used for process processing in cooperation with each other as if they were a single computer system because each processor independently manages the communication channel.
This is because it is equipped with a processor.

しかしながら、このコンピユータ・システムで
は、全ての信号がリング状に接続したチヤネル・
プロセツサを介して転送されるため、該チヤネル
のトラフイツク上の制限を受け、処理スピード向
上に自ずと限界があつたこと上述した通りであ
る。
However, in this computer system, all signals are connected in a ring.
As mentioned above, since the data is transferred via the processor, there is a limit to the improvement in processing speed due to the traffic limitations of the channel.

そこで、本発明では以下のように構成する。 Therefore, the present invention is configured as follows.

第1図は本発明において使用するPEの一実施
例を示すブロツク図であつて、これはCPUに例
えば4つのチヤネル・プロセツサch・Pを付加
したものであつて、これらチヤネル・プロセツサ
は自ら通信チヤネルを制御管理して、通信チヤネ
ルを介して送られてくるメツセージ・パケツト或
はその他のメツセージ内容を読み取りこれを
CPUに連絡する。
FIG. 1 is a block diagram showing an embodiment of a PE used in the present invention, in which, for example, four channel processors ch and P are added to a CPU, and these channel processors communicate by themselves. Control and manage the communication channel and read and read message packets or other message contents sent through the communication channel.
Contact CPU.

4つのチヤネル・プロセツサch・Pのうち2
つは隣接のPEと接続するために使用し、残りの
2つのチヤネル・プロセツサch・Pを他のPEと
接続する(他のPEに接続するPEを含めても差し
支えない)。
2 out of 4 channel processors ch.P
One is used to connect to an adjacent PE, and the remaining two channel processors ch.P are used to connect to other PEs (PEs connected to other PEs may also be included).

第2図はこのPEを用いて構成した本発明のコ
ンピユータ・システムの一実施例を示すブロツク
図であつて、説明を簡単にするためにコンピユー
タ・システムのうちプロセス・フレームを有した
プロセス・マネージヤSMのいくつかのみを抽出
したものである。
FIG. 2 is a block diagram showing an embodiment of the computer system of the present invention configured using this PE. Only some of the SMs are extracted.

同図においてPE1乃至PEnは夫々CPUと該
CPUによつて独自に管理するチヤネル・プロセ
ツサch・P4個とから成るマイクロ・プロセツサ
であつて、これらPEは前記チヤネル・プロセツ
サに接続されたチヤネルのうちの2つ、例えば
ch1とch2とを介して互いに隣接するPEと接続
し、図示を省略した他のPEとともにリング状に
接続され、さらに各々のPEの残りの2つのチヤ
ネルであるch3,ch4は共にクロスバースイツ
チCBSの所要端に接続されたものである。
In the same figure, PE1 to PEn correspond to the CPU, respectively.
A microprocessor consisting of four channel processors CH and P independently managed by the CPU, and these PEs are configured to control two of the channels connected to the channel processor, e.g.
They are connected to adjacent PEs via ch1 and ch2, and are connected in a ring with other PEs (not shown), and the remaining two channels of each PE, ch3 and ch4, are both connected to the crossbar switch CBS. It is connected to the required end of.

このように構成した装置において前記クロスバ
ースイツチCBSを第3図に示す如く結線した場
合を考えると、PE1の第3のチヤネルch13は
前記クロスバースイツチCBSを介してPE2の第
4のチヤネルch24に接続され、以下同様に該
PE2のch23はPEnのchn4に、該PEnのchn3
は再びPE1のch14に夫々接続されてPE1,
PE2及びPEnの3つのプロセツサがリング状に
接続されたことになる。
Considering the case where the crossbar switch CBS is connected as shown in FIG. 3 in a device configured as described above, the third channel ch13 of PE1 is connected to the fourth channel ch24 of PE2 via the crossbar switch CBS. connected, and the same applies below.
ch23 of PE2 is chn4 of PEn, chn3 of the PEn
are connected to ch14 of PE1 again and PE1,
This means that the three processors PE2 and PEn are connected in a ring.

従つて、これら3つのPEに関しては全てのPE
とリング接続した基本チヤネル・ルートの他に上
記バイパス・チヤネル・ルートを有し、これによ
つて以下述べるような分散処理が可能となる。
Therefore, for these three PEs, all PEs
In addition to the basic channel route that is ring-connected to the network, it has the above-mentioned bypass channel route, which enables distributed processing as described below.

即ち、まず前記基本チヤネル・ルートを介して
一つのプログラムを所要ブロツクに分け、夫々を
PEのいくつかに割当て実行させる。
That is, first, one program is divided into required blocks via the basic channel route, and each block is divided into
Assign some PEs to execute.

分散処理を割当てたPEのうちの他のPEの処理
結果を必要とするPE同志或は処理途中において
マスタ・マネージヤからの指令等を要するものを
前記バイパス・チヤネル・ルートにて接続してこ
れら相互に関連するPE間のデータの転送を行う
に当つて基本チヤネル・ルートを用いず、バイパ
ス・チヤネル・ルートを使用して行えば、基本チ
ヤネル・ルート使用状態にかかわらず、独自に通
信等を行い得るから処理スピードを著しく向上す
ることができる。
Among PEs to which distributed processing is assigned, PEs that require the processing results of other PEs or those that require commands from the master manager during processing can be connected to each other through the bypass channel route. When transferring data between PEs related to PEs, if the bypass channel route is used instead of the basic channel route, communication etc. will be performed independently regardless of the usage status of the basic channel route. As a result, processing speed can be significantly improved.

なお、前記クロスバースイツチの構成及びその
動作については、既知の技術であるから詳細な説
明は省略する。
It should be noted that the configuration and operation of the crossbar switch are known techniques, so a detailed explanation will be omitted.

以上述べた実施例は、リング状に接続したPE
のうち一部のみがチヤネル・プロセツサ4ケ備え
た場合を示したが、本発明の実施に当つては、こ
れに限らず、種々変形が可能である。
The embodiment described above is based on PEs connected in a ring shape.
Although a case is shown in which only some of them are equipped with four channel processors, the present invention is not limited to this, and various modifications are possible.

例えば、リング状に接続する全てのPE夫々に
4ケのチヤネル・プロセツサを備えるとともに、
リング接続に要するもの以外のチヤネル・プロセ
ツサ全てを上述したクロスバースイツチを介して
接続しても良く、この場合も必要なもののみを選
択的にバイパスリング・チヤネル・ルートによつ
て接続することも可能である。またPEのチヤネ
ル・プロセツサを4つ以上備えてもよいこと明ら
かであろう。
For example, each PE connected in a ring is equipped with four channel processors, and
All channel processors other than those required for ring connection may be connected via the above-mentioned crossbar switch, or in this case, only the necessary ones may be selectively connected via a bypass ring channel route. It is possible. It will also be clear that more than four PE channel processors may be provided.

さらに、本願発明を実施するに当つては、同一
出願人の出願に係る特願昭62−87782号に記載し
た技術を併用しても差し支えない。
Furthermore, in carrying out the present invention, the technology described in Japanese Patent Application No. 87782/1987 filed by the same applicant may be used in combination.

(発明の効果) 本発明は以上説明したように、独自に管理し得
るチヤネル・プロセツサを4ケ以上備えたプロセ
ツサを該チヤネル・プロセツサを介してリング状
に接続し、更にこれらのうち必要なプロセツサを
選択して前記リング状ルートとは別のバイパス用
チヤネル・ルートにて相互接続するように構成し
たものであるから、関連する分散プログラムの実
行に当つて前記基本チヤネル・ルートの使用状態
にかかわらず前記所要プロセツサ間の通信を行う
ことができ、、より一層分散処理スピードを向上
するうえで効果がある。
(Effects of the Invention) As explained above, the present invention connects processors each having four or more channel processors that can be independently managed in a ring shape through the channel processors, and further connects the processors that are necessary among them. are selected and interconnected by a bypass channel route different from the ring-shaped route, so regardless of the usage status of the basic channel route when executing the related distributed program. First, communication between the required processors can be performed, which is effective in further improving the speed of distributed processing.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明において使用するプロセツサの
一実施例を示すブロツク図、第2図は本発明のコ
ンピユータ・システムの一実施例を示す部分構成
図、第3図は前記第2図に示したコンピユータ・
システムの一結線状態を説明するための構成図、
第4図a,bは従来のコンピユータ・システムの
構成を示す概念図、第5図は同一出願人が提案済
みのコンピユータ・システムの一実施例を示す構
成図である。 1……CPU、ch・P……チヤネル・プロセツ
サ、PE乃至PEn……独自に管理するチヤネル・
プロセツサを備えたプロセツサ、CBS……クロ
スバースイツチ。
FIG. 1 is a block diagram showing one embodiment of the processor used in the present invention, FIG. 2 is a partial configuration diagram showing one embodiment of the computer system of the present invention, and FIG. 3 is a block diagram showing one embodiment of the computer system of the present invention. Computer/
A configuration diagram to explain the wiring state of the system,
4a and 4b are conceptual diagrams showing the configuration of a conventional computer system, and FIG. 5 is a configuration diagram showing an embodiment of a computer system proposed by the same applicant. 1...CPU, ch/P...channel processor, PE to PEn...channel independently managed
A processor equipped with a processor, CBS...Crossbar switch.

Claims (1)

【特許請求の範囲】 1 通信用チヤネルを独自に管理するチヤネル・
プロセツサを少なくとも4個以上備えたマイク
ロ・プロセツサを複数備え、前記チヤネル・プロ
セツサを介して通信チヤネルまたはバスラインに
よつてリング状に接続し且つ前記複数のマイク
ロ・プロセツサのうち所要数が一定数のプロセ
ス・フレーム群を管理するプロセス・マネージ
ヤ、また他の少なくとも1つが該プロセス・マネ
ージヤを管理するマスタ・マネージヤであり、前
記マスタ・マネージヤからの要求に応じてプロセ
ス・マネージヤが自ら管理するプロセス・フレー
ム群の一つに適宜プロセスを割付け実行するよう
構成したコンピユータ・システムにおいて、 前記チヤネル・プロセツサのうち隣接するマイ
クロ・プロセツサとの接続に使用したもの以外の
チヤネル・プロセツサを介して所要マイクロ・プ
ロセツサ相互間を接続することによつてバイパス
用ルートを設けたことを特徴とするコンピユー
タ・システム。 2 前記バイパス用ルートに使用する各チヤネ
ル・プロセツサ間にクロスバースイツチを挿入す
ることによつて任意のプロセツサ間にバイパス用
ルートを設定することができるように構成したこ
とを特徴とする特許請求の範囲第1項記載のコン
ピユータ・システム。 3 前記リング状に接続したマイクロ・プロセツ
サのうち少なくとも1つを他のコンピユータ・シ
ステムと通信を行なう機能を持つた通信マネージ
ヤとし、該通信マネージヤを介して他のコンピユ
ータ・システムと接続したことを特徴とする特許
請求の範囲第1項または第2項記載のコンピユー
タ・システム。 4 特許請求の範囲第3項記載のコンピユータ・
システム複数を前記通信マネージヤをノードとし
てリング状に接続したことを特徴とするコンピユ
ータ・システム。 5 前記特許請求の範囲第4項記載のコンピユー
タ・システムにおいて、一つのコンピユータ・シ
ステム内のプロセス割付け実行を行ない得るプロ
セス・フレームが存在しない場合、前記通信マネ
ージヤを介して他のコンピユータ・システムにそ
の実行を依頼することによつて該リング状に接続
した複数のコンピユータ・システムの全体または
所要のものにて、関連するプログラム処理を分散
実行し得るよう構成したことを特徴とするコンピ
ユータ・システム。 6 特許請求の範囲第1項乃至第5項記載のコン
ピユータ・システム以外のコンピユータ・システ
ムに前記マスタ・マネージヤと通信マネージヤと
を付加することによつてこれらを互いに接続し、
さらにはこれらのコンピユータ・システム間に場
バイパスルートを形成し得るよう構成したことを
特徴とするコンピユータ・システム。
[Claims] 1. A channel that independently manages communication channels.
A plurality of microprocessors each having at least four or more processors are connected in a ring shape by a communication channel or a bus line through the channel processor, and a required number of microprocessors among the plurality of microprocessors is a fixed number. A process manager that manages a group of process frames, and at least one other is a master manager that manages the process managers, and a process frame that the process manager manages himself/herself in response to a request from the master manager. In a computer system configured to appropriately allocate and execute a process to one of the groups, the required microprocessors can communicate with each other through a channel processor other than the one used to connect the adjacent microprocessor among the channel processors. A computer system characterized in that a bypass route is provided by connecting between. 2. The invention is characterized in that a bypass route can be set between arbitrary processors by inserting a crossbar switch between each channel processor used for the bypass route. A computer system according to scope 1. 3. At least one of the microprocessors connected in a ring shape is a communication manager having a function of communicating with other computer systems, and the microprocessors are connected to other computer systems via the communication manager. A computer system according to claim 1 or 2. 4. The computer described in claim 3.
A computer system characterized in that a plurality of systems are connected in a ring shape with the communication manager as a node. 5. In the computer system according to claim 4, if there is no process frame that can perform process allocation within one computer system, the process frame is transferred to another computer system via the communication manager. 1. A computer system characterized in that, by requesting execution, related program processing can be executed in a distributed manner by all or as required of the plurality of computer systems connected in the ring. 6. Adding the master manager and communication manager to a computer system other than the computer system according to claims 1 to 5, thereby connecting them to each other;
Furthermore, the computer system is characterized in that it is configured such that a field bypass route can be formed between these computer systems.
JP62124930A 1987-03-11 1987-05-21 Computer system Granted JPS63289666A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62124930A JPS63289666A (en) 1987-05-21 1987-05-21 Computer system
EP88302056A EP0286240B1 (en) 1987-03-11 1988-03-10 Computer system
DE19883855338 DE3855338T2 (en) 1987-03-11 1988-03-10 Computer system
US07/711,122 US5179715A (en) 1987-03-11 1991-06-05 Multiprocessor computer system with process execution allocated by process managers in a ring configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62124930A JPS63289666A (en) 1987-05-21 1987-05-21 Computer system

Publications (2)

Publication Number Publication Date
JPS63289666A JPS63289666A (en) 1988-11-28
JPH0575141B2 true JPH0575141B2 (en) 1993-10-19

Family

ID=14897686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62124930A Granted JPS63289666A (en) 1987-03-11 1987-05-21 Computer system

Country Status (1)

Country Link
JP (1) JPS63289666A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5493575B2 (en) 2009-08-10 2014-05-14 富士通株式会社 Information processing apparatus and information processing apparatus control method
JP2018156267A (en) 2017-03-16 2018-10-04 富士通株式会社 Arithmetic processing device, information processing device, and method for controlling arithmetic processing device

Also Published As

Publication number Publication date
JPS63289666A (en) 1988-11-28

Similar Documents

Publication Publication Date Title
US5025369A (en) Computer system
US7386619B1 (en) System and method for allocating communications to processors in a multiprocessor system
KR102103596B1 (en) A computer cluster arragement for processing a computation task and method for operation thereof
EP0312739B1 (en) Apparatus and method for interconnecting an application of a transparent services access facility to a remote source
JPH10301871A (en) System and method for controlling transmission of relatively large data object in communication system
JP2633900B2 (en) Common bus control method
CN111597024B (en) Cross-domain cluster processing method and device, electronic equipment and storage medium
US10353857B2 (en) Parallel processing apparatus and method for controlling communication
CN108028806A (en) The method and apparatus that virtual resource is distributed in network function virtualization NFV networks
US7228375B1 (en) System and method for efficient input/output of a computer system
JPH0575141B2 (en)
JPH0553939A (en) File transfer processing system
JP3494545B2 (en) Distributed computer system, computer and distributed processing method
JPH11175485A (en) Distributed system and prallel operation control method
JP2855326B2 (en) Computer system
JPH1196108A (en) Computer system and bus control device
JP3176199B2 (en) Server client system
JP2600017B2 (en) Communication line sharing method between virtual machines
JPS61848A (en) Bus selection system for decentralized control system
JP3050131B2 (en) Arbitration method
JP2576934B2 (en) Memory-mapped interrupt method
JPS61143858A (en) File share method for plural operating systems
JPH04274524A (en) System for controlling inter-process communication
JP2881234B2 (en) Loosely coupled multiprocessor system
JPS63223948A (en) Inter-processor communication method in multiprocessor os