JPH057208A - Multi-processor system - Google Patents

Multi-processor system

Info

Publication number
JPH057208A
JPH057208A JP3156859A JP15685991A JPH057208A JP H057208 A JPH057208 A JP H057208A JP 3156859 A JP3156859 A JP 3156859A JP 15685991 A JP15685991 A JP 15685991A JP H057208 A JPH057208 A JP H057208A
Authority
JP
Japan
Prior art keywords
processor
abnormality
abnormality notification
processors
failure determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3156859A
Other languages
Japanese (ja)
Inventor
Toshihiko Asama
俊彦 浅間
Yoko Miyasaka
葉子 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Communication Systems Ltd
Original Assignee
NEC Corp
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Communication Systems Ltd filed Critical NEC Corp
Priority to JP3156859A priority Critical patent/JPH057208A/en
Publication of JPH057208A publication Critical patent/JPH057208A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To quickly decide the presence or absence of the trouble of each processor in a multi-processor system with the small traffic of the communication between processors. CONSTITUTION:In a multi-processor system, during the communication between processors, when a transmitting source processor 21 detects the abnormality of a transmitting destination processor 22, it is informed that the abnormality exists at a master processor 30. A CPU 60 receives the information, adds '1' to an abnormality informing frequency counter 72 corresponding to the processor 22, and checks whether or not the abnormality informing frequency counter 72 exceeds the prescribed threshold. When it exceeds, it is decided that the trouble exists at the processor 22, and when it does not exceed, the trouble deciding processing (health checking) performed originally periodically is performed even when the period does not reach, and it is decided whether or not it is the trouble.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数のプロセッサがバ
スを介して接続され、プロセッサ相互間で通信を行うマ
ルチプロセッサシステムに係り、特にプロセッサ間の通
信中に異常有りとの通知があったプロセッサについて障
害プロセッサか否かを判定する機能を有するマルチプロ
セッサシステムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multiprocessor system in which a plurality of processors are connected via a bus and the processors communicate with each other. The present invention relates to a multiprocessor system having a function of determining whether a processor is a faulty processor.

【0002】[0002]

【従来の技術】従来、この種のマルチプロセッサシステ
ムにおいては、障害プロセッサの判定方式として、障害
の判定機能をもつマスタプロセッサが、各スレーブプロ
セッサに対し、周期的に障害判定処理(ヘルスチェッ
ク)を行うことによりプロセッサの障害を判定する方式
と、プロセッサ相互間で通信中に、送信元プロセッサが
送信先プロセッサの異常を検出すると、送信元プロセッ
サがマスタプロセッサに対して異常を通知(密告)し、
マスタプロセッサが各スレーブプロセッサごとに異常で
あると通知された回数を累計し、その異常通知回数が所
定のしきい値を越えた場合にそのプロセッサを障害プロ
セッサであると決定する方式とを併用している。
2. Description of the Related Art Conventionally, in a multiprocessor system of this kind, a master processor having a failure determination function periodically performs failure determination processing (health check) on each slave processor as a method of determining a failed processor. When the source processor detects an abnormality in the destination processor during communication between the processors and the method of determining the failure of the processor by performing the transmission, the source processor notifies the master processor of the abnormality (notice),
The master processor accumulates the number of times each slave processor is notified of an error, and when the error notification count exceeds a specified threshold, the processor is determined to be the faulty processor. ing.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述の
2つの方式のうち送信相手からの異常通知を受けて、そ
の通知の回数としきい値とを比較して障害か否かを判定
する方式では、各プロセッサの異常通知回数がしきい値
を越えないと障害と判定されない。このため、プロセッ
サ相互間通信のトラヒックが少ないプロセッサでは、障
害を判定するのに時間がかかるという問題があった。
However, of the above-mentioned two methods, in the method of receiving an abnormality notification from the transmission partner and comparing the number of times of notification and a threshold value to determine whether or not there is a failure, If the number of error notifications of each processor does not exceed the threshold value, it is not judged as a failure. Therefore, there is a problem that it takes time to determine a failure in a processor with low traffic between processors.

【0004】本発明は上記問題点に鑑みてなされたもの
で、その目的は、プロセッサ相互通信のトラヒックが少
ない場合においても、早期に障害プロセッサの判定を行
うことができるマルチプロセッサシステムを提供するこ
とにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a multiprocessor system capable of determining a failed processor early even when the traffic of processor mutual communication is small. It is in.

【0005】[0005]

【課題を解決するための手段】本発明は、複数のプロセ
ッサがバスを介して接続され相互に通信を行うマルチプ
ロセッサシステムにおいて、前記プロセッサ相互間の通
信中に、送信元プロセッサが送信先プロセッサの異常を
検出したとき、その異常通知を受信する異常通知受信手
段と、この異常通知受信手段が受信した異常通知の累計
をとる累計処理手段と、各プロセッサについての異常通
知回数のしきい値を設定するしきい値設定手段と、前記
累計処理手段により算出された累計値が前記しきい値設
定手段により設定されたしきい値に達したか否かを判定
する異常通知頻度チェック手段と、前記プロセッサの障
害判定処理を行う障害判定処理手段と、前記異常通知頻
度チェック手段により前記累計値がしきい値に達してい
ないと判定された場合に前記障害判定処理手段を起動さ
せる障害判定起動手段とを備えた構成としたものであ
る。
According to the present invention, in a multiprocessor system in which a plurality of processors are connected via a bus and communicate with each other, a source processor is a destination processor during communication between the processors. When an abnormality is detected, the abnormality notification receiving means for receiving the abnormality notification, the cumulative processing means for accumulating the abnormality notifications received by the abnormality notification receiving means, and the threshold value of the abnormality notification frequency for each processor are set. Threshold value setting means, abnormality notification frequency check means for determining whether the cumulative value calculated by the cumulative value processing means has reached the threshold value set by the threshold value setting means, and the processor It is determined that the accumulated value does not reach the threshold value by the failure determination processing means for performing the failure determination processing and the abnormality notification frequency check means. It is obtained by a structure in which a failure determination starting means for starting the failure determination processing unit to focus.

【0006】本発明のマルチプロセッサシステムでは、
前記障害判定処理手段による障害判定は、異常通知があ
ったプロセッサのみに対して行うものであり、また前記
異常通知頻度チェック手段により前記累計値がしきい値
に達していると判定された場合には、前記送信先プロセ
ッサに障害があると判断するものである。
In the multiprocessor system of the present invention,
The failure determination by the failure determination processing means is performed only for the processor that has received the abnormality notification, and when the abnormality notification frequency check means determines that the accumulated value has reached the threshold value. Determines that the destination processor has a failure.

【0007】このような構成により本発明のマルチプロ
セッサシステムでは、プロセッサ相互間で通信中、送信
元プロセッサが送信先プロセッサの異常を検出し異常通
知した場合、この異常通知の累計としきい値とが比較さ
れ、累計値がしきい値に達している場合には障害有りと
判定する。一方、累計値がしきい値に達していない場合
には、本来周期的に行っている障害判定処理を、その周
期がきていなくても実行し、これにより障害プロセッサ
か否かの判定が行われる。
With such a configuration, in the multiprocessor system of the present invention, when the source processor detects an abnormality of the destination processor during communication between the processors and reports the abnormality, the cumulative total of the abnormality notification and the threshold value are It is determined that there is a failure when compared and the cumulative value reaches the threshold value. On the other hand, if the accumulated value does not reach the threshold value, the failure determination processing that is originally performed periodically is executed even if the cycle has not come, and it is determined whether or not the processor is the failure processor. .

【0008】[0008]

【実施例】以下、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0009】図1は本発明の一実施例に係るマルチプロ
セッサシステムの構成を表すものである。
FIG. 1 shows the configuration of a multiprocessor system according to an embodiment of the present invention.

【0010】このマルチプロセッサシステムは、n個の
プロセッサ21〜2nとマスタプロセッサ30をバス1
0を介して接続して構成され、プロセッサ21〜2nお
よびマスタプロセッサ30の相互間で通信を行いながら
処理を進めるものである。
In this multiprocessor system, n processors 21 to 2n and a master processor 30 are connected to a bus 1.
It is configured to be connected via 0, and the processing is performed while the processors 21 to 2n and the master processor 30 communicate with each other.

【0011】マルチプロセッサ30は、障害判定処理を
実行するCPU(中央処理装置)60と、バス10上の
データを取り込んでCPU60に伝送する受信部40
と、CPU60からデータをバス10上に送信する送信
部50と、CPU60に接続されたカウンタ70および
ROM(リード・オンリ・メモリ)80とを備えてい
る。カウンタ70は、それぞれプロセッサ21〜2nに
対応する複数の異常通知回数カウンタ71〜7nにより
構成されている。ROM80には後述の流れ図に従った
障害処理プログラムが格納されている。
The multiprocessor 30 includes a CPU (Central Processing Unit) 60 for executing a failure determination process and a receiving unit 40 for receiving data on the bus 10 and transmitting it to the CPU 60.
And a transmission section 50 for transmitting data from the CPU 60 onto the bus 10, a counter 70 and a ROM (read only memory) 80 connected to the CPU 60. The counter 70 is composed of a plurality of abnormality notification number counters 71 to 7n corresponding to the processors 21 to 2n, respectively. The failure processing program according to the flow chart described later is stored in the ROM 80.

【0012】図2は、このマルチプロセッサシステムの
原理的な構成を表すものである。このマルチプロセッサ
システムは、プロセッサ相互間の通信中に、送信元プロ
セッサが送信先プロセッサの異常を検出したとき、その
異常通知を受信する異常通知受信手段61と、この異常
通知受信手段61が受信した異常通知の累計をとる累計
処理手段62と、各プロセッサについての異常通知回数
のしきい値を設定するしきい値設定手段63と、累計処
理手段62により算出された累計値がしきい値設定手段
63により設定されたしきい値に達したか否かを判定す
る異常通知頻度チェック手段64と、異常通知がなされ
たプロセッサの障害判定処理を行う障害判定処理手段6
6と、異常通知頻度チェック手段64により累計値がし
きい値に達していないと判定された場合に障害判定処理
手段66を起動させる障害判定起動手段65とを有して
いる。
FIG. 2 shows the basic configuration of this multiprocessor system. In this multiprocessor system, when the transmission source processor detects an abnormality in the transmission destination processor during communication between the processors, the abnormality notification receiving means 61 for receiving the abnormality notification and the abnormality notification receiving means 61 for receiving the abnormality notification are received. Cumulative processing means 62 for accumulating the abnormal notifications, threshold setting means 63 for setting the threshold value of the number of abnormal notifications for each processor, and the cumulative value calculated by the cumulative processing means 62 is the threshold setting means. An abnormality notification frequency check means 64 for determining whether or not the threshold value set by 63 has been reached, and a failure determination processing means 6 for performing a failure determination process for the processor to which the abnormality notification is made.
6 and a failure determination activation means 65 that activates the failure determination processing means 66 when the abnormality notification frequency check means 64 determines that the cumulative total has not reached the threshold value.

【0013】次に、本実施例のマルチプロセッサシステ
ムにおける障害判定処理動作を図3の流れ図を参照して
説明する。本実施例においては、たとえばプロセッサ2
2を異常プロセッサ、プロセッサ21および23〜2n
をそれぞれ正常プロセッサとし、プロセッサ数nを9
個、障害判定のしきい値を5とする。なお、本実施例で
も、前述の周期的な障害判定処理(ヘルスチェック)を
行うものとする。
Next, the failure determination processing operation in the multiprocessor system of this embodiment will be described with reference to the flow chart of FIG. In this embodiment, for example, the processor 2
2 is an abnormal processor, processors 21 and 23-2n
Each as a normal processor, and the number of processors n is 9
The threshold value for failure determination is set to 5. In the present embodiment as well, the above-described periodic failure determination processing (health check) is performed.

【0014】まず、プロセッサ21とプロセッサ22が
バス10を介して通信しているとき、プロセッサ21が
プロセッサ22の異常を検出すると、このプロセッサ2
1はバス10を介してマスタプロセッサ30にプロセッ
サ22が異常である旨を通知する。マスタプロセッサ3
0では、CPU60が、プロセッサ21からの異常通知
を受信部40を介して受け取り(ステップS1)、これ
によりカウンタ70中のプロセッサ22に対応する異常
通知回数カウンタ72に1を加算する(ステップS2)
する。その結果、異常通知回数カウンタ72のカウント
値が「1」となる。
First, when the processor 21 detects an abnormality in the processor 22 while the processor 21 and the processor 22 are communicating with each other via the bus 10, this processor 2
1 notifies the master processor 30 via the bus 10 that the processor 22 is abnormal. Master processor 3
At 0, the CPU 60 receives the abnormality notification from the processor 21 via the receiving unit 40 (step S1), and thereby increments the abnormality notification number counter 72 corresponding to the processor 22 in the counter 70 by 1 (step S2).
To do. As a result, the count value of the abnormality notification number counter 72 becomes "1".

【0015】次に、CPU60は異常通知回数カウンタ
72がしきい値の5を越えたか否かをチェックする(ス
テップS3)。ここで、異常通知回数カウンタは「1」
であるから、プロセッサ22は障害とは判定されない
が、CPU60はさらに、本来周期的に行っている障害
判定処理を、その周期がきていなくても、以下のように
実行する。
Next, the CPU 60 checks whether or not the abnormality notification number counter 72 exceeds a threshold value of 5 (step S3). Here, the abnormality notification frequency counter is "1".
Therefore, the processor 22 is not determined to be a failure, but the CPU 60 further executes the failure determination processing that is originally performed periodically as follows even if the cycle has not come.

【0016】すなわち、プロセッサ21から異常通知が
あった場合には、その通知回数がしきい値に達していな
くても(ステップS3;N)、CPU60はバス10を
介して送信部41からプロセッサ22に対してチェック
信号を送出する(ステップS4)。プロセッサ22がそ
の信号を受け取った後、応答信号をバス10を介して返
すと、マスタプロセッサ30では、返ってきた信号を受
信部40で受け取りCPU60に伝える(ステップS
5)。CPU60は返ってきた信号をチェックして異常
か否かを検出し(ステップS6)、異常有りの場合
(Y)にはプロセッサ22が障害プロセッサであると判
定する(ステップS7)。異常なしと判定した場合(ス
テップS;N)にはステップS1へ戻る。
That is, when the processor 21 gives an abnormality notification, the CPU 60 sends the notification from the transmitter 41 to the processor 22 via the bus 10 even if the number of notifications has not reached the threshold (step S3; N). A check signal is sent to (step S4). After the processor 22 receives the signal, when the response signal is returned via the bus 10, the master processor 30 receives the returned signal at the receiving unit 40 and transmits it to the CPU 60 (step S
5). The CPU 60 checks the returned signal to detect whether or not there is an abnormality (step S6), and if there is an abnormality (Y), determines that the processor 22 is the faulty processor (step S7). When it is determined that there is no abnormality (step S; N), the process returns to step S1.

【0017】また、本実施例のマルチプロセッサシステ
ムでは、仮に、上記障害判定処理で障害プロセッサ22
を検出できなくても、プロセッサ22がプロセッサ23
〜27と通信すれば、プロセッサ22はプロセッサ23
〜27の各々から1回ずつ異常通知される。このため、
異常通知回数カウンタ72のカウント値が6となり(ス
テップS3;Y)、しきい値の5を越えるのでプロセッ
サ22は障害プロセッサである判定される。
Further, in the multiprocessor system of this embodiment, it is assumed that the faulty processor 22 is subjected to the fault judging process.
Processor 22 cannot detect
~ Processor 27, processor 22
Each of ~ to 27 gives an abnormality notification once. For this reason,
The count value of the abnormality notification number counter 72 becomes 6 (step S3; Y) and exceeds the threshold value of 5, so that the processor 22 is determined to be the faulty processor.

【0018】このように本実施例のマルチプロセッサシ
ステムにおいては、プロセッサ相互間の通信中に、送信
元プロセッサが送信先プロセッサの異常を検出し異常通
知した場合、マスタプロセッサ30が本来周期的に行っ
ている障害判定処理が、その周期がきていなくても実行
される。したがって、特にプロセッサ間通信のトラヒッ
クが少ない場合においても、プロセッサの障害を早期に
判定することができる。
As described above, in the multiprocessor system of the present embodiment, when the source processor detects an abnormality of the destination processor and notifies the abnormality during the communication between the processors, the master processor 30 originally performs the periodical operation. The failure determination process is executed even if the cycle has not come. Therefore, even when the traffic of communication between processors is small, the failure of the processor can be determined early.

【0019】[0019]

【発明の効果】以上説明したように請求項1ないし3記
載のマルチプロセッサシステムによれば、プロセッサ間
の相互通信中に、送信元プロセッサが送信先プロセッサ
の異常を検出し異常を通知したとき、異常通知されたプ
ロセッサについて、本来周期的に行っている障害判定処
理を実行するようにしたので、正常なプロセッサについ
て判定処理を行うような無駄な動作を行うことがなくな
る。したがって、特にプロセッサ間通信のトラヒックが
少ない場合において、プロセッサの障害を早期に判定で
きるという効果がある。
As described above, according to the multiprocessor system of the first to third aspects, when the source processor detects the abnormality of the destination processor and notifies the abnormality during mutual communication between the processors, Since the failure determination processing that is originally performed periodically is executed for the processor notified of the abnormality, there is no need to perform useless operations such as the determination processing for a normal processor. Therefore, there is an effect that the failure of the processor can be judged at an early stage especially when the traffic of the communication between the processors is small.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るマルチプロセッサシス
テムの構成を表すブロック図である。
FIG. 1 is a block diagram showing the configuration of a multiprocessor system according to an embodiment of the present invention.

【図2】本発明の基本原理を表すブロック図である。FIG. 2 is a block diagram showing the basic principle of the present invention.

【図3】図1のマルチプロセッサシステムの障害判定動
作を説明するための流れ図である。
FIG. 3 is a flowchart for explaining a failure determination operation of the multiprocessor system of FIG.

【符号の説明】[Explanation of symbols]

10 バス 21〜2n プロセッサ 30 マスタプロセッサ 40 受信部 50 送信部 60 CPU 61 累計処理部 62 異常通知頻度チェック処理部 63 障害判定起動部 64 障害判定処理部 70 カウンタ 71〜7n 異常通知回数カウンタ 80 ROM(リード・オンリ・メモリ) 10 bus 21-2n processor 30 master processor 40 Receiver 50 transmitter 60 CPU 61 Cumulative processing unit 62 Abnormality notification frequency check processing unit 63 Failure determination start-up unit 64 Failure determination processing unit 70 counter 71-7n Abnormality notification frequency counter 80 ROM (Read Only Memory)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のプロセッサがバスを介して接続さ
れ相互に通信を行うマルチプロセッサシステムにおい
て、前記プロセッサ相互間の通信中に、送信元プロセッ
サが送信先プロセッサの異常を検出したとき、その異常
通知を受信する異常通知受信手段と、この異常通知受信
手段が受信した異常通知の累計をとる累計処理手段と、
各プロセッサについての異常通知回数のしきい値を設定
するしきい値設定手段と、前記累計処理手段により算出
された累計値が前記しきい値設定手段により設定された
しきい値に達したか否かを判定する異常通知頻度チェッ
ク手段と、前記プロセッサの障害判定処理を行う障害判
定処理手段と、前記異常通知頻度チェック手段により前
記累計値がしきい値に達していないと判定された場合に
前記障害判定処理手段を起動させる障害判定起動手段と
を具備したことを特徴とするマルチプロセッサシステ
ム。
1. In a multiprocessor system in which a plurality of processors are connected via a bus and communicate with each other, when a source processor detects an abnormality of a destination processor during communication between the processors, the abnormality An abnormality notification receiving means for receiving the notification, and a cumulative processing means for accumulating the abnormality notifications received by the abnormality notification receiving means,
Threshold setting means for setting a threshold of the number of times of abnormality notification for each processor, and whether the cumulative value calculated by the cumulative processing means has reached the threshold set by the threshold setting means. An abnormality notification frequency check means for determining whether or not, a failure determination processing means for performing a failure determination process of the processor, and the abnormality notification frequency check means, if it is determined that the cumulative value has not reached the threshold value, A multiprocessor system comprising: a failure judgment starting means for starting a failure judgment processing means.
【請求項2】 前記障害判定処理手段による障害判定
は、異常通知があったプロセッサのみに対して行うこと
を特徴とする請求項1記載のマルチプロセッサシステ
ム。
2. The multiprocessor system according to claim 1, wherein the failure determination by the failure determination processing means is performed only on the processor that has been notified of the abnormality.
【請求項3】 前記前記異常通知頻度チェック手段によ
り前記累計値がしきい値に達していると判定された場合
には、前記送信先プロセッサに障害があると判断するこ
とを特徴とする請求項1記載のマルチプロセッサシステ
ム。
3. When the abnormality notification frequency check unit determines that the cumulative value has reached a threshold value, it is determined that the destination processor has a failure. 1. The multiprocessor system according to 1.
JP3156859A 1991-06-27 1991-06-27 Multi-processor system Pending JPH057208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3156859A JPH057208A (en) 1991-06-27 1991-06-27 Multi-processor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3156859A JPH057208A (en) 1991-06-27 1991-06-27 Multi-processor system

Publications (1)

Publication Number Publication Date
JPH057208A true JPH057208A (en) 1993-01-14

Family

ID=15636945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3156859A Pending JPH057208A (en) 1991-06-27 1991-06-27 Multi-processor system

Country Status (1)

Country Link
JP (1) JPH057208A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011526110A (en) * 2008-06-27 2011-09-29 エアバス・オペレイションズ・ゲーエムベーハー Fault node detection method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011526110A (en) * 2008-06-27 2011-09-29 エアバス・オペレイションズ・ゲーエムベーハー Fault node detection method

Similar Documents

Publication Publication Date Title
JP2004348274A (en) Diagnostic device for communication failure
JPH057208A (en) Multi-processor system
JP2021034828A (en) Communication device and protocol switching method
US8391137B2 (en) Management system and management method for managing a communication apparatus
US20060248531A1 (en) Information processing device, information processing method and computer-readable medium having information processing program
JP2006222800A (en) Multiplex communication system
JPH05225161A (en) Network monitoring system
JPH04275663A (en) System for deciding fault processor
JP3875509B2 (en) Anomaly detection method and anomaly detection system
JPH05120048A (en) Fault identification system
JP2655506B2 (en) Transmission line switching system
JP2006285845A (en) Information communication system having fault tolerance and information communication device having fault tolerance
JPH02281368A (en) Trouble detecting mechanism for controller
JPS6244847A (en) System supervising method
JP2842718B2 (en) Processor bus fault identification apparatus and method
JP2003152692A (en) Data processor
JPH053486A (en) Data transmitter system
JP2000032031A (en) Communication network, communication system and changing method for constitution information on the system
JPH08331162A (en) Token passing ring fault detection system
JP2807043B2 (en) Multiplex transmission equipment
JPH0898278A (en) Digital control system
JPS634366A (en) Mutual monitor system for multicomputer
JP2023098093A (en) Packet monitoring device, program, and packet monitoring method
JP2001325117A (en) Stand-by duplex system information processor and its system state checking method
JP2002118564A (en) Method of diagnosing communication abnormality