JPH0568156B2

JPH0568156B2 -

Info

Publication number: JPH0568156B2
Application number: JP19612681A
Authority: JP
Inventors: Seiichiro Iwase
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-12-05
Filing date: 1981-12-05
Publication date: 1993-09-28
Also published as: JPS5897968A

Description

【発明の詳細な説明】この発明は、デイジタル信号の標本化周波数変
換装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digital signal sampling frequency conversion device.

例えばデイジタルビデオ信号の標本化周波数と
しては、PAL方式及びSECAM方式に関して
858fh（fh：水平周波数）、NTSC方式に関して
910fhなどのいくつかの値が国際的に提案され、
検討されつつある。このような事情のもとで、標
本化周波数が異なるビデオデータを同一のシステ
ムで処理するために、標本化周波数の変換装置が
必要となる。 For example, regarding the sampling frequency of digital video signals, the PAL system and SECAM system are
Regarding 858fh (fh: horizontal frequency), NTSC system
Several values have been proposed internationally, such as 910fh,
It is being considered. Under these circumstances, a sampling frequency conversion device is required in order to process video data with different sampling frequencies in the same system.

この発明は、かかるデイジタルビデオ信号の標
本化周波数変換装置に関し、任意の２つの標本化
周波数間の変換を行なうことができ、且つ簡単、
小形なハードウエアのものを提供せんとするもの
である。 The present invention relates to a sampling frequency conversion device for digital video signals, which is capable of converting between any two sampling frequencies, and which is simple,
The aim is to provide compact hardware.

一般的に時刻ｔの補間値ｘ(t)は、標本化定理か
ら、ｘ(t)＝_∞ 〓〓^i=-∞ ｘ（ｉ／2W）・sin（2πWt−iπ）／2πWt−iπ…
…(1) Ｗ：信号の帯域ｉ：整数と表わされる。今、入力標本化周期をＴとするとＴ＝１／2W＝１／f_SA ……(2) f_SA：入力標本化周波数となり、時刻ｔ＝αT（α：実数）の信号の振幅ｘ
（αT）を求めるとｘ（αT）＝_∞ 〓〓^i=-∞ ｘ（iT）・sin（απ−iπ）／（απ−iπ）……
(3) となる。(3)式右辺の補間関数を一般的にａ(t)で表
わすとｘ（αT）＝_∞ 〓^i=-∞ ｘ（iT）ａ（αT−iT）となる。 Generally, the interpolated value x(t) at time t is calculated from the sampling theorem as follows: x(t)= _∞ 〓〓 ^i=-∞
...(1) W: Signal band i: Represented as an integer. Now, if the input sampling period is T, then T = 1/2W = 1/f _SA ...(2) f _SA is the input sampling frequency, and the amplitude x of the signal at time t = αT (α: real number)
To find (αT), x(αT)= _∞ 〓〓 ^i=-∞ x(iT)・sin(απ−iπ)/(απ−iπ)……
(3) becomes. When the interpolation function on the right side of equation (3) is generally expressed as a(t), it becomes x(αT)= _∞ 〓 ^i=-∞ x(iT)a(αT−iT).

ｎαｎ＋１ ……(4) なるｎを使つてｊ＝ｉ−ｎ（ｎ，ｊは整数）とするとｘ（αT）＝_∞ 〓^i=-∞ ｘ（nT＋jT）ａ（αT−nT−jT）となる。 nαn+1 ……(4) If we set j=i−n (n, j are integers) using n, then x(αT)= _∞ 〓 ^i=-∞ x(nT+jT)a(αT−nT−jT) .

β＝α−ｎ ……(5) なるＢ（β：実数）を使うとｘ（βT＋nT）＝_∞ 〓^i=-∞ ｘ（nT＋jT）ａ（βT−jT） ……(6) 普通フイルタ係数として無限の入力標本を必要と
しない有限インパルス応答即ちFIRデイジタルフ
イルタで構成するから、上式はｘ（βT＋nT）＝_N/2 〓^i=-N/2 ｘ（nT＋jT）ａ（βT−jT） ……(7) Ｎ：フイルタのタツプ数と表わされる。標本化周波数の変換をするために
は、β（０β１）のいろいろな値について、
(7)式の演算が必要である。よつて、補間用のデイ
ジタルフイルタとしては、各βの値ごとにフイル
タ係数（即ち補間関数をＴでサンプルしたＮ個の
値）を用意しておく必要がある。 β=α−n ……(5) Using B (β: real number), x(βT+nT)= _∞ 〓 ^i=-∞ x(nT+jT)a(βT−jT) ……(6) As a normal filter coefficient Since it is composed of a finite impulse response, that is, an FIR digital filter that does not require infinite input samples, the above formula is x (βT + nT) = _N/2 〓 ^{i = -N/2} x (nT + jT) a (βT - jT) ... (7) N: Expressed as the number of filter taps. In order to convert the sampling frequency, for various values of β (0β1),
It is necessary to calculate equation (7). Therefore, as a digital filter for interpolation, it is necessary to prepare filter coefficients (that is, N values obtained by sampling the interpolation function with T) for each value of β.

そこで、補間関数を細くサンプルしてメモリー
に蓄えておき、βに応じてβに対応する初期アド
レス及びそこからＴ〜NT分離れたアドレスの値
を読み出せるようにする。 Therefore, the interpolation function is sampled thinly and stored in a memory, so that depending on β, the initial address corresponding to β and the value of the address T to NT away from there can be read out.

この発明に依れば、簡潔、小形なハードウエア
によつて任意の標本化周波数の変換を行なうこと
ができ、例えばコンポーネントデイジタルビデオ
信号のNTSC←→PAL／SECAMの変換に適用する
ことができる。 According to the present invention, conversion of any sampling frequency can be performed using simple and compact hardware, and can be applied to, for example, conversion of component digital video signals from NTSC←→PAL/SECAM.

なお、標本化周波数の変換比は、一般には、整
数比しかできないが、ビデオデータのサンプリン
グは、１水平区間毎にリセツトされるので、整数
比でなくても良く、また、補間演算が１水平区間
内のデータを用いることで行なわれる。 Note that the conversion ratio of the sampling frequency can generally only be an integer ratio, but since video data sampling is reset every horizontal interval, it does not have to be an integer ratio, and the interpolation calculation can be done in one horizontal interval. This is done by using data within the interval.

以下、この発明一実施例について、図面を参照
して説明すると、１は入力バツフアメモリーを示
し、これはFIFO（First−In−First−Out）レジ
スタによつて構成されている。この入力バツフア
メモリー１には、端子２から入力ビデオデータが
供給され、端子３から入力ビデオデータの標本化
周波数f_SAがシフトインのクロツクとして供給さ
れている。標本化周波数の変換としては、低いも
のを高くするアツプコンバートとその逆のダウン
コンバートとの２通りありうる。このアツプコン
バートを行なう際に、入力データを一時的に蓄え
るために入力バツフアメモリー１が必要であり、
ダウンコンバートのために、出力バツフアメモリ
ーが必要である。この入力バツフアメモリー１か
らシフトアウトクロツクSOによつてデータが出
力され、次段の補間用のデイジタルフイルタ４に
供給される。また、入力バツフアメモリー１から
発生する信号RADYによつてフリツプフロツプ
５がトリガーされ、クロツク発生器６からのクロ
ツクCKがANDゲート７を介して取り出され、シ
ステムの各部に供給される。このクロツクCKの
周波数f_SSは、入力側の標本化周波数f_SA、出力側
の標本化周波数f_SBのうちでより高い方の周波数
よりやや高い周波数に選定されており、入力バツ
フアメモリー１においてデータレイトがf_SAから
f_SSに変換される。また、入力バツフアメモリー
１から、データと共に入力データと同期する１水
平周期のライン信号Ｈが出力される。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings. Reference numeral 1 indicates an input buffer memory, which is constituted by a FIFO (First-In-First-Out) register. Input video data is supplied to this input buffer memory 1 from a terminal 2, and a sampling frequency f _SA of the input video data is supplied from a terminal 3 as a shift-in clock. There are two possible ways to convert the sampling frequency: up-conversion, which increases a low frequency, and down-conversion, which is the opposite. When performing this up-conversion, an input buffer memory 1 is required to temporarily store input data.
Output buffer memory is required for down conversion. Data is outputted from this input buffer memory 1 by a shift out clock SO, and is supplied to a digital filter 4 for interpolation at the next stage. Further, the flip-flop 5 is triggered by the signal RADY generated from the input buffer memory 1, and the clock CK from the clock generator 6 is taken out via the AND gate 7 and supplied to each part of the system. The frequency f _SS of this clock CK is selected to be slightly higher than the higher of the sampling frequency f _SA on the input side and the sampling frequency f _SB on the output side. data rate from f _SA
f Converted to _SS . Also, from the input buffer memory 1, a line signal H of one horizontal period synchronized with the input data is outputted together with the data.

デイジタルフイルタ４は、Ｎ個のタツプが導出
されるシフトレジスタとこのタツプから取り出さ
れたデータと係数メモリー８（破線で示す）の出
力と乗算するＮ個の係数器とこの係数器の出力の
和を発生する加算器９とからなり、加算器９の出
力側に設けられたラツチ１０の出力に補間データ
が発生する。係数メモリー８は、標本化周波数
f_SBの１水平区間の全てのサンプル点に関する係
数を記憶しており、変換比に応じて変更されるよ
うになされている。そして、１水平区間内で順次
係数データが発生するように、係数メモリー８に
係数カウンタ１１が設けられている。 The digital filter 4 includes a shift register from which N taps are derived, an N coefficient multiplier that multiplies the data taken out from these taps by the output of a coefficient memory 8 (indicated by a broken line), and the sum of the outputs of the coefficient multiplier. Interpolated data is generated at the output of a latch 10 provided on the output side of the adder 9. Coefficient memory 8 is the sampling frequency
Coefficients related to all sample points in one horizontal section of _fSB are stored and are changed according to the conversion ratio. A coefficient counter 11 is provided in the coefficient memory 8 so that coefficient data is generated sequentially within one horizontal section.

この補間データが出力バツフアメモリー１２に
供給され、標本化周波数f_SBのデータに変換され
て出力端子１３に取り出される。このため、周波
数f_SSのシフトインクロツクSIと端子１４からの
周波数f_SBのクロツクとが出力バツフアメモリー
１２に供給されている。 This interpolated data is supplied to the output buffer memory 12, converted to data at the sampling frequency _fSB , and taken out to the output terminal 13. For this reason, the shift in clock SI with the frequency f _SS and the clock with the frequency f _SB from the terminal 14 are supplied to the output buffer memory 12 .

また、破線で囲んで示す１５が各部を制御する
コントローラを示し、これは、制御プログラムを
記憶するプログラムメモリー１６とプログラムカ
ウンタ１７とレジスタ１８とから構成されてい
る。標本化周波数の変換比によつてタイムチヤー
トが異なつており、この変換比に応じてプログラ
ムメモリー１６を差しかえることができるように
なされている。制御プログラムは、１ワードが下
記の５ビツトからなる。 Further, numeral 15 surrounded by a broken line indicates a controller that controls each part, and this controller is composed of a program memory 16 that stores a control program, a program counter 17, and a register 18. The time chart varies depending on the conversion ratio of the sampling frequency, and the program memory 16 can be replaced according to the conversion ratio. One word of the control program consists of the following 5 bits.

SO：入力バツフアメモリー１の出力指示。SO: Input buffer memory 1 output instruction.

SR：デイジタルフイルタ４のシフトレジスタの
シフト指示。SR: Shift instruction for shift register of digital filter 4.

EN：係数カウンタ１１のインクリメント指示。EN: Instruction to increment the coefficient counter 11.

SI：出力バツフアメモリー１２の入力指示。SI: Input instruction for output buffer memory 12.

Ｈ：出力データに添えるライン信号で出力バツフ
アメモリー１２に供給される。H: A line signal added to the output data and supplied to the output buffer memory 12.

なお、係数データのワード数は、ひとつの変換
につきf_SB／f_Hだけ必要である。 Note that the number of words of coefficient data required is f _SB /f _H for one conversion.

上述の一実施例の説明から理解されるように、
この発明によれば、標本化周波数の変換に応じた
係数を記憶する係数メモリーを設けておくこと
で、簡潔、小形なハードウエアで変換を行なうこ
とができる。 As understood from the description of one embodiment above,
According to the present invention, by providing a coefficient memory for storing coefficients corresponding to conversion of sampling frequency, conversion can be performed using simple and compact hardware.

[Brief explanation of the drawing]

図はこの発明の一実施例の構成を示すブロツク
図である。１……入力バツフアメモリー、４……デイジタ
ルフイルタ、８……係数メモリー、１２……出力
バツフアメモリー、１５……コントローラ。 The figure is a block diagram showing the configuration of an embodiment of the present invention. 1...Input buffer memory, 4...Digital filter, 8...Coefficient memory, 12...Output buffer memory, 15...Controller.

Claims

[Scope of Claims] 1. A digital video signal sampling frequency conversion device for converting a digital video signal of a first sampling frequency into a digital video signal of a second sampling frequency, comprising: It consists of an input buffer to which a digital video signal is supplied, a plurality of registers connected in series, multiplication means derived from the registers and connected in series, and addition means for adding the outputs of the multiplication means. There may be sample data of the digital video signal of the second sampling frequency formed by interpolation between the digital filter to which the output is supplied and the sample data of the digital video signal of the first sampling frequency. A set of coefficient data each having a plurality of coefficient data corresponding to the interpolation position is stored in advance for one horizontal period, and the coefficient data is read out to the multiplication means of the digital filter in correspondence to the interpolation position. coefficient storage means for sequentially providing data sets; an output buffer to which the output of the addition means of the digital filter is supplied; and an output buffer for instructing the output of the input buffer and reading out the coefficient data set of the coefficient storage means. 1. A sampling frequency conversion device for a digital video signal, comprising a controller for sequentially generating control signals including control signals and input instructions for the output buffer memory.