JPH0567489A - Heating device - Google Patents
Heating deviceInfo
- Publication number
- JPH0567489A JPH0567489A JP2004992A JP2004992A JPH0567489A JP H0567489 A JPH0567489 A JP H0567489A JP 2004992 A JP2004992 A JP 2004992A JP 2004992 A JP2004992 A JP 2004992A JP H0567489 A JPH0567489 A JP H0567489A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- heater
- npn transistor
- relay
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Resistance Heating (AREA)
- Control Of Temperature (AREA)
- Fixing For Electrophotography (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は加熱異常時に加熱部材へ
の通電を遮断する安全機構を備えた加熱装置に関し、特
に、記録材上の未定着画像を加熱定着する定着装置とし
て好適に用いられる加熱装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heating device provided with a safety mechanism for shutting off energization to a heating member when a heating abnormality occurs, and is particularly preferably used as a fixing device for heating and fixing an unfixed image on a recording material. Regarding a heating device.
【0002】[0002]
【従来の技術】加熱定着装置では温度検知素子の不良、
温調回路の故障時等によりヒータが暴走して装置がダメ
ージを受けるのを防止するために加熱異常時にヒータへ
の通電を遮断することが行なわれている。2. Description of the Related Art In a heat fixing device, the temperature detecting element is defective.
In order to prevent the heater from running out of control due to a malfunction of the temperature control circuit or the like, the power supply to the heater is cut off in the case of abnormal heating.
【0003】この加熱異常時にヒータへの通電を遮断す
る安全機構としては温度ヒューズやサーモスイッチと、
この温度ヒューズ、サーモスイッチの不良対策として、
ヒータに異常電流が流れた際にヒータへの電流供給を遮
断することも行なわれている。As a safety mechanism for shutting off the power supply to the heater when the heating is abnormal, a temperature fuse or a thermo switch,
As a measure against defects of this temperature fuse and thermo switch,
It is also practiced to shut off the current supply to the heater when an abnormal current flows through the heater.
【0004】図9に特開昭63−49911号公報に記
載されている加熱装置の遮断回路を示す。すなわち、ヒ
ータ100に流れる電流を遮断するための遮断手段10
1と、ヒータの非駆動時にヒータ100に流れる異常電
流を検出する検出手段102と、検出手段102によっ
て異常電流が検出された時にヒータ100に流れる電流
を遮断するように制御されている。FIG. 9 shows a cutoff circuit of a heating device disclosed in Japanese Patent Laid-Open No. 63-49911. That is, the breaking means 10 for breaking the current flowing through the heater 100.
1, a detection unit 102 that detects an abnormal current flowing through the heater 100 when the heater is not driven, and a current that flows through the heater 100 when the abnormal current is detected by the detection unit 102 are controlled to be cut off.
【0005】[0005]
【発明が解決しようとする課題】しかし、このように異
常電流を検出してヒータに流れる電流を遮断する回路
は、多数の素子により構成されるため、多数の素子のう
ち1つの素子が故障しても異常時に遮断手段101が動
作せずヒータ100に大電流が流れつづけてしまう。However, such a circuit that detects an abnormal current and shuts off the current flowing through the heater in this way is composed of a large number of elements, so that one of the many elements fails. However, when an abnormality occurs, the breaking means 101 does not operate and a large current continues to flow in the heater 100.
【0006】[0006]
【課題を解決するための手段】上記問題点を解決する本
発明は、加熱部材と、この加熱部材に通電する通電手段
と、この通電手段による加熱部材への通電を遮断するス
イッチング素子と、このスイッチング素子を通電を遮断
するべくスイッチングするスイッチ制御手段と、を有す
る加熱装置において、上記スイッチ制御手段は複数の異
常条件で上記スイッチング素子をスイッチングすること
を特徴とするもの、及び、加熱部材と、この加熱部材に
通電する通電手段と、加熱部材の温度を検知する温度検
知部材と、この温度検知部材の検知温度に基づき通電手
段による通電をオン、オフする第1のスイッチング素子
と、加熱部材へ流れる電流の異常を検知する電流異常検
出手段と、第1のスイッチング素子とは別に設けられ電
流異常検出手段が異常を検知した時に通電手段による通
電をオフする第2のスイッチング素子と、を有する加熱
装置において、上記温度検知部材が異常温度を検知した
時、上記第2のスイッチング素子を作動させ通電をオフ
する通電停止手段を有することを特徴とするものであ
る。SUMMARY OF THE INVENTION The present invention, which solves the above problems, includes a heating member, an energizing means for energizing the heating member, and a switching element for interrupting energization of the heating member by the energizing means. In a heating device having a switch control means for switching a switching element to cut off energization, the switch control means switches the switching element under a plurality of abnormal conditions, and a heating member, To the heating member, an energization unit that energizes the heating member, a temperature detection member that detects the temperature of the heating member, a first switching element that turns on and off energization by the energization unit based on the temperature detected by the temperature detection member, The current abnormality detection means for detecting abnormality of the flowing current and the current abnormality detection means provided separately from the first switching element are provided. In a heating device having a second switching element that turns off the energization by the energizing means when it detects a normal state, when the temperature detection member detects an abnormal temperature, the second switching element is activated to turn off the energization. It is characterized in that it has an energization stopping means.
【0007】[0007]
【実施例】以下本発明の実施例を説明する。EXAMPLES Examples of the present invention will be described below.
【0008】図10は本発明の実施例の加熱装置の断面
図で、本実施例は記録材上のトナー像を定着する定着装
置である。FIG. 10 is a sectional view of a heating device according to an embodiment of the present invention. This embodiment is a fixing device for fixing a toner image on a recording material.
【0009】31は加熱部材である加熱ローラで、芯金
33上に離型層34が設けられている。A heating roller 31 is a heating member, and a release layer 34 is provided on a core metal 33.
【0010】この加熱ローラの内部にはヒータH1が設
けられている。A heater H1 is provided inside the heating roller.
【0011】THは加熱ローラの表面温度を検知するサ
ーミスタで、このサーミスタの検知温度が所定の定着温
度に維持されるようにヒータH1への通電が制御され
る。TH is a thermistor for detecting the surface temperature of the heating roller. The energization of the heater H1 is controlled so that the detected temperature of the thermistor is maintained at a predetermined fixing temperature.
【0012】32は加熱ローラとニップを形成する加圧
ローラで軸36にシリコンゴムからなるゴム層37が設
けられている。Reference numeral 32 denotes a pressure roller forming a nip with the heating roller, and a rubber layer 37 made of silicone rubber is provided on the shaft 36.
【0013】35は入口ガイド、30は分離爪である。Reference numeral 35 is an inlet guide, and 30 is a separating claw.
【0014】未定着のトナー像Tを支持した記録材はニ
ップで加熱ローラ31と加圧ローラ32に挟持搬送され
る際に、熱と圧力により定着される。The recording material supporting the unfixed toner image T is fixed by heat and pressure when being nipped and conveyed between the heating roller 31 and the pressure roller 32 at the nip.
【0015】図1に本実施例の回路構成を示す。FIG. 1 shows the circuit configuration of this embodiment.
【0016】端子2はカレントトランスT1の1次側端
子15,16を介して遮断手段としての継電器RL1の
接点rl1のメーク側に接続され、接点rl1のコモン
側はサーマルプロテクタTP1,定着器ヒータH1を介
してヒータH1のスイッチングを行うための双方向サイ
リスタであるトライアックTRのA1側に接続され、接
点rl1のメーク側とコモン側間には接点rl1の開閉
時のスパークを防止するためのスパークキラーSQ1が
接続される。The terminal 2 is connected to the make side of the contact rl1 of the relay RL1 as a breaking means via the primary side terminals 15 and 16 of the current transformer T1, and the common side of the contact rl1 is the thermal protector TP1 and the fuser heater H1. A spark killer that is connected to the A1 side of a triac TR, which is a bidirectional thyristor for switching the heater H1 via a switch, and prevents sparks when the contact rl1 is opened and closed between the make side and the common side of the contact rl1. SQ1 is connected.
【0017】端子1はコイルL1を介してトライアック
TRのA2側に接続され、端子1はまたスパークキラー
SQ2を介してトライアックTRのA1側に接続され
る。トライアックQ7のA2側とゲートGの間には抵抗
R17が接続され、トライアックTRのゲートGはゼロ
クロス検知回路10を内蔵したソリッドステートリレー
SSR1の出力端子13に接続され、トライアックTR
のA1側は抵抗R16を介してソリッドステートリレー
SSR1の出力側端子14に接続される。端子1,2間
には商用交流電源V0(図示せず)が印加される。The terminal 1 is connected to the A2 side of the triac TR via the coil L1, and the terminal 1 is also connected to the A1 side of the triac TR via the spark killer SQ2. A resistor R17 is connected between the A2 side of the triac Q7 and the gate G, and the gate G of the triac TR is connected to the output terminal 13 of the solid state relay SSR1 having the built-in zero-cross detection circuit 10.
A1 side of is connected to the output side terminal 14 of the solid state relay SSR1 via the resistor R16. A commercial AC power supply V 0 (not shown) is applied between the terminals 1 and 2.
【0018】図中AはヒータH1に異常電流が流れたこ
とを検出する異常電流検出手段を示しており、この異常
電流検出手段Aは、次のように構成されている。すなわ
ち、カレントトランスT1の2次側の一方の端子17
は、異常電流検出手段を構成するコンパレータCP1の
反転入力端子19とコンパレータCP2の非反転入力端
子24とに接続される。カレントトランスT1の2次側
端子17,18間には抵抗R1が接続され、該2次側の
他方端子18は抵抗R3,R2を介して端子4に接続さ
れるとともに抵抗R4,R5を介して基準電位(以後G
NDと呼称する)に接続される。抵抗R3,R2の接続
点はコンパレータCP1の非反転入力端子20に接続さ
れ、抵抗R3には並列にコンデンサC1が接続される。
抵抗R4,R5の接続点はコンパレータCP2の反転入
力端子24に接続され、抵抗R4と並列にコンデンサC
3が接続される。さらにカレントトランスT1の2次側
端子18はツェナーダイオードZD2のカソードに接続
されるとともに抵抗R9を介して+24Vに接続され
る。ツェナーダイオードZD2のアノードはGNDに接
続され、ツェナーダイオードZD2と並列にコンデンサ
C5が接続される。In the figure, A indicates an abnormal current detecting means for detecting that an abnormal current flows through the heater H1, and this abnormal current detecting means A is constructed as follows. That is, one terminal 17 on the secondary side of the current transformer T1
Is connected to the inverting input terminal 19 of the comparator CP1 and the non-inverting input terminal 24 of the comparator CP2 that form the abnormal current detecting means. A resistor R1 is connected between the secondary side terminals 17 and 18 of the current transformer T1, and the other terminal 18 on the secondary side is connected to the terminal 4 via the resistors R3 and R2 and also via the resistors R4 and R5. Reference potential (hereinafter G
(Referred to as ND). The connection point of the resistors R3 and R2 is connected to the non-inverting input terminal 20 of the comparator CP1, and the capacitor C1 is connected in parallel to the resistor R3.
The connection point of the resistors R4 and R5 is connected to the inverting input terminal 24 of the comparator CP2, and the capacitor C is connected in parallel with the resistor R4.
3 are connected. Further, the secondary side terminal 18 of the current transformer T1 is connected to the cathode of the Zener diode ZD2 and is also connected to + 24V via the resistor R9. The anode of the Zener diode ZD2 is connected to GND, and the capacitor C5 is connected in parallel with the Zener diode ZD2.
【0019】コンパレータCP1の出力端子21はコン
パレータCP2の出力端子26と接続され、該接続点は
NPNトランジスタQ1のベースに接続されるとともに
抵抗R6を介して端子4に接続される。コンパレータC
P1およびCP2のプラス電源入力端子22は+24V
に接続され、マイナス電源入力端子23はGNDに接続
され、プラス電源22とマイナス電源23の間にはコン
デンサC2が接続されている。The output terminal 21 of the comparator CP1 is connected to the output terminal 26 of the comparator CP2, and the connection point is connected to the base of the NPN transistor Q1 and the terminal 4 via the resistor R6. Comparator C
Positive power supply input terminal 22 of P1 and CP2 is + 24V
The negative power supply input terminal 23 is connected to GND, and the capacitor C2 is connected between the positive power supply 22 and the negative power supply 23.
【0020】NPNトランジスタQ1のエミッタはGN
Dに接続され、同コレクタは抵抗R7を介して端子4に
接続されるとともに抵抗R8を介してNPNトランジス
タQ2のベースに接続される。The emitter of the NPN transistor Q1 is GN
It is connected to D, and its collector is connected to the terminal 4 via the resistor R7 and to the base of the NPN transistor Q2 via the resistor R8.
【0021】NPNトランジスタQ2のベースはコンデ
ンサC4を介してGNDに接続されるとともにダイオー
ドD4のアノードに接続され、同エミッタはツェナーダ
イオードZD1のカソードに接続され、ツェナーダイオ
ードZD1のアノードはGNDに接続される。NPNト
ランジスタQ2のコレクタは抵抗R10を介してPNP
トランジスタQ3のベースに接続される。The base of the NPN transistor Q2 is connected to GND through the capacitor C4 and also to the anode of the diode D4, the emitter thereof is connected to the cathode of the Zener diode ZD1, and the anode of the Zener diode ZD1 is connected to GND. It The collector of the NPN transistor Q2 is PNP via the resistor R10.
It is connected to the base of the transistor Q3.
【0022】PNPトランジスタQ3のエミッタは+2
4Vに接続され、同ベースは抵抗R11を介して+24
Vに接続されるとともに抵抗R12を介してダイオード
D1のカソードとNPNトランジスタQ4のコレクタに
接続される。PNPトランジスタQ3のコレクタは抵抗
R13,R14を介してGNDに接続される。抵抗R1
3,R14の接続点はNPNトランジスタQ4のベース
に接続されるとともにコンデンサC6を介してGNDに
接続される。NPNトランジスタQ4のエミッタはGN
Dに接続される。The emitter of the PNP transistor Q3 is +2
Connected to 4V, the base is +24 via resistor R11
It is connected to V and is also connected to the cathode of the diode D1 and the collector of the NPN transistor Q4 via the resistor R12. The collector of the PNP transistor Q3 is connected to GND via the resistors R13 and R14. Resistance R1
The connection point of R3 and R14 is connected to the base of the NPN transistor Q4 and is also connected to GND via the capacitor C6. The emitter of the NPN transistor Q4 is GN
Connected to D.
【0023】ダイオードD1のアノードは抵抗R15を
介して+24Vに接続されるとともにダイオードD2の
アノードに接続される。ダイオードD2のカソードはN
PNトランジスタQ5のベースに接続され、NPNトラ
ンジスタQ5のエミッタはGNDに接続される。NPN
トランジスタQ5のコレクタはダイオードD3のアノー
ドと継電器RL1のコイルに接続され継電器RL1のコ
イルの他方はダイオードD3のカソードと接続され、こ
の接続点はヒューズ素子としてのヒューズ抵抗RFを介
してPNPトランジスタQ7のコレクタに接続される。
PNPトランジスタQ7のエミッタは+24Vに接続さ
れPNPトランジスタQ7のベースは抵抗R21を介し
てNPNトランジスタQ8のコレクタに接続される。N
PNトランジスタQ8のエミッタはGNDに接続され
る。NPNトランジスタQ8のベースは抵抗R22を介
してGNDに接続されると共に抵抗R23を介して遮断
制御手段としての中央制御素子CPUのPBポートに接
続される。The anode of the diode D1 is connected to + 24V through the resistor R15 and is connected to the anode of the diode D2. The cathode of the diode D2 is N
It is connected to the base of the PN transistor Q5, and the emitter of the NPN transistor Q5 is connected to GND. NPN
The collector of the transistor Q5 is connected to the anode of the diode D3 and the coil of the relay RL1, and the other coil of the relay RL1 is connected to the cathode of the diode D3. This connection point is connected to the PNP transistor Q7 via a fuse resistor R F as a fuse element. Connected to the collector.
The emitter of the PNP transistor Q7 is connected to + 24V, and the base of the PNP transistor Q7 is connected to the collector of the NPN transistor Q8 via the resistor R21. N
The emitter of the PN transistor Q8 is connected to GND. The base of the NPN transistor Q8 is connected to the GND via the resistor R22 and is also connected to the P B port of the central control element CPU as the cutoff control means via the resistor R23.
【0024】中央制御素子CPUのPAポートは抵抗R
19を介してNPNトランジスタQ6のベースに接続さ
れる。NPNトランジスタQ6のベースは更に抵抗R2
0を介してGNDに接続され、NPNトランジスタQ6
のエミッタはGNDに接続され、同コレクタはダイオー
ドD4のカソードに接続されるとともにソリッドステー
トリレーSSR1の入力側端子12に接続される。ソリ
ッドステートリレーSSR1の入力側端子11は抵抗R
18を介して+24Vに接続される。The P A port of the central control element CPU is a resistor R
It is connected via 19 to the base of the NPN transistor Q6. The base of the NPN transistor Q6 is a resistor R2.
Connected to GND via 0, and NPN transistor Q6
The emitter of is connected to GND, the collector is connected to the cathode of the diode D4, and is connected to the input side terminal 12 of the solid state relay SSR1. The input side terminal 11 of the solid state relay SSR1 has a resistance R
It is connected to + 24V via 18.
【0025】中央制御素子CPUのPCポートは抵抗R
25を介してNPNトランジスタQ9のベースに接続さ
れ同ベースは更に抵抗R24を介してGNDに接続され
る。NPNトランジスタQ9のエミッタはGNDと接続
され、同コレクタはファンモータFMを介して+24V
に接続されている。中央制御素子CPUのPDポートは
抵抗R26を介して+5Vに接続されると共に前記ヒー
タの近傍に配設された温度検出手段としてのサーミスタ
THを介してGNDに接続される。The P C port of the central control element CPU has a resistor R
The base of the NPN transistor Q9 is connected via 25 and the base is further connected to GND via the resistor R24. The emitter of the NPN transistor Q9 is connected to GND, and its collector is + 24V via the fan motor FM.
It is connected to the. The P D port of the central control element CPU is connected to +5 V via a resistor R26 and is also connected to GND via a thermistor TH as temperature detecting means arranged near the heater.
【0026】ついで、図2,図3を参照して2個のコン
パレータCP1,CP2の検知レベルについて説明す
る。Next, the detection levels of the two comparators CP1 and CP2 will be described with reference to FIGS.
【0027】コンパレータCP1,CP2の基準電圧は
それぞれプラス(非反転)側,マイナス(反転)側に設
定され、当該基準電圧の値VIN1,VIN2はそれぞれ、 VIN1=(R3・V0+R2・VZD2)/(R2+R3) VIN2=(R5・VZD2)/(R4+R5) であり、VZD2,VIN1,VIN2は VIN2<VZD2<VIN1 の関係にある。The reference voltages of the comparators CP1 and CP2 are set on the plus (non-inverting) side and the minus (inverting) side, respectively, and the reference voltage values V IN1 and V IN2 are respectively V IN1 = (R 3 · V 0 + R 2 · V ZD2 ) / (R 2 + R 3 ) V IN2 = (R 5 · V ZD2 ) / (R 4 + R 5 ), and V ZD2 , V IN1 and V IN2 are V IN2 <V ZD2 <V IN1 Have a relationship.
【0028】コンパレータCP1,CP2はオープンコ
レクタ出力であって、それらの出力VCP1,VCP2は(比
較入力(CP1では反転側,CP2では非反転側)をV
IN0とすると)それぞれ、 VIN0<VIN1,VIN2<VIN0 の時オープンとなり、 VIN1<VIN0,VIN0<VIN2 の時0Vとなるように動作する。The comparators CP1 and CP2 are open collector outputs, and their outputs V CP1 and V CP2 are (comparison input (inversion side in CP1, non-inversion side in CP2)) V
The operation is such that when V IN0 <V IN1 and V IN2 <V IN0 , it becomes open, and when V IN1 <V IN0 and V IN0 <V IN 2 , 0 V respectively.
【0029】コンパレータCP1の出力端子21とコン
パレータCP2の出力端子26を図2の点線で示す如く
接続すると、該接続点の電圧VCP0は VIN2<VIN0<VIN1 の時のみオープンとなる。When the output terminal 21 of the comparator CP1 and the output terminal 26 of the comparator CP2 are connected as shown by the dotted line in FIG. 2, the voltage VCP0 at the connection point is open only when V IN2 <V IN0 <V IN1 .
【0030】VIN0に図3(a)に示す正弦波が入力さ
れたときの前記VCP1(単独),VCP2(単独),VCP0
の電圧波形をそれぞれ図3(b),(c),(d)に示
す。V CP1 (single), V CP2 (single), V CP0 when the sine wave shown in FIG. 3A is input to V IN0
The voltage waveforms of are shown in FIGS. 3 (b), 3 (c) and 3 (d), respectively.
【0031】次に図1の回路の動作について説明する。Next, the operation of the circuit shown in FIG. 1 will be described.
【0032】装置の電源が投入されると加熱ローラ表面
は定着温度よりも低い温度にあるため中央制御素子CP
UはPBポートを“H”レベルにし、抵抗R23を介し
てNPNトランジスタQ8をオンし、更にPNPトラン
ジスタQ7をオンさせる。When the power source of the apparatus is turned on, the temperature of the heating roller surface is lower than the fixing temperature, so that the central control element CP is used.
U sets the P B port to the “H” level, turns on the NPN transistor Q8 through the resistor R23, and further turns on the PNP transistor Q7.
【0033】また中央制御素子は同時にPCポートを
“H”レベルにしNPNトランジスタQ9をオンする事
により装置内を冷却する為のファンモータFMを回転さ
せる。Further the central control device rotates the fan motor FM for cooling the inside of the apparatus by turning on the NPN transistor Q9 to "H" level P C ports simultaneously.
【0034】正常状態で、サーミスタTHの検知温度が
定着温度より高く中央制御素子CPUのPAポートが
“L”レベルの場合、トランジスタQ6がオフするた
め、ソリッドステートリレーSSR1の(入力端子1
1,12間に接続された)発光素子D10に電流が流れ
ず、ソリッドステートリレーSSR1はオフし、そのた
めトライアックTRにゲート電流が流れず、トライアッ
クTRはオフし、端子1,2間に商用交流電源が印加さ
れてもカレントトランスT1の1次側には電流が流れな
い。In the normal state, when the temperature detected by the thermistor TH is higher than the fixing temperature and the P A port of the central control element CPU is at the “L” level, the transistor Q6 is turned off, so that the solid state relay SSR1 (input terminal 1
No current flows through the light emitting element D10 (connected between 1 and 12), the solid state relay SSR1 is turned off, so that no gate current flows through the triac TR, the triac TR is turned off, and commercial AC is applied between the terminals 1 and 2. No current flows through the primary side of the current transformer T1 even when power is applied.
【0035】カレントトランスT1の1次側に電流が流
れない場合、カレントトランスT1の2次側にも電圧が
誘起されず、コンパレータCP1の反転入力端子19と
コンパレータCP2の非反転入力端子24の電圧VIN0
は前述した如く、 VIN2<VIN0=VZD2<VIN1 であり、この場合コンパレータCP1,CP2の出力は
双方共オープンであるため、抵抗R6を通じてNPNト
ランジスタQ1にベース電流が流れ、NPNトランジス
タQ1がオンする。NPNトランジスタQ1がオンする
と、NPNトンランジスタQ2のベース電圧は0[V]
に近い値になるため、NPNトランジスタQ2をオフす
る。NPNトランジスタQ2がオフすると、PNPトラ
ンジスタQ3,NPNトランジスタQ4にはベース電流
が流れないためPNPトランジスタQ3,NPNトラン
ジスタQ4がオフし、抵抗R15,ダイオードD2を通
じてNPNトランジスタQ5にベース電流が流れ、NP
NトランジスタQ5をオンする。NPNトランジスタQ
5がオンすると継電器RL1に電流が流れ、前述した如
くPNPトランジスタQ7がオンしている為継電器RL
1はオンし、継電器RL1の接点rl1のメーク側は図
1の点線側に切替わる。When no current flows in the primary side of the current transformer T1, no voltage is induced in the secondary side of the current transformer T1 and the voltage of the inverting input terminal 19 of the comparator CP1 and the non-inverting input terminal 24 of the comparator CP2. V IN0
As described above, V IN2 <V IN0 = V ZD2 <V IN1 . In this case, since both outputs of the comparators CP 1 and CP 2 are open, the base current flows through the NPN transistor Q 1 through the resistor R 6 and the NPN transistor Q 1 Turns on. When the NPN transistor Q1 is turned on, the base voltage of the NPN transistor Q2 is 0 [V].
, The NPN transistor Q2 is turned off. When the NPN transistor Q2 is turned off, the base current does not flow through the PNP transistor Q3 and the NPN transistor Q4, so the PNP transistor Q3 and the NPN transistor Q4 are turned off, and the base current flows through the resistor R15 and the diode D2 to the NPN transistor Q5, and the NP
The N-transistor Q5 is turned on. NPN transistor Q
When 5 turns on, a current flows through the relay RL1, and as described above, the PNP transistor Q7 turns on, so the relay RL1.
1 is turned on, and the make side of the contact rl1 of the relay RL1 is switched to the dotted line side of FIG.
【0036】前述した如く中央制御素子CPUがPAポ
ートを“L”レベルにしている場合、トライアックQ7
はオフ状態であるため、継電器RL1の接点rl1が点
線側に切替わっても、カレントトランスT1の1次側に
電流が流れず上記の状態は継続される。As described above, when the central control element CPU sets the P A port to the "L" level, the triac Q7
Is in the off state, even if the contact rl1 of the relay RL1 is switched to the dotted line side, no current flows in the primary side of the current transformer T1 and the above state is continued.
【0037】加熱ローラの一定温調中、ヒータH1への
通電がオフされサーミスタTHの検知温度が定着温度よ
り低くなると、中央制御素子CPUがPAポートを
“H”レベルにすると抵抗R19を通じてNPNトラン
ジスタQ6にベース電流が流れ、NPNトランジスタQ
6はオンする。NPNトランジスタQ6がオンするとN
PNトランジスタQ2のベースはダイオードD4,NP
NトランジスタQ6のコレクタ,エミッタを通じてGN
Dに接続されるため、NPNトランジスタQ2はオフ
し、前述した如くPNPトランジスタQ3,NPNトラ
ンジスタQ4がオフし、NPNトランジスタQ5がオン
し、継電器RL1がオン状態を継続する。一方、NPN
トランジスタQ6がオンすることにより抵抗R18を通
じてソリッドステートリレーSSR1の発光素子D10
に電流が流れるためソリッドステートリレーSSR1が
オンし、トライアックTRにはゲート電流が流れる。ト
ライアックTRはゲート電流が流れることによりオン
し、端子2−カレントトランスT1の1次側−継電器R
L1の接点rl1−サーマルプロテクタTP1−定着器
ヒータH1−トライアックTR−コイルL1−端子3の
主電流ループが形成され定着器ヒータH1に電流が流れ
る。When the heater H1 is de-energized and the temperature detected by the thermistor TH becomes lower than the fixing temperature during the constant temperature control of the heating roller, when the central control element CPU sets the P A port to the "H" level, the NPN is passed through the resistor R19. The base current flows through the transistor Q6, and the NPN transistor Q
6 turns on. When the NPN transistor Q6 turns on, N
The base of the PN transistor Q2 is a diode D4, NP
GN through the collector and emitter of the N-transistor Q6
Since it is connected to D, the NPN transistor Q2 is turned off, the PNP transistor Q3 and the NPN transistor Q4 are turned off, the NPN transistor Q5 is turned on, and the relay RL1 is kept on as described above. On the other hand, NPN
When the transistor Q6 is turned on, the light emitting element D10 of the solid state relay SSR1 is passed through the resistor R18.
Since a current flows through the solid state relay SSR1, the solid state relay SSR1 is turned on and a gate current flows through the triac TR. The triac TR is turned on by the flow of the gate current, and the terminal 2-the primary side of the current transformer T1-the relay R
The main current loop of the contact rl of L1, the thermal protector TP1, the fuser heater H1, the triac TR, the coil L1, and the terminal 3 is formed, and the current flows through the fuser heater H1.
【0038】このようにサーミスタTHの検知温度に応
じてCPUのPAポートのレベルをLとHで切替えるこ
とで加熱ローラ表面を所定の定着温度に維持できる。As described above, the surface of the heating roller can be maintained at a predetermined fixing temperature by switching the level of the P A port of the CPU between L and H according to the temperature detected by the thermistor TH.
【0039】以上述べたのが正常時の一定温調時の回路
動作であるが、次に異常時の動作について図4,図5に
示すタイムチャートを参照して説明する。The circuit operation at the time of constant temperature control under normal conditions has been described above. Next, the operation under abnormal conditions will be described with reference to the time charts shown in FIGS.
【0040】ヒータのスイッチングに双方向サイリスタ
等の半導体を用いた場合、半導体がショートモードの破
壊を起すことがある。When a semiconductor such as a bidirectional thyristor is used for switching the heater, the semiconductor may break down in a short mode.
【0041】図4はトライアックTRが双方向導通状態
となるような破壊の場合のタイムチャートであり、図5
はトライアックTRが片方向のみ導通状態となる破壊を
起した場合のタイムチャートである。FIG. 4 is a time chart in the case of destruction in which the triac TR is in a bidirectional conduction state, and FIG.
Is a time chart when the triac TR is broken such that it is conductive only in one direction.
【0042】中央制御素子CPUがPAポートを“L”
レベルとしている状態においてトライアックTRが双方
向導通となるような破壊を起した場合、コンパレータC
P1の反転入力端子側電圧とコンパレータCP2の非反
転入力端子側電圧であるVIN0は図4(b)の如くなり
前述した如く、 VIN2<VIN0<VIN1 の場合にのみNPNトランジスタQ1はオンして、図4
(c)の如く動作する。The central control element CPU sets the P A port to "L"
In the case where the triac TR is broken so that it becomes bidirectionally conductive in the state where the level is set, the comparator C
The voltage on the inverting input terminal side of P1 and the voltage on the non-inverting input terminal side of the comparator CP2, V IN0, are as shown in FIG. 4B, and as described above, the NPN transistor Q1 operates only when V IN2 <V IN0 <V IN1. Turn on, Figure 4
It operates as in (c).
【0043】一方、NPNトランジスタQ6がオフして
いるため、ダイオードD4を介してNPNトランジスタ
Q6のコレクタ−エミッタ間に電流が流れず、したがっ
て、NPNトランジスタQ1がオフの時は抵抗R7,R
8を介してコンデンサC4は充電され、NPNトランジ
スタQ1がオンの時は抵抗R8とNPNトランジスタQ
1を介してコンデンサC4は放電される。この状態を図
4(d)に示す。図4(d)に示すようにコンデンサC
4の電圧は、NPNトランジスタQ1のオンオフの繰返
しにより、次第に上昇し、ツェナーダイオードZD1の
ツェナー電圧とNPNトランジスタQ2のベース・エミ
ッタ間電圧とを加えた電圧(この電圧をVQ2ONと呼称す
る)に近い電圧に達すると、NPNトランジスタQ2に
ベース電流が流れ、NPNトランジスタQ2はオンす
る。NPNトランジスタQ2がオンすると抵抗R10,
NPNトランジスタQ2を介してPNPトランジスタQ
3にベース7電流が流れ、PNPトランジスタQ3がオ
ンする。PNPトランジスタQ3がオンすることによ
り、PNPトランジスタQ3,抵抗R13を介してNP
NトランジスタQ4のベース電流が流れ、NPNトラン
ジスタQ4がオンする。NPNトランジスタQ4がオン
すると、抵抗R12,NPNトランジスタQ4を介して
PNPトランジスタQ3のベース電流が流れるため、P
NPトランジスタQ3とNPNトランジスタQ4で構成
される回路は自己保持回路として動作し、NPNトラン
ジスタQ2がオフしてもオン状態を継続する。一方、N
PNトランジスタQ4がオンするとNPNトランジスタ
Q5のベース電流は遮断されるため、NPNトランジス
タQ5はオフし、継電器RL1もオフし、継電器RL1
の接点rl1は図1に実線位置に開放され、定着器ヒー
タH1の電流は遮断される。On the other hand, since the NPN transistor Q6 is off, no current flows between the collector and the emitter of the NPN transistor Q6 via the diode D4. Therefore, when the NPN transistor Q1 is off, the resistors R7 and R are connected.
The capacitor C4 is charged via 8 and the resistor R8 and the NPN transistor Q are turned on when the NPN transistor Q1 is turned on.
The capacitor C4 is discharged via 1. This state is shown in FIG. As shown in FIG. 4D, the capacitor C
The voltage of 4 gradually rises as the NPN transistor Q1 is repeatedly turned on and off, and becomes a voltage obtained by adding the Zener voltage of the Zener diode ZD1 and the base-emitter voltage of the NPN transistor Q2 (this voltage is called V Q2ON ). When the voltage reaches a near value, a base current flows through the NPN transistor Q2, and the NPN transistor Q2 turns on. When the NPN transistor Q2 turns on, the resistor R10,
PNP transistor Q via NPN transistor Q2
A base 7 current flows through 3, and the PNP transistor Q3 is turned on. When the PNP transistor Q3 is turned on, the NP transistor Q3 and the resistor R13 are used to connect the NP
The base current of the N transistor Q4 flows, and the NPN transistor Q4 turns on. When the NPN transistor Q4 is turned on, the base current of the PNP transistor Q3 flows through the resistor R12 and the NPN transistor Q4, so that P
The circuit composed of the NP transistor Q3 and the NPN transistor Q4 operates as a self-holding circuit and continues to be in the ON state even when the NPN transistor Q2 is turned off. On the other hand, N
When the PN transistor Q4 turns on, the base current of the NPN transistor Q5 is cut off, so the NPN transistor Q5 turns off, the relay RL1 also turns off, and the relay RL1.
Contact rl1 is opened to the position indicated by the solid line in FIG. 1, and the current of the fuser heater H1 is cut off.
【0044】図5に示すようにトライアックTRが片方
向導通となる破壊を起した場合は、コンデンサC4がV
Q2ONになるまでの時間、すなわち、NPNトランジスタ
Q2がオンするまでの時間が双方向導通破壊の場合より
長くなるだけであって、他の回路動作は前述の双方向導
通破壊の場合と同じである。As shown in FIG. 5, when the triac TR breaks down to become one-way conduction, the capacitor C4 becomes V
The time until Q2ON is turned on, that is, the time until the NPN transistor Q2 is turned on is longer than that in the case of bidirectional conduction breakdown, and other circuit operations are the same as in the case of bidirectional conduction breakdown described above. ..
【0045】図6(a)〜(e)には、片方向導通とな
る場合の制御波形のバリエーションを示しており、図6
(f)〜(i)にはコンパレータCP1単独使用の場合
のQ1の出力波形状態を示している。FIGS. 6A to 6E show variations of the control waveform in the case of one-way conduction.
(F) to (i) show the output waveform state of Q1 when the comparator CP1 is used alone.
【0046】なお前述した如くPNPトランジスタQ3
とNPNトランジスタQ4で構成される回路は、自己保
持回路であるため、カレントトランスT1の1次側に電
流が流れず、 VIN0=VZD2 となり、NPNトランジスタQ1がオンし、NPNトラ
ンジスタQ2がオフしてもオン状態を継続する。As described above, the PNP transistor Q3
Since the circuit composed of the NPN transistor Q4 and the NPN transistor Q4 is a self-holding circuit, current does not flow to the primary side of the current transformer T1, V IN0 = V ZD2 , the NPN transistor Q1 turns on, and the NPN transistor Q2 turns off. However, the ON state continues.
【0047】以上、トライアックTRがショート故障し
た場合に継電器RL1を遮断する迄の回路動作について
説明したが、上述の説明の如く、トライアックTRがシ
ョート故障してから継電器RT1が遮断する迄には多数
の素子の動作が関与しており、該多数の素子のうち1つ
でも故障した場合には継電器RL1が遮断動作を行なわ
なくなる。The circuit operation until the relay RL1 is cut off when the triac TR has a short circuit failure has been described above. As described above, a large number of circuit operations are required after the short failure of the triac TR until the relay RT1 is cut off. The operation of the element is involved, and if any one of the plurality of elements fails, the relay RL1 does not perform the breaking operation.
【0048】そこで本実施例では異常電流検知から継電
器RL1を作動させる迄の間の素子が故障しても継電器
RL1を作動させ、接点rl1を開放する通電停止手段
を有している。Therefore, in this embodiment, even if an element between the abnormal current detection and the operation of the relay RL1 fails, the relay RL1 is operated and the energization stopping means for opening the contact rl1 is provided.
【0049】ヒータに異常電流が流れても素子の故障に
より継電器RL1が動作しない場合、ヒータH1に電流
が流れ続ける為ヒータH1の近傍の温度が上昇する。ヒ
ータH1の近傍の温度が上昇するとヒータH1の近傍に
配設されたサーミスタTHの抵抗値RTHが下がり、中央
制御素子CPUのPDポートに入力される電圧VPDが下
がる。中央制御素子CPUのPDポートに入力される電
圧VPDは VPD=(5×RTH)/(R26+RTH)[V] で与えられ、また、サーミスタTHの抵抗値の温度依存
性は一般的に R=R0e×p{B(1/T−1/T0)} R0:T0[K]の時のサーミスタの抵抗値 R:T[K] B:サーミスタ定数 で与えられるため、P0ポートに入力される電圧VPDと
サーミスタの検知温度は1:1に対応する。サーミスタ
THの検知温度がヒータH1近傍の部品に損傷を与える
温度T1[K]となると中央制御素子CPUのPDポート
に入力される電圧VPDはIf the relay RL1 does not operate due to a failure of the element even if an abnormal current flows through the heater, the current continues to flow through the heater H1 and the temperature near the heater H1 rises. When the temperature near the heater H1 rises, the resistance value R TH of the thermistor TH arranged near the heater H1 decreases, and the voltage V PD input to the P D port of the central control element CPU decreases. The voltage V PD input to the P D port of the central control element CPU is given by V PD = (5 × R TH ) / (R26 + R TH ) [V], and the temperature dependence of the resistance value of the thermistor TH is generally. R = R 0 e × p {B (1 / T−1 / T 0 )} R 0 : T 0 [K] resistance value of the thermistor R: T [K] B: given by the thermistor constant Therefore, the voltage V PD input to the P 0 port and the temperature detected by the thermistor correspond to 1: 1. When the temperature detected by the thermistor TH reaches a temperature T 1 [K] that damages parts near the heater H1, the voltage V PD input to the P D port of the central control element CPU becomes
【0050】[0050]
【外1】 となる。CPUはP0ポートに入力される電圧VPDがV
PD1以下となるとPBポートを“L”レベルにしNPNト
ランジスタQ8をオフしPNPトランジスタQ7をオフ
し継電器RL1への給電を断ち継電器RL1をオフす
る。更にCPUはPCポートを“L”レベルにしNPN
トランジスタQ9をオフし、ファンモータFMへの供電
を断ち、ファンモータFMの回転を停止させる。[Outer 1] Becomes The voltage V PD input to the P 0 port of the CPU is V
When it becomes PD1 or less, the P B port is set to the “L” level, the NPN transistor Q8 is turned off, the PNP transistor Q7 is turned off, the power supply to the relay RL1 is cut off, and the relay RL1 is turned off. Further the CPU NPN to "L" level P C port
The transistor Q9 is turned off, the power supply to the fan motor FM is cut off, and the rotation of the fan motor FM is stopped.
【0051】以上説明した様に、ヒータH1に異常電流
が流れた事を検知した時にオフさせる継電器RLに対し
ヒータ近傍に配設されたサーミスタTHによりヒータ近
傍が所定温度T1となった事を検知した時に継電器RL
を遮断する事により、異常電流を検出する回路に故障が
発生しても継電器RLを遮断する為、安全性が向上す
る。更に異常時にファンモータFMの回転を停止する事
により、万一異常時に装置内部より発煙,発火等が発生
した場合にファンが回転していると内部に常に新鮮な空
気が送り込まれ発煙,発火が持続するが新鮮な空気が送
り込まれる事がない為発火,発煙の持続がやわらぐとい
うメリットがある。As described above, the fact that the temperature near the heater reaches the predetermined temperature T 1 is determined by the thermistor TH arranged near the heater with respect to the relay RL which is turned off when detecting the abnormal current flowing through the heater H1. Relay RL when detected
By shutting off the relay, the relay RL is shut off even if a failure occurs in the circuit for detecting the abnormal current, so that the safety is improved. Furthermore, by stopping the rotation of the fan motor FM in the event of an abnormality, if smoke or ignition occurs from the inside of the device in the event of an abnormality, if the fan is rotating, fresh air will always be sent inside to cause smoke or ignition. It has a merit that it does not send in fresh air, but it sustains ignition and smoke.
【0052】図7は本発明の第2の実施例を示す回路図
である。FIG. 7 is a circuit diagram showing a second embodiment of the present invention.
【0053】本実施例は第1実施例に加え、CPUが暴
走しても別回路で継電器RL1を動作させて接点rl1
をオープンにして通電を停止できるようにしたものであ
る。In addition to the first embodiment, this embodiment operates the relay RL1 in a separate circuit to operate the contact rl1 even if the CPU runs out of control.
Is opened so that the power can be stopped.
【0054】本実施例は第1の実施例に対しコンパレー
タCP3,抵抗R27,R28が追加され、他は第1の
実施例と同じである。This embodiment is the same as the first embodiment except that a comparator CP3 and resistors R27 and R28 are added to the first embodiment.
【0055】第1の実施例で説明した如く、異常電流に
よりヒータH1近傍の温度が上昇し、T1[K]とな
り、中央制御素子CPUのPDポートの入力電圧がVPD1
以下となるとPBポートを“L”レベルにしトランジス
タQ8,Q7をオフし、継電器RL1への給電を断ち継
電器RL1をオフさせるが同時に、抵抗R27,R28
の抵抗分割で定められるコンパレータCP3の27ピン
の電圧をVPD1と設定してある為CP3の出力は“L”
となりトランジスタQ8,Q7をオフするように動作す
る。As described in the first embodiment, the temperature in the vicinity of the heater H1 rises to T 1 [K] due to the abnormal current, and the input voltage of the P D port of the central control element CPU becomes V PD1.
Under the following conditions, the P B port is set to the “L” level to turn off the transistors Q8 and Q7 to cut off the power supply to the relay RL1 and turn off the relay RL1, but at the same time, the resistors R27 and R28 are connected.
The output of CP3 is "L" because the voltage of pin 27 of comparator CP3 which is determined by the resistance division of is set to V PD1.
Next, it operates so as to turn off the transistors Q8 and Q7.
【0056】中央制御素子CPUが万一暴走したとして
も別回路にて継電器RL1をオフさせる為、安全性が更
に向上する。Even if the central control element CPU runs out of control, the relay RL1 is turned off by another circuit, so that the safety is further improved.
【0057】本発明の第3の実施例の回路図を図8に示
す。A circuit diagram of the third embodiment of the present invention is shown in FIG.
【0058】本実施例は第1実施例に加え、継電器RL
1が接点rl1をオープンにし通電を遮断した場合、通
電可能状態への復帰を防止する手段を有している。In addition to the first embodiment, this embodiment has a relay RL.
1 has means for preventing the return to the energizable state when the contact rl1 is opened and the energization is cut off.
【0059】本実施例は第1の実施例に対しトランジス
タQ8のコレクタがヒューズ抵抗RFと継電器RL1の
コイルに接続されヒューズ抵抗RFの他方が+24Vと
接続されている点が異なるのみで他は同じである。[0059] This example other in only the point that is connected to the other is + 24V to the first embodiment with respect to the collector of the transistor Q8 is connected to the coil of the fuse resistor R F and relay RL1 fuse resistor R F different Are the same.
【0060】第1の実施例と同様に中央制御素子CPU
のPDポートがVPD1以下となった場合に中央制御素子C
PUはPDポートを“H”とし、Q8トランジスタをオ
ンさせヒューズ抵抗RFに過電流を流し、ヒューズ抵抗
RFを溶断させる。この中央制御素子CPUは遮断制御
手段であると共に、過電流印加手段としても機能する。Central control element CPU as in the first embodiment
When the P D port of V PD1 becomes V PD1 or less, the central control device C
PU is a "H", P D port, an overcurrent flows to turn on the Q8 transistors fuse resistor R F, to blow the fuse resistor R F. This central control element CPU functions not only as a cutoff control means but also as an overcurrent application means.
【0061】第1の実施例で説明した如く、 ヒータH
1の近傍の温度が危険温度となる場合は回路や装置に異
常がある場合であり、本実施例の如く継電器RL1のコ
イルと直列に接続されたヒューズ抵抗を溶断させる事に
より継電器RL1への給電を断ち切り復帰させない方が
安全性がより向上する。As described in the first embodiment, the heater H
When the temperature in the vicinity of 1 is a dangerous temperature, it means that there is an abnormality in the circuit or device, and as in this embodiment, the fuse resistance connected in series with the coil of the relay RL1 is blown to supply power to the relay RL1. The safety is further improved by not cutting off and returning.
【0062】以上本発明の実施例を説明したが、本発明
はこれらの実施例にとらわれるものではなく技術思想内
でのあらゆる変形が可能である。Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments and various modifications can be made within the technical idea.
【0063】[0063]
【発明の効果】以上説明したように本発明によれば、ヒ
ータに異常電流が流れた際に通電を遮断する回路の素子
に異常があってもヒータへの通電を遮断することができ
る。As described above, according to the present invention, it is possible to cut off the power supply to the heater even if there is an abnormality in the element of the circuit that cuts off the power supply when an abnormal current flows through the heater.
【図1】本発明の実施例の加熱装置の回路図である。FIG. 1 is a circuit diagram of a heating device according to an embodiment of the present invention.
【図2】図1のコンパレータの検知部を説明するための
回路図である。FIG. 2 is a circuit diagram for explaining a detection unit of the comparator of FIG.
【図3】図2の回路動作を説明するためのタイムチャー
トである。FIG. 3 is a time chart for explaining the circuit operation of FIG.
【図4】図1の回路動作の一部を説明するためのタイム
チャートである。FIG. 4 is a time chart for explaining a part of the circuit operation of FIG.
【図5】図1の回路動作の一部を説明するためのタイム
チャートである。5 is a time chart for explaining a part of the circuit operation of FIG.
【図6】図1の回路動作の一部を説明するためのタイム
チャートである。FIG. 6 is a time chart for explaining a part of the circuit operation of FIG.
【図7】本発明の第2実施例に係る遮断回路の回路図で
ある。FIG. 7 is a circuit diagram of a shutoff circuit according to a second embodiment of the present invention.
【図8】本発明の第3実施例に係る遮断回路の回路図で
ある。FIG. 8 is a circuit diagram of a blocking circuit according to a third embodiment of the present invention.
【図9】従来の遮断回路の回路図である。FIG. 9 is a circuit diagram of a conventional cutoff circuit.
【図10】本発明の実施例の加熱装置の断面図である。FIG. 10 is a cross-sectional view of a heating device according to an embodiment of the present invention.
A 異常電流検出手段 CP1,CP2 コンパレータ C1〜C6 コンデンサ Q1〜Q9 トランジスタ TR トライアック R1−26 抵抗 D1〜D4 ダイオード ZD1,2 ツェナーダイオード RL1 継電器(遮断手段) TP1 サーマルプロテクタ H1 定着ヒータ SSR1 ソリッドステートリレー L1 コイル SQ1,2 スパークキラー T1 カレントトランス TH サーミスタ(温度検出手段) FM ファンモータ RF ヒューズ抵抗 CPU 中央処理装置(遮断制御手段)A Abnormal current detection means CP1, CP2 Comparators C1 to C6 Capacitors Q1 to Q9 Transistors TR Triac R1-26 Resistors D1 to D4 Diodes ZD1, Zener diodes RL1 Relay (breaking means) TP1 Thermal protector H1 Fixing heater SSR1 Solid state relay L1 Coil SQ1, Spark killer T1 Current transformer TH Thermistor (temperature detection means) FM fan motor R F Fuse resistance CPU Central processing unit (cut-off control means)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石津 雅則 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 (72)発明者 犬山 聡彦 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 (72)発明者 橋本 宏 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masanori Ishizu 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Toshihiko Inuyama 3-30-2 Shimomaruko, Ota-ku, Tokyo Canonon Incorporated (72) Inventor Hiroshi Hashimoto 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.
Claims (2)
電手段と、この通電手段による加熱部材への通電を遮断
するスイッチング素子と、このスイッチング素子を通電
を遮断するべくスイッチングするスイッチ制御手段と、
を有する加熱装置において、 上記スイッチ制御手段は複数の異常条件で上記スイッチ
ング素子をスイッチングすることを特徴とする加熱装
置。1. A heating member, an energizing means for energizing the heating member, a switching element for interrupting energization of the heating member by the energizing means, and a switch control means for switching the switching element to interrupt energization. ,
A heating device having: a heating device, wherein the switch control means switches the switching element under a plurality of abnormal conditions.
電手段と、加熱部材の温度を検知する温度検知部材と、
この温度検知部材の検知温度に基づき通電手段による通
電をオン、オフする第1のスイッチング素子と、加熱部
材へ流れる電流の異常を検知する電流異常検出手段と、
第1のスイッチング素子とは別に設けられ電流異常検出
手段が異常を検知した時に通電手段による通電をオフす
る第2のスイッチング素子と、を有する加熱装置におい
て、 上記温度検知部材が異常温度を検知した時、上記第2の
スイッチング素子を作動させ通電をオフする通電停止手
段を有することを特徴とする加熱装置。2. A heating member, an energizing means for energizing the heating member, and a temperature detecting member for detecting the temperature of the heating member,
A first switching element for turning on / off the energization by the energizing means based on the detected temperature of the temperature detecting member; and a current abnormality detecting means for detecting an abnormality of the current flowing to the heating member
In a heating device having a second switching element which is provided separately from the first switching element and which turns off energization by the energizing means when the current abnormality detecting means detects an abnormality, the temperature detecting member detects an abnormal temperature. A heating device comprising an energization stopping means for activating the second switching element to turn off the energization at the time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02004992A JP3244748B2 (en) | 1991-02-28 | 1992-02-05 | Heating equipment |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-58283 | 1991-02-28 | ||
JP5828391 | 1991-02-28 | ||
JP02004992A JP3244748B2 (en) | 1991-02-28 | 1992-02-05 | Heating equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0567489A true JPH0567489A (en) | 1993-03-19 |
JP3244748B2 JP3244748B2 (en) | 2002-01-07 |
Family
ID=26356942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02004992A Expired - Fee Related JP3244748B2 (en) | 1991-02-28 | 1992-02-05 | Heating equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3244748B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041184A (en) * | 2011-08-18 | 2013-02-28 | Fuji Xerox Co Ltd | Fixing device and image forming apparatus |
JP2015501129A (en) * | 2011-12-19 | 2015-01-08 | ハスキー インジェクション モールディング システムズ リミテッドHusky Injection Molding Systems Limited | System for disconnecting power in case of control failure |
-
1992
- 1992-02-05 JP JP02004992A patent/JP3244748B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041184A (en) * | 2011-08-18 | 2013-02-28 | Fuji Xerox Co Ltd | Fixing device and image forming apparatus |
JP2015501129A (en) * | 2011-12-19 | 2015-01-08 | ハスキー インジェクション モールディング システムズ リミテッドHusky Injection Molding Systems Limited | System for disconnecting power in case of control failure |
Also Published As
Publication number | Publication date |
---|---|
JP3244748B2 (en) | 2002-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3265849B2 (en) | Self-extinguishing element with overheat protection device | |
EP1916573B1 (en) | Image forming apparatus and control method thereof | |
US9920941B2 (en) | Controlling a central air-conditioning system that conditions at least heating operation of a plurality of rooms in a house | |
JPS6020654B2 (en) | gas ignition control device | |
JP3244748B2 (en) | Heating equipment | |
US5420396A (en) | Heating apparatus which interrupts energization in overheated state | |
JPH06311602A (en) | Air-conditioner for electric automobile | |
JP3369881B2 (en) | Water heater protection for electric vehicles | |
CA1083248A (en) | Burner control system with primary safety switch | |
KR910007443B1 (en) | Protection circuit and method for temperature control accident of copymachine's roller | |
JP2985412B2 (en) | Appliance safety devices | |
JPH1155847A (en) | Load controller for vehicle | |
JPH05307340A (en) | Controller for thermal fixation | |
JPS6349911A (en) | Interruption circuit | |
JPH09135156A (en) | Electric load driving device | |
JPS6152105A (en) | Load power control circuit | |
JPH04329573A (en) | Fixing device | |
JP2023059438A (en) | Over-voltage protection circuit | |
JP3333393B2 (en) | Combustor safety device | |
JP2985297B2 (en) | Electrical equipment | |
JP2019193186A (en) | Conduction control circuit | |
JPH0553475A (en) | Heat fixing device | |
JP2005039948A (en) | Semiconductor device and electronic apparatus | |
JPH053624A (en) | Protective device for air conditioner | |
JP2009229816A (en) | Image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |