JPH0563701A - Communication processing system - Google Patents
Communication processing systemInfo
- Publication number
- JPH0563701A JPH0563701A JP21837791A JP21837791A JPH0563701A JP H0563701 A JPH0563701 A JP H0563701A JP 21837791 A JP21837791 A JP 21837791A JP 21837791 A JP21837791 A JP 21837791A JP H0563701 A JPH0563701 A JP H0563701A
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- transmission
- host computer
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Computer And Data Communications (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は通信処理システムに関
し、例えばコンピユータで使用されているデータをワイ
ヤレス送受信する通信処理システムに関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication processing system, and more particularly to a communication processing system for wirelessly transmitting and receiving data used in a computer.
【0002】[0002]
【従来の技術】従来、データを送受信する装置間で1つ
のチャネルが割り当てられていた。2. Description of the Related Art Conventionally, one channel has been allocated between devices that transmit and receive data.
【0003】[0003]
【発明が解決しようとしている課題】しかしながら、上
記従来では、以下のような欠点があった。However, the above-mentioned conventional technique has the following drawbacks.
【0004】ひとつは、使用するチャネルに対して送受
信装置の数が多いとチャネルが割り当てられず送受信が
できないという点であり、もうひとつは、時分割で使用
した場合、チャネルが確立される相手の能力に差がある
と、最も能力の低い装置に合わせなければならないとい
う点である。[0004] One is that if there are a large number of transmitters / receivers for the channels to be used, the channels cannot be allocated and transmission / reception cannot be performed. The difference in capabilities is that you have to adapt to the least capable device.
【0005】本発明は、上述した従来例の欠点に鑑みて
なされたものであり、その目的とするところは、1つの
チャネルでより多くのデータを送ることができ経済的な
メリットが得られる通信処理システムを提供する点にあ
る。The present invention has been made in view of the above-mentioned drawbacks of the conventional example, and an object thereof is communication in which more data can be transmitted by one channel and an economical merit can be obtained. The point is to provide a processing system.
【0006】[0006]
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、本発明に係る通信処理システム
は、チャネル制御のためのチャネルによってデータ送受
信のためのチャネルを制御し、ひとつのチャネル上の複
数の通信チャネルを時分割で確立する通信制御システム
において、送信先装置の通信能力を確認する確認手段
と、該確認した通信能力に基づいて各チャネルに割り当
てる時間を変更する変更手段とを備える。[Means for Solving the Problems]
To achieve the object, a communication processing system according to the present invention controls a channel for data transmission / reception by a channel for channel control, and establishes a plurality of communication channels on one channel in a time division manner. In the above, there is provided a confirmation means for confirming the communication capability of the transmission destination device, and a changing means for changing the time assigned to each channel based on the confirmed communication capability.
【0007】[0007]
【作用】かかる構成によれば、送受信する相手の能力に
合わせてチャネルを制御して、適切な時分割制御を良好
に行なうことができる。According to this structure, the channel can be controlled in accordance with the capability of the other party for transmission and reception, and appropriate time division control can be satisfactorily performed.
【0008】[0008]
【実施例】以下に添付図面を参照して、本発明に係る好
適な一実施例を詳細に説明する。 <第1の実施例>図1は本発明の第1の実施例による通
信処理システムの構成を示すブロツク図である。同図に
おいて、101はホストコンピュータ、102はホスト
コンピュータ、103は送信装置、104はホストコン
ピュータ101から送られたデータを一時蓄えておく為
のバッファ、105は104と同じくホストコンピュー
タに対するバッファ、106は103の送信装置の動作
を制御するCPU、107は106のCPUのROM、
108は106のCPUのワークRAM、109は10
6のCPUから転送されたデータを送信する為の送信
器、110は受信装置、111は110の受信装置に送
信されたデータを一時蓄える為のバッファ、112は受
信装置、113は111と同じく受信装置用のバッファ
である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be described in detail below with reference to the accompanying drawings. <First Embodiment> FIG. 1 is a block diagram showing the arrangement of a communication processing system according to the first embodiment of the present invention. In the figure, 101 is a host computer, 102 is a host computer, 103 is a transmitting device, 104 is a buffer for temporarily storing the data sent from the host computer 101, 105 is a buffer for the host computer like 104, and 106 is A CPU for controlling the operation of the transmitting device 103, a ROM for the CPU 106,
108 is a work RAM of the CPU of 106, and 109 is 10
6 is a transmitter for transmitting data transferred from the CPU, 110 is a receiving device, 111 is a buffer for temporarily storing data transmitted to the 110 receiving device, 112 is a receiving device, 113 is the same as 111 This is a device buffer.
【0009】以下ホストコンピュータ101とホストコ
ンピュータ102からそれぞれ受信装置110、受信装
置112に対して同一チャネル上でデータ送信を行なう
場合について説明する。A case where data is transmitted from the host computer 101 and the host computer 102 to the receiving device 110 and the receiving device 112 on the same channel will be described below.
【0010】ホストコンピュータ101、ホストコンピ
ュータ102より受信装置110、受信装置112に対
するデータ送信要求が送信装置103に対して発生する
と、CPU106はROM107内のプログラムにもと
づき、ホストコンピュータ101及びホストコンピュー
タ102の要求に関するデータ(送信相手等)を受け取
る。そして送信器109が使えるか、またチャネル制御
用のチャネルを用いて送信相手である受信装置110、
受信装置112が受信可能であるかどうかを調べ、受信
可能であれば送信装置103と、受信装置110及び受
信装置112の間でのチャネルを確立する。次にCPU
106はホストコンピュータ101及びホストコンピュ
ータ102からの送信データをバッファ104及びバッ
ファ105に受信できるようにし、それぞれのバッファ
へ送信データを蓄えていく。その間CPU106は受信
装置110、受信装置112の受信可能なデータ速度を
調べ、能力に応じた時間配分を設定し、RAM108上
に書き込んでおく。例えば受信装置110が4800b
ps、受信装置112が9600bpsであればホスト
コンピュータ101−受信装置110間とホストコンピ
ュータ102−受信装置112間が専有する時間配分を
1:2とし、チャネルを専有する時間により送信するデ
ータ量をできるだけ各装置に合ったものとする。バッフ
ァ104に受信装置110への送信データがいっぱいも
しくはデータが終了となったところで、CPU106は
受信装置110のID番号を先頭に、バッファ104の
データを送信器109へ送り、送信器109は与えられ
たデータをワイヤレスで送信する。受信装置110は自
分のID番号を見つけるとそれについて送られたデータ
を111のバッファに格納し、データ終了の合図で格納
を停止する。CPU106はRAM108に記憶されて
いる時間配分に基づいたデータ量を送信器109に転送
する。ホストコンピュータ102からの送信データがバ
ッファ105に蓄えられたいれば同様にして受信装置1
12のID番号に続いて専有時間分のデータをバッファ
105から送信器109へ転送する。この間ホストコン
ピュータ101からのデータが残っていればバッファ1
04へデータを蓄える。以上のことを繰り返し、送信デ
ータが終了した時点でチャネル制御用チャネルを用いて
チャネルの確立を解き、次のデータ送信要求が発生する
のを待つ。When a data transmission request for the receiving device 110 and the receiving device 112 is issued to the transmitting device 103 from the host computer 101 and the host computer 102, the CPU 106 requests the host computer 101 and the host computer 102 based on the program in the ROM 107. Receives data related to (such as the recipient). Then, whether the transmitter 109 can be used, or the receiving device 110 which is a transmission partner using the channel for channel control,
It is checked whether the receiving device 112 is receivable, and if receivable, a channel is established between the transmitting device 103 and the receiving device 110 and the receiving device 112. Next CPU
The buffer 106 allows the buffer 104 and the buffer 105 to receive the transmission data from the host computer 101 and the host computer 102, and stores the transmission data in the respective buffers. During that time, the CPU 106 checks the receivable data rate of the receiving device 110 and the receiving device 112, sets the time distribution according to the capability, and writes it in the RAM 108. For example, if the receiving device 110 is 4800b
ps and the receiving device 112 is 9600 bps, the time allocation occupied between the host computer 101 and the receiving device 110 and between the host computer 102 and the receiving device 112 is set to 1: 2, and the amount of data to be transmitted is maximized depending on the time when the channel is occupied. It should be suitable for each device. When the buffer 104 is full of data to be transmitted to the receiving device 110 or when the data has ended, the CPU 106 sends the data in the buffer 104 to the transmitter 109 starting with the ID number of the receiving device 110, and the transmitter 109 is given. Wirelessly transmit the data. When the receiving device 110 finds its own ID number, it stores the data sent thereto in the buffer 111, and stops storing at the end of data signal. The CPU 106 transfers the data amount based on the time distribution stored in the RAM 108 to the transmitter 109. If the transmission data from the host computer 102 is to be stored in the buffer 105, the receiving device 1 can be similarly operated.
After the ID number of 12, the data for the exclusive time is transferred from the buffer 105 to the transmitter 109. If data from the host computer 101 remains during this period, the buffer 1
Data is stored in 04. The above process is repeated, and when the transmission data is completed, the channel control channel is used to cancel the establishment of the channel and wait for the next data transmission request.
【0011】1つのチャネルだけが確立している場合は
すべての時間をそのチャネルが専有し、他のホストから
のデータ送信要求が発生し、そのチャネルの確立が行な
われ、複数のチャネルを同一チャネル上に実現する必要
が生じた時点で、時間配分を決定し、それに従ったデー
タ送信を行なう。When only one channel is established, that channel occupies all the time, a data transmission request is issued from another host, the channel is established, and a plurality of channels are set to the same channel. When it becomes necessary to realize the above, time allocation is determined and data transmission is performed according to the time allocation.
【0012】以上の動作により、1つのチャネルを能力
の異なった装置で共有する場合、最適なデータ転送が可
能である。With the above operation, when one channel is shared by devices having different capabilities, optimum data transfer is possible.
【0013】図2及び図3に本実施例におけるCPU1
06の動作のフローチャートを示す。2 and 3, the CPU 1 in this embodiment is shown.
The flowchart of the operation | movement of 06 is shown.
【0014】まず、図2を用いて送信前手順を説明す
る。First, the pre-transmission procedure will be described with reference to FIG.
【0015】ホストコンピュータ101または102よ
りデータ送信要求が入ると(ステツプS21)、送信器
109による送信が可能か否かを判断し(ステツプS2
2)、可能であれば、対応の受信装置110または11
2が使用中であるか否かを確認する(ステツプS2
3)。その結果、使用中でなければ、チヤネルを確立し
(ステツプS24)、対応の受信装置の能力を調べる
(ステツプS25)。そして時間配分を決定して、RA
M108にデータを記憶する(ステツプS26)。一
方、ステツプS22で送信不可を確認したか、あるい
は、ステツプS23で使用中を確認すると、送信要求を
出したホストコンピュータに対して送信不可を通知する
(ステツプS27)。When a data transmission request is received from the host computer 101 or 102 (step S21), it is judged whether or not the transmission by the transmitter 109 is possible (step S2).
2), if possible, the corresponding receiving device 110 or 11
Check if 2 is in use (step S2
3). As a result, if it is not in use, a channel is established (step S24), and the capability of the corresponding receiving device is checked (step S25). And decide the time allocation, RA
The data is stored in M108 (step S26). On the other hand, if it is confirmed in step S22 that transmission is not possible, or if it is confirmed in step S23 that it is in use, the host computer that issued the transmission request is notified of transmission failure (step S27).
【0016】次に、図3を用いて送信手順を説明する。Next, the transmission procedure will be described with reference to FIG.
【0017】まず、ホストコンピュータ101から受信
装置110への送信動作の場合について説明する。First, the case of a transmission operation from the host computer 101 to the receiving device 110 will be described.
【0018】まずホストコンピュータ101からのデー
タがバツフア104に転送される(ステツプS31)。
データが所定量蓄えられると(ステツプS32)、送信
装置103のID番号が送信器109に送られる(ステ
ツプS33)。所定の時間配分に従ってデータがバツフ
ア104より転送される(ステツプS34)。ステツプ
S34の動作は送信1回分が終了するまで繰り返し行わ
れる(ステツプS35)。この後、データ終了までステ
ツプS32〜ステツプS35の動作が繰り返して行われ
るが、ステツプS36のデータ送信終了を確認した後
に、他のチヤネルが確立しているか否かの確認が行われ
(ステツプS37)、その結果、確立していれば、本処
理は、ステツプS40に進み、または、確立していなけ
れば、ステツプS32に戻る。またステツプS36でデ
ータ終了が確認されると、チヤネルが解放される(ステ
ツプS38)そして、ホストコンピュータ102から受
信装置112への送信動作であるが、上述した送信動作
のステツプS31〜ステツプS38にステツプS39〜
ステツプS46が対応する為、説明は省略するが、使用
されるバツフアはバツフア105となる。First, the data from the host computer 101 is transferred to the buffer 104 (step S31).
When a predetermined amount of data is stored (step S32), the ID number of the transmitting device 103 is sent to the transmitter 109 (step S33). The data is transferred from the buffer 104 according to a predetermined time distribution (step S34). The operation of step S34 is repeated until one transmission is completed (step S35). After this, the operations of steps S32 to S35 are repeated until the end of the data, but after confirming the end of the data transmission of step S36, it is confirmed whether or not another channel is established (step S37). As a result, if established, the process proceeds to step S40, or if not established, returns to step S32. When the end of data is confirmed in step S36, the channel is released (step S38), and the transmission operation from the host computer 102 to the reception device 112 is performed. S39 ~
Since the step S46 corresponds, the description will be omitted, but the buffer used is the buffer 105.
【0019】以上説明したように、第1の実施例によれ
ば、データ通信用のチャネルをチャネル制御用チャネル
を用いて制御し、複数の通信チャネルを同一チャネル上
に確立するときに、各チャネルがデータ通信用のチャネ
ルを専有する時間を接続される装置の能力に合わせて配
分することにより、1つのチャネルでより多くのデータ
を送ることができ経済的なメリットがある。As described above, according to the first embodiment, when data communication channels are controlled using channel control channels and a plurality of communication channels are established on the same channel, each channel is By allocating the time for occupying the channel for data communication according to the capability of the connected device, it is possible to send more data on one channel, which is economically advantageous.
【0020】<第2の実施例>図4は本発明の第2の実
施例による通信処理システムの構成を示すブロツク図で
ある。同図において、201はホストコンピュータ、2
02はホストコンピュータ、203は送受信装置、20
4はホストコンピュータ201からの送信データを一時
蓄える為の送信バッファ、205はホストコンピュータ
201への受信データを蓄えておくための受信バッフ
ァ、206は送信バッファ、207は受信バッファ、2
08は送受信装置203を制御するCPU1、209は
CPU208が制御するプログラムが入ったROM、2
10はワーク用のRAM、211は送信器1、212は
受信器1、213はホストコンピュータ、214はホス
トコンピュータ、215は送受信装置203とまったく
同じもので送受信装置2、216は送信バッファ、21
7は受信バッファ、218は送信バッファ、220はR
OM、221はRAM、222は送信器2、223は受
信器2、224はCPUである。<Second Embodiment> FIG. 4 is a block diagram showing the configuration of a communication processing system according to a second embodiment of the present invention. In the figure, 201 is a host computer, 2
Reference numeral 02 is a host computer, 203 is a transmitter / receiver, and 20
Reference numeral 4 is a transmission buffer for temporarily storing transmission data from the host computer 201, 205 is a reception buffer for storing reception data to the host computer 201, 206 is a transmission buffer, 207 is a reception buffer, 2
Reference numeral 08 is a CPU 1 for controlling the transmitting / receiving apparatus 203, 209 is a ROM containing a program controlled by the CPU 208, 2
10 is a work RAM, 211 is a transmitter 1, 212 is a receiver 1, 213 is a host computer, 214 is a host computer, 215 is exactly the same as the transceiver 203, and the transceivers 2, 216 are transmission buffers, 21
7 is a reception buffer, 218 is a transmission buffer, and 220 is R
OM, 221 is RAM, 222 is transmitter 2, 223 is receiver 2, 224 is CPU.
【0021】本実施例では、第1の実施例で説明したよ
うな一方向のデータ送信ではなく、双方向に対して行な
う双方向通信について説明する。In this embodiment, bidirectional communication will be described which is performed bidirectionally instead of unidirectional data transmission as described in the first embodiment.
【0022】ホストコンピュータ201はホストコンピ
ュータ213に対して、またホストコンピュータ202
はホストコンピュータ214に対するデータの送信要求
を出力したとする。CPU208はホストコンピュータ
コンピュータ201とホストコンピュータ202からの
データ送信要求を受けると各々のホストコンピュータの
要求を調べ、またチャネルの確立が可能かを調べ可能で
あればチャネルを確立する。チャネルの確立後、送受信
側双方で各々のデータ転送能力を調べ、単位時間に送信
するデータ量をRAM210,221に格納しておく。
例えばデータの処理能力をホストコンピュータ201:
ホストコンピュータ202=1:2とすればデータを同
時に送出するときには、その割合で時間を配分し、ホス
トコンピュータ201がデータを送信し、ホストコンピ
ュータ202がホストコンピュータ214からのデータ
を受信するのであれば、ホストコンピュータ201:ホ
ストコンピュータ202の割合により時間を配分し、1
つのチャネルでデータを送受信する。また、1つのチャ
ネルで送信可能なデータ量が各ホストコンピュータが処
理できるデータ量に比べて十分大きければ、各ホストコ
ンピュータが処理できるデータ量を送るのに必要な時間
のみチャネルを専有し、一定のデータを送り終わった
ら、一旦チャネルを他のホストコンピュータにあけわた
すということも可能である。The host computer 201 is connected to the host computer 213 and the host computer 202
Is assumed to have output a data transmission request to the host computer 214. When the CPU 208 receives a data transmission request from the host computer computer 201 and the host computer 202, it checks the request from each host computer, and also checks whether the channel can be established. After the channel is established, the data transfer capability of each of the transmitting and receiving sides is checked, and the amount of data to be transmitted per unit time is stored in the RAM 210, 221.
For example, if the data processing capacity is set to the host computer 201:
If the host computer 202 = 1: 2, when data are simultaneously transmitted, time is distributed at that ratio, and if the host computer 201 transmits data and the host computer 202 receives data from the host computer 214. , Host computer 201: Allocate time according to the ratio of host computer 202, and
Send and receive data on one channel. If the amount of data that can be transmitted by one channel is sufficiently larger than the amount of data that can be processed by each host computer, the channel is occupied only for the time required to send the amount of data that can be processed by each host computer, After sending the data, it is possible to open the channel once to another host computer.
【0023】ホストコンピュータ201からの送信デー
タはCPU208により送信バツフア204に送信さ
れ、一定量以上送信バッファ204に蓄えられたところ
で送信相手のID番号を先頭にして送信器211へデー
タを転送する。またホストコンピュータ202からの送
信データについても全く同様にして送られる。ワイヤレ
スで送られたデータは受信器223で受信され、CPU
224によりID番号に従い217の受信バッファもし
くは受信バツフア219に転送される。The transmission data from the host computer 201 is transmitted to the transmission buffer 204 by the CPU 208, and when it is stored in the transmission buffer 204 for a certain amount or more, the data is transferred to the transmitter 211 with the ID number of the transmission partner as the head. Further, the transmission data from the host computer 202 is also transmitted in exactly the same manner. The data sent wirelessly is received by the receiver 223, and the CPU
The data is transferred to the reception buffer 217 or the reception buffer 219 of 217 according to the ID number by 224.
【0024】以上説明したように、チャネル制御用のチ
ャネルを用いて1つのデータ送信用チャネルを複数のホ
ストコンピュータ間の通信で使用できるように制御を行
なうものである。As described above, the channel control channel is used to control one data transmission channel so that it can be used for communication between a plurality of host computers.
【0025】本実施例において、CPU203とCPU
224は前述の図2,図3に加えて次に説明する図5の
処理手順で動作する。In this embodiment, the CPU 203 and the CPU
224 operates in accordance with the processing procedure of FIG. 5 described below in addition to the above-described FIG. 2 and FIG.
【0026】図5は第2の実施例による送信後手順を説
明するフローチヤートである。FIG. 5 is a flow chart for explaining the post-transmission procedure according to the second embodiment.
【0027】接続された機器に対する一定量のデータ送
信が終了すると(ステツプS51)、受信分のデータが
リードされ(ステツプS52)、対応するIDの受信バ
ツフアにデータが格納される(ステツプS53)。以上
のステツプS52〜ステツプS53の動作は1回分のデ
ータ受信が終了するまで繰り返して行われる(ステツプ
S54)。When a certain amount of data has been transmitted to the connected device (step S51), the received data is read (step S52) and the data is stored in the reception buffer of the corresponding ID (step S53). The above operations of steps S52 to S53 are repeated until one data reception is completed (step S54).
【0028】<第3の実施例>図6は本発明の第3の実
施例による通信処理システムの構成を示すブロツク図で
ある。同図において、301はホストコンピユータ、3
02は送信装置、303は302の送信装置302全体
の動作を不図示のROMに格納されたプログラム(図7
のフローチヤートに従うプログラムを含む)に従って制
御するCPU、304−1〜304−3は接続されてい
る装置からのデータを蓄えておくためのバツフア、30
5はセレクタ、306は送信器、307は送信器、30
8は送信器、309は受信装置、310は309の受信
装置の動作を不図示のROMに格納されたプログラム
(図8のフローチヤートに従うプログラムを含む)に従
って制御するCPU、311は受信器、312は受信
器、313は受信器3、314はセレクタ、315−1
〜315−3は受信したデータを蓄えておくバツフア、
316はプリンタをそれぞれ示してる。また送信装置3
02及び受信装置309の各々は、プログラムのワーク
エリアとして用いる不図示のRAMを備えている。<Third Embodiment> FIG. 6 is a block diagram showing the configuration of a communication processing system according to a third embodiment of the present invention. In the figure, 301 is a host computer, 3
Reference numeral 02 denotes a transmitting device, and 303 denotes an operation of the transmitting device 302 as a whole, which is a program stored in a ROM (not shown) (see FIG. 7).
CPUs 304-1 to 304-3 are buffers for storing data from connected devices, 30
5 is a selector, 306 is a transmitter, 307 is a transmitter, 30
8 is a transmitter, 309 is a receiving device, 310 is a CPU for controlling the operation of the receiving device 309 according to a program (including a program according to the flow chart of FIG. 8) stored in a ROM (not shown), 311 is a receiver, 312 Is a receiver, 313 is a receiver 3, 314 is a selector, 315-1
~ 315-3 is a buffer for storing the received data,
Reference numerals 316 denote printers, respectively. Also, the transmitter 3
02 and the receiving device 309 each include a RAM (not shown) used as a work area of a program.
【0029】送信装置302及び受信装置309の各々
は、3つずつあるバツフア304−1〜304〜3及び
315−1〜315−3に対してデータを送信する装置
(本実施例ではホストコンピユータ301)、データを
受信する装置(本実施例ではプリンタ316)を接続可
能である。Each of the transmitter 302 and the receiver 309 transmits data to three buffers 304-1 to 304-3 and 315-1 to 315-3 (in this embodiment, the host computer 301). ), A device for receiving data (the printer 316 in this embodiment) can be connected.
【0030】ホストコンピユータ301のデータ送出速
度及びプリンタ116のデータ受信速度に対して送信装
置302と受信装置309のデータ送信速度が遅いとホ
ストコンピユータ301はデータ送信に時間がかかつて
しまう。本実施例では、通常1つの送信装置に1つの送
信器を割り当てるところを複数の送信器を用いて高速に
データ送信を行なうものである。If the data transmission speeds of the transmission device 302 and the reception device 309 are slower than the data transmission speed of the host computer 301 and the data reception speed of the printer 116, the host computer 301 takes a long time to transmit data. In this embodiment, one transmitter is normally assigned to one transmitter, but a plurality of transmitters are used for high-speed data transmission.
【0031】送信装置302及び受信装置309にホス
トコンピユータ301及びプリンタ316を接続すると
きに、送信装置302及び受信装置309に送信速度の
設定を行なう。例えば、送信器106〜108及び受信
器111〜113の速度が4800bpsでホストコン
ピュータ301及びプリンタ316が9600bpsの
場合には、その設定により送信器及び受信器を2チヤン
ネル使用することが可能となる。ホストコンピュータ3
01から送られたデータはバツフア304−1〜304
−3に蓄えられていく。CPU303はセレクタ305
を切り換えることにより、送信器306と送信器307
に対してデータを転送し、別々のデータを送信するCP
U310は、CPU303と同期して受信器311及び
312で受信されたデータをセレクタ314を切り換え
てデータを元の順にもどし、バツフア315−1〜31
5−3へデータを蓄えていく。そして、それをプリンタ
316に対して出力する。When the host computer 301 and the printer 316 are connected to the transmitter 302 and the receiver 309, the transmission speed is set in the transmitter 302 and the receiver 309. For example, when the speeds of the transmitters 106 to 108 and the receivers 111 to 113 are 4800 bps and the host computer 301 and the printer 316 are 9600 bps, it is possible to use the two channels of the transmitter and the receiver by the setting. Host computer 3
The data sent from 01 is buffers 304-1 to 304
It is stored in -3. CPU 303 is selector 305
By switching the transmitter 306 and the transmitter 307.
CP that transfers data to and sends separate data
The U310 switches the selector 314 to return the data received by the receivers 311 and 312 in synchronism with the CPU 303, and restores the data in the original order.
Data is stored in 5-3. Then, it outputs it to the printer 316.
【0032】図7は第3の実施例のCPU303による
制御手順を説明するフローチヤートであり、図8は第3
の実施例のCPU310による制御手順を説明するフロ
ーチヤートである。FIG. 7 is a flow chart for explaining the control procedure by the CPU 303 of the third embodiment, and FIG. 8 is the third chart.
14 is a flowchart illustrating a control procedure by the CPU 310 of the embodiment.
【0033】まず図7を用いてCPU303の動作につ
いて説明する。First, the operation of the CPU 303 will be described with reference to FIG.
【0034】まずホストコンピュータ301よりデータ
が入力されると(ステツプS71)、どちらの送信器を
使用するのか設定状態が調べられる(ステツプS7
2)。次にどのチヤネルが使用されるのか受信装置30
9に通知される(ステツプS73)。そしてホストコン
ピュータ301からのデータがバツフアに蓄えられる。
セレクタ305は使用される送信器への切り換えを行
い、データ終了までバツフアから送信器へのデータ転送
が繰り返し行われる(ステツプS75〜ステツプS7
7)。First, when data is input from the host computer 301 (step S71), the setting state of which transmitter is to be used is checked (step S7).
2). Which channel will be used next? Receiver 30
9 is notified (step S73). Then, the data from the host computer 301 is stored in the buffer.
The selector 305 switches to the transmitter to be used, and data transfer from the buffer to the transmitter is repeatedly performed until the end of data (steps S75 to S7).
7).
【0035】この後、データ終了が受信装置309に通
知される(ステツプS78)。Thereafter, the end of data is notified to the receiving device 309 (step S78).
【0036】次に、図8を用いてCPU310の動作に
ついて説明する。Next, the operation of the CPU 310 will be described with reference to FIG.
【0037】送信装置302で使用される送信器からの
通信において使用するチヤネルの設定が行われる(ステ
ツプS81)。そしてセレクタ314の切り換えが行わ
れ、送信器より転送されたデータを受信した受信器から
のデータがデータ転送終了までバツフアに転送される
(ステツプS82〜ステツプS84)。The channel used for communication from the transmitter used in the transmitter 302 is set (step S81). Then, the selector 314 is switched, and the data from the receiver which has received the data transferred from the transmitter is transferred to the buffer until the data transfer is completed (step S82 to step S84).
【0038】以上説明したように、送信装置302及び
受信装置309を設定することにより、複数の送信器,
受信器を使用しての高速データ送信が可能となる。As described above, by setting the transmitting device 302 and the receiving device 309, a plurality of transmitters,
High-speed data transmission using the receiver is possible.
【0039】<第4の実施例>図9は本発明の第4の実
施例による通信処理システムの構成を示すブロツク図で
ある。同図において、401はホストコンピュータ、4
02は送信装置、403は送信装置402全体の動作を
不図示のROMに格納されたプログラム(図10のフロ
ーチヤートに従うプログラムを含む)に従って制御する
CPU、404はホストコンピュータ401よりのデー
タを受信して蓄積するバツフア、405〜407は送信
器、408は受信器を有した印字制御装置、409は印
字制御装置408全体の動作を不図示のROMに格納さ
れたプログラム(図11のフローチヤートに従うプログ
ラムを含む)に従って制御するCPU、410,411
は受信器、412はコードデータ用のページバツフア、
413はコードデータからのイメージデータを展開する
画像形成部、414はイメージデータに基づく記録処理
を記録紙に対して行う記録部をそれぞれ示している。<Fourth Embodiment> FIG. 9 is a block diagram showing the arrangement of a communication processing system according to the fourth embodiment of the present invention. In the figure, 401 is a host computer, 4
Reference numeral 02 denotes a transmitter, 403 a CPU that controls the overall operation of the transmitter 402 according to a program (including a program according to the flow chart of FIG. 10) stored in a ROM (not shown), and 404 receives data from the host computer 401. To store the data, 405 to 407 are transmitters, 408 is a print control device having a receiver, 409 is a program stored in a ROM (not shown) for the entire operation of the print control device 408 (program according to the flow chart of FIG. 11). CPU, 410, 411 controlled according to
Is a receiver, 412 is a page buffer for code data,
Reference numeral 413 denotes an image forming unit that develops image data from code data, and 414 denotes a recording unit that performs recording processing based on the image data on recording paper.
【0040】本実施例において、受信装置は、印字制御
装置408内部に設けられており、特に、この印字制御
装置408の能力に合ったデータ転送を可能とするチヤ
ネル数分の受信器が具備されている。即ち、受信装置は
受信器410と411とで構成される。In the present embodiment, the receiving device is provided inside the print control device 408, and in particular, as many receivers as the number of channels that enables data transfer matching the capability of the print control device 408 are provided. ing. That is, the receiving device is composed of the receivers 410 and 411.
【0041】図10は第4の実施例のCPU403によ
る制御手順を説明するフローチヤートであり、図11は
第4の実施例のCPU409による制御手順を説明する
フローチヤートである。FIG. 10 is a flow chart for explaining the control procedure by the CPU 403 of the fourth embodiment, and FIG. 11 is a flow chart for explaining the control procedure of the CPU 409 of the fourth embodiment.
【0042】まず送信装置402側の動作を図10を用
いて説明する。First, the operation on the transmitting device 402 side will be described with reference to FIG.
【0043】ホストコンピュータ401よりデータが送
信され(ステツプS101)、送信装置402と印字制
御装置408間でチヤネルが確立されたとき、印字制御
装置408の受信能力に合わせて使用するチヤネル数が
決定され(ステツプS102)、使用するチヤネル数が
受信側に通知される(ステツプS103)。ホストコン
ピュータ401から送られたデータは、バツフア404
に蓄えられる(ステツプS104)。CPU403はバ
ツフア404から送信器405,406へデータが転送
され(ステツプS105)、転送されたデータは送信器
より送信される。以上のステツプS104,ステツプS
105の動作は送信終了まで繰り返して行われ(ステツ
プS106)、終了後、受信装置にデータ終了が通知さ
れる。When data is transmitted from the host computer 401 (step S101) and a channel is established between the transmission device 402 and the print control device 408, the number of channels to be used is determined according to the reception capability of the print control device 408. (Step S102), the number of channels to be used is notified to the receiving side (Step S103). The data sent from the host computer 401 is stored in the buffer 404.
(Step S104). The CPU 403 transfers data from the buffer 404 to the transmitters 405 and 406 (step S105), and the transferred data is transmitted from the transmitter. The above steps S104 and S
The operation of 105 is repeated until the end of transmission (step S106), and after the end, the end of data is notified to the receiving device.
【0044】一方、印字制御装置408では、図11に
示されるように、まず受信器からの通信から使用するチ
ヤネルを用意して、受信器410,411で受信された
データをCPU409が元の順にしてページバツフア4
12に蓄積する(ステツプS112)。1ページ分のデ
ータが蓄積されたところで、CPU409は、画像形成
部413に画像形成を命令し、コードデータをイメージ
データに変換し、1ページ分のイメージデータが作成さ
れると、これを記録部414へ出力する(ステツプS1
13〜ステツプS115)。以上のステツプS112〜
ステツプS115までの処理は、送信装置402よりの
データ受信が終了するまで繰り返して行われる(ステツ
プS116)。記録部414では、イメージデータに基
づく画像を記録紙に印字出力する。On the other hand, in the print control device 408, as shown in FIG. 11, first, a channel used for communication from the receiver is prepared, and the CPU 409 sends the data received by the receivers 410 and 411 in the original order. Then page buffer 4
It is stored in 12 (step S112). When the data for one page is accumulated, the CPU 409 instructs the image forming unit 413 to form an image, converts the code data into image data, and when the image data for one page is created, this is stored in the recording unit. Output to 414 (step S1
13-step S115). Step S112-
The processing up to step S115 is repeated until the data reception from the transmission device 402 is completed (step S116). The recording unit 414 prints out an image based on the image data on recording paper.
【0045】以上のようにして、装置の能力に合わせて
装置内部に組み込む受信器のチヤネル数を変えることに
より、データ送信を効率的に行うことができる。As described above, data transmission can be efficiently performed by changing the number of channels of the receiver incorporated in the device according to the capability of the device.
【0046】以上の各実施例において、データ送受信元
をホストコンピュータとしたが、本発明はこれに限定さ
れるものではなく、例えば送受信装置に接続されるもの
がプリンタ装置や外部記憶装置であっても良い。In each of the above embodiments, the host computer was used as the data transmission / reception source, but the present invention is not limited to this. For example, a printer or external storage device may be connected to the transmission / reception device. Is also good.
【0047】また、送受信の手段として電波に限らず
音、光などワイヤレスで通信する手段で行なっても良
い。The transmitting / receiving means is not limited to radio waves, but may be wireless means such as sound or light.
【0048】尚、本発明は、複数の機器から構成される
システムに適用しても1つの機器から成る装置に適用し
ても良い。また、本発明は、システム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。The present invention may be applied to a system composed of a plurality of devices or an apparatus composed of a single device. Further, it goes without saying that the present invention can be applied to the case where it is achieved by supplying a program to a system or an apparatus.
【0049】[0049]
【発明の効果】以上説明したように、本発明によれば、
1つのチャネルでより多くのデータを送ることができ経
済的なメリットが得られる。As described above, according to the present invention,
More data can be sent on one channel with economic benefits.
【図1】本発明の第1の実施例による通信処理システム
の構成を示すブロツク図である。FIG. 1 is a block diagram showing a configuration of a communication processing system according to a first embodiment of the present invention.
【図2】第1の実施例による送信前手順を説明するフロ
ーチヤートである。FIG. 2 is a flowchart explaining a pre-transmission procedure according to the first embodiment.
【図3】第1の実施例による送信手順を説明するフロー
チヤートである。FIG. 3 is a flowchart illustrating a transmission procedure according to the first embodiment.
【図4】本発明の第2の実施例による通信処理システム
の構成を示すブロツク図である。FIG. 4 is a block diagram showing a configuration of a communication processing system according to a second embodiment of the present invention.
【図5】第2の実施例による送信後手順を説明するフロ
ーチヤートである。FIG. 5 is a flowchart illustrating a post-transmission procedure according to the second embodiment.
【図6】本発明の第3の実施例による通信処理システム
の構成を示すブロツク図である。FIG. 6 is a block diagram showing a configuration of a communication processing system according to a third embodiment of the present invention.
【図7】第3の実施例のCPU303による制御手順を
説明するフローチヤートである。FIG. 7 is a flow chart illustrating a control procedure by a CPU 303 according to a third embodiment.
【図8】第3の実施例のCPU310による制御手順を
説明するフローチヤートである。FIG. 8 is a flowchart illustrating a control procedure by a CPU 310 according to a third embodiment.
【図9】本発明の第4の実施例による通信処理システム
の構成を示すブロツク図である。FIG. 9 is a block diagram showing a configuration of a communication processing system according to a fourth embodiment of the present invention.
【図10】第4の実施例のCPU403による制御手順
を説明するフローチヤートである。FIG. 10 is a flowchart illustrating a control procedure by a CPU 403 according to a fourth embodiment.
【図11】第4の実施例のCPU409による制御手順
を説明するフローチヤートである。FIG. 11 is a flow chart illustrating a control procedure by a CPU 409 of the fourth embodiment.
101,102,201,202,213,214 ホ
ストコンピュータ 103 送信装置 104,105,111,113 バッファ 106,208,224 CPU 107,209,220 ROM 108,210,221 RAM 109,211,222 送信器 110,112 受信装置 203,215 送受信装置 204,206,216,218 送信バッファ 205,207,217,219 受信バッファ 212,223 受信器101, 102, 201, 202, 213, 214 Host computer 103 Transmitter 104, 105, 111, 113 Buffer 106, 208, 224 CPU 107, 209, 220 ROM 108, 210, 221 RAM 109, 211, 222 Transmitter 110 , 112 receiver 203, 215 transceiver 204, 206, 216, 218 transmission buffer 205, 207, 217, 219 reception buffer 212, 223 receiver
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04J 3/16 4101−5K H04L 29/04 29/08 8020−5K H04L 13/00 307 A ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical display location H04J 3/16 4101-5K H04L 29/04 29/08 8020-5K H04L 13/00 307 A
Claims (2)
ータ送受信のためのチャネルを制御し、ひとつのチャネ
ル上の複数の通信チャネルを時分割で確立する通信制御
システムにおいて、送信先装置の通信能力を確認する確
認手段と、該確認した通信能力に基づいて各チャネルに
割り当てる時間を変更する変更手段とを備えることを特
徴とする通信処理システム。1. A communication control system for controlling a channel for data transmission / reception by a channel for channel control and establishing a plurality of communication channels on one channel in a time division manner, wherein the communication capability of a destination device is confirmed. A communication processing system, comprising: a confirming unit for performing a change and a changing unit for changing a time assigned to each channel based on the confirmed communication capability.
テムにおいて、ひとつの論理チヤネルを複数の物理チヤ
ネルに分割する分割手段と、該分割した物理チヤネルに
従って通信を行う通信手段とを備えることを特徴とする
通信処理システム。2. A communication processing system having a plurality of physical channels, comprising: dividing means for dividing one logical channel into a plurality of physical channels; and communication means for performing communication according to the divided physical channels. Communication processing system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21837791A JPH0563701A (en) | 1991-08-29 | 1991-08-29 | Communication processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21837791A JPH0563701A (en) | 1991-08-29 | 1991-08-29 | Communication processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0563701A true JPH0563701A (en) | 1993-03-12 |
Family
ID=16718944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21837791A Withdrawn JPH0563701A (en) | 1991-08-29 | 1991-08-29 | Communication processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0563701A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7418783B2 (en) | 2004-09-01 | 2008-09-02 | Fanuc Ltd | Clamping mechanism for tool holder |
-
1991
- 1991-08-29 JP JP21837791A patent/JPH0563701A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7418783B2 (en) | 2004-09-01 | 2008-09-02 | Fanuc Ltd | Clamping mechanism for tool holder |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW384428B (en) | Method and apparatus for dynamically managing communications buffers used with packet communication data for a printer | |
US4967288A (en) | Facsimile storage and exchange system | |
WO2001011475A1 (en) | Electronic device with usb interface | |
EP0577361B1 (en) | Fiber optic distribution of image data | |
JPH0563701A (en) | Communication processing system | |
CN1328678C (en) | DMA controller system including real-time data communication component | |
JPH09331370A (en) | Data communication equipment | |
JP2006304011A (en) | Interface circuit | |
JP2786789B2 (en) | Data transfer method | |
JPH05155110A (en) | Printer | |
JPH0697857A (en) | Resource sharing system by power-line carrier | |
JPH066387A (en) | Method and device for data transfer control | |
JPS59230346A (en) | Buffering system of transmission/reception data of transmitter | |
JP2590743B2 (en) | Wireless selective call receiver with data communication function | |
JP2658931B2 (en) | Printer controller | |
JP3019967B2 (en) | Facsimile multiplex communication control device | |
JPS62286152A (en) | Controller for input and output device | |
JP2927093B2 (en) | Storage type facsimile exchange | |
JP2752545B2 (en) | Mobile communication device | |
JPH04165830A (en) | Data transferring device | |
JP2000267823A (en) | Printer | |
JPH04233831A (en) | Data transmitter-receiver | |
JPH07312598A (en) | Control method for data transmission | |
JP2001069547A (en) | Base station controller, channel connection method therefor and mobile communication system | |
JPH04317225A (en) | Printing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |