JPH0562186U - Power control circuit - Google Patents

Power control circuit

Info

Publication number
JPH0562186U
JPH0562186U JP306992U JP306992U JPH0562186U JP H0562186 U JPH0562186 U JP H0562186U JP 306992 U JP306992 U JP 306992U JP 306992 U JP306992 U JP 306992U JP H0562186 U JPH0562186 U JP H0562186U
Authority
JP
Japan
Prior art keywords
zero
pulse signal
signal
cross
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP306992U
Other languages
Japanese (ja)
Inventor
堅治 片岡
Original Assignee
日本電気ホームエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気ホームエレクトロニクス株式会社 filed Critical 日本電気ホームエレクトロニクス株式会社
Priority to JP306992U priority Critical patent/JPH0562186U/en
Publication of JPH0562186U publication Critical patent/JPH0562186U/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)

Abstract

(57)【要約】 【目的】 交流信号をゼロクロスポイントでスイッチン
グする電力制御手段を制御するパルス信号の立ち上がり
を交流信号のゼロクロスポイントに合わせることによ
り、ラジオノイズの発生を抑制する。 【構成】 ゼロクロスタイミング回路2は電源1からの
交流信号のゼロクロスポイント前後で立ち上がり、立ち
下がるパルス信号Pn を出力し、演算回路3はパルス信
号Pn の幅Tn と時間Tn /2を演算する。遅延回路4
はパルス信号Pn+1 の立ち上がりから時間Tn /2遅ら
せて、ゼロクロスパルス信号P’を出力させる。
(57) [Abstract] [Purpose] The generation of radio noise is suppressed by matching the rising edge of the pulse signal for controlling the power control means for switching the AC signal at the zero cross point with the zero cross point of the AC signal. [Configuration] zero-cross timing circuit 2 rises before and after the zero cross point of the AC signal from the power supply 1, and outputs a falling pulse signal P n, the arithmetic circuit 3 has a width T n and time of the pulse signal P n T n / 2 Calculate Delay circuit 4
Outputs the zero-cross pulse signal P ′ after delaying the time T n / 2 from the rising edge of the pulse signal P n + 1 .

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、交流電源に同期して電力量の制御を行う電力制御回路に関し、特に 交流のゼロクロスポイントに合わせて、ゼロクロスタイミング信号を発生する回 路に関する。 The present invention relates to a power control circuit that controls electric energy in synchronization with an AC power supply, and particularly to a circuit that generates a zero-cross timing signal in synchronization with an AC zero-cross point.

【0002】[0002]

【従来の技術】[Prior Art]

従来、トライアック等の半導体素子で交流電源をスイッチングする電力制御回 路では、トライアックに通電するタイミングを交流信号が0Vを横切るゼロクロ スポイントに合わせて行っていた。これは、通電を開始するタイミングの電圧値 をできるだけ低くすることにより、ラジオノイズの発生を防ぐためである。 Conventionally, in a power control circuit for switching an AC power supply with a semiconductor element such as a triac, the timing for energizing the triac is adjusted to the zero cross point where the AC signal crosses 0V. This is to prevent the generation of radio noise by making the voltage value at the timing of starting energization as low as possible.

【0003】 このゼロクロスのタイミングを供給するのがゼロクロスタイミング信号発生器 2であり、図3に示すように、交流電源1からの交流信号を全波整流する全波整 流回路5と、全波整流後の出力電圧を分圧する抵抗R1,R2と、コレクタが直 流電源VCCにつながれ、抵抗R1,R2で分圧された分電圧が、図4に示すよ うにV1 以上になると、導通するトランジスタQ1とを備えている。The zero-cross timing signal generator 2 supplies the zero-cross timing, and as shown in FIG. 3, a full-wave rectifying circuit 5 for full-wave rectifying the AC signal from the AC power source 1 and a full-wave rectifying circuit. The resistors R1 and R2 for dividing the output voltage after rectification and the collector are connected to the direct current power supply VCC, and when the divided voltage divided by the resistors R1 and R2 becomes V 1 or more as shown in FIG. And a transistor Q1.

【0004】 このような回路において、分電圧がV1 以下になると、すなわち交流信号が0 Vに近付くと、トランジスタQ1はオフとなり、トランジスタQ1のコレクタ側 のB点には、直流電源VCCからの電圧がゼロクロスパルス信号Pとなって現わ れる。そして、分電圧がV1 以上になると、トランジスタQ1はオンとなって、 B点は0Vとなる。In such a circuit, when the divided voltage becomes V 1 or less, that is, when the AC signal approaches 0 V, the transistor Q1 is turned off, and the point B on the collector side of the transistor Q1 is connected to the DC power source VCC. The voltage appears as a zero-cross pulse signal P. When the divided voltage becomes V 1 or more, the transistor Q1 is turned on and the point B becomes 0V.

【0005】 このように従来のゼロクロスタイミング発生回路2は、交流を全波整流し、そ の信号によりトランジスタQ1をスイッチングすることでゼロクロスパルス信号 Pを得るもので、入力信号が0Vに近付くとトランジスタQ1がオフすることに より、ゼロクロスポイントを中心としたゼロクロスパルス信号Pが出力され、こ のゼロクロスパルス信号Pに基づいて図示しないトライアックを駆動し、交流信 号をゼロクロスポイントでスイッチング制御する。As described above, the conventional zero-cross timing generation circuit 2 obtains the zero-cross pulse signal P by full-wave rectifying the alternating current and switching the transistor Q1 by the signal, and when the input signal approaches 0V, the transistor When Q1 is turned off, a zero-cross pulse signal P centering on the zero-cross point is output, and based on this zero-cross pulse signal P, a triac (not shown) is driven to switch the AC signal at the zero-cross point.

【0006】[0006]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかしながら、従来のゼロクロスタイミング制御回路を用いた電力制御回路で は、パルス信号Pの立ち上がりのタイミングを利用してゼロクロス通電制御を実 現しているため、交流電源の電圧の変動により、図に示すようにB点でのパルス 信号Pの幅が変化してしまうと、トライアックの通電開始位置もずれてしまうと いう欠点がある。また、このためにパルス信号の立ち上がり、立ち下がりのどち らでゼロクロス通電制御を行っても、ラジオノイズの原因となるパルス状の信号 a,bが発生する。 However, in the power control circuit using the conventional zero-cross timing control circuit, since the zero-cross energization control is realized by using the rising timing of the pulse signal P, the fluctuation of the voltage of the AC power supply causes the change as shown in the figure. Moreover, if the width of the pulse signal P at point B changes, the energization start position of the triac also shifts. For this reason, even if the zero-cross energization control is performed at either the rising edge or the falling edge of the pulse signal, pulse-shaped signals a and b that cause radio noise are generated.

【0007】 それ故に、本考案の目的は電源電圧が変動しても、常に交流信号のゼロクロス ポイントに同期したゼロクロスパルス信号Pをトライアックに供給することにあ る。Therefore, an object of the present invention is to always supply the zero-cross pulse signal P to the triac synchronized with the zero-cross point of the AC signal even if the power supply voltage changes.

【0008】[0008]

【課題を解決するための手段】[Means for Solving the Problems]

このような課題を解決するために、本考案は交流信号のゼロクロスポイントに 同期してパルス信号Pを出力するゼロクロスタイミング信号発生回路と、パルス 信号Pにより駆動され交流信号をゼロクロスポイントでオン、オフ制御するスイ ッチング手段とを有し、電力の制御を行う電力制御回路において、 1つのパルス信号Pn の幅Tの半分に相当する時間T/2を演算する演算回路 と、パルス信号Pn の次に現われるパルス信号Pn+1 の立ち上がりから時間T/ 2だけ遅れてスイッチング手段をスイッチング制御する遅延回路とを備えたもの である。In order to solve such a problem, the present invention provides a zero-cross timing signal generating circuit that outputs a pulse signal P in synchronization with a zero-cross point of an AC signal, and an AC signal driven by the pulse signal P to turn on / off the AC signal at the zero-cross point. In a power control circuit for controlling power, which has a switching means for controlling, an arithmetic circuit for calculating a time T / 2 corresponding to half the width T of one pulse signal P n , and a pulse signal P n And a delay circuit that controls switching of the switching means with a delay of time T / 2 from the rising edge of the pulse signal P n + 1 that appears next.

【0009】[0009]

【作用】[Action]

本考案によれば、先のパルス信号Pn の幅Tの半分に相当する時間T/2だけ 、次のパルス信号Pn+1 の立ち上がりから遅れて、ゼロクロスパルス信号P’を 出力し、スイッチング手段を交流信号のゼロクロスポイントに同期してオン、オ フさせる。According to the present invention, the zero-cross pulse signal P ′ is output after a delay of the rising of the next pulse signal P n + 1 for a time T / 2 corresponding to half the width T of the previous pulse signal P n , and switching is performed. The means is turned on and off in synchronization with the zero cross point of the AC signal.

【0010】[0010]

【実施例】【Example】

図1〜図2を参照して本考案による実施例を説明する。 An embodiment according to the present invention will be described with reference to FIGS.

【0011】 本実施例のゼロクロスタイミング信号発生回路10は図1に示すように、従来 技術と同様に交流を全波整流し、全波整流後の波形が所定の電圧値V1 以下にな っている間パルス信号Pを出力するゼロクロスタイミング回路2と、パルス信号 Pのパルスの幅Tを測定し、このパルスの幅Tの半分の時間(T/2)を演算す る演算回路3と、パルス信号Pとパルスの幅の半分の時間(T/2)に基づき、 パルス信号Pの立ち上がりから(T/2)だけ遅らせてゼロクロスパルス信号P ’を出力する遅延回路4とを備えている。As shown in FIG. 1, the zero-cross timing signal generating circuit 10 of the present embodiment performs full-wave rectification of alternating current as in the prior art, and the waveform after full-wave rectification becomes a predetermined voltage value V 1 or less. The zero-cross timing circuit 2 that outputs the pulse signal P while the pulse signal P is being measured, and the calculation circuit 3 that measures the pulse width T of the pulse signal P and calculates the time (T / 2) that is half the pulse width T. Based on the pulse signal P and a time (T / 2) which is half the pulse width, the delay circuit 4 delays the rising edge of the pulse signal P by (T / 2) and outputs the zero-cross pulse signal P ′.

【0012】 このようなゼロクロスタイミング信号発生回路10は、図2に示すように、パ ルス信号P0の立ち上がりから幅Tの計測を開始し、パルス信号P0 の立ち下が りで幅Tの計測を終了し、パルス信号P0の幅T0を決定し、この値を基にT/ 2を演算して遅延回路4に蓄える。[0012] Such zero cross timing signal generating circuit 10, as shown in FIG. 2, and starts measuring the width T from the rise of the pulse signal P 0, falling of the pulse signal P 0 is Ridehaba T Exit measurement, determines the width T 0 of the pulse signals P 0, stores the delay circuit 4 by calculating T / 2 based on this value.

【0013】 次に、遅延回路4はパルス信号P1 の立ち上がりを検出すると、パルス信号P1 の立ち上がりからT0 /2遅れてゼロクロスパルス信号P1 ’を発生する。ま た、同時に演算回路3はパルス信号P1 の立ち上がりから立ち下がりの間に、パ ルス信号P1 のパルス幅T1 を計測しT1 /2を演算し、遅延回路4に蓄える。[0013] Next, the delay circuit 4 detects a rise of the pulse signal P 1, generates a zero-cross pulse signal P 1 'with the rise of the pulse signal P 1 T 0/2 delay. Also, during the fall the arithmetic circuit 3 simultaneously from the rise of the pulse signal P 1, measures the pulse width T 1 of the pulse signal P 1 calculates the T 1/2, stores the delay circuit 4.

【0014】 以降この動作を繰り返すことによって、立ち上がりが入力された交流波形のゼ ロクロスポイントと同期したゼロクロスパルスP’を得ることができ、このゼロ クロスパルスP’を基に図示しないトライアック等をスイッチングすることによ って、ノイズ成分の少ないゼロクロス制御が行える。By repeating this operation thereafter, it is possible to obtain a zero-cross pulse P ′ synchronized with the zero-cross point of the AC waveform having the rising input, and based on this zero-cross pulse P ′, a triac or the like (not shown) can be obtained. By switching, zero-cross control with less noise components can be performed.

【0015】[0015]

【考案の効果】[Effect of the device]

以上説明したように、本考案によれば被制御対象の交流波形のゼロクロスポイ ント前後に発生するパルス信号P0のパルスの幅T0の半分の時間(T0 /2) を求め、次に現われるパルス信号P1の立ち上がりから(T0 /2)だけ遅れて ゼロクロスパルスP1を発生させることにより、電源電圧が変動しても、被制御 対象の交流信号をスイッチングするトライアック等の通電開始のタイミングを被 制御対象の交流信号のゼロクロスポイントに正確に合わせることができるので、 スイッチング動作時のラジオノイズの発生を抑えることができる。As described above, according to the present invention, the time (T 0/2 ) that is half the pulse width T 0 of the pulse signal P 0 generated before and after the zero cross point of the AC waveform to be controlled is obtained, and then from the rise of the pulse signal P 1 appearing (T 0/2) by generating a zero cross pulse P 1 with a delay, even if the power supply voltage fluctuates, the start of energization of the triac such that switching the AC signal of the controlled object Since the timing can be accurately adjusted to the zero-cross point of the AC signal to be controlled, the generation of radio noise during switching operation can be suppressed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案による実施例の回路ブロック図。FIG. 1 is a circuit block diagram of an embodiment according to the present invention.

【図2】本考案による実施例のタイミングチャート。FIG. 2 is a timing chart of an embodiment according to the present invention.

【図3】従来技術の回路ブロック図。FIG. 3 is a circuit block diagram of a conventional technique.

【図4】従来技術のタイミングチャート。FIG. 4 is a timing chart of a conventional technique.

【符号の説明】[Explanation of symbols]

2 ゼロクロスタイミング回路 3 演算回路 4 遅延回路 2 Zero cross timing circuit 3 Arithmetic circuit 4 Delay circuit

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 交流信号のゼロクロスポイントに同期し
てパルス信号Pを出力するゼロクロスタイミング信号発
生回路と、前記パルス信号Pにより駆動され前記交流信
号をゼロクロスポイントでオン、オフ制御するスイッチ
ング手段とを有し、電力の制御を行う電力制御回路にお
いて、 1つの前記パルス信号Pn の幅Tの半分に相当する時間
T/2を演算する演算回路と、前記パルス信号Pn の次
に現われるパルス信号Pn+1 の立ち上がりから前記時間
T/2だけ遅れて前記スイッチング手段をスイッチング
制御する遅延回路とを備えたことを特徴とする電力制御
回路。
1. A zero-cross timing signal generation circuit that outputs a pulse signal P in synchronization with a zero-cross point of an AC signal, and a switching means that is driven by the pulse signal P and that controls ON / OFF of the AC signal at the zero-cross point. A power control circuit for controlling power, comprising: an arithmetic circuit for calculating a time T / 2 corresponding to half the width T of one of the pulse signals P n ; and a pulse signal appearing next to the pulse signal P n. A power control circuit comprising: a delay circuit that controls switching of the switching means with a delay of the time T / 2 from the rising edge of P n + 1 .
JP306992U 1992-01-30 1992-01-30 Power control circuit Pending JPH0562186U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP306992U JPH0562186U (en) 1992-01-30 1992-01-30 Power control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP306992U JPH0562186U (en) 1992-01-30 1992-01-30 Power control circuit

Publications (1)

Publication Number Publication Date
JPH0562186U true JPH0562186U (en) 1993-08-13

Family

ID=11547049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP306992U Pending JPH0562186U (en) 1992-01-30 1992-01-30 Power control circuit

Country Status (1)

Country Link
JP (1) JPH0562186U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09165759A (en) * 1995-12-15 1997-06-24 Hideki Kanda Panel body of underground structure provided with reinforcements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134726A (en) * 1981-02-12 1982-08-20 Ricoh Co Ltd Conduction controller for lattice control rectifying element
JPH02246769A (en) * 1989-03-18 1990-10-02 Hitachi Heating Appliance Co Ltd Power control circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134726A (en) * 1981-02-12 1982-08-20 Ricoh Co Ltd Conduction controller for lattice control rectifying element
JPH02246769A (en) * 1989-03-18 1990-10-02 Hitachi Heating Appliance Co Ltd Power control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09165759A (en) * 1995-12-15 1997-06-24 Hideki Kanda Panel body of underground structure provided with reinforcements

Similar Documents

Publication Publication Date Title
US7256507B2 (en) Inverter controlled generator set
JP2002345250A (en) Rectifier circuit
JPH0562186U (en) Power control circuit
JPH02246769A (en) Power control circuit
JP3598939B2 (en) Inverter generator
JP2001292577A (en) Inverter power generator
JP2001309663A (en) Inverter generating set
JP2003047296A (en) Inverter apparatus for engine generator
JPH0738977Y2 (en) Phase control circuit
KR0133012Y1 (en) A motor speed control apparatus
JPH0723592A (en) Drive control method for motor
JPH08171992A (en) Method and device for controlling power of halogen lamp
JPH0317949Y2 (en)
JPH0638539A (en) Power source
JPH0549263A (en) Power supply
JP3135607B2 (en) Real-time control power adjustment device
JP2708779B2 (en) AC load power control device
KR880000772Y1 (en) Power circuit
JPH10301644A (en) Power supply unit
JPH076708Y2 (en) Triac phase controller
JPS6131508Y2 (en)
JPH03116416U (en)
JPS6289481A (en) Pulse width modulation system
JPS58146912A (en) Controlling device of electric power
JPH0290718A (en) Pulse width modulation signal generating method