JPH0561433A - Display control circuit - Google Patents
Display control circuitInfo
- Publication number
- JPH0561433A JPH0561433A JP3221620A JP22162091A JPH0561433A JP H0561433 A JPH0561433 A JP H0561433A JP 3221620 A JP3221620 A JP 3221620A JP 22162091 A JP22162091 A JP 22162091A JP H0561433 A JPH0561433 A JP H0561433A
- Authority
- JP
- Japan
- Prior art keywords
- power
- state
- driver
- lcd
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、フラットパネルインタ
ーフェイス回路を含む表示制御回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display control circuit including a flat panel interface circuit.
【０００２】[0002]
【発明の概要】本発明は、フラットパネルインターフェ
イス回路において、フラットパネルとのインターフェイ
スのための通常動作状態（以後、ノーマルモードと称
す）以外に、低消費電力を目的とした動作状態（以後、
パワーセーブモードと称す）持ち、パワーセーブモード
の際、出力をハイインピーダンス状態にして、消費電力
の削減強化を実現したものである。SUMMARY OF THE INVENTION The present invention relates to a flat panel interface circuit, in addition to a normal operation state for interfacing with a flat panel (hereinafter referred to as a normal mode), an operation state for the purpose of low power consumption (hereinafter, referred to as a normal mode).
It has a power save mode), and when in the power save mode, it puts the output in a high-impedance state and realizes a reduction in power consumption.
【０００３】[0003]
【従来の技術】従来のフラットパネルインターフェイス
回路は、パワーセーブモードを持たず、ノーマルモード
のみをサポートしていた。また、パワーセーブモードを
有するものでも、インターフェイスの出力部に関しては
ハイレベル、またはローレベルに固定するだけのもので
あった。2. Description of the Related Art A conventional flat panel interface circuit does not have a power save mode but supports only a normal mode. Further, even if it has a power save mode, the output part of the interface is merely fixed at a high level or a low level.
【０００４】低消費電力化のポイントとして、冗長回路
の削減があり、パワーセーブモード時には、回路のスト
ップ、また、出力部をハイレベル（以後、Ｈと称す）ま
たはローレベル（以後、Ｌと称す）に固定していた。To reduce the power consumption, there is a reduction of redundant circuits. In the power save mode, the circuit is stopped, and the output section is at a high level (hereinafter referred to as H) or a low level (hereinafter referred to as L). ) Was fixed.
【０００５】しかし、出力部のドライバーを固定しただ
けではドライバー部の消費電力は削減されるが、前期ド
ライバーに接続されているデバイスには電流が流れてし
まう。However, although the power consumption of the driver section is reduced just by fixing the driver of the output section, a current flows through the device connected to the driver in the previous period.
【０００６】図２において、いま、２１のＬＣＤコント
ローラはパワーセーブモードにあるとする。２１のＬＣ
Ｄコントローラの電源スイッチである２９はオン状態、
２３のＬＣＤドライバーの電源スイッチである２０は、
２９のＬＣＤコントローラがパワーセーブモードである
ためオフ状態であるとする。また、前記２１のＬＣＤコ
ントローラと前記２３のＬＣＤドライバーのグランドは
同一であるとする。２８は電源間にある負荷分であり、
等価回路として抵抗と考える。前記２１のＬＣＤコント
ローラの出力部である２２のドライバーはＨに固定され
ているとする。前記２２のドライバーに接続されている
２３のＬＣＤドライバーの２４の入力Ｉ／ＯにＨが印加
される。２５の保護ダイオードのアノード側のＶＤＤと
１８の負荷分の末端にあるＶＤＤは同一ノードであると
ころから、１４の入力部に印加されたＨの電圧は１５の
保護ダイオードを通りＶＤＤを伝って１８の抵抗分を通
過しグランドに落ちるという経路が成り立ってしまう。
１５の保護ダイオードにおいて多少の電圧降下はあるも
のの、１８の抵抗分における電力消費はパワーセーブモ
ードでは無視しがたい。In FIG. 2, it is assumed that the LCD controller 21 is in the power save mode. 21 LC
The power switch 29 of the D controller is in the ON state,
The power switch 20 of the LCD driver 23 is
It is assumed that the LCD controller 29 is in the power save mode and is in the off state. Further, it is assumed that the 21st LCD controller and the 23rd LCD driver have the same ground. 28 is the load between the power supplies,
Consider a resistor as an equivalent circuit. It is assumed that the driver 22 which is the output unit of the LCD controller 21 is fixed to H. H is applied to 24 input I / Os of 23 LCD drivers connected to the 22 drivers. Since VDD on the anode side of the protection diode of 25 and VDD at the end of the load portion of 18 are at the same node, the voltage of H applied to the input part of 14 is transmitted through VDD through the protection diode of 15 and is transmitted to VDD. The path of passing through the resistance of and falling to the ground is established.
Although there is some voltage drop in the 15 protection diodes, the power consumption in the 18 resistances is not negligible in the power save mode.
【０００７】[0007]
【発明が解決しようとする課題】パーソナルコンピュー
タがデスクトップから、ラップトップ、ノートブックに
移行していく中で、別電源から電力をサポートされるタ
イプから電池駆動型のものになり、低消費電力が大きな
ポイントとなってきた。チップ単位などの単体としての
消費電力削減は限界に達しており、システムとして、係
合関係の中での低消費電力化を思考せねばならなくなっ
た。As the personal computer shifts from a desktop to a laptop and a notebook, it has changed from a type in which power is supported from another power source to a battery-driven type, and low power consumption is reduced. It has become a big point. The power consumption reduction as a single unit such as a chip has reached the limit, and as a system, it is necessary to think about the low power consumption in the engagement relationship.
【０００８】[0008]
【課題を解決するための手段】そこで本発明は、フラッ
トパネルインターフェイス回路において、第１の動作状
態であるインターフェイスのための通常動作状態以外
に、第２の動作状態である低消費電力である動作状態を
有し、かつ、前記第２の動作状態である低消費電力化で
ある動作状態の時、インターフェイスの出力をハイイン
ピーダンスとすることを特徴とする。SUMMARY OF THE INVENTION Therefore, according to the present invention, in a flat panel interface circuit, in addition to the normal operating state for the interface which is the first operating state, the operation which is the second operating state and has low power consumption is performed. The output of the interface is set to a high impedance in the second operation state, that is, the second operation state in which the power consumption is reduced.
【０００９】[0009]
【作用】上記のように構成された表示制御回路により、
パワーセーブモードの際にフラットパネルインターフェ
イス回路の出力部がハイインピーダンス状態となり、前
記出力部に接続されているテバイスに対し、前記出力部
からの電流が流れなくなると共に、電圧が印加されない
状態となる。With the display control circuit configured as described above,
In the power save mode, the output section of the flat panel interface circuit is in a high impedance state, and the current from the output section does not flow to the device connected to the output section, and no voltage is applied.
【００１０】[0010]
【実施例】以下に本発明の実施例を図面に基づいて説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【００１１】図１において、１１はＬＣＤコントローラ
である。１２は前記ＬＣＤコントローラの最終出力バッ
ファであり、ドライバーに当たるものである。１２のド
ライバーはトライステートになっており、１７のステー
タス信号により、出力を１２のドライバーの入力の正転
出力とハイインピーダンスとを選択することが可能とな
っている。１３はＬＣＤコントローラに接続されている
ＬＣＤドライバーである。１４は前記１３のＬＣＤドラ
イバーの入力Ｉ／Ｏとなっている。１５、１６は前記１
３のＬＣＤドライバーの入力部の保護ダイオードなって
いる。前記１５のダイオードはアノード側をハイレベル
に固定、カソード側を前記１４の入力部に接続してお
り、前記１６のダイオードはアノード側を前記１４の入
力部に接続、カソード側をローレベルに固定としてい
る。１８は回路内に存在する電源間の負荷分である。１
９は前記１１のＬＣＤコントローラの、１０は前記１３
のＬＣＤドライバーの電源スイッチである。１１のＬＣ
Ｄコントローラと１３のＬＣＤドライバーはそれぞれ別
電源であるが、グランド側は同一であるとする。１Ａ、
１Ｂはそれぞれ直流電源である。In FIG. 1, 11 is an LCD controller. A final output buffer 12 of the LCD controller corresponds to a driver. The 12 drivers are in the tri-state, and the status signal of 17 enables the output to be selected from the normal output of the input of the 12 drivers and the high impedance. Reference numeral 13 is an LCD driver connected to the LCD controller. Reference numeral 14 is an input I / O of the LCD driver 13 described above. 15 and 16 are the above 1
It is the protection diode of the input part of the LCD driver of 3. The diode of 15 is fixed to the high level on the anode side and the cathode side is connected to the input part of the 14, and the diode of 16 is connected to the input part of the anode 14 on the anode side and fixed to the low level on the cathode side. I am trying. Reference numeral 18 is a load component between the power supplies existing in the circuit. 1
9 is the LCD controller of the above 11 and 10 is the above 13
The power switch of the LCD driver. 11 LC
It is assumed that the D controller and the LCD driver of 13 have different power supplies, but the same ground side. 1A,
Each 1B is a DC power supply.
【００１２】いま、ノーマル状態であるとする。１９と
１０のスイッチは双方ともオン状態にある。１７のステ
ータス信号により１２のドライバーは入力を正転出力す
るバッファとなり、１３のＬＣＤドライバーの１４の入
力Ｉ／Ｏに信号が伝達される。１３のＬＣＤドライバー
ではノーマルモード時の正常な働きをする。Now, assume that the normal state is set. Both switches 19 and 10 are in the on state. With the status signal of 17, the 12 driver becomes a buffer that outputs the input in the normal direction, and the signal is transmitted to the 14 input I / O of the 13 LCD driver. LCD driver 13 works normally in normal mode.
【００１３】次に、パワーセーブ状態であるとする。１
９の前記１１のＬＣＤコントローラのスイッチはオン状
態、１０の前記１３のＬＣＤドライバーのスイッチは前
記１１のＬＣＤコントローラがパワーセーブモードにあ
るのでオフ状態にある。１７のステータス信号により１
２のドライバーの出力は入力の如何に関わらずハイイン
ピーダンスとなる。１３のＬＣＤドライバーの１４の入
力Ｉ／Ｏにハイインピーダンスの信号が伝達される。こ
の時、１５、１６の保護ダイオードは１４の入力部がハ
イインピーダンス状態なので電流が流れない。１８の負
荷分では従来あったような経路においては、１４の入力
Ｉ／Ｏがハイインピーダンスとなっているので１Ａの電
源から電流が回り込まなくなっている。これらより、１
１のＬＣＤコントローラから１３のＬＣＤドライバーへ
回り込む電流を１２のドライバーの出力をハイインピー
ダンスにすることによって遮断することができる。Next, assume that the power saving state is set. 1
The switch of the 11 LCD controller of 9 is in the on state, and the switch of the 13 LCD driver of 10 is in the off state because the 11 LCD controller is in the power save mode. 1 by 17 status signals
The output of the driver of 2 becomes high impedance regardless of the input. A high impedance signal is transmitted to 14 input I / Os of the 13 LCD driver. At this time, no current flows in the protection diodes 15 and 16 because the input portion of 14 is in a high impedance state. With the load of 18, the input I / O of 14 has high impedance in the conventional path, so that the current from the power supply of 1 A does not flow. From these, 1
The current flowing from the LCD controller 1 to the LCD driver 13 can be cut off by setting the output of the driver 12 to high impedance.
【００１４】[0014]
【発明の効果】以上の様に本発明では、インターフェイ
ス回路内において、回路的に冗長性を省き、パワーセー
ブモードの消費電流の削減が限界に達したとき、インタ
ーフェイスより先に接続されている回路に対して、リー
ク電流の削減をはかることが実現される。As described above, according to the present invention, the circuit connected in the interface circuit is connected prior to the interface when the redundancy of the circuit is omitted and the reduction of the current consumption in the power save mode reaches the limit. On the other hand, it is possible to reduce the leak current.
【図１】本発明に関わる回路図である。FIG. 1 is a circuit diagram according to the present invention.
【図２】従来例に関わる回路図である。FIG. 2 is a circuit diagram relating to a conventional example.
１０・・・スイッチ １１・・・ＬＣＤコントローラ １２・・・トライステート出力バッファ １３・・・ＬＣＤドライバー １４・・・入力Ｉ／Ｏ １５・・・保護ダイオード １６・・・保護ダイオード １７・・・ステータス信号 １８・・・負荷 １９・・・スイッチ １Ａ・・・電源 １Ｂ・・・電源 ２０・・・スイッチ ２１・・・ＬＣＤコントローラ ２２・・・出力バッファ ２３・・・ＬＣＤドライバー ２４・・・入力Ｉ／Ｏ ２５・・・保護ダイオード ２６・・・保護ダイオード ２７・・・ステータス信号 ２８・・・負荷 ２９・・・スイッチ ２Ａ・・・電源 ２Ｂ・・・電源 10 ... Switch 11 ... LCD controller 12 ... Tri-state output buffer 13 ... LCD driver 14 ... Input I / O 15 ... Protection diode 16 ... Protection diode 17 ... Status Signal 18 ... Load 19 ... Switch 1A ... Power supply 1B ... Power supply 20 ... Switch 21 ... LCD controller 22 ... Output buffer 23 ... LCD driver 24 ... Input I / O 25 ... Protection diode 26 ... Protection diode 27 ... Status signal 28 ... Load 29 ... Switch 2A ... Power supply 2B ... Power supply
Claims (1)
いて、第１の動作状態であるインターフェイスのための
通常動作状態以外に、第２の動作状態である低消費電力
である動作状態を有し、かつ、前記第２の動作状態であ
る低消費電力化である動作状態の時、インターフェイス
の出力をハイインピーダンスとすることを特徴とする表
示制御回路。1. In a flat panel interface circuit, in addition to a normal operating state for an interface which is a first operating state, there is an operating state of a low power consumption which is a second operating state, and said first operating state A display control circuit characterized in that the output of the interface is in a high impedance state in an operation state of low power consumption which is an operation state of 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221620A JPH0561433A (en) | 1991-09-02 | 1991-09-02 | Display control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221620A JPH0561433A (en) | 1991-09-02 | 1991-09-02 | Display control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561433A true JPH0561433A (en) | 1993-03-12 |
Family
ID=16769614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3221620A Pending JPH0561433A (en) | 1991-09-02 | 1991-09-02 | Display control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561433A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162938A (en) * | 1994-12-06 | 1996-06-21 | Nec Corp | Bus driver circuit |
| JP2003057284A (en) * | 2001-08-10 | 2003-02-26 | Advantest Corp | Apparatus and method of testing semiconductor |
| JP2004348134A (en) * | 2003-05-20 | 2004-12-09 | Samsung Electronics Co Ltd | Driving circuit, display device having the same and driving method thereof |
| US9158128B2 (en) | 2012-02-28 | 2015-10-13 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form electronic circuitry on ophthalmic devices |
| US9482879B2 (en) | 2012-02-28 | 2016-11-01 | Johnson & Johnson Vision Care, Inc. | Methods of manufacture and use of energized ophthalmic devices having an electrical storage mode |
-
1991
- 1991-09-02 JP JP3221620A patent/JPH0561433A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162938A (en) * | 1994-12-06 | 1996-06-21 | Nec Corp | Bus driver circuit |
| JP2003057284A (en) * | 2001-08-10 | 2003-02-26 | Advantest Corp | Apparatus and method of testing semiconductor |
| JP2004348134A (en) * | 2003-05-20 | 2004-12-09 | Samsung Electronics Co Ltd | Driving circuit, display device having the same and driving method thereof |
| US9158128B2 (en) | 2012-02-28 | 2015-10-13 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form electronic circuitry on ophthalmic devices |
| US9482879B2 (en) | 2012-02-28 | 2016-11-01 | Johnson & Johnson Vision Care, Inc. | Methods of manufacture and use of energized ophthalmic devices having an electrical storage mode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546591A (en) | Distributed power management system for battery operated personal computers | |
| JPH04240787A (en) | Laser drive and optical disk drive | |
| JPH0561433A (en) | Display control circuit | |
| CN109818411B (en) | Power switch circuit, chip and power supply system suitable for power supply sudden change | |
| JP2002246884A (en) | Load driving circuit | |
| WO2010106595A1 (en) | Power supply system and power supply method | |
| JPH09325833A (en) | Control system | |
| US6930540B2 (en) | Integrated circuit with voltage divider and buffered capacitor | |
| US20090121783A1 (en) | Voltage level generating device | |
| JPH04372523A (en) | Power changeover circuit | |
| JP2000311025A (en) | Clock signal line control system | |
| JPS6111796A (en) | Power source voltage dividing circuit | |
| JPH06232349A (en) | Semiconductor integrated circuit | |
| JPH10232266A (en) | Semiconductor test device | |
| JP2690788B2 (en) | Semiconductor device | |
| JPH10285802A (en) | Power device | |
| JP2000250666A (en) | Central processor and method for reducing power consumption of its central processor | |
| JPH06252726A (en) | Logic mask circuit for transistor array | |
| JPH02301219A (en) | Output buffer circuit | |
| JPH0688955A (en) | Analog liquid crystal display device | |
| JPH10333923A (en) | Interruption control circuit for microcomputer | |
| JPH05284648A (en) | Duplex power supply | |
| JPS6235927A (en) | Controller for driving voltage applied to ic | |
| JPS61217906A (en) | Writing circuit of magnetic storage device | |
| JP2000244301A (en) | Semiconductor integrated circuit |