JPH0553852A - Testing device - Google Patents
Testing deviceInfo
- Publication number
- JPH0553852A JPH0553852A JP3216925A JP21692591A JPH0553852A JP H0553852 A JPH0553852 A JP H0553852A JP 3216925 A JP3216925 A JP 3216925A JP 21692591 A JP21692591 A JP 21692591A JP H0553852 A JPH0553852 A JP H0553852A
- Authority
- JP
- Japan
- Prior art keywords
- test
- software
- sequence management
- error
- recovered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はコンピュータを持つシス
テムをテストする場合に用いるテスト装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test device used for testing a system having a computer.
【0002】[0002]
【従来の技術】多数の構成機器を持つシステムのテスト
はそれぞれの機器構成に応じてテスト項目を設定し、さ
らに各テストの中での選択肢を設定しテストを行ってい
る。図2の構成を持つシステムでは、CPU装置11、
主記憶12、入出力制御部13、ハードディスクドライ
ブ14、テープドライブ15、キーボード16が構成機
器となる。この場合には、これら6台の構成機器のため
のテストを選択する必要がある。2. Description of the Related Art In the test of a system having a large number of constituent devices, test items are set according to the respective device structures, and further, options in each test are set and the test is conducted. In the system having the configuration of FIG. 2, the CPU device 11,
The main memory 12, the input / output control unit 13, the hard disk drive 14, the tape drive 15, and the keyboard 16 are constituent devices. In this case, it is necessary to select the test for these 6 components.
【0003】[0003]
【発明が解決しようとする課題】構成機器の種類が多数
にのぼるシステムの場合、使用者は構成に応じて最適な
テストを行なうため、それぞれに異なったテスト項目の
設定を行なう必要があった。また、テスト中にエラーが
発生した場合、ソフトウェアにより次のテストを実行す
るように設定されているため、ソフトウェアでは復帰不
能なエラーが発生した場合、それ以降のテストを続行す
ることができず、テスト効率が悪くなるという問題があ
った。In the case of a system having a large number of types of constituent devices, the user needs to set different test items for optimum testing according to the structure. Also, if an error occurs during a test, the software is set to run the next test, so if the software encounters an irrecoverable error, you cannot continue with further tests, There was a problem that the test efficiency deteriorated.
【0004】本発明は、これらの問題を解決するテスト
装置を提供するためのものである。The present invention is intended to provide a test apparatus that solves these problems.
【0005】[0005]
【課題を解決するための手段】本発明のテスト装置は、
複数の構成機器の接続の有無を判断する構成機器識別部
と、それぞれの機器に必要なテスト項目を記録したテー
ブルを用い、構成に応じたテスト項目を選択実行しなが
ら、テスト結果を記憶するテストシーケンス管理部と、
テストでエラーが発生し、ソフトウェアでは復帰が不可
能な状態になっても、それを検出し、ハードウェア割り
込みによって初期状態に復帰させる検出部を有してい
る。The test apparatus of the present invention comprises:
A test that stores test results while selecting and executing test items according to the configuration using a component device identification unit that determines whether multiple component devices are connected and a table that records the test items required for each device A sequence management unit,
Even if an error occurs in the test and the software cannot restore it, it has a detector that detects it and restores it to the initial state by a hardware interrupt.
【0006】[0006]
【作用】この構成により、機種構成に応じて、必要且つ
最適なテスト項目を実行でき、また、テスト中にソフト
ウェアでは復帰不能なエラーが発生した場合でもテスト
を続行できる。With this configuration, necessary and optimum test items can be executed according to the model configuration, and the test can be continued even if an error that cannot be recovered by software occurs during the test.
【0007】[0007]
【実施例】図1は本発明の一実施例を示すものである。
図1において、1はシステムのCPU装置、2はテスト
シーケンス管理部であり、各機器に必要なテストのテー
ブルを収納し、テストの進行状況を管理している。3は
構成機器識別部であり、構成機器4の有無を識別する。
5は検出部であり、CPUの動作状況を監視し、異常が
あればシステムのリセットを行なう。6はシステムのバ
スである。FIG. 1 shows an embodiment of the present invention.
In FIG. 1, 1 is a CPU device of the system, and 2 is a test sequence management unit, which stores a test table required for each device and manages the progress of the test. Reference numeral 3 denotes a constituent device identification unit that identifies the presence or absence of the constituent device 4.
A detection unit 5 monitors the operating status of the CPU and resets the system if there is an abnormality. Reference numeral 6 is a system bus.
【0008】図3は本発明の一実施例でのテストの流れ
を示すフローチャートである。以下にその動作を示す。FIG. 3 is a flow chart showing the flow of the test in one embodiment of the present invention. The operation is shown below.
【0009】21…構成機器識別部3が構成機器4上の
IDが書き込まれているROMを読みとることで構成機
器4が何であるかを確認する。21. The constituent device identification section 3 reads the ROM in which the ID on the constituent device 4 is written to confirm what the constituent device 4 is.
【0010】22…テストシーケンス管理部2が、テー
ブルを参照し、構成機器4に応じたテストを選択し、記
憶する。22. The test sequence management unit 2 refers to the table and selects and stores a test according to the constituent device 4.
【0011】23…最初のテスト番号をセツトする。 24…テストT(n)を実行。23 ... Set the first test number. 24 ... Execute test T (n).
【0012】25…テスト結果をテストシーケンス管理
部2に記録する。 26…次のテスト番号をセットする。25. The test result is recorded in the test sequence management unit 2. 26 ... Set the next test number.
【0013】27…テストが終了したかどうかを判断
し、終了していなければテストを続行する。27 ... It is judged whether or not the test is completed, and if not completed, the test is continued.
【0014】テストが実行されている間、検出部5はソ
フトウェアでは復帰不能なエラーが発生していないかど
うかを監視している。図4は、検出部5の動作の流れを
示すフローチャートである。以下にその動作を示す。While the test is being executed, the detecting unit 5 monitors whether or not an error that cannot be recovered by software has occurred. FIG. 4 is a flowchart showing the flow of operation of the detection unit 5. The operation is shown below.
【0015】31…検出部5より1次クロックパルス7
をCPU装置1に対して送りそれに応じてCPU装置1
より発生される2次パルス8を検出する。31 ... Primary clock pulse 7 from detector 5
To the CPU device 1 and accordingly the CPU device 1
The secondary pulse 8 generated by the above is detected.
【0016】32…2次パルスによってCPUが正常に
動作しているかどうかを診断する。 33…前記32で異常が認められれば、CPU装置1に
対しハードウェア割り込み9をかけ、システムのリセッ
トを行なう。32. The secondary pulse is used to diagnose whether the CPU is operating normally. 33 ... If an abnormality is recognized in 32, a hardware interrupt 9 is issued to the CPU device 1 to reset the system.
【0017】検出部5によってリセットがかけられたト
ステムは、テストシーケンス管理部2によってテストの
続きを続行する。図5は同実施例中の検出部5でソフト
ウェアでは復帰不能なエラーが検出されてからテストを
復帰させるまでの流れを示すフローチャートである。以
下にその動作を示す。The tostem reset by the detection unit 5 continues the test by the test sequence management unit 2. FIG. 5 is a flow chart showing the flow from the detection of an error that cannot be recovered by software by the detection unit 5 in the embodiment until the recovery of the test. The operation is shown below.
【0018】41…システムを再起動する。 42…テストシーケンス管理部2においてテストシーケ
ンスとテスト結果を参照する。41 ... Restart the system. 42 ... The test sequence management unit 2 refers to the test sequence and the test result.
【0019】43…テストが全て終了しているかどうか
を判断する。 44…テストが未終了であればエラーを起こした次のテ
スト番号をセットする。43 ... Judges whether all the tests have been completed. 44 ... If the test is not completed, the next test number that caused the error is set.
【0020】そして5に戻りテストを続行する。このよ
うに本実施例によれば、構成機器識別部により構成機器
の有無を判別し、テストシーケンス管理部が持つテスト
項目のテーブルを参照することによって最適なテスト項
目を選択実行することができる。また、テスト中にシス
テムが制御不可能なエラーを起こし、ソフトウェアでは
復帰が不可能な状態に陥っても、検出部によりそれを検
出し、システムをリセット再起動した後にテストシーケ
ンス管理部に記録されたテストの実行記録を参照するこ
とにより、残りのテストが続行でき、効率的にテストを
行なうことができる。Then, returning to step 5, the test is continued. As described above, according to the present embodiment, it is possible to select and execute the optimum test item by determining the presence or absence of the component device by the component device identification unit and referring to the test item table held by the test sequence management unit. In addition, even if the system causes an uncontrollable error during the test and the software cannot recover, it is detected by the detection unit and is recorded in the test sequence management unit after resetting and restarting the system. By referring to the test execution record, the remaining tests can be continued and the tests can be performed efficiently.
【0021】なお、本実施例で構成機器を識別するため
にROMに書き込んだIDを読み取っているが、これを
特定の信号に対する応答によって識別しても良い。In the present embodiment, the ID written in the ROM is read in order to identify the constituent device, but it may be identified by the response to a specific signal.
【0022】[0022]
【発明の効果】以上のように本発明は、複数の構成機器
の接続の有無を判断する構成機器識別部と、それぞれの
機器に必要なテスト項目を記録したテーブルを用い、構
成に応じたテスト項目を選択実行しながら、テスト結果
を記憶するテストシーケンス管理部と、テストでエラー
が発生し、ソフトウェアでは復帰が不可能な状態になっ
ても、それを検出し、ハードウェア割り込みによって初
期状態に復帰させる検出部を有し、機器構成に応じ最適
なテストを行なうことができ、テスト中にソフトウェア
では復帰不能なエラーが発生してもテスト全体を停止さ
せたままにすることなく残りのテストを再開することが
できる優れたテスト装置を実現できるものである。As described above, the present invention uses the constituent device identification section for judging whether or not a plurality of constituent devices are connected and the table in which the test items required for each device are recorded, and the test according to the structure is performed. While selecting and executing items, the test sequence management unit that stores the test results and even if an error occurs in the test that cannot be restored by software, it is detected and the initial state is set by a hardware interrupt. It has a detection unit that recovers and can perform the most suitable test according to the device configuration. Even if an error that cannot be recovered by software occurs during the test, the rest of the test can be performed without stopping the entire test. It is possible to realize an excellent test device that can be restarted.
【図1】本発明の一実施例の主要部を示すブロック図FIG. 1 is a block diagram showing a main part of an embodiment of the present invention.
【図2】複数の構成機器が接続されたシステムのブロッ
ク図FIG. 2 is a block diagram of a system in which a plurality of constituent devices are connected.
【図3】本発明の一実施例でのテストの流れを示すフロ
ーチャートFIG. 3 is a flowchart showing a test flow in one embodiment of the present invention.
【図4】同実施例中の検出部の動作を示すフローチャー
トFIG. 4 is a flowchart showing the operation of the detection unit in the embodiment.
【図5】同実施例中の検出部でソフトウェアでは復帰不
能なエラーが検出されてからテストを復帰させるまでの
フローチャートFIG. 5 is a flow chart from detection of an error that cannot be recovered by software to recovery of the test by the detection unit in the embodiment.
1,11 CPU装置 2 テストシーケンス管理部 3 構成機器識別部 4 構成機器 5 検出部 6,12 システムバス 7 1次クロックパルス 8 2次パルス 9 ハードウェア割り込み 13 主記憶 14 入出力制御部 15 周辺機器用バス 16 ハードディスクドライブ 17 テープドライブ 18 キーボード 1, 11 CPU device 2 test sequence management unit 3 component identification unit 4 component 5 detection unit 6, 12 system bus 7 primary clock pulse 8 secondary pulse 9 hardware interrupt 13 main memory 14 input / output control unit 15 peripheral device Bus 16 Hard disk drive 17 Tape drive 18 Keyboard
Claims (1)
構成機器識別部と、それぞれの機器に必要なテスト項目
を記録したテーブルを用い、構成に応じたテスト項目を
選択し、実行していくテストの番号を管理するテストシ
ーケンス管理部と、テストでエラーが発生し、ソフトウ
ェアでは復帰が不可能な状態になっても、それを検知
し、ハードウェア割り込みによって初期状態に復帰させ
る検出部を有し、機器構成に応じてテストを選択,実行
していくことを特徴としたテスト装置。1. A component device identification section for determining whether or not a plurality of component devices are connected, and a table recording test items required for each device are used to select and execute a test item according to the configuration. There is a test sequence management unit that manages the number of the test to go, and a detection unit that detects the error and returns to the initial state by a hardware interrupt even if an error occurs in the test that cannot be restored by software. A test device characterized by having and executing tests according to the device configuration.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3216925A JPH0553852A (en) | 1991-08-28 | 1991-08-28 | Testing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3216925A JPH0553852A (en) | 1991-08-28 | 1991-08-28 | Testing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0553852A true JPH0553852A (en) | 1993-03-05 |
Family
ID=16696082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3216925A Pending JPH0553852A (en) | 1991-08-28 | 1991-08-28 | Testing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0553852A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6287941B1 (en) * | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
JP2012073900A (en) * | 2010-09-29 | 2012-04-12 | Denso Corp | Monitoring device and electronic control system |
CN104794034A (en) * | 2015-03-24 | 2015-07-22 | 青岛海尔智能家电科技有限公司 | Acceptance check method and device for equipment |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593648A (en) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | Automatic testing system of information processing system |
JPH02138638A (en) * | 1988-11-18 | 1990-05-28 | Fujitsu Ltd | Load control system for service processor |
-
1991
- 1991-08-28 JP JP3216925A patent/JPH0553852A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593648A (en) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | Automatic testing system of information processing system |
JPH02138638A (en) * | 1988-11-18 | 1990-05-28 | Fujitsu Ltd | Load control system for service processor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6287941B1 (en) * | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
JP2012073900A (en) * | 2010-09-29 | 2012-04-12 | Denso Corp | Monitoring device and electronic control system |
CN104794034A (en) * | 2015-03-24 | 2015-07-22 | 青岛海尔智能家电科技有限公司 | Acceptance check method and device for equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05108391A (en) | Method for continuing program execution | |
CN103415840A (en) | Error management across hardware and software layers | |
JPH0758474B2 (en) | An expert system for detecting one of the likely failures of multiple components in a digital data processing system. | |
US6725368B1 (en) | System for executing a post having primary and secondary subsets, wherein the secondary subset is executed subsequently to the primary subset in the background setting | |
US5615370A (en) | Computer system with automatic degradation/initialization function | |
JP2774770B2 (en) | Debug method | |
JPH0553852A (en) | Testing device | |
JPH02294739A (en) | Fault detecting system | |
CN116361048A (en) | Disk management method, device, equipment and machine-readable storage medium | |
JPH07141176A (en) | Command retrial control system | |
JP3139536B2 (en) | Distributed batch job processing system and automatic job restart method in the event of failure | |
JP2008257405A (en) | Computer operation information recording device | |
JPH0287235A (en) | Information processor | |
JP2001210027A (en) | Hard disk device | |
JPS62113241A (en) | Fault recovery device | |
JPS6258344A (en) | Fault recovering device | |
JP2004341652A (en) | Automatic test method and automatic testing machine | |
CN118467340A (en) | Instant debugging method, system, storage medium and equipment of UEFI BIOS | |
JPH01231153A (en) | Fault processing system | |
CN117992262A (en) | Fault processing method, sample analyzer and computer readable storage medium thereof | |
JPH02135535A (en) | Information processing system | |
JPH05158755A (en) | Fault processing method | |
JPS62102335A (en) | Fault recovery device | |
JPS60116040A (en) | Data processing device | |
JPH0119180B2 (en) |