JPH0553535A - Source driver circuit - Google Patents

Source driver circuit

Info

Publication number
JPH0553535A
JPH0553535A JP3212533A JP21253391A JPH0553535A JP H0553535 A JPH0553535 A JP H0553535A JP 3212533 A JP3212533 A JP 3212533A JP 21253391 A JP21253391 A JP 21253391A JP H0553535 A JPH0553535 A JP H0553535A
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
channel field
output
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3212533A
Other languages
Japanese (ja)
Other versions
JP2780530B2 (en
Inventor
Hiroaki Moriyama
浩明 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21253391A priority Critical patent/JP2780530B2/en
Publication of JPH0553535A publication Critical patent/JPH0553535A/en
Application granted granted Critical
Publication of JP2780530B2 publication Critical patent/JP2780530B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE:To extend an effective video period by reducing the power consumption of the source driver circuit. CONSTITUTION:When a video signal is high, a p channel field effect type transistor(FET) 6 is turned off and an n channel FET 5 is selected to discharge electric charges from a power source VDD to the source line 11 of a liquid crystal panel. When the video signal is low, the n channel FET 6 is turned off and the p channel FET 6 is selected to discharge electric charges from the source line 11 of the liquid crystal panel. The electric charges are charged and discharged only when the video signal varies, and a stand-by current is extremely small, so the current consumption is reduced. The video signal VSH nearly matches an output V0, so the effective output video period is extended.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリクス
型液晶パネルのソースドライバー回路に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a source driver circuit for an active matrix type liquid crystal panel.

【0002】[0002]

【従来の技術】アクティブマトリクス型液晶パネル用ソ
ースドライバー回路は、図5に示すように、シフトレジ
スタ,レベルシフタ,マルチプレクサ,サンプルアンド
ホールド回路から成り、直列に送られてくる映像信号を
サンプルアンドホールド回路にてサンプルホードし、並
列に並べ換えた後、液晶パネルに出力する。1本のソー
ス線に接続される従来のドライバー回路の出力段の回
路、すなわち、サンプルアンドホールド回路の出力段に
使用されている出力回路を図3に示す。また、図3の回
路の各部の波形を図4のタイムチャートに示す。
2. Description of the Related Art As shown in FIG. 5, a source driver circuit for an active matrix type liquid crystal panel comprises a shift register, a level shifter, a multiplexer and a sample and hold circuit, and a video signal sent in series is sampled and held. Samples are sampled at, rearranged in parallel, and then output to the liquid crystal panel. FIG. 3 shows an output stage circuit of a conventional driver circuit connected to one source line, that is, an output circuit used in the output stage of a sample-and-hold circuit. Further, the waveform of each part of the circuit of FIG. 3 is shown in the time chart of FIG.

【0003】図3において、1は演算増幅器、6はpチ
ャネル電界効果型トランジスタ、9はバイアス用抵抗、
11は液晶パネルのソース線、12はソース線の持つ容
量、13はスイッチである。また、VSHはサンプルホー
ルドされた映像信号、Cはスイッチ13の制御信号、V
DDは電源電圧、V0 はドライバー回路の出力である。実
際のドライバー回路の出力段では、図3の回路が多数並
列に使用される。
In FIG. 3, 1 is an operational amplifier, 6 is a p-channel field effect transistor, 9 is a bias resistor,
Reference numeral 11 is a source line of the liquid crystal panel, 12 is a capacitance of the source line, and 13 is a switch. Further, V SH is a sampled and held video signal, C is a control signal of the switch 13, and V SH is
DD is the power supply voltage and V 0 is the output of the driver circuit. In the output stage of the actual driver circuit, a large number of the circuits shown in FIG. 3 are used in parallel.

【0004】従来の回路の動作を図3及び図4のタイム
チャートを用いて説明する。図4の映像信号VSHでは1
走査線(1H)毎に振幅のセンター値に対して局性を反
転させる1Hライン反転駆動を採用している。この1H
ライン反転駆動はフリッカを抑える効果があることが知
られている。図3において、映像信号VSHは演算増幅器
1の正入力端子(+)に入力される。演算増幅器1の出
力はpチャネル電界効果型トランジスタ6のゲートに接
続される。pチャネル電界効果型トランジスタ6のドレ
インは接地され、ソースは演算増幅器1の負入力端子に
接続され、閉ループを構成している。ソースは出力V0
にも接続され、また電源VDDからは抵抗9を通してソー
スまたは液晶パネルのソース線に電流が流れる。基本的
には、これらの演算増幅回路1、pチャネル電界効果型
トランジスタ6及び抵抗9によりバッファー回路が構成
される。映像信号VSHが高くなると演算増幅器1の出力
も高くなり、pチャネル電界効果型トランジスタ6のド
レイン電流が減少し、抵抗9を流れる電流により、ソー
ス線容量12を充電し、ソース線電位を高くする。逆に
映像信号VSHが低くなると演算増幅器1の出力が低くな
り、pチャネル電界効果型トランジスタ6のドレイン電
流が増加し、ソース線容量12からは電荷が放電される
ので、ソース線電位は低くなる。図4において、VSH
映像信号、Cは充電パルス、V0 は出力電位である。
The operation of the conventional circuit will be described with reference to the time charts of FIGS. 1 for the video signal V SH in FIG.
The 1H line inversion drive is employed in which the locality is inverted with respect to the center value of the amplitude for each scanning line (1H). This 1H
It is known that the line inversion drive has an effect of suppressing flicker. In FIG. 3, the video signal V SH is input to the positive input terminal (+) of the operational amplifier 1. The output of the operational amplifier 1 is connected to the gate of the p-channel field effect transistor 6. The drain of the p-channel field effect transistor 6 is grounded and the source is connected to the negative input terminal of the operational amplifier 1 to form a closed loop. Source is output V 0
Also, a current flows from the power source V DD through the resistor 9 to the source or the source line of the liquid crystal panel. Basically, the operational amplifier circuit 1, the p-channel field effect transistor 6 and the resistor 9 constitute a buffer circuit. When the video signal V SH increases, the output of the operational amplifier 1 also increases, the drain current of the p-channel field effect transistor 6 decreases, and the current flowing through the resistor 9 charges the source line capacitance 12 to increase the source line potential. To do. On the contrary, when the video signal V SH becomes low, the output of the operational amplifier 1 becomes low, the drain current of the p-channel field effect transistor 6 increases, and the electric charge is discharged from the source line capacitance 12, so the source line potential is low. Become. In FIG. 4, V SH is a video signal, C is a charging pulse, and V 0 is an output potential.

【0005】ソース線容量12の大きさはパネルサイズ
にもよるが数十から数百pFにもなり、この容量を短時
間で充放電を繰り返すためには、抵抗9を流れる電流を
大きくする必要があり、またpチャネル電界効果型トラ
ンジスタ6の電流容量も大きくしておく必要がある。こ
の場合には、映像信号VSHが変化しない場合にも電源V
DDから抵抗9、pチャネル電界効果型トランジスタ6を
通して待機電流が流れることになるので、消費電力が増
大する。そこで待機電流を少なくするために、図4に示
すように、映像信号VSHが変化する際に充電パルススイ
ッチ13をVDDまで充電した後、pチャネル電界効果型
トランジスタ6によりソース線容量12から電荷を放電
させ、V0 をVSHまで下げる。このような動作の場合、
抵抗9を流れる待機電流は2〜10マイクロアンペア程
度まで減少させることができる。
The size of the source line capacitance 12 is several tens to several hundreds pF depending on the panel size, and in order to repeatedly charge and discharge this capacitance, it is necessary to increase the current flowing through the resistor 9. In addition, it is necessary to increase the current capacity of the p-channel field effect transistor 6 as well. In this case, even if the video signal V SH does not change, the power supply V
Since a standby current flows from DD through the resistor 9 and the p-channel field effect transistor 6, power consumption increases. Therefore, in order to reduce the standby current, as shown in FIG. 4, after the charge pulse switch 13 is charged to V DD when the video signal V SH changes, the p-channel field effect transistor 6 is used to change the source line capacitance 12 from the source line capacitance 12. The charge is discharged and V 0 is lowered to V SH . For this behavior,
The standby current flowing through the resistor 9 can be reduced to about 2-10 microamps.

【0006】[0006]

【発明が解決しようとする課題】図3の回路において図
4に示す波形で動作させた場合に、充・放電時に出力回
路で移動する電荷量QS はソース線容量12の値をCS
とすると、次のように計算される。
When the circuit of FIG. 3 is operated with the waveform shown in FIG. 4, the amount of charge Q S that moves in the output circuit during charging and discharging is the value of the source line capacitance 12 C S.
Then, it is calculated as follows.

【0007】QS =CS ・(VDD−VSH) …(1) (1)式で示される電荷が充電時にはスイッチ13を通
してソース線容量に充電され、放電時にはpチャネル電
界効果型トランジスタ6を通して放電される。
Q S = C S · (V DD −V SH ) ... (1) The electric charge expressed by the equation (1) is charged to the source line capacitance through the switch 13 at the time of charging, and the p-channel field effect transistor 6 at the time of discharging. Be discharged through.

【0008】このように、待機電流を減少させたこの回
路においても電源電圧までの充電、放電が映像信号が変
化する度に行われるので、依然として消費電力が大き
く、低消費電力化が困難であった。
As described above, even in this circuit in which the standby current is reduced, the power supply voltage is charged and discharged every time the video signal changes, so that the power consumption is still large and it is difficult to reduce the power consumption. It was

【0009】また、図4中の放電パルスCがオンしてい
る期間は出力V0 は電源電圧となるので、映像信号VSH
が液晶パネルに出力されている期間が短くなるという欠
点があった。
Further, since the output V 0 is the power supply voltage while the discharge pulse C in FIG. 4 is on, the video signal V SH
However, there is a drawback that the period during which is output to the liquid crystal panel is shortened.

【0010】本発明は、さらに低消費電力化した液晶パ
ネルソースドライバー回路を提供することを目的として
いる。
It is an object of the present invention to provide a liquid crystal panel source driver circuit with lower power consumption.

【0011】[0011]

【課題を解決するための手段】本発明は、薄膜トランジ
スタ駆動液晶パネルのソースドライバー回路の出力段に
おいて、映像信号は演算増幅器の正入力端子に入力さ
れ、前記演算増幅器の出力は2つのスイッチの入力端子
に接続され、前記2つのスイッチの一方の出力端子はプ
ルダウン抵抗を介して接地され、他方の出力端子はプル
アップ抵抗を介して電源に接続され、前記プルダウン抵
抗を介して接地された前記スイッチの出力にはnチャネ
ル電界効果型トランジスタのゲートが接続され、前記プ
ルアップ抵抗を介して前記電源に接続された前記スイッ
チの出力にはpチャネル電界効果型トランジスタのゲー
トが接続され、前記nチャネル電界効果型トランジスタ
のドレインは前記電源に接続され、前記pチャネル電界
効果型トランジスタのドレインは接地され、前記nチャ
ネル電界効果型トランジスタのソースと前記pチャネル
電界効果型トランジスタのソースとが接続され、前記電
源と前記n、p両チャネル電界効果型トランジスタの前
記ソースとの間に抵抗が接続され、前記n、p両チャネ
ル電界効果型トランジスタの前記ソースは他の抵抗を介
して接地され、さらに前記n、p両チャネル電界効果型
トランジスタの前記ソースは前記演算増幅器の負入力端
子に接続され、前記2つのスイッチは一方が選択されス
イッチが閉じることを特徴としている。
According to the present invention, a video signal is input to a positive input terminal of an operational amplifier in an output stage of a source driver circuit of a thin film transistor driving liquid crystal panel, and the output of the operational amplifier is input to two switches. The switch connected to a terminal, one output terminal of the two switches is grounded via a pull-down resistor, the other output terminal is connected to a power supply via a pull-up resistor, and is grounded via the pull-down resistor. Is connected to the gate of an n-channel field effect transistor, and the output of the switch, which is connected to the power source through the pull-up resistor, is connected to the gate of a p-channel field effect transistor. The drain of the field effect transistor is connected to the power supply, and the p-channel field effect transistor is connected. The drain is grounded, the source of the n-channel field effect transistor is connected to the source of the p-channel field effect transistor, and a resistor is provided between the power source and the sources of the n and p channel field effect transistors. Are connected to each other, the sources of the n- and p-channel field effect transistors are grounded through another resistor, and the sources of the n- and p-channel field effect transistors are connected to the negative input terminal of the operational amplifier. The two switches are connected, and one of the two switches is selected and the switch is closed.

【0012】[0012]

【作用】図1は、本発明による液晶パネル用ソースドラ
イバー回路の出力段の回路図である。図2は図1の動作
を説明するタイムチャートである。図2の映像信号VSH
が+側の場合には、nチャネル電界効果型トランジスタ
を選択し、電源側から電荷を液晶パネル側に供給し、ソ
ース線容量を充電する。映像信号VSHが−側の場合に
は、pチャネル電界効果型トランジスタを選択し、液晶
パネル側から電荷を放電させ、ソース線電位を下げる。
従来の回路のように、次の映像信号が送られてくる度に
一旦電源電圧まで充電し、あらためて所定の電圧まで下
げる必要が無いので、消費電流が減少する。また、従来
は充電パルスにより出力に電源電圧が出力されている期
間があったが、本発明によれば出力は入力映像信号にほ
ぼ一致するので、液晶パネルのソース線に印加される映
像信号の有効な期間が増加する。
1 is a circuit diagram of an output stage of a liquid crystal panel source driver circuit according to the present invention. FIG. 2 is a time chart explaining the operation of FIG. Video signal V SH of FIG.
Is positive, the n-channel field effect transistor is selected, and the charge is supplied from the power supply side to the liquid crystal panel side to charge the source line capacitance. When the video signal V SH is on the-side, the p-channel field effect transistor is selected, the charge is discharged from the liquid crystal panel side, and the source line potential is lowered.
Unlike the conventional circuit, it is not necessary to charge the power supply voltage once each time the next video signal is sent and to lower the voltage to a predetermined voltage again, so that the current consumption is reduced. Further, in the past, there was a period in which the power supply voltage was output to the output due to the charging pulse, but according to the present invention, since the output substantially matches the input video signal, the video signal applied to the source line of the liquid crystal panel is The effective period increases.

【0013】[0013]

【実施例】図1は、本発明による液晶パネルソースドラ
イバー回路の出力段の一実施例の回路図であって、1は
演算増幅器、2,3は選択スイッチ、4は反転回路、5
はnチャネル電界効果型トランジスタ、6はpチャネル
電界効果型トランジスタ、7はプルアップ抵抗、8はプ
ルダウン抵抗、9,10は待機電流用抵抗、11は液晶
パネルのソース線、12は液晶パネルのソース線容量、
SHはサンプルホールド回路から送られた映像信号、V
DDは電源、Sは選択パルス、V0 は出力である。また、
図2は図1の動作を説明するタイムチャートで、VSH
サンプルホールド回路から送られた映像信号、V0 は出
力で、本発明においては、VSH及びV0 はほぼ同じ波形
となる。Sは選択パルスである。
1 is a circuit diagram of an embodiment of an output stage of a liquid crystal panel source driver circuit according to the present invention, in which 1 is an operational amplifier, 2 and 3 are selection switches, 4 is an inverting circuit, 5
Is an n-channel field effect transistor, 6 is a p-channel field effect transistor, 7 is a pull-up resistor, 8 is a pull-down resistor, 9 and 10 are standby current resistors, 11 is a source line of a liquid crystal panel, and 12 is a liquid crystal panel. Source line capacitance,
V SH is the video signal sent from the sample hold circuit, V
DD is a power source, S is a selection pulse, and V 0 is an output. Also,
FIG. 2 is a time chart for explaining the operation of FIG. 1. V SH is a video signal sent from the sample hold circuit, V 0 is an output, and in the present invention, V SH and V 0 have substantially the same waveform. S is a selection pulse.

【0014】本発明による回路の動作を図1の回路及び
図2のタイムチャートを用いて説明する。図1の映像信
号VSHでは1走査線(1H)毎に振幅のセンター値に対
して極性を反転させる1Hライン反転駆動を採用してい
る。図1において映像信号VSHは演算増幅器1の正入力
端子(+)に入力される。演算増幅器1の出力は選択ス
イッチ2ないし3に接続される。選択スイッチ2及び3
は選択パルスと反転回路4によりどちらか一方が選択さ
れ、スイッチはオンする。選択スイッチ2の出力はnチ
ャネル電界効果型トランジスタ5のゲートに接続され
る。選択スイッチ3の出力はpチャネル電界効果型トラ
ンジスタ6のゲートに接続される。nチャネル電界効果
型トランジスタ5のドレインは電源VDDに接続され、p
チャネル電界効果型トランジスタ6のドレインは接地さ
れ、n・p両タイプの電界効果型トランジスタ5、6の
ソースどうしが接続されている。ソースは演算増幅器1
の負入力端子に接続され、閉ループを構成している。ソ
ースは出力V0 にも接続されている。電源VDDからは抵
抗9を通してソース、液晶パネルのソース線11ないし
抵抗10に電流が流れ、ソース、液晶パネルのソース線
11ないし抵抗9からの電流は抵抗10を通してアース
側に放電される。抵抗9、10は電界効果型トランジス
タを利用した能動型の抵抗としてもよい。
The operation of the circuit according to the present invention will be described with reference to the circuit of FIG. 1 and the time chart of FIG. The video signal V SH in FIG. 1 employs 1H line inversion drive in which the polarity is inverted with respect to the center value of the amplitude for each scanning line (1H). In FIG. 1, the video signal V SH is input to the positive input terminal (+) of the operational amplifier 1. The output of the operational amplifier 1 is connected to the selection switches 2 to 3. Selection switches 2 and 3
Is selected by the selection pulse and the inverting circuit 4, and the switch is turned on. The output of the selection switch 2 is connected to the gate of the n-channel field effect transistor 5. The output of the selection switch 3 is connected to the gate of the p-channel field effect transistor 6. The drain of the n-channel field effect transistor 5 is connected to the power supply V DD , and p
The drain of the channel field effect transistor 6 is grounded, and the sources of the n and p type field effect transistors 5 and 6 are connected to each other. Source is operational amplifier 1
It is connected to the negative input terminal of and forms a closed loop. The source is also connected to the output V 0 . A current flows from the power source V DD through the resistor 9 to the source and the source line 11 to the resistor 10 of the liquid crystal panel, and the current from the source and the source line 11 to the resistor 9 of the liquid crystal panel is discharged to the ground side through the resistor 10. The resistors 9 and 10 may be active resistors using field effect transistors.

【0015】映像信号VSHが+側の場合、選択パルスS
により、スイッチ2が選択されnチャネル電界効果型ト
ランジスタ5の系のバッファー回路が動作する。すなわ
ち、nチャネル電界効果型トランジスタ5が動作し、電
源VDDから電荷がソース線11に供給され、出力V0
演算増幅器1の負入力端子(−)にフィールドバックさ
れる。この場合、スイッチ3はオフしており、pチャネ
ル電解効果型トランジスタ6のゲートはプルアップ抵抗
7により電源電圧VDDが印加されるのでpチャネル電界
効果型トランジスタ6はオフしている。バッファー回路
の動作としては映像信号VSHが高くなると演算増幅器1
の出力も高くなり、nチャネル電界効果型トランジスタ
5のゲート電圧が増加しドレイン電流も増加し、ソース
線容量12を充電し、ソース線電位が高くなる。逆に映
像信号VSHが−側の場合、選択パルスSと反転回路4に
より、スイッチ3が選択されpチャネル電界効果型トラ
ンジスタ6の系のバッファー回路が動作する。すなわ
ち、pチャネル電界効果型トランジスタ6が動作し、ソ
ース線容量12から電荷がドレイン電流として放電され
る。出力V0 は演算増幅器1の負入力端子(−)にフィ
ールドバックされる。この場合、スイッチ2はオフして
おり、nチャネル電界効果型トランジスタ5のゲートは
プラダウン抵抗8により接地されているのでnチャネル
電界効果型トランジスタ5はオフしている。バッファー
回路の動作としては映像信号VSHが低くなると演算増幅
器1の出力が低くなり、pチャネル電界効果型トランジ
スタ6のドレイン電流が増加し、ソース線容量12から
は電荷が放電されるので、ソース線11の電位は低くな
る。
When the video signal V SH is on the + side, the selection pulse S
Thereby, the switch 2 is selected and the buffer circuit of the system of the n-channel field effect transistor 5 operates. That is, the n-channel field effect transistor 5 operates, electric charges are supplied from the power source V DD to the source line 11, and the output V 0 is fielded back to the negative input terminal (−) of the operational amplifier 1. In this case, the switch 3 is off, and the power supply voltage V DD is applied to the gate of the p-channel field effect transistor 6 by the pull-up resistor 7, so the p-channel field effect transistor 6 is off. The operation of the buffer circuit is such that when the video signal V SH becomes high, the operational amplifier 1
Output increases, the gate voltage of the n-channel field effect transistor 5 increases, the drain current also increases, the source line capacitance 12 is charged, and the source line potential increases. On the contrary, when the video signal V SH is on the minus side, the switch 3 is selected by the selection pulse S and the inverting circuit 4 and the buffer circuit of the system of the p-channel field effect transistor 6 operates. That is, the p-channel field effect transistor 6 operates, and the electric charge is discharged from the source line capacitance 12 as a drain current. The output V 0 is field-backed to the negative input terminal (−) of the operational amplifier 1. In this case, the switch 2 is off, and the gate of the n-channel field effect transistor 5 is grounded by the pull-down resistor 8. Therefore, the n-channel field effect transistor 5 is off. As for the operation of the buffer circuit, when the video signal V SH becomes low, the output of the operational amplifier 1 becomes low, the drain current of the p-channel field effect transistor 6 increases, and the source line capacitance 12 discharges electric charges. The potential of the line 11 becomes low.

【0016】本発明による液晶パネル用ソースドライバ
ー出力段における電荷の移動量QSSは、液晶パネルソー
ス線1本あたりの容量をCS として、映像信号VSHの振
幅をVSH-Pとすると、次式で示される。
The charge transfer amount Q SS in the liquid crystal panel source driver output stage according to the present invention is expressed by the following formula, where C S is the capacitance per liquid crystal panel source line and V SH-P is the amplitude of the video signal V SH . It is shown by the following formula.

【0017】QSS=CS ・VSH-P …(2) 移動する電荷はトランジスタ等の抵抗成分で消費される
ので、電荷の移動量は少ない方がよい。具体的な数値に
より、従来の値と比較する。10インチの液晶パネルの
場合、CS は約200pFである。また電源電圧とし
て、VDDを15Vとする。映像信号の振幅の中心はVDD
の1/2として、(1)式の場合、平均値としてVSH
7.5Vとする。したがって従来の電荷移動量は、充電
時と放電時を合計して、 QS =2・200×10-12 ・(15−7.5) =3×10-9(クーロン) …(3) である。係数は2は充電、放電時の移動量の絶対値を取
るためである。映像信号の振幅としては、液晶に印加す
るのに必要な電圧として最大で±4Vとすると、中央値
に対して振幅の平均は4Vとなる。
Q SS = C S · V SH-P (2) Since the moving charges are consumed by the resistance component of the transistor or the like, it is preferable that the moving amount of the charges is small. The value is compared with the conventional value using a specific numerical value. For a 10 inch liquid crystal panel, C S is about 200 pF. As the power supply voltage, V DD is set to 15V. The center of the amplitude of the video signal is V DD
In the case of the formula (1), V SH is set to 7.5 V as an average value. Thus the conventional charge transfer amount is the sum the time of discharging and charging, Q S = 2 · 200 × 10- 12 · (15-7.5) = 3 × 10 -9 ( Coulomb) ... (3) is there. The coefficient 2 is for taking the absolute value of the movement amount during charging and discharging. As for the amplitude of the video signal, if the maximum voltage required to apply to the liquid crystal is ± 4V, the average amplitude is 4V with respect to the median value.

【0018】QSS=200×10-12 ・4 =8×10-10 (クーロン) …(4) 従来の電荷移動量に比べ、本発明の回路の電荷移動量は
(3),(4)式を比較すると、約27%に減少してい
る。
[0018] Q SS = 200 × 10- 12 · 4 = 8 × 10- 10 ( Coulomb) ... (4) than in the conventional charge transfer amount, the amount of the charge transfer circuit of the present invention (3), (4) Comparing the formulas, it is reduced to about 27%.

【0019】本発明によるソースドライバー回路と従来
のソースドライバー回路における消費電流を画素数64
0×400の10インチ液晶パネルを用いて実際に測定
したところ、従来は全回路で約180ミリアンペアの消
費電流(サンプルホールド回路などソースドライバー回
路全体)が本発明では70ミリアンペアと約40%に減
少した。
The current consumption of the source driver circuit according to the present invention and the conventional source driver circuit is 64 pixels.
When actually measured using a 0 × 400 10-inch liquid crystal panel, the current consumption of about 180 mA in the entire circuit (the entire source driver circuit such as the sample hold circuit) is reduced to 70 mA in the present invention, which is about 40%. did.

【0020】また、従来は充電パルスが印加される期間
として5マイクロ秒必要であったが、本発明によれば充
電する必要が無いので、1走査線の期間の40マイクロ
秒のほとんどで有効に映像信号を液晶パルスに印加でき
るので、液晶パネル内のスイッチ素子である薄膜電界効
果型トランジスタのオン電流特性に余裕ができる。
Further, conventionally, 5 microseconds were required as the period for applying the charging pulse, but according to the present invention, since it is not necessary to charge, it is effective in most of 40 microseconds of one scanning line period. Since the video signal can be applied to the liquid crystal pulse, there is a margin in the on-current characteristics of the thin film field effect transistor which is a switch element in the liquid crystal panel.

【0021】[0021]

【発明の効果】以上説明したように本発明の液晶パネル
用ソースドライバー回路は、消費電流を減少させること
ができて、また映像信号を走査期間内で有効に液晶パネ
ルに印加できるので、実用上有効である。
As described above, the source driver circuit for a liquid crystal panel of the present invention can reduce the current consumption and can effectively apply the video signal to the liquid crystal panel within the scanning period. It is valid.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による出力回路図。FIG. 1 is an output circuit diagram according to the present invention.

【図2】本発明の回路を説明するタイムチャート。FIG. 2 is a time chart illustrating a circuit of the present invention.

【図3】従来の出力回路図。FIG. 3 is a conventional output circuit diagram.

【図4】従来の回路を説明するタイムチャート。FIG. 4 is a time chart illustrating a conventional circuit.

【図5】ソースドライバー回路のブロック図。FIG. 5 is a block diagram of a source driver circuit.

【符号の説明】[Explanation of symbols]

1 演算増幅回路 2,3 選択スイッチ 4 反転回路 5 nチャネル薄膜電界効果型トランジスタ 6 nチャネル薄膜電界効果型トランジスタ 7 プルアップ抵抗 8 プルダウン抵抗 9,10 抵抗 11 液晶パネルソース線 12 ソース線容量 13 スイッチ 1 Operational Amplifier Circuit 2, 3 Selection Switch 4 Inversion Circuit 5 n-Channel Thin Film Field Effect Transistor 6 n-Channel Thin Film Field Effect Transistor 7 Pull-up Resistor 8 Pull-down Resistor 9, 10 Resistor 11 Liquid Crystal Panel Source Line 12 Source Line Capacitance 13 Switch

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 シフトレジスタ,レベルシフタ,マルチ
プレクタ,サンプルアンドホールド回路を備えたソース
ドライバー回路において、前記サンプルアンドホールド
回路の出力段を構成する出力回路が、映像信号は演算増
幅器の正入力端子に入力され、前記演算増幅器の出力は
2つのスイッチの入力端子に接続され、前記2つのスイ
ッチの一方の出力端子はプルダウン抵抗を介して接地さ
れ、他方の出力端子はプルアップ抵抗を介して電源に接
続され、前記プルダウン抵抗を介して接地された前記ス
イッチの出力にはnチャネル電界効果型トランジスタの
ゲートが接続され、前記プルアップ抵抗を介して前記電
源に接続された前記スイッチの出力にはpチャネル電界
効果型トランジスタのゲートが接続され、前記nチャネ
ル電界効果型トランジスタのドレインは前記電源に接続
され、前記pチャネル電界効果型トランジスタのドレイ
ンは接地され、前記nチャネル電界効果型トランジスタ
のソースと前記pチャネル電界効果型トランジスタのソ
ースとが接続され、前記電源と前記n、p両チャネル電
界効果型トランジスタの前記ソースとの間に抵抗が接続
され、前記n、p両チャネル電界効果型トランジスタの
前記ソースは他の抵抗を介して接地され、さらに前記
n、p両チャネル電界効果型トランジスタの前記ソース
は前記演算増幅器の負入力端子に接続され、前記2つの
スイッチは一方が選択されてスイッチが閉じる構成であ
ることを特徴とするソースドライバー回路。
1. A source driver circuit comprising a shift register, a level shifter, a multiplexer, and a sample-and-hold circuit, wherein an output circuit constituting an output stage of the sample-and-hold circuit outputs a video signal to a positive input terminal of an operational amplifier. The output of the operational amplifier is connected to the input terminals of two switches, one output terminal of the two switches is grounded via a pull-down resistor, and the other output terminal is connected to a power source via a pull-up resistor. The output of the switch, which is connected and grounded through the pull-down resistor, is connected to the gate of an n-channel field effect transistor, and the output of the switch which is connected to the power supply through the pull-up resistor is p The gate of the channel field effect transistor is connected to the n-channel field effect transistor. The drain of the transistor is connected to the power supply, the drain of the p-channel field effect transistor is grounded, the source of the n-channel field effect transistor and the source of the p-channel field effect transistor are connected to each other, and A resistor is connected between the source of the n-channel and p-channel field effect transistor, and the source of the n-channel p-channel field effect transistor is grounded via another resistor. The source driver circuit is characterized in that the sources of both channel field effect transistors are connected to a negative input terminal of the operational amplifier, and one of the two switches is selected to close the switch.
JP21253391A 1991-08-26 1991-08-26 Source driver circuit Expired - Lifetime JP2780530B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21253391A JP2780530B2 (en) 1991-08-26 1991-08-26 Source driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21253391A JP2780530B2 (en) 1991-08-26 1991-08-26 Source driver circuit

Publications (2)

Publication Number Publication Date
JPH0553535A true JPH0553535A (en) 1993-03-05
JP2780530B2 JP2780530B2 (en) 1998-07-30

Family

ID=16624252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21253391A Expired - Lifetime JP2780530B2 (en) 1991-08-26 1991-08-26 Source driver circuit

Country Status (1)

Country Link
JP (1) JP2780530B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183390A (en) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd Video display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183390A (en) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd Video display device

Also Published As

Publication number Publication date
JP2780530B2 (en) 1998-07-30

Similar Documents

Publication Publication Date Title
KR100297140B1 (en) A liquid crystal display driving circuit with low power consumption and precise voltage output
KR100206567B1 (en) Screen erase circuit and its driving method of tft
US6567327B2 (en) Driving circuit, charge/discharge circuit and the like
US5686935A (en) Data line drivers with column initialization transistor
US6052426A (en) Shift register using M.I.S. transistors of like polarity
JPH08263027A (en) Shift register
JP4001948B2 (en) Video display device
US6127997A (en) Driver for liquid crystal display apparatus with no operational amplifier
EP0731442B1 (en) Signal disturbance reduction arrangement for a liquid crystal display
JPH0210436B2 (en)
US7573451B2 (en) Sample hold circuit and image display device using the same
JPH07235844A (en) Output buffer circuit for analog driver ic
US5673063A (en) Data line driver for applying brightness signals to a display
US7362292B2 (en) Active matrix display device
US20060170638A1 (en) Video driver with integrated sample-and-hold amplifier and column buffer
JPH09230829A (en) Output circuit for source driver
JP2780530B2 (en) Source driver circuit
JP3295953B2 (en) Liquid crystal display drive
JP3642343B2 (en) Display device drive circuit
US6965265B2 (en) Driving apparatus in a liquid crystal display
JPH06195992A (en) Follow-up and holding circuit of signal
JP2849034B2 (en) Display drive
JPH07199156A (en) Liquid crystal display device
JP3077488B2 (en) LCD driver output circuit
JPH08171366A (en) Source driver circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110515

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110515

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 14