【発明の詳細な説明】[Detailed description of the invention]
エラー訂正方法及び装置
背景
1、発明の分野
本発明は、記憶又は送信されたデータのエラー訂正のための方法と装置に関し、
そして詳細には、記憶媒体に記録された全情報ブロック又は複数の情報ブロック
の損失によって発生したエラーを訂正するための方法と装置に関する。
2、先行技術及び他の考察
何十年もの間、デジタル情報は、磁気テープと磁気ディスクを含む磁気媒体に記
録されてきた。不幸にも、媒体におけるデータ記憶又は媒体からのデータの読み
出しにおいて発生する雑音は、エラーを生ずる。この問題を緩和するために、種
々の符号化技術が、エラー訂正能力を与えるために送信又は記憶データを特別に
符号化するために開発されている。
一般に、デジタル情報は、物理データブロックの形式において記憶され、各ブロ
ックは複数のビットから成る。先行技術のエラー符号化技術により、情報又はメ
ツセージビットの各ブロックセット内に、符号語を形成するために検査ビットが
付与される。符号語に対する検査ビットは、リードソロモン符号の如く、所定符
号を使用して情報ビットのセットに作用する符号器によって導出される。符号器
は、所望の特性を符号語に伝え、その結果、ブロックの続(読み出しにより、符
号語は、エラーが識別可能かつ訂正可能であるような方式で復号される。復号器
の例は、「ロケータ多項式の係数を決定するための方法と装置」と題するChr
istoper P、Zookへの米国特許第4.845.713号において設
けられ、ここで参照されている。ブロックに作用することにより、2つ以上の符
号が組み合わされ、より強力な符号を生成し、ブロックに対するエラー訂正の木
賃的な第2レベルを設けている。そのような符号の組み合わせは、「2次元符号
」又は「積符号」として文献において公知である。積符号により動作するエラー
訂正システムの例が、「積符号のための多重バスエラー訂正プロセス及び装置」
と題するChristoper P、Zookの米国特許第4.845.714
号において設けられる。
現在のエラー訂正機構は、一般に、記録情報のブロック内に発生するエラーを訂
正するために十分である。さらに、全ブロックが読み出し可能でない場合がある
。さらに悪いことには、複数のブロックが読み出し可能でないこともある。エラ
ー訂正ビットがブロックに埋め込まれたブロックレベルにおけるエラー訂正は、
一つ以上の全ブロックが損失される時全く役にたたない。
ブロック損失の問題の一つの例は、ら旋走査記録の環境において発生する。ら旋
走査配置において、移動する磁気テープは、回転ドラムの回りに部分的に巻付け
られ、その結果、ドラムに位置付けられたヘッドは、ドラムが回転する時ドラム
に隣接する。ドラムにおける書き込みヘッドは、テープ移動の方向に関しである
角度で指向された一連の離散ストリップにおいてテープにデータを物理的に記録
する。データは、一般に、ストリップ当たり複数の物理ブロックにフォーマット
化される。ら旋走査記録システムの例は、米国特許第4.843.495号、米
国特許第4.835.638号、及び米国特許第4.845.577号において
設けられる。
ら旋走査技術において、テープに関して2つの動作がある。第1動作は、ストリ
ップにおいてブロックを書き込む及び/又は読み出すために、テープ上の対角ス
トリップに従うヘッドの移動である。第2動作は、リールからリールへのテープ
案内上のテープの直線動作である。
従って、ら旋走査技術において、2つの動作の結果として発生する2形式のエラ
ーがある。第1形式のエラーは、ストリップにおいて多重ブロックを破壊する。
第2形式のエラーは、連続ストリップにおいて同一位置にあるブロック(すなわ
ち、テープ移動の方向において整列したブロック)を破壊する。現エラー訂正符
号技術は、複数のブロックの破壊を扱わない。
従って、記憶媒体における情報の記録又は読み出しに係わるエラーを訂正するた
めの方法と装置を設けることが、本発明の目的である。
本発明の利点は、記憶媒体に記憶された又は記憶媒体から読み出される全データ
ブロックの損失に係わるエラーの訂正を容易にする方法と装置の準備である。
本発明のさらに他の利点は、記憶媒体への記憶中又は記憶媒体からの読み出し中
損失されたデータブロックの全ストリップ又は行の再形成を容易にする方法と装
置の準備である。
要約
記憶媒体への送信される情報データを符号化及び復号する方法において、記憶媒
体に書き込まれた物理ブロックのグループGが、使用者データ情報ブロックと補
助エラー訂正ブロックの両方を含む。グループGに含まれた各ブロック(B、、
e)は、1行、0列に属する。情報データは、使用者データ情報ブロックの予
選択されたビット位置にフォーマット化される。補助エラ・−訂正ブロックにお
けるビット位置の値は、戦略的に選択された使用者データブロックのサブグルー
プにおける対応するビット位置の値に排他的OR演算を施すことにより生成され
る。サググルー・プに含まれる使用者データブロックを戦略的に選択することに
より、方法は、全ブロック、及びブロックの偶数行又は列の回復を容易にする。
発明の好ましいモードにおいて、各グループGの列は、各々、ら旋走査記録シス
テムにより磁気テープにら旋ス1〜リップとして書き込まれ、情報データブロッ
クは、補助エラー訂正ブロックを含むストリップに先行するストリップにおいて
記録される。各ストリップは、k数のブロックを具備する。各グループGは、n
数のストリップを具備する。
また、発明の好ましい形態により、m数のエラー訂正ブロックElが、ブロック
BI+ cのグループに包含されるように生成される。この点において、iは、
0〜m−1の範囲を取り、m=qxkであり、qは整数定数である。各補助エラ
ー訂正ブロックElに含まれた各ビット位置の値は、すべてのブロックBlue
において対応するビット位置を有するビットの合計から導出される。各補助エラ
ー訂正ブロックは、ブロックが補助エラー訂正ブロックであることを指示するビ
ットを記憶している。補助訂正ブロックのストリップに従うストリップにおいて
記録されたブロックは、ブロックが補助訂正ブロックでないことを指示するビッ
トを記憶している。
従来のエラー訂正技術を使用して、エラー訂正ビットは、使用者データブロック
と他のビット位置における補助エラー訂正ブロックに挿入される。
図面の簡単な説明
発明の前述と他の目的、特徴及び利点は、添付の図面に示された好ましい実施態
様の次の詳細な説明から明らかである。この場合参照文字は、いろいろな図面を
通じて同一部分を参照する。図面は、必ずしも等尺ではなく、発明の原理を示す
ことに重きが置かれている。
第1図は、発明の実施態様のら旋走査システムのドラムにおけるヘッド配置の略
図である。
第2図は、磁気テープにおけるストリップを記録する、第1図の実施態様のら旋
走査システムの略図である。
第3図は、第1図の実施態様のら旋走査システムに含まれたAUXECCジェネ
レータの略図である。
第4図は、第1図の実施態様によるドラムにおけるヘッド配置を容易にする、ら
旋走査システムの略図である。
第5図は、第1図の実施態様のら旋走査システムにより記録された又は読み出さ
れる磁気テープのフォーマットを描く略図である。
第6図は、第1図の実施態様のら旋走査システムによる磁気テープに記録された
複数のストリップの略図であり、さらに、第1図の実施態様のら旋走査システム
のドラムに設けられたヘッドの移動経路を示す。
第7A〜70図は、第1図の実施態様のら旋走査システムにより記録された又は
読み出される磁気テープのトラック1とトラック2のフォーマットを描く略図で
ある。
第8図は、第1図の実施態様のら旋走査システムにより記録された又は読み出さ
れる磁気テープのストリップに含まれた物理データブロックのフォーマットを描
く略図である。
第9図は、第1図の実施態様のら旋走査システムにより記録された又は読み出さ
れる磁気テープのストリップに含まれた物理データブロックの物理ブロックヘッ
ダーのフォーマットを描く略図である。
第10図は、第1図の実施態様のら旋走査システムにより磁気テープに記録され
たAUXECCストリップを含むストリップのグループを描く略図である。
第11図は、第1図の実施態様のら旋走査システムによって磁気テープに記録さ
れたAUXECCストリップを含む複数のストリップのグループを描く略図であ
る。
第12図は、AUXECCブロックを生成する代替的な方法を描く略4、
Error correction method and device
background
1. Field of invention
The present invention relates to a method and apparatus for error correction of stored or transmitted data,
and in detail, the entire information block or multiple information blocks recorded on the storage medium.
The present invention relates to a method and apparatus for correcting errors caused by loss of data.
2. Prior art and other considerations
For decades, digital information has been stored on magnetic media, including magnetic tape and magnetic disks.
It has been recorded. Unfortunately, data storage in or reading data from a medium
Noise generated in the output causes errors. To alleviate this problem, seeds
Various encoding techniques specially encode transmitted or stored data to provide error correction capabilities.
It is developed for encoding.
Generally, digital information is stored in the form of physical data blocks, with each
A block consists of multiple bits. Prior art error encoding techniques allow information or
Within each block set of tsage bits, check bits are used to form a codeword.
Granted. The check bits for the codeword are a predetermined code, such as a Reed-Solomon code.
is derived by an encoder that operates on a set of information bits using a code. encoder
conveys the desired characteristics to the codeword, so that the continuation of the block (by reading it, the codeword
The codeword is decoded in such a way that errors are identifiable and correctable. decoder
An example is given in Chr.
istoper P, established in U.S. Patent No. 4.845.713 to Zook.
referenced here. By acting on blocks, you can create two or more marks.
The codes are combined to produce a stronger code and an error correction tree is created for the block.
A second level of wages has been established. Such a combination of codes is called "two-dimensional code"
” or “product code” in the literature. Errors driven by product codes
An example of a correction system is "Multibus Error Correction Process and Apparatus for Product Codes"
U.S. Patent No. 4.845.714 to Christopher P. Zook entitled
Established in No.
Current error correction mechanisms generally correct errors that occur within blocks of recorded information.
Enough to correct. Additionally, not all blocks may be readable.
. Even worse, some blocks may not be readable. Ella
- Error correction at the block level where correction bits are embedded in blocks is
It is completely useless when one or more whole blocks are lost.
One example of a block loss problem occurs in the environment of spiral scan recording. Spiral
In a scanning arrangement, a moving magnetic tape is partially wrapped around a rotating drum.
as a result, the head positioned on the drum will move around the drum as it rotates.
adjacent to. The write head on the drum is relative to the direction of tape movement
Physically records data on tape in a series of discrete strips oriented at an angle
do. Data is typically formatted into multiple physical blocks per strip
be converted into An example of a spiral scan recording system is disclosed in U.S. Pat.
In National Patent No. 4.835.638 and U.S. Patent No. 4.845.577
provided.
In the spiral scanning technique, there are two movements with respect to the tape. The first operation is the strip
diagonal steps on the tape to write and/or read blocks on the tape.
This is the movement of the head according to the trip. The second movement is reel to reel tape
This is a linear motion of the tape on the guide.
Therefore, in the helical scanning technique, there are two types of errors that occur as a result of the two movements.
There is. The first type of error destroys multiple blocks in the strip.
The second type of error refers to blocks at the same location in consecutive strips (i.e.
i.e. blocks aligned in the direction of tape movement). Current error correction mark
The technology does not handle the destruction of multiple blocks.
Therefore, in order to correct errors related to recording or reading information on a storage medium,
It is an object of the present invention to provide a method and apparatus for this purpose.
An advantage of the invention is that all data stored on or read from a storage medium
A method and apparatus are provided that facilitate correction of errors associated with loss of blocks.
Yet another advantage of the invention is that during storage to or reading from a storage medium
Method and apparatus for facilitating reconstruction of entire strips or rows of lost data blocks
Preparation for installation.
summary
A method of encoding and decoding information data to be transmitted to a storage medium, comprising:
Group G of physical blocks written in the body is a user data information block and a complementary
Contains both an auxiliary and error correction block. Each block included in group G (B,...
e) belongs to row 1 and column 0. The information data is reserved for the user data information block.
Formatted to selected bit positions. Auxiliary error - correction block
The value of the bit position that is
generated by performing an exclusive OR operation on the values in corresponding bit positions in the
Ru. By strategically selecting user data blocks included in the sag group
Thus, the method facilitates recovery of entire blocks and even rows or columns of blocks.
In a preferred mode of the invention, the columns of each group G are each
The information data block is written by the system as a spiral 1~rip on the magnetic tape.
block in the strip preceding the strip containing the auxiliary error correction block.
recorded. Each strip comprises k number of blocks. Each group G is n
A number of strips are provided.
Further, according to a preferred embodiment of the invention, m number of error correction blocks El are blocks
It is generated to be included in the BI+c group. In this respect, i is
The range is 0 to m-1, m=qxk, and q is an integer constant. Each auxiliary gill
- The value of each bit position included in the corrected block El is
is derived from the sum of bits with corresponding bit positions in . Each auxiliary gill
The error correction block has a bit that indicates that the block is an auxiliary error correction block.
remembers the cut. In the strip following the strip of the auxiliary correction block
The recorded block is marked with a bit indicating that the block is not an auxiliary correction block.
I remember that.
Using conventional error correction techniques, error correction bits are stored in user data blocks.
and inserted into the auxiliary error correction block at other bit positions.
Brief description of the drawing
The foregoing and other objects, features and advantages of the invention will be apparent from the preferred embodiments illustrated in the accompanying drawings.
It is clear from the following detailed explanation by Mr. In this case, the reference characters refer to various drawings.
refer to the same part throughout. The drawings, which are not necessarily to scale, illustrate the principles of the invention.
Emphasis is placed on that.
FIG. 1 is a schematic representation of the head arrangement on a drum of a spiral scanning system according to an embodiment of the invention;
It is a diagram.
FIG. 2 shows a helical spiral of the embodiment of FIG. 1 for recording strips on magnetic tape.
1 is a schematic diagram of a scanning system.
FIG. 3 shows the AUXECC generator included in the helical scanning system of the embodiment of FIG.
FIG.
FIG. 4 is a diagram illustrating an arrangement for facilitating head placement on a drum according to the embodiment of FIG.
1 is a schematic diagram of a orbital scanning system.
FIG. 5 shows the images recorded or read out by the helical scanning system of the embodiment of FIG.
1 is a schematic diagram depicting the format of a magnetic tape;
FIG. 6 shows a magnetic tape recorded by the helical scanning system of the embodiment of FIG.
1 is a schematic illustration of a plurality of strips, and further includes a helical scanning system of the embodiment of FIG.
The moving path of the head provided on the drum is shown.
7A-70 are images recorded by the helical scanning system of the embodiment of FIG.
A schematic diagram depicting the format of track 1 and track 2 of a magnetic tape being read.
be.
FIG. 8 shows the images recorded or read out by the helical scanning system of the embodiment of FIG.
Describes the format of the physical data blocks contained on a strip of magnetic tape.
This is a schematic diagram.
FIG. 9 shows the images recorded or read out by the helical scanning system of the embodiment of FIG.
The physical block header of a physical data block contained on a strip of magnetic tape.
FIG.
FIG. 10 shows the recording on magnetic tape by the helical scanning system of the embodiment of FIG.
1 is a schematic diagram depicting a group of strips including an AUXECC strip;
FIG. 11 shows the recording on magnetic tape by the helical scanning system of the embodiment of FIG.
2 is a schematic diagram depicting a group of strips including an AUXECC strip
Ru.
Figure 12 depicts an alternative method of generating the AUXECC block.
【図面
の簡単な説明】【drawing
A brief explanation of
第1図は、磁気テープ32においてデジタル情報を記録するためのら旋走査シス
テム30のドラム及び搬送部分を示す。ら旋走査システム30は、テープ搬送機
構34と回転ドラム36を含む。
テープ搬送機構34は、キャプスタン42と2つのテープ案内44を含む。従来
の方法において、キャプスタン42は、矢印46により示されたテープ移動の方
向においてテープ32を移動させるために、不図示のキャプスタン駆動モーター
によって回転される。図示された実施態様において、キャプスタン42は、毎秒
約半インチの大きさの速度においてテープ32を搬送するために回転する。
ドラム及びヘッド構造
ドラム36は、ドラム軸50の回りで回転する。ドラムは、不図示のドラムモー
ターによって約1800rpmの速度で回転される。不図示のタコメーターは、
ドラムモーターシャフトと、こうしてドラムの回転数を検出し、そしてDRUM
5YNC信号を生成する。第2図に示された如く、ドラム軸50と、こうして
ドラム36は、テープ32の縁と移動方向に関して角度を為して指向される。ド
ラム36は、ドラム上面52とドラム下面54を有し、両面は平面である。ドラ
ム軸50は、ドラム上面52とドラム下面54の両方に直交する。ドラム36は
また、ドラム36の周囲を取り巻く周囲面56を有する。
ドラム36の周囲面56には、2セツトのヘッドを取り付けてあり、特に、第1
セツトのヘッドは、書き込みヘッドW1とW2を含み、第2セツトのヘッドは、
読み出しヘッドR1とR2を含む。さらに、ドラム36の周囲面56には、サー
ボヘッドSが取り付けである。
ヘッドW1、W2、R1とR2は、第6図に示された方法において磁気テープ3
2においてら旋ストリップを生成するように取り付けである。
ヘッドW1とW2は、本来、テープ32において、それぞれ、データの第1及び
第2トラツク、すなわち、トラックT1とT2を同時に書き込む。ヘッドR1と
R2は、トラックT1とT2が書き込まれた後に180度して、それぞれトラッ
クT1とT2を読み出すように位置付けられる。この点で、第6図は、トラック
に関するヘッド配置を描くために、トラックT1とT2上を移動する書き込みヘ
ッドW1、W2と読み出しヘッドR1、R2を示すが、読み出しヘッドR1、R
2と書き込みヘッドW1、W2は、第6図に描かれた方法において同時にトラッ
ク上にはないことが理解される。同様に、第6図は、サーボヘッドSの包含によ
り、トラックT1とT2に関して、そして読み出しヘッドR1、R2又は書き込
みヘッドR1、R2に関係なく、サーボヘッドSの位置を単に示すものである。
上記の点において、ヘッドに関する4つの幾何因子は、すなわち、ドラム周囲面
56の回りのヘッドの角度分離、互いに関するヘッドの軸方向位置、ヘッド幅、
及びヘッドのアジマス方位は、ヘッドW1とW2による同時書き込みと、対応す
るヘッドR1とR2による続くそれぞれの読み出しを可能にする戦略である。こ
れらの幾何因子は、「二重チャネルら旋走査記録器」と題する米国特許出願第0
7/433.961号においてさらに説明され、ここで参照されている。
第6図は、ら旋走査システム30による磁気テープ32に記録された複数のら旋
ストリップと、ヘッドW1、W2、R1とR2の究極的な移動経路と、ら族スト
リップ上のサーボヘッドSとを示す。ヘッドの移動方向は、第6図において矢印
78によりて描かれている。
こうして、二重チャネルら旋走査システム20が設けられ、第1チヤネルはヘッ
ドW1とR1を含み、第2チヤネルはヘッドW1とR2を含む。2つのチャネル
の使用は、2倍のトラック数がドラム36の回転毎にテープに書き込まれるため
に、データ転送速度を有効に2倍にする。
検査目的のために、ヘッドR1とR2は、トラックが書き込まれた後にほぼ18
0度して、2つの同時に書き込まれたトラックを読み返す。書き込み及び読み出
し機能は、排他的に行われ、これによりクロストーク問題を除去する。
システム構造
第4図は、読み出しヘッドR1、R2、書き込みヘッドW1、W2、及びサーボ
ヘッドSを含む、全ら旋走査システム30を示す。ら旋走査システム30は、さ
らに、メールボックス102と主に通信する制御マイクロプロセッサ−100と
、5C8Iインターフエース104と、データバッファーマネージャー106と
、符号器/フォーマツタ108と、復号器/デフオーマツタ110と、AUXE
CCプロ・ツクジェネレータ111とを含む。
データバッファーマネージャー106は、1メガノ(イトのDRAMを含むデー
タバッファーを具備し、9ビ・ソト幅、デュアルポート、循環メモリとして編成
される。データノく・ソファ−マネージャー106及び5C8Iインターフエー
ス104、符号器/フォーマ・ツタ108、復号器/デフオーマツタ110、及
びAUXECCプロ・ツクジェネレータ111の間のデータ転送は、非同期又は
同期に行われる。論理使用者データブロックは、テープ記録用データノく・ソフ
ァ−1061こおし1て物理プロ・ツクにフォーマット化される。
AtJXECCブロックジェネレータ111は、テープ32(こお↓するエラー
訂正ストリップを読み出すために補助エラー訂正プロ・ツクを生成する。AUX
ECCブロックジェネレータの構造と動作(嘘、さらiこここで記載される。
符号器/フォーマツタ108は、データノく・ソファ−マネージャー106とA
UXECCブロックジェネレータ111力)らデータプロ・ツクを受信する。符
号器/フォーマ・ツタ108は、エラー訂正符号(ECC)情報の付与、同期マ
ーカーの挿入、サーチフィールドの挿入、及びサーボフィールドの挿入を含む多
様な機能を果し、そしてノくイトのインター1ノーブ順序付けを行う。符号器/
フォーマ・ツタ1081よ、データプロ・ツクと付与情報をRLL変調器112
に送信し、各8ビ・ソトノくイトを10ビ・ソトワードに変換することによりデ
ータストリームの実行長符号イトを行う。
10ビツトワードは、ビットシリアライザー1141こ送信される。ビ・ソトン
リアライザ−114は、FIFOレジスター118を通して(書き込みヘッドW
l用の)書き込み駆動回路116と、(書き込みへ・ソドW2用の)書き込み駆
動回路120に連結しである。FIFOレジスター118の機能は、ら旋走査シ
ステム30の書き込み動作の説明に関連して後述される。
読み出しヘッドR1とR2は、読み出し信号を増幅するために、それぞれ、前置
増幅器130と132に連結しである。前置増幅器130と132は、それぞれ
、信号調整回路134と136に連結しである。信号調整回路134と136は
、振幅検知、等化、及びデータ刻時と検出のための回路を含む。
信号調整回路134は、FIFOレジスター138に連結してあり、FIFOレ
ジスターは、シリアル対パラレルコンノく一夕140に連結しである。信号調整
回路136は、シリアル対ノ々ラレルコンノく一夕140に直接に連結しである
。
シリアル対パラレルコンバータ140は、RLL復調器142とノ<9−ン検出
回路143に連結しである。RLL読み出し変調器は、基本的に、対応するRL
L書き込み変調器112の逆動作を行う。
パターン検出器143は、同期化フィールドを認識するために、入りデータスト
リームを監視する。パターン検出器143が所定間隔の同期化フィールドを所定
数認識した時、パターン検出器143は、BKRDY信号を生成する。さらに、
パターン検出器143は、コンノく一夕140の動作に必要な同期信号をシリア
ル対パラレルコンノく一夕140に供給する。
RLL復調器142は、復号器/デフオーマ・ツタ110に連結してある。復号
器/デフオーマツタ110は、データブロックを組み立て、そしてエラー訂正を
行う。
マイクロプロセッサ−100は、メールボックス102を通してサーボマイクロ
プロセッサ−150と動作制御システム152と通信する。
動作制御システム152は、ドラムサーボ156、キャプスタンサーボ158、
リール制御回路160、及び機械的コントローラ162と通信するための専用マ
イクロプロセッサ−を含む。さらに、パターン検出器143により生成されたB
KRDY信号の受信により、動作制御システム152は、ここでHEAD 5Y
NCジェネレータ1.64と呼ばれるHEAD 5YNC信号を発生させるため
の回路を含む。HEAD 5YNCジエネレータ164は、「タイミング信号を
同期化するための方法と装置」と題する米国特許出願第07/434.008号
において記載され、ここで参照されている。HEAD 5YNC信号は、読み出
しヘッドR1とR2がトラック1とトラック2のら族ストリップ上にある時、高
である。HEAD 5YNC信号は、書き込みヘッドW1とW2がトラック1と
トラック2のストリップ上にある時、低である。
動作制御システム152はまた、ドラムタコメーター、キャプスタンクコメータ
ー、リールタコメーター、テープ終端(EOT)検出器、及びテープ始端(BO
T)検出器を含む不図示の多様な要素のためのセンサーインターフェース回路と
通信する。第4図に示された如く、テープ搬送システム34は、ドラムサーボ1
56、キャプスタンサーボ158、リール制御160、及び機械的コントローラ
162に連結しである。
サーボヘッドSは、その出力信号を前置増幅器172に連結しである。
サーボ前置増幅器172の出力は、増幅信号をろ波し、テープに記録されたサー
ボ信号を検出するフィルター及び検出回路174に印加される、。
フィルター及び検出回路174は、動作制御システム152に含まれたサーボト
ラッキング回路175に連結しである。サーボトラッキング回路175の詳細は
、「ら旋走査記録器のための1ノ−ホトラッキング」と題する米国特許出願第0
7/433.977号において示され、ここで参照されている。
テープフォーマット
第5図は、ら旋走査システム30のための磁気テープ32のフォーマットを描く
。テープ32は、半透明なリーダー材料を磁気媒体に(=i着し、た点に位置す
る物理的テープ始端(PBOT)300を有する。(矢印78により示されたテ
ープ搬送方向において)PBOT300の下流に、磁気テープ媒体に形成した多
重のら旋ストリップがある。もちろん、ら旋ストリップは、書き込みヘッドW1
とW2によって書き込まれ、読み出しヘッドR1とR2によって読み出される情
報を含む。ら旋ストリップのフォーマットは、第6図と第7図に関連して続いて
議論される。テープ32の終端において、物理的テープ終端(PEOT)302
がある。
ら旋走査システム30は二重アジマスシステムであるために、書き込みモードに
おいて、奇数番号のら旋ストリップが、書き込みヘッドW1によって第1アジマ
ス角A1において書き込まれ、そして偶数番号のら旋ストリップが、第2アジマ
ス角A2において書き込まれる。読み出し及び読み返しモードにおいて、奇数番
号のら旋ストリップが、書き込みヘッドW1によって第1アジマス角A1におい
て読み出され、そして偶数番号のら旋ストリップが、第2アジマス角A2によっ
て読み出される。
前述から識別される如く、第1アジマス角A1は、+20度である。第2アジマ
ス角A2は、−10度である。以後に使用される如く、書き込みヘッドW1によ
って書き込まれ又は読み出しヘッドR1によって読み出されたら旋ストリップは
、「トラック1」として参照される。同様に、書き込みヘッドW2によって書き
込まれ又は読み出しヘッドR2によって読み出されたら旋ストリップは、「トラ
ック2」として参照される。
本発明の目的のために、トラック1とトラック2の両方は、物理的データブロッ
クとして知られる複数のデータブロック317を含む。図示された実施態様にお
いて、トラック1とトラック2の両方は、8つのデータブロック317を含む。
トラック1とトラック2のフォーマットの他の見地は、「二重チャネルら旋走査
記録器」と題する米国特許出願第07/433.961号を参照して理解され、
ここで参照されている。
第8図は、トラック1とトラック2に設けられたデータブロック317のフォー
マットを示す。データブロック317のフォーマットは、データブロック317
がトラック1又はトラック2のいずれに書き込まれるかに拘わらず、同一である
。第8図に示された如く、各データブロック317 (r物理データブロック」
として公知)は、物理ブロックヘッダー350 (14バイト)、データ領域3
52 (1024バイト)、エラー訂正符号(rEccJ)領域354 (40
0バイト)、及び巡回冗長検査(rcRcJ’)領域356(2バイト)を含む
。
第9図は、各物理データブロック317の物理ブロックヘッダー350のフォー
マットを描く。第9図は、物理ブロックヘッダー350に対する16進法体系を
示す。ヘッダー350は、ブロック317に含まれた情報の形式、例えば、ブロ
ック形式、及び情報が記憶される方式を決定するために使用される。上記の如く
、ヘッダー350は、14バイトである。ヘッダー350のバイトOの下位4ビ
ツトは、ブロック317の形式を指示する値(識別子BLOCK TYPE)を
含む。次の16進数値は、異なるブロック形式に関連している。すなわち、rO
HJは使用者データを表現する。rAHJは、ファイルマークを表現する。「C
H」は、再試行による論理的テープ始端(LBOT)書き込みを表現する。rD
HJは、再試行なしのLBOT書き込みを表現する。rEHJは、間げきを表現
する。そしてrFHJは、データ終端を表現する。
上記の如く、roHJのBLOCK TYPE値は、物理ブロック317が使用
者データを含むことを意味する。そのようなブロック317は、使用者データブ
ロックとして参照される。使用者データブロックは、データ領域352において
最大1024バイトの使用者データを含む物理ブロックである。
本発明の関心は、物理ブロックヘッダー350がAUXECCフィールドとlN
1ECCフィールドを含む事実である。この点において、AUXECCフィール
ド(バイト0、ビット7)は、8連続ブロツクのデータ領域に含まれた情報は、
先行する128データブロツクのための補助FCCデータを含むことを指示する
。INIECCフィールド(バイトO、ビット6)は、8連続ブロツクが、テー
プに書き込まれた8補助FCCデータの128ブロツクのセットの最初の8ブロ
ツクであることを指示する。WRTRTYフィールド(バイト0、ビット5)は
、このブロックが以前に書き込まれたかを指示する。
構造:AUXECC回路
AUXECC回路111は、磁気テープ32においてAUXECC7゜トリップ
を生成するためのデータを記憶するために使用されたAUXECCRAM702
を含む。第10図は、テープ32のセグメントと、記録された16のら旋ストリ
ップ704、特にストリップ704o〜705、fiのグループGを示す。
ストリップグループGの構成に関して、ストリップ7040〜70414は、物
理データブロック(上述)が使用者情報データとエラー訂正情報を含むストリッ
プである。ストリップ704+aは、以下に記載された方法において生成された
AUXECCストリップであり、エラー訂正能力の付加層又は次元を設ける。こ
の点において、AUXECCストリップ704+sは、復号器/デフオーマツタ
110において設けられた従来のエラー訂正回路が1つ以上のブロックを復号す
ることができない時、エラー訂正目的のために使用される。
第11図は、複数のストリップグループG1すなわち、グループG。
とグループG n + 1を含むテープ32のセグメントを示す。最後のストリ
ップ、すなわち、各グループGのストリップ704+sは、AUXECCストリ
ップであり、そして例示の目的のために、グループにおける他のストリップより
も幾分濃く示される。こうして、多重の連続グループGがテープ32において設
けられることが見られる。
第3図に記載されたAUXECC回路111の構造に戻ると、AUXECCRA
M702は、8つのブロックを収容する大きさである。AUXECCRAM70
2のほかに、AUXECC回路111は、アドレスジェネレータ710、コント
ローラ712、アドレスマルチプレクサ−(MUX)71.4、XORゲート7
16によって表現されたXOR回路、及びデータ送信MUX718を含む。 8
ビツトデータのストリームは、第3図においてDATA−INと指定された線に
おいてAUXECC回路111に入る。AtJXECC回路111の動作に関連
して後述される如く、書き込みモードにおいて、線DATA−INにおけるデー
タは、バッファーマネージャー106(第4図参照)がら受信される。
読み出しモードにおいて、線DATA−INにおけるデータは、RLL復調器1
42から受信されたデータのストリームである。
線DATA−INにおける8ビツトデータは、MUX718の入力端子0とXO
R回路716に連結しである。それ自体明確に示されないが、XORゲート71
6は、8つのXORゲートを表現し、情報の各ビットに対して1つのゲートが線
DATA−INにおいて保持される。同様に、MUX718は、8つのマルチプ
レクサ−のバンクを表現し、情報の各ビットに対して1つが線DATA−INに
おいて保持される。
XOR回路716の出力端子は、AUXECCRAM702の8−’)のデータ
入力ビンに連結しである。AUXECCRAM702の8つの出力ビンは、MU
X718の入力端子lに連結しである。さらに、AUXECCRAM702の8
つの出力ピンは、ANDゲート726によって表現された8つのそれぞれのAN
Dゲートの入力端子に連結してあり、その出力端子は、XOR回路716におけ
るそれぞれのXORゲートに連結しである。
アドレスジェネレータ710は、アドレスMUX714を介してAUXECCR
AM702への印加のためのアドレスを生成する。アドレスジェネレータ710
は、バイトカウンター730.ORゲート731、ブロックカウンター732、
ストリップカウンター734、及び加算器736を含む。
AUXECC回路111は、新バイトが線DATA−INにおいて印加される時
、線BYTE CLOCKを介して通知される。この点において、線DATA、
−INで伝達されるビットの各送信に対して線BYTE CLOCKをパルスに
するだめの回路が設けられる。
BYTE CLOCK信号は、バイトカウンター730のカウントイネーブルビ
ンに印加される。バイトカウンター730のデータ出力ビンは、アドレスMUX
714の端子0に連結しである。理解される如く、アドレスMUX714は、ア
ドレスにおけるビット数に対応する複数のマルチプレクサ−を実際に表現する。
バイトカウンター730のキャリ出力は、ORゲート731を通してブロック
カウンター732のカウントイネーブルビンに連結しである。ブロックカウンタ
ー732は、3つのデータ出力ピンを加算器736の第1ボートに連結している
。 ブロックカウンター732のキャリ出力ビンは、ストリップカウンター73
4のイネーブルカウントビンに連結しである。ストリップカウンター734は、
3つの最低位データ出力ビンを加算器736の第2ボートと論理コントローラ7
12に連結している。
加算器の3つの最低位出力ビンは、アドレスMUX714の端子0の3つの最高
位入力ビンに線437によって連結しである。
第3図はまた、ブロック内エラー訂正回路740を示し、復号器/デフオーマツ
タ110に適正に包含されるが、便宜のために第3図に示される。エラー訂正回
路(FCC)740は、MUX714の選択ビンと論理コントローラ712に宿
号を印加するように連結しである。FCC回路740はまた、データブロックを
復号できない時は常に、線741におけるBLOCK C0UNT INCRE
MENTパルスをORゲ−)731に印加するように連結しである。FCC回路
40はまた、エラーブロックのアドレスをMUX714の端子1に印加するため
に、MUX714に連結しである。さらに、FCC回路740は、線743にお
いてBAD BLOCK ADDRESS値を受信するように連結しである。
データ送信MUX718の選択ピンは、論理コントローラ712の出力に線74
2によって連結しである。論理コントローラ712は、端子0又は1の一方にお
いてデータを受け取るようにMUX718に通知する。論理コントローラ712
はまた、出力端子をANDゲート回路726の第2端子に線724によって連結
している。
動作:AUXECC符号化
前述の如く、ら旋走査技術において、2つの形式の動作から生ずる2つの形式の
エラーがある。第1形式のエラーは、ストリップにおいて多重ブロックを破壊す
る。第2形式のエラーは、連続ストリップにおいて同一位置にあるブロック(す
なわち、テープ移動の宝幸において整列したブロック)を破壊する。
第10図と第11図を参照して上述された如く、損失ブロックと損失ストリップ
及びブロックの行の問題を克服するために、本発明のAUXECCブロックジェ
ネレータ111は、すべてのグループGのストリップに対してAUXECCブロ
ックのストリップ704+sを生成する。AUXECCストリップ704+sは
、物理的に、グループにおける最後のストリップである。
AUXECCストリップ704+sに含まれたAUXECCブロックE。
は、グループGのサブグループiにおける他のブロックと排他的又は(”XOR
”)演算を行うことにより獲得される。各AUXECCプロッりElは、サブグ
ループiのメンバであり、サブグループ1の他のメンバは、全ストリップ及び行
の回復を許容するために、以下に記載された方法で特別に選ばれる。
サブグループの他のブロックとの排他的又は(X OR)演算の実行を説明する
と、サブグループにおけるブロックの各ビットは、サブグループにおける他のブ
ロックにおける対応するビットとXORをとられるということである。
第10図は、8つのブロックに分割された各ストリップ704を示す。
各ブロックは、一般に、B11.とじて表現される。各ブロックは、(矢印46
によ?て指示されたテープ移動の方向に平行に走行している)行rrJと列又は
ストリップrcJに属する。例えば、第10図に示されたブロックB2.。は、
行2、ストリップOにおけるブロックであり、一般ブロック名称B2.。と同一
添字r、cを有するブロックC2,0として実際に示される。
図示の実施態様のら旋走査システム30に対するサブグループ定式化と配置が、
第10図に示される。一般ブロック名称の代わりに、各ブロックは、それが属す
るサブグループを指示する英字A、P、C,D、U。
F、G又はHの一つを有するとして示される(文字PとUが一般識別子との混同
を避けるために使用される)。サブグループ英字は、ブロックがグループGに物
理的に位置する行及びストリップ番号を指示するために添字を付けられる。
第10図の編成により、サブグループi=Aは、ブロックA0.。、A7,1、
Ao、2、A6,3、A4,4、A316、A2.6、A1,7、Ao、 8、
A711、A$+ 10SAL II、A4. +2、A3. +3、A2.1
4及びA1.+5がら成る。別の例として、サブグループi=Uは、U4. O
,U3. l、XJ2,2、U318、Uo、4、U7.3、U6.6、U5,
7、τノ4,6、U3= QsU2+ 10% Ul、II、TJo、+2、U
7+ 13、U6.14及びu、、+5から成る。
こうして、図示の実施態様のら旋走査システム30に対するサブグループ定式化
と配置は、ブロック肌4.のシフト選択によって獲得される。
シフト選択は、以下にさらに説明される如(、AUXECC回路111に含まれ
たアト【ノスジエネレータ710によって特別に実現される。サブグループにお
いて包含されるブロックのシフト選択は、全行及び列の回復を可能にする。
サブグループ定式化関係の一般説明を行う。各グループGがrnJ数のストリッ
プ又は列とrkJ数の行から成るとする。さらに、rmJ数のAUXECCブロ
ックEがグループGに対して生成されるとする。この場合m=qxk(すなわち
、qi::kを掛ける)であり、qは整数である。使用者データブロックにおけ
る使用者データに対応するエラーブロックE1におけるビットb1の各々は、サ
ブグループiに含まれた使用者データブロックの対応するビットと論理的XOR
を取られる。上記の定式化関係のために、各ブロックE1に含まれた各ビット位
置b!の値は、すべてのブロックB、、cにおいてビット位置bつを有するビッ
トの論理的XORから導出される。ここで
[式1] i= (r+k (c mod q)+INT (c/q) m。
m
この場合INT(c/Q)は、c / qを超えない最大整数である。こうして
、所与のブロックBI+eに対してiの式1を解くと、そのブロックに対するサ
ブグループ分類lを生ずる。
一般式1は、k(ストリップ毎の行数)=8、n(グループG毎のストリップ数
)=16、及びm (AUXECCブロックの数)−8を使用して、図示の実施
態様のAUXECC回路111によって実現される。
アドレスジェネレータ710は、式1と第10図に示されたプロツクノット機構
を特別に実現する。
記録動作中、符号化されテープにおいて記録されるデータは、データバッファー
マネージャー106から線DATA−INにおいてAUXECC回路111に供
給される。各バイトが線DATA−INにおいて印加される時、BYTE CL
OCK信号は、パルスにされ、その結果、バイトカウンター730は、バイト数
をカウントする。バイトカウンター730は、ブロックにおける最大バイト数(
1048)までカウントする。カウンター730のカウントは、アドレスの最低
位10ビツトとしてアドレスMUX714の端子Oに印加される。
バイトカウンター730が、ブロックのすべてのバイトがカウントされる時発生
する如く、最大カウント容量を超過する時、バイトカウンター730のキャリ信
号が、ブロックカウンター732を増分するために使用される。ブロックカウン
ター732のカウントは、加算器736に印加される。ブロックカウンター73
2が8の最大カウント(ストリップにおけるブロック数)に達する時、ブロック
カウンターキャリ信号が、ストリップカウンター734に印加される。
ブロックカウンターからのキャリ信号を使用して、ストリップカウンター734
は、グループGに対してAUXECC回路111を通過するデータのストリップ
数をカウントする。ストリップカウンター734の内容は、加算器736と論理
コントローラ712に印加される。
加算器736は、ブロックカウンター732とストリップカウンター734にお
ける値によって表現された2数を加算し、かつこれらの2数に関して「モジュー
ロ8」演算を実行するために機能する。合計の最低位3ビツトを取ることにより
、モジューロ8演算が実行される。加算器736によって獲得された合計の最低
位3ビツトは、アドレスの最高位ビットとしてアドレスマルチプレクサ−71,
4の端子Oに印加される。
各グループG(線DATA−INにおける)に対する入りデータの最初の15ス
トリツプに対して、論理コントローラ712は、データ送信MUX71.8に使
用者データを符号器/フォーマツタ108に伝達させ、ここで、特に、ブロック
ヘッダー情報が加算される。これらの最初の15ストリツプに対して、各入りバ
イトはまた、同一サブグループiにおける他のブロックに対する対応する他のバ
イト(すなわち、同一バイト位置を有するバイト)とXORを取られる。
ストリップカウンター734の内容へのアクセスを有する制御論理712は、線
742におけるMUX718端子0を代表する信号を印加することにより、MU
X718にグループGの最初の15ストリツプの使用者データを符号器/フォー
マツタ108に送信させる。
上記の如く、使用者データの各人りバイトは、対応する他のバイトとXORを取
られる。XOR演算は、XOR回路716を使用して達成される。使用者データ
の入りバイトのビットは、同一サブグループiにおける対応するビットと合計さ
れ、合計は、AUXECCRAM702に記憶される。合計は、−人力としてA
UXECCRAM702における適切なバイト合計の内容を有し、第2人力とし
て入りデータバイトを有するXOR回路716を使用して達成される。「1」又
は「0」値のいずれかを有するデジタルビットの1ビット合計は、それらのビッ
トに関して実行された論理的XOR演算と同一であることが当業者には理解され
る。
アドレスジェネレータ710は、発明のザブブロック選択配置を実現するために
、入りデータバイトがAUXECCRAM702におけるどのバイトと合計され
るかを判定する。アドレスジェネレータ710は、ブロックカウンター732と
ストリップカウンター734におけるカウントに関して加算器736においてモ
ジューロ8演算を実行することによりこれを行う。アドレスジェネレータ710
は、本質的に、式1により、入りデータが合計されるAUXECCストリップに
おけるバイトアドレスを選択する。アドレスジェネレータ710の演算は、第1
0図に示されたサブグループ分類を生ずる。
入りデータの15ストリツプが受信された後、論理コントローラ712は、デー
タ送信MUX718にAUXECCRAM720の内容を符号器/フォーマツタ
1.08に送信することを指示するために線742において信号を送信する。こ
の点において、AUXECCRAM702の内容は、AUXECCストリップ7
04+sである。AUXECCRAM702の内容が送信された後、符号器/フ
ォーマツタ108は、符号器/フォーマツタ118によって同様に処理された使
用者データブロックの各々に対して為された如く、AUXECCストリップ70
4+sに含まれた各AUXECCブロックに対してヘッダー350とエラー訂正
領域354(第8図参照)を準備する。
AUXECCブロックのヘッダー317を準備するために、論理コントローラは
、符号器/フォーマツタ118における記録ヘッダージェネレータに信号を送信
し、符号器/フォーマツタ118がA U X E CCビットをヘッダー35
0にセットすることを可能にする。第9図に示された如く、AUXECCヒツト
は、AUXECC記録ヘッダー350のバイトO、ピッ(・7において発生する
。
A、 U X E CCブロックを含む、各ブロックのECCフィールド354
に対して符号器/フォーマツタ108によって生成されたエラー訂正情報は、ら
旋走査システムが演算する特定のブロック内エラー訂正多項式による。例示のブ
ロック内FCC技術が記載されたが、ブロック内FCC技術の選択は、本発明の
ブロック内エラー訂正に影響しないことを理解するべきである。
ストリップの新グループGの符号化が始まる時は常に、グループの第1ストリツ
プ(すなわち、ストリップ「0」)に対して、論理コントローラ712は、符号
器/フォーマツタ108におけるブロックへラダージェネレータに、そのストリ
ップのブロックがAUXECCストリップに続く第1ストリツプにあることを通
知する。この点において、論理コントローラ712は、INIECCビットをブ
ロックヘッダー350にセットするために、ヘッダージェネレータによって使用
された信号を線744において発生させる。INIECCビット(バイト01ビ
ツト6)は、第9図に示される。
さらに、論理コントローラ712からの線744における信号は、グループGに
おける第1ストリツプに対してAUXECCRAM702の内容をリセットする
ためにANDゲート726によって使用される。
線744における信号が、第1ストリツプに対してANDゲート726をオフに
する時、線DATA−INにおけるデータは、AUXECCRA、M2O3に直
接に行かない。
不良ブロックをテープに再書き込みする能力を有するシステムに対して、上記の
AUXECCブロック生成要素は、再書き込みされる不良ブロックがDATA−
IN線において送信される時、抑制されなければならないことは明らかである。
書き込みモードの上記の議論は、アドレスMUX714が、アドレスジェネレ
ータ710によって生成されたアドレスをAUXECCRAM702に送信する
ことを仮定している。
そうでないならば以下に記載された読み出しモードにおいてのみと、ブロック内
FCC回路740がブロックを復号することができない時である。
動作:復号
読み出し又は復号モード中、入りデータは、究極的に、データバッファーマネー
ジャー106以外の読み出し回路から獲得される。読み出しモード中のすべての
入りデータは、最初に、ブロック内ECC回路740に印加され、例えば、従来
のエラー訂正符号又は積符号を使用して、各ブロックを復号する。それから入り
データは、AUXECC回路111への印加のために線DATA−INにおいて
印加される。
入りデータが線DATA−INにおいてAUXECC回路111に入る時、各サ
ブグループiに対して、ビットb8がAUXECCRAM702において合計さ
れる。合計及びアドレス指定動作は、AUXECCストリップ704+5を含む
グループGのすべての16のストリップにおけるバイトの対応するビットが合計
されるという事実を除いて、書き込み動作申付われるものと本質的に同一である
。読み出しエラーが発生しないと仮定すると、グループの16番目のストリップ
の最後において、すなわち、グループのAUXECCストリップ70’Lsの読
み出し後、AUXECCRAM702の内容は、すべてゼロであり、エラーのな
い読み出しを反映する。
ブロック内FCC回路740がエラーブロックを復号することができない時、不
良ブロックのアドレスが、ECC回路740によって決定される。この点におい
て、不良ブロックのアドレスは、アドレスジェネレータ710によって行われる
如く、ECC回路740によってモジューロ8演算を行い、これにより、不良ブ
ロックを発明のサブブロック配置と関連して使用可能にする。この不良ブロック
アドレスは、アドレスMUX714の端子1に印加される。同時に、ECC回路
740は線741をパルスにし、アドレスの計算において、DATA−INから
の不良ブロックの省略を補償するためにブロックカウンター732を増分する。
全グループGの復号を試行した後、ECC回路740は、ERRORDETEC
T信号をアドレスMUX714に送信する。さらに、ECC回路740は、上記
の如く準備された不良ブロックアドレスをアドレスMUX714に送信する。
アトIノスMUX714の選択ビンに印加されたERRORDETECT信号は
、AUXECC回路111の正常動作を先取りする。この先取りと関連して、不
良ブロックのアドレスは、MUX714を介してAUXECCRAM702に印
加される。不良ブロックアドレスを使用して、MUXは、不良ブロックが属する
サブグループiに対応するAUXECCRAM702におけるブロックを選択す
る。この時点において、AUXECCRAM702における選択ブロックの内容
は、不良ブロックを除いて、不良ブロックが属するサブグループ1における残り
のブロックの合計である。その合計は、不良ブロックであり、選択ブロックアド
レスに対するAUXECCRAM702の内容が訂正不良ブロックであることを
意味する。
先行する議論により、グループGにおいてちょうど一つのブロックの訂正が示さ
れたが、本発明のAUXECC回路111は複数のブロックを再構成するために
使用できることが理解されるべきである。この点において、ブロック内FCC回
路740が復号することができない任意のグループGに対して、グループにおけ
る各ブロックの復号試行の後、前述のステップが、FCC回路740によって訂
正不能と見いだされた各ブロックに関して行われる。すなわち、ECC回路は、
入力データストリームの動作が一時的に先取りされる間、各不良ブロックに対し
て不良ブロックアドレスをアドレスMUX714に供給する。
こうして、複数の全ブロックが、本発明によって再現される。このために、関連
サブグループへのブロックの戦略的分類とサブグループにおけるブロックに対す
る対応するビットのXORにより、記録ブロック又は行におけるm隣接ブロック
の全ストリップの再構成が許容される。
本発明のサブグループ分類の一つの特定実施例が記載されたが、分類に対する他
の応用が、他の実施態様において可能である。例えば、第13図は、実施例を示
し、この場合m=18、n=20、及びに=6である。第13図において、AU
XECCブロックがストリップ17.18と19において設けられる。
発明が好ましい実施態様を参照して詳細に示され記載されたが、形式と詳細にお
ける多様な変形は、発明の精神と範囲に反することなく行われることが当業者に
は理解されるであろう。
FIG、 9
補正書の写しく翻訳文)提出書 (特許法第184条の8)平成4年5月6日囚 FIG. 1 shows a spiral scanning system for recording digital information on magnetic tape 32.
The drum and transport portion of the system 30 are shown. The spiral scanning system 30 is a tape transport machine.
It includes a structure 34 and a rotating drum 36. Tape transport mechanism 34 includes a capstan 42 and two tape guides 44 . In the conventional manner, capstan 42 is directed in the direction of tape movement as indicated by arrow 46.
In order to move the tape 32 in this direction, it is rotated by a capstan drive motor (not shown). In the illustrated embodiment, capstan 42 rotates to transport tape 32 at a speed on the order of one-half inch per second. Drum and Head Structure The drum 36 rotates about a drum axis 50. The drum is in a drum mode (not shown).
It is rotated by a motor at a speed of about 1800 rpm. A tachometer, not shown, detects the rotational speed of the drum motor shaft and thus the drum and generates the DRUM 5YNC signal. As shown in FIG. 2, the drum shaft 50 and thus the drum 36 are oriented at an angle with respect to the edge of the tape 32 and the direction of travel. de
The ram 36 has an upper drum surface 52 and a lower drum surface 54, both of which are flat. Dora
The drum axis 50 is orthogonal to both the drum top surface 52 and the drum bottom surface 54. The drum 36 also has a peripheral surface 56 surrounding the circumference of the drum 36. Mounted on the peripheral surface 56 of the drum 36 are two sets of heads, specifically a first set of heads including write heads W1 and W2 and a second set of heads including read heads R1 and R2. Additionally, the peripheral surface 56 of the drum 36 includes a
Bohead S is installed. Heads W1, W2, R1 and R2 are mounted to produce a helical strip in magnetic tape 32 in the manner shown in FIG. Heads W1 and W2 essentially simultaneously write first and second tracks of data, tracks T1 and T2, respectively, on tape 32. Heads R1 and R2 rotate 180 degrees after tracks T1 and T2 are written, respectively.
It is positioned to read out tracks T1 and T2. In this regard, FIG. 6 shows a write head moving over tracks T1 and T2 to depict the head placement with respect to the tracks.
Although read heads W1, W2 and read heads R1, R2 are shown, read heads R1, R2 and write heads W1, W2 are tracked simultaneously in the manner depicted in FIG.
It is understood that this is not on the internet. Similarly, FIG.
for tracks T1 and T2 and for read heads R1, R2 or write
It simply shows the position of the servo head S, regardless of the working heads R1 and R2. In the above respect, the four geometrical factors regarding the heads are: the angular separation of the heads about the drum circumferential surface 56, the axial position of the heads with respect to each other, the head width, and the azimuth orientation of the heads due to the heads W1 and W2. Simultaneous writing and corresponding
This strategy allows subsequent reading by heads R1 and R2, respectively. child
These geometric factors are further explained in US patent application Ser. FIG. 6 shows a plurality of helical strips recorded on the magnetic tape 32 by the helical scanning system 30, the ultimate movement paths of the heads W1, W2, R1 and R2, and the spiral strips recorded on the magnetic tape 32 by the helical scanning system 30.
The servo head S on the lip is shown. The direction of head movement is depicted by arrow 78 in FIG. Thus, a dual channel helical scanning system 20 is provided, with the first channel being
The second channel includes heads W1 and R1, and the second channel includes heads W1 and R2. The use of two channels effectively doubles the data transfer rate since twice the number of tracks are written to the tape each revolution of drum 36. For inspection purposes, heads R1 and R2 read back two simultaneously written tracks approximately 180 degrees after the tracks have been written. writing and reading
The functions are performed exclusively, thereby eliminating crosstalk problems. System Structure FIG. 4 shows a full helical scanning system 30 including read heads R1, R2, write heads W1, W2, and servo head S. The helical scanning system 30
Additionally, there is a control microprocessor 100 which primarily communicates with the mailbox 102, a 5C8I interface 104, a data buffer manager 106, an encoder/formater 108, a decoder/default formatter 110, and an AUXE CC program generator. 111. The data buffer manager 106 stores data including one megabyte of DRAM.
It has a data buffer, is 9-bit wide, dual-ported, and is organized as circular memory. Data Noku Sofa-Manager 106 and 5C8I Interface
104, encoder/former 108, decoder/deformer 110, and
Data transfer between the AUXECC processor 111 and the AUXECC processor 111 is performed asynchronously or synchronously. The logical user data block is a data block for tape recording.
The file is formatted into a physical program by running the file 1061. The AtJXECC block generator 111 generates an auxiliary error correction program to read the error correction strips from the tape 32. The structure and operation of the AUX ECC block generator are described here. Encoder/formater 108 receives data processors from data node manager 106 and AUXECC block generator 111.
The encoder/former 108 adds error correction code (ECC) information and performs synchronization.
Many functions including inserting a marker, inserting a search field, and inserting a servo field.
It performs various functions, and performs inter-node ordering of nodes. The encoder/former 1081 sends the data processor and the attached information to the RLL modulator 112 to convert each 8-bit word into a 10-bit word.
Executes the execution length code write of the data stream. The 10-bit word is sent to bit serializer 1141. Bi Sotong
The realizer 114 connects a write drive circuit 116 (for write head W1) and a write drive circuit (for write head W2) through a FIFO register 118.
It is connected to the dynamic circuit 120. The function of FIFO register 118 is to
This will be discussed later in connection with a description of the write operation of stem 30. Read heads R1 and R2 are coupled to preamplifiers 130 and 132, respectively, to amplify the read signal. Preamplifiers 130 and 132 are coupled to signal conditioning circuits 134 and 136, respectively. Signal conditioning circuits 134 and 136 include circuits for amplitude sensing, equalization, and data timing and detection. The signal conditioning circuit 134 is coupled to a FIFO register 138.
The register is connected to the serial to parallel controller at 140. The signal conditioning circuit 136 is directly coupled to the serial to serial controller 140. A serial-to-parallel converter 140 is coupled to an RLL demodulator 142 and a no<9-no detection circuit 143. The RLL read modulator essentially performs the inverse operation of the corresponding RLL write modulator 112. A pattern detector 143 analyzes the incoming data stream to recognize synchronization fields.
monitor the stream. When the pattern detector 143 recognizes a predetermined number of synchronization fields at predetermined intervals, the pattern detector 143 generates a BKRDY signal. Furthermore, the pattern detector 143 serially transmits a synchronization signal necessary for the operation of the controller 140.
140 is supplied to the parallel controller. RLL demodulator 142 is coupled to decoder/deformer 110. A decoder/deformator 110 assembles data blocks and performs error correction. Microprocessor 100 communicates with servo microprocessor 150 and motion control system 152 through mailbox 102. The motion control system 152 includes a dedicated master for communicating with a drum servo 156, a capstan servo 158, a reel control circuit 160, and a mechanical controller 162.
Including microprocessor. Additionally, upon receipt of the B KRDY signal generated by pattern detector 143, motion control system 152 includes circuitry for generating a HEAD 5YNC signal, referred to herein as HEAD 5Y NC generator 1.64. HEAD 5YNC generator 164 is described in U.S. patent application Ser. HEAD 5YNC signal is read
The signal is high when heads R1 and R2 are on the group strip of tracks 1 and 2. The HEAD 5YNC signal is low when write heads W1 and W2 are over the track 1 and track 2 strips. The motion control system 152 also includes a drum tachometer, a caps tank tachometer,
The sensor interface circuit communicates with sensor interface circuits for various elements not shown, including a reel tachometer, a reel tachometer, an end of tape (EOT) detector, and a start of tape (BOT) detector. As shown in FIG. 4, the tape transport system 34 is coupled to a drum servo 156, a capstan servo 158, a reel control 160, and a mechanical controller 162. Servo head S couples its output signal to preamplifier 172 . The output of the servo preamplifier 172 filters the amplified signal and outputs the servo preamplifier 172.
is applied to a filter and detection circuit 174 that detects the signal. Filter and detection circuit 174 is a servo control included in motion control system 152.
It is connected to racking circuit 175. Details of the servo tracking circuit 175 are shown in U.S. patent application Ser. Tape Format FIG. 5 depicts the format of magnetic tape 32 for helical scanning system 30. The tape 32 has a translucent leader material attached to the magnetic medium (=i) and is positioned at a point i.
It has a physical beginning of tape (PBOT) 300. (The text indicated by arrow 78
(in the tape transport direction) downstream of the PBOT 300.
There is a heavy spiral strip. Of course, the spiral strips contain information that is written by write heads W1 and W2 and read by read heads R1 and R2.
including information. The format of the helical strip is discussed subsequently in connection with FIGS. 6 and 7. At the end of tape 32, there is a physical end of tape (PEOT) 302. Because the helical scanning system 30 is a dual azimuth system, it cannot be placed in writing mode.
, the odd numbered spiral strips are written in the first azimuth direction by the write head W1.
The even numbered helical strips are written at the second azimuth angle A1, and the even numbered spiral strips
is written at angle A2. In read and read back modes, odd numbers
The helical strip of No. is written at a first azimuth angle A1 by the writing head W1
and the even numbered spiral strips are read out according to the second azimuth angle A2.
is read out. As identified above, the first azimuth angle A1 is +20 degrees. 2nd Azima
The angle A2 is -10 degrees. As used hereinafter, the write head W1
The spiral strip written or read by read head R1 is referred to as "Track 1". Similarly, writing is performed by writing head W2.
Once loaded or read out by the read head R2, the rotation strip is
2). For purposes of this invention, both track 1 and track 2 are physical data blocks.
The data block 317 includes a plurality of data blocks 317 known as blocks. In the illustrated embodiment
Both track 1 and track 2 contain eight data blocks 317. Other aspects of the track 1 and track 2 formats are understood with reference to U.S. patent application Ser. FIG. 8 shows the format of data blocks 317 provided on tracks 1 and 2.
Showing the mat. The format of data block 317 is the same regardless of whether data block 317 is written to track 1 or track 2. As shown in FIG. 8, each data block 317 (known as an "rphysical data block") includes a physical block header 350 (14 bytes), a data area 352 (1024 bytes), and an error correction code (rEccJ) area 354. (400 bytes), and a cyclic redundancy check (rcRcJ') area 356 (2 bytes). FIG. 9 shows the format of the physical block header 350 of each physical data block 317.
Draw the mat. FIG. 9 shows the hexadecimal system for physical block header 350. Header 350 indicates the format of the information contained in block 317, e.g.
used to determine the format of the file and the manner in which the information is stored. As mentioned above, header 350 is 14 bytes. Lower 4 bits of byte O of header 350
The block includes a value (identifier BLOCK TYPE) indicating the type of block 317. The following hexadecimal values relate to different block formats. That is, rO HJ represents user data. rAHJ represents a file mark. "C H" represents a logical start of tape (LBOT) write with retry. rD HJ represents LBOT write without retry. rEHJ expresses the gap. And rFHJ represents the end of data. As mentioned above, the BLOCK TYPE value of roHJ means that the physical block 317 contains user data. Such block 317 is a user data database.
Also referred to as a lock. The user data block is a physical block containing up to 1024 bytes of user data in the data area 352. Of interest to the present invention is the fact that physical block header 350 includes an AUXECC field and an IN 1 ECC field. In this regard, the AUXECC field
The code (byte 0, bit 7) indicates that the information contained in the data area of 8 consecutive blocks includes auxiliary FCC data for the preceding 128 data blocks. The INIECC field (byte O, bit 6) indicates that eight consecutive blocks
The first 8 blocks of a set of 128 blocks of 8 auxiliary FCC data written to the
Indicates that it is Tsuku. The WRTRTY field (byte 0, bit 5) indicates whether this block has been previously written. Structure: AUXECC Circuit AUXECC circuit 111 includes AUXECC RAM 702 used to store data for generating AUXECC 7° trips on magnetic tape 32. FIG. 10 shows a segment of tape 32 and the recorded 16 spiral strips.
704, particularly the group G of strips 704o-705, fi. Regarding the configuration of strip group G, strips 7040-70414 are
The management data block (described above) is a strip containing user information data and error correction information.
It is a pool. Strip 704+a is an AUXECC strip produced in the manner described below, providing an additional layer or dimension of error correction capability. child
In this respect, the AUXECC strip 704+s is configured such that conventional error correction circuitry provided in the decoder/default formatter 110 decodes one or more blocks.
It is used for error correction purposes when this is not possible. FIG. 11 shows a plurality of strip groups G1, ie, group G. and group G n +1. last strip
strips 704+s of each group G are connected to the AUXECC strips 704+s.
strip, and for illustrative purposes is shown somewhat darker than the other strips in the group. Thus, multiple consecutive groups G are set up on tape 32.
You can see that you are kicked. Returning to the structure of AUXECC circuit 111 described in FIG. 3, AUXECC RAM 702 is sized to accommodate eight blocks. In addition to the AUXECCRAM 70 2, the AUXECC circuit 111 also includes an address generator 710 and a controller.
712, an address multiplexer (MUX) 71.4, an XOR circuit represented by an XOR gate 716, and a data transmission MUX 718. The stream of 8-bit data is routed to the line designated DATA-IN in Figure 3.
and enters the AUXECC circuit 111. In the write mode, the data on line DATA-IN is
The data is received from the buffer manager 106 (see FIG. 4). In read mode, the data on line DATA-IN is a stream of data received from RLL demodulator 1 42. The 8-bit data on line DATA-IN is coupled to input terminal 0 of MUX 718 and XOR circuit 716. Although not explicitly shown as such, XOR gate 716 represents eight XOR gates, one gate for each bit of information maintained on line DATA-IN. Similarly, MUX718 has 8 multiplexes.
Represents a bank of lexers, one for each bit of information on line DATA-IN.
It is maintained at The output terminal of the XOR circuit 716 is coupled to the data input bin of the AUXECCRAM 702 (8-'). The eight output bins of AUXECCRAM 702 are coupled to input terminals l of MU X718. Furthermore, the eight output pins of AUXECCRAM 702 are coupled to the input terminals of eight respective AND gates represented by AND gates 726, whose output terminals are connected to the input terminals of eight respective AND gates represented by AND gates 726.
are connected to each XOR gate. Address generator 710 generates addresses for application to AUXECCR AM 702 via address MUX 714 . Address generator 710 includes byte counter 730 . It includes an OR gate 731, a block counter 732, a strip counter 734, and an adder 736. AUXECC circuit 111 is notified via line BYTE CLOCK when a new byte is applied on line DATA-IN. In this regard, circuitry is provided to pulse the line BYTE CLOCK for each transmission of a bit carried on the lines DATA, -IN. The BYTE CLOCK signal is the count enable bit of the byte counter 730.
applied to the The data output bin of byte counter 730 is tied to terminal 0 of address MUX 714. As can be seen, the address MUX 714
actually represent multiple multiplexers corresponding to the number of bits in the address. The carry output of byte counter 730 is coupled to the count enable bin of block counter 732 through OR gate 731. block counter
-732 couples the three data output pins to the first port of adder 736. The carry output bin of block counter 732 is coupled to the enable count bin of strip counter 734. Strip counter 734 couples the three lowest data output bins to the second port of adder 736 and logic controller 712. The three lowest output bins of the adder are connected by lines 437 to the three highest input bins at terminal 0 of address MUX 714. FIG. 3 also shows an intra-block error correction circuit 740 and a decoder/default formatter.
110, but is shown in FIG. 3 for convenience. error correction episode
FCC 740 is coupled to apply a signal to the select bin of MUX 714 and logic controller 712 . FCC circuit 740 is also coupled to apply a BLOCK COUNT INCREMENT pulse on line 741 to OR gate 731 whenever a block of data cannot be decoded. FCC circuit 40 is also coupled to MUX 714 for applying the address of the error block to terminal 1 of MUX 714. Additionally, FCC circuit 740 connects line 743 to
and is connected to receive the BAD BLOCK ADDRESS value. The select pin of data transmit MUX 718 is coupled to the output of logic controller 712 by line 742. Logic controller 712 connects one of terminals 0 or 1 to
MUX 718 to receive data. Logic controller 712 also has an output terminal coupled to a second terminal of AND gate circuit 726 by line 724. Operation: AUXECC Encoding As mentioned above, in spiral scan technology there are two types of errors resulting from two types of operation. The first type of error destroys multiple blocks in the strip.
Ru. The second type of error refers to blocks at the same location in consecutive strips (all
In other words, the blocks (blocks aligned in the tape movement Hoko) are destroyed. As discussed above with reference to FIGS. 10 and 11, to overcome the problem of lost blocks and strips and rows of blocks, the AUXECC block generator of the present invention
The generator 111 sends an AUXECC block to all group G strips.
A strip 704+s of blocks is generated. AUXECC strip 704+s is physically the last strip in the group. AUXECC block E included in AUXECC strip 704+s. is obtained by performing an exclusive or ("XOR") operation with other blocks in subgroup i of group G. Each AUXECC plot El is
Members of loop i and other members of subgroup 1 are specifically chosen in the manner described below to allow recovery of all strips and rows. Describes performing exclusive or (XOR) operations with other blocks of a subgroup
and each bit of a block in a subgroup is
This means that it is XORed with the corresponding bit in the lock. FIG. 10 shows each strip 704 divided into eight blocks. Each block is generally B11. It is expressed as closing. Each block belongs to a row rrJ (running parallel to the direction of tape movement indicated by arrow 46) and a column or strip rcJ. For example, block B2. shown in FIG. . is the block in row 2, strip O, with the general block name B2. . is actually shown as block C2,0 with subscripts r, c. A subgroup formulation and arrangement for the illustrated embodiment of the helical scanning system 30 is shown in FIG. Instead of a general block name, each block is labeled with the name it belongs to.
Alphabetic letters A, P, C, D, U to indicate subgroups. Indicated as having one of F, G or H (letters P and U are used to avoid confusion with general identifiers). For subgroup alphabets, blocks belong to group G.
A subscript is added to indicate the row and strip number in which it is physically located. With the organization of FIG. 10, subgroup i=A has blocks A0. . , A7,1, Ao, 2, A6,3, A4,4, A316, A2.6, A1,7, Ao, 8, A711, A$+ 10SAL II, A4. +2, A3. +3, A2.1 4 and A1. Consists of +5. As another example, subgroup i=U is U4. O, U3. 1, and u, , +5. Thus, the subgroup formulation and arrangement for the helical scanning system 30 of the illustrated embodiment is similar to the block skin 4. Obtained by shift selection. Shift selection is specifically implemented by an atnosier generator 710 included in the AUXECC circuit 111, as described further below.
Shift selection of blocks contained within allows recovery of entire rows and columns. A general explanation of subgroup formulation relationships is given. Each group G has rnJ number of strips.
Suppose that it consists of groups or columns and rkJ number of rows. In addition, the AUXECC block of rmJ number
Suppose that a block E is generated for a group G. In this case m=qxk (ie, multiply by qi::k), where q is an integer. In the user data block
Each bit b1 in the error block E1 corresponding to the user data
is logically XORed with the corresponding bit of the user data block included in block group i. Due to the above formulation relationship, each bit position included in each block E1
Place b! The value of is a bit with b bit positions in all blocks B, , c.
is derived from the logical XOR of the Here [Equation 1] i= (r+k (c mod q)+INT (c/q) m. m In this case INT(c/Q) is the largest integer not exceeding c/q. Thus, given Solving Equation 1 for i for block BI+e, the result for that block is
generate a group classification l. General Equation 1 uses k (number of rows per strip) = 8, n (number of strips per group G) = 16, and m (number of AUXECC blocks) - 8 to calculate the AUXECC circuit of the illustrated embodiment. This is realized by 111. Address generator 710 specifically implements the block knot mechanism shown in Equation 1 and FIG. During a recording operation, data to be encoded and recorded on tape is provided from data buffer manager 106 to AUXECC circuit 111 on line DATA-IN.
be provided. As each byte is applied on line DATA-IN, the BYTE CLOCK signal is pulsed so that byte counter 730 counts the number of bytes. Byte counter 730 counts up to the maximum number of bytes in the block (1048). The count of counter 730 is applied to terminal O of address MUX 714 as the 10 least significant bits of the address. When byte counter 730 exceeds its maximum counting capacity, as occurs when all bytes of a block are counted, the carry signal of byte counter 730 is
The number is used to increment block counter 732. block counter
The count of adder 732 is applied to adder 736. When block counter 732 reaches a maximum count of 8 (the number of blocks in the strip), a block counter carry signal is applied to strip counter 734. Using the carry signal from the block counter, strip counter 734 counts the number of strips of data passing through AUXECC circuit 111 for group G. The contents of strip counter 734 are applied to adder 736 and logic controller 712. Adder 736 adds block counter 732 and strip counter 734 to block counter 732 and strip counter 734.
add the two numbers represented by the values in the module, and
8) functions to execute the operation. A modulo 8 operation is performed by taking the three least significant bits of the sum. The three least significant bits of the sum obtained by adder 736 are applied to terminal O of address multiplexer 71,4 as the most significant bit of the address. The first 15 steps of incoming data for each group G (on line DATA-IN)
In response to a trip, logic controller 712 uses the data transmit MUX 71.8.
The user data is passed to an encoder/formater 108 where, among other things, block header information is added. For these first 15 strips, each incoming bar
The bit also has corresponding other blocks for other blocks in the same subgroup i.
(ie, bytes with the same byte position). Control logic 712, which has access to the contents of strip counter 734, causes MUX 718 to encode/former the user data for the first 15 strips of group G by applying a signal representing MUX 718 terminal 0 on line 742.
Have Matsuta 108 send it. As described above, each byte of user data is XORed with the corresponding other byte. The XOR operation is accomplished using XOR circuit 716. The bits of the incoming byte of user data are summed with the corresponding bits in the same subgroup i.
and the total is stored in AUXECCRAM 702. The total has the contents of the appropriate byte sum in AUXECCRAM 702 as human power, and as second human power.
This is accomplished using an XOR circuit 716 with an incoming data byte. "1" again
is the one-bit sum of digital bits that have one of the “0” values.
It will be understood by those skilled in the art that the logical XOR operation performed on the Address generator 710 determines with which byte in AUXECCRAM 702 the incoming data byte is summed to implement the subblock selection arrangement of the invention. Address generator 710 performs a modulation in adder 736 with respect to counts in block counter 732 and strip counter 734.
This is done by performing a Juro 8 operation. Address generator 710 essentially adds the incoming data to the AUXECC strip where it is summed according to Equation 1.
Select the byte address in The operations of address generator 710 result in the subgroup classification shown in FIG. After 15 strips of incoming data have been received, logic controller 712
A signal is sent on line 742 to instruct the data transmitter MUX 718 to send the contents of AUXECCRAM 720 to the encoder/formater 1.08. child
At this point, the contents of AUXECCRAM 702 are AUXECC strips 704+s. After the contents of AUXECCRAM 702 are sent, the encoder/file
Formatter 108 receives the used data that has been similarly processed by encoder/formater 118.
A header 350 and error correction area 354 (see FIG. 8) are provided for each AUXECC block contained in AUXECC strip 704+s as was done for each of the user data blocks. To prepare the header 317 of the AUXECC block, the logic controller sends a signal to the record header generator in encoder/formatter 118 that causes encoder/formatter 118 to set the AUXE CC bit to header 350. enable. As shown in FIG. 9, the AUXECC hit occurs at byte O, p(.7) of the AUXECC record header 350. The error correction information produced by formatter 108 is due to the particular intra-block error correction polynomial that the helical scanning system operates on.
Although an intra-lock FCC technique has been described, it should be understood that the choice of intra-block FCC technique does not affect the intra-block error correction of the present invention. Whenever the encoding of a new group G of strips begins, the first strip of the group
For strips (i.e., strip “0”), logic controller 712 sends that strip to the block ladder generator in encoder/formater 108.
block is on the first strip following the AUXECC strip.
know At this point, logical controller 712 blocks the INIECC bit.
A signal is generated on line 744 that is used by the header generator to set lock header 350. INIECC bit (byte 01 bit
Point 6) is shown in FIG. Additionally, the signal on line 744 from logic controller 712 is connected to group G.
is used by AND gate 726 to reset the contents of AUXECCRAM 702 for the first strip in the memory. When the signal on line 744 turns off AND gate 726 for the first strip, the data on line DATA-IN goes directly to AUXECCRA, M2O3.
I don't go to meet you. It is clear that for systems that have the ability to rewrite bad blocks to tape, the AUXECC block generation element described above must be suppressed when the bad blocks to be rewritten are sent on the DATA-IN line. be. The above discussion of write mode indicates that the address MUX 714
It is assumed that the address generated by the controller 710 is sent to the AUXECCRAM 702. Otherwise, only in the read mode described below and when the intrablock FCC circuit 740 is unable to decode the block. Operation: Decryption During read or decryption mode, incoming data is ultimately
from a readout circuit other than jar 106. All incoming data during read mode is first applied to an intrablock ECC circuit 740, which decodes each block using, for example, a conventional error correction code or product code. Incoming data is then applied on line DATA-IN for application to AUXECC circuit 111. When incoming data enters AUXECC circuit 111 on line DATA-IN, each
For group i, bit b8 is summed in AUXECCRAM 702.
It will be done. The summation and addressing operations are essentially the same as those described for write operations, except for the fact that corresponding bits of bytes in all 16 strips of group G, including AUXECC strip 704+5, are summed. Assuming no read errors occur, at the end of the 16th strip of the group, i.e. the read of AUXECC strip 70'Ls of the group.
After reading, the contents of AUXECCRAM702 are all zeros, and there is no error.
reflect the new readout. When the intra-block FCC circuit 740 is unable to decode an error block, the
The address of the good block is determined by ECC circuit 740. This point smells
Then, the address of the bad block is determined by performing a modulo 8 operation by the ECC circuit 740, as is done by the address generator 710.
Locks are enabled in conjunction with the inventive sub-block arrangement. This defective block address is applied to terminal 1 of address MUX 714. At the same time, ECC circuit 740 pulses line 741 and increments block counter 732 to compensate for the omission of bad blocks from DATA-IN in the address calculation. After attempting to decode all groups G, ECC circuit 740 sends an ERRORDETECT signal to address MUX 714. Further, the ECC circuit 740 sends the defective block address prepared as described above to the address MUX 714. The ERRORDETECT signal applied to the selected bin of the ATOINOS MUX 714 preempts the normal operation of the AUXECC circuit 111. Related to this preemption,
The address of the good block is printed in AUXECCRAM702 via MUX714.
added. Using the bad block address, the MUX selects the block in AUXECCRAM 702 that corresponds to subgroup i to which the bad block belongs.
Ru. At this point, the contents of the selected block in AUXECCRAM 702, excluding the bad block, are the sum of the remaining blocks in subgroup 1 to which the bad block belongs. The sum is the bad blocks and the selected block address.
This means that the contents of the AUXECCRAM 702 for the response are a corrected defective block. The preceding discussion shows that exactly one block correction in group G.
However, it should be understood that the AUXECC circuit 111 of the present invention can be used to reconfigure multiple blocks. In this regard, the intra-block FCC times
For any group G that the path 740 cannot decode,
After attempting to decode each block, the steps described above are corrected by the FCC circuit 740.
This is done for each block found to be invalid. That is, the ECC circuit provides a bad block address to address MUX 714 for each bad block while operation of the input data stream is temporarily preempted. Thus, a plurality of full blocks are reproduced according to the invention. For this purpose, strategic classification of blocks into relevant subgroups and
The XOR of the corresponding bits allows reconstruction of all strips of m adjacent blocks in a recording block or row. Although one particular embodiment of the subgroup classification of the present invention has been described, other applications for the classification are possible in other embodiments. For example, FIG.
In this case, m=18, n=20, and n=6. In FIG. 13, AU XECC blocks are provided in strips 17, 18 and 19. Although the invention has been shown and described in detail with reference to preferred embodiments, the invention has not been construed in form or detail.
It will be understood by those skilled in the art that various modifications may be made without departing from the spirit and scope of the invention. FIG. 9 Copy and translation of written amendment) Submission (Article 184-8 of the Patent Law) dated May 6, 1992