JPH0548463A - Noise shaping a/d converter - Google Patents

Noise shaping a/d converter

Info

Publication number
JPH0548463A
JPH0548463A JP3206890A JP20689091A JPH0548463A JP H0548463 A JPH0548463 A JP H0548463A JP 3206890 A JP3206890 A JP 3206890A JP 20689091 A JP20689091 A JP 20689091A JP H0548463 A JPH0548463 A JP H0548463A
Authority
JP
Japan
Prior art keywords
converter
signal
output signal
noise shaping
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3206890A
Other languages
Japanese (ja)
Other versions
JP3040546B2 (en
Inventor
Shiro Sakiyama
史朗 崎山
Shiro Michimasa
志郎 道正
Masakatsu Maruyama
征克 丸山
Hiroyuki Nakahira
博幸 中平
Toshiyuki Shono
敏之 庄野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3206890A priority Critical patent/JP3040546B2/en
Publication of JPH0548463A publication Critical patent/JPH0548463A/en
Application granted granted Critical
Publication of JP3040546B2 publication Critical patent/JP3040546B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide the efficient noise shaping A/D converter with low power consumption while satisfying a transmission characteristic based on the PCM coding system of a voice frequency band signal stipulated by the CCITT recommendations G.711. CONSTITUTION:This A/D converter is provided with a D/A converter 6 whose output voltage relative value is five values of + or -4, + or -1 and 0, an addition integration device 10 accumulating a difference between an output signal of the D/A converter 6 and an analog input signal X and a comparator 8 comparing an output signal 10a of the adder integration device 10 with a preset 4-value reference voltage and outputting a 5-value digital output signal Y and inputting the digital output signal Y to the D/A converter 6. Thus, the efficient noise shaping A/D converter with low power consumption is realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、CCITT勧告G.
711に述べられた音声周波数帯域信号のPCM符号化
方式を適用したA−D変換器に係り、デルタ−シグマ変
調方式のノイズシェーピングA−D変換器に関するもの
である。
This invention relates to CCITT Recommendation G.264.
The present invention relates to an AD converter to which the PCM coding method for a voice frequency band signal described in No. 711 is applied, and to a noise shaping AD converter of a delta-sigma modulation method.

【0002】[0002]

【従来の技術】CCITT(国際電信電話諮問委員会)
勧告G.711に述べられている音声周波数帯域信号の
PCM符号化方式において、4線インターフェースPC
M符号化方式の送受分離特性規定に関してはG.714
に述べられており、また、2線インターフェースPCM
符号化方式の送受分離特性規定に関してはG.715に
述べられている。上記音声周波数帯域信号のPCM符号
化方式では、A則と呼ばれる13線折れ線近似による圧
縮法と、μ則と呼ばれる15線折れ線近似による圧縮法
とが規定されており、どちらの符号化方式も8ビットの
PCMデータにより、小振幅側では12ビット程度の精
度を要求し、大振幅側では7ビット程度の精度を要求し
ている。
2. Description of the Related Art CCITT (International Telegraph and Telephone Advisory Committee)
Recommendation G. In the PCM encoding system for audio frequency band signals described in No. 711, a 4-wire interface PC
Regarding the definition of the transmission / reception separation characteristic of the M encoding method, the G. 714
And a two-wire interface PCM.
Regarding the specification of transmission / reception separation characteristics of the encoding system, see G. 715. In the PCM coding method of the audio frequency band signal, a compression method by 13-line broken line approximation called A-law and a compression method by 15-line broken line approximation called μ-law are specified, and both coding methods are 8 The bit PCM data requires an accuracy of about 12 bits on the small amplitude side and an accuracy of about 7 bits on the large amplitude side.

【0003】これら符号化方式に基づいたA−D変換器
を実現しようとする時、精度として13ビットから14
ビット精度のA−D変換器が必要となる。従来、この種
のA−D変換器として、逐次比較型のA−D変換器が数
多く開発されてきた。この理由として、音声周波数帯域
は比較的狭いため、逐次比較型の構成をとれる点と、消
費電力および回路規模の面に関して最もバランスがとれ
ている点があげられる。
When attempting to realize an AD converter based on these encoding methods, the accuracy is 13 bits to 14 bits.
A bit precision A-D converter is required. Conventionally, many successive approximation type A / D converters have been developed as this type of A / D converter. The reason for this is that the audio frequency band is relatively narrow, so that a successive approximation type configuration can be taken, and that there is the best balance in terms of power consumption and circuit scale.

【0004】しかし、この逐次比較型のA−D変換器
は、入力信号帯域を制限するために急峻な前置フィルタ
が必要となり、この前置フィルタも含めIC化するため
に、SCF(スイッチトキャパシタ)技術を用いること
により実現されているのが現状である。近年、半導体プ
ロセス技術の微細化に伴い、上記逐次比較型のA−D変
換器に代わるアナログデータとディジタルデータとの相
互の交換手段として、デルタ−シグマ変調方式を用いた
オーバーサンプリング型のA−D変換器(以下「デルタ
−シグマ変調型A−D変換器」という。)が開発されて
いる。このデルタ−シグマ変調型A−D変換器は、量子
化ノイズを高周波帯域においやり、信号帯域内の量子化
ノイズを少なくしたものである。
However, this successive approximation type A / D converter requires a steep prefilter to limit the input signal band, and an SCF (Switched Capacitor) is required to integrate this prefilter into an IC. It is currently realized by using technology. In recent years, with the miniaturization of semiconductor process technology, an oversampling A-type converter using a delta-sigma modulation method is used as a means for exchanging analog data and digital data instead of the successive approximation type A-D converter. A D converter (hereinafter referred to as "delta-sigma modulation type A-D converter") has been developed. This delta-sigma modulation type A / D converter is one in which the quantization noise is transferred to a high frequency band and the quantization noise in the signal band is reduced.

【0005】このデルタ−シグマ変調型A−D変換器
は、逐次比較型のA−D変換器等で用いられる多ビット
で高精度なD−A変換部を用いなくても高精度のA−D
変換が可能であり、また、サンプリング周波数が信号帯
域と比較して高いため、前置フィルタに要求するスペッ
クが緩くてすむという利点がある。このようなデルタ−
シグマ変調型A−D変換器は、前述逐次比較型のA−D
変換器と比較すると、サンプリング周波数が高く、ディ
ジタル部の回路規模が大きいために、全体として、回路
規模および消費電力が大きくなるという欠点があった
が、近年、半導体プロセス技術の微細化に伴い、小型化
および低消費電力化される傾向があり、また他の信号処
理LSIとの親和性も良いため、これからますます注目
されていくと思われる。
This delta-sigma modulation type A-D converter is a high-precision A-D converter without using a multi-bit, high-precision D-A converter section used in a successive approximation type A-D converter or the like. D
Since conversion is possible and the sampling frequency is higher than that in the signal band, there is an advantage that the specifications required for the prefilter can be loose. Delta like this
The sigma modulation type AD converter is the successive approximation type AD described above.
Compared with the converter, the sampling frequency is high and the circuit scale of the digital part is large, so that there is a drawback that the circuit scale and power consumption increase as a whole, but in recent years, with the miniaturization of semiconductor process technology, Since there is a tendency for downsizing and low power consumption, and because it has good affinity with other signal processing LSIs, it is expected that more and more attention will be given from now on.

【0006】一方、CCITT勧告G.711に述べら
れている音声周波数帯域信号のPCM符号化方式に基づ
いてA−D変換器を実現しようとする時、精度として1
3ビットから14ビットの精度A−D変換器を実現する
ことが必要となる。そこで、これを上記デルタ−シグマ
変調型A−D変換器で実現しようとすれば、オーバーサ
ンプル比を128倍とし、2次デルターシグマ型変調器
により構成する必要がある。
On the other hand, CCITT Recommendation G. When an AD converter is to be realized based on the PCM encoding method for audio frequency band signals described in 711, the accuracy is 1
It is necessary to realize a 3-bit to 14-bit precision AD converter. Therefore, if this is to be realized by the delta-sigma modulation type A / D converter, it is necessary to set the oversampling ratio to 128 times and to configure the secondary delta-sigma type modulator.

【0007】図3は従来の2次デルタ−シグマ型変調型
A−D変換器の構成を示すブロック図である。図3にお
いて、1,2は加算器、3,4,5は遅延器、6,7は
出力電圧値が2値のD−A変換器、80は比較器であ
る。また、10,11は加算積分器であり、通常、オペ
アンプ等の能動素子により構成される。
FIG. 3 is a block diagram showing the configuration of a conventional second-order delta-sigma type modulation AD converter. In FIG. 3, 1 and 2 are adders, 3 and 4 and 5 are delay devices, 6 and 7 are DA converters having binary output voltage values, and 80 is a comparator. Further, 10 and 11 are summing integrators, which are usually composed of active elements such as operational amplifiers.

【0008】2値信号であるディジタル出力信号Yは、
遅延器5を介してD−A変換器6,7に入力され、2値
のアナログ信号として加算積分器10,11にフィード
バックされる。D−A変換器6,7の出力である2値の
アナログ信号の振幅は、アナログ入力信号Xの最大振幅
と同じ振幅に設定される。このように構成された従来の
2次デルタ−シグマ変調型A−D変換器では、比較器8
0からディジタル出力信号Yとして、アナログ入力信号
Xと、量子化ノイズの2次の差分出力が表れる。
The digital output signal Y which is a binary signal is
It is input to the DA converters 6 and 7 via the delay device 5, and is fed back to the addition integrators 10 and 11 as a binary analog signal. The amplitude of the binary analog signal output from the DA converters 6 and 7 is set to the same amplitude as the maximum amplitude of the analog input signal X. In the conventional second-order delta-sigma modulation type AD converter configured in this way, the comparator 8
An analog input signal X and a quadratic difference output of the quantization noise appear as a digital output signal Y from 0.

【0009】〔数1〕に、従来の2次デルタ−シグマ変
調型A−D変換器のシステム関数を示す。
[Equation 1] shows the system function of the conventional second-order delta-sigma modulation type AD converter.

【0010】[0010]

【数1】 [Equation 1]

【0011】〔数1〕において、X(z)はアナログ入
力信号X、Y(z)はデジタル出力信号Y、Q(z)は
量子化ノイズを示す。〔数1〕に示すように、量子化ノ
イズQは(1−z-12 の変調を受け、2次のノイズシ
ェーピングがなされる。したがって、サンプリング周波
数がアナログ入力信号Xの通過帯域に比べて十分高けれ
ば、比較器80のデジタル出力信号Yをディジタルフィ
ルタ(図示せず)に通すことにより、デジタル出力信号
Yから量子化ノイズQを分離することができる。これに
より、アナログ入力信号Xの高精度なディジタル値が得
られる。
In [Equation 1], X (z) indicates an analog input signal X, Y (z) indicates a digital output signal Y, and Q (z) indicates quantization noise. As shown in [Equation 1], the quantization noise Q is subjected to (1-z -1 ) 2 modulation and second-order noise shaping is performed. Therefore, if the sampling frequency is sufficiently higher than the pass band of the analog input signal X, the quantization noise Q is generated from the digital output signal Y by passing the digital output signal Y of the comparator 80 through a digital filter (not shown). Can be separated. As a result, a highly accurate digital value of the analog input signal X can be obtained.

【0012】[0012]

【発明が解決しようとする課題】上述のように、CCI
TT勧告G.711に述べられた音声周波数帯域信号の
PCM符号化方式に基づく伝送特性を満たしたA−D変
換器をオーバーサンプリング・デルタ−シグマ変調型A
−D変換器により実現しようとする際には、オーバーサ
ンプル比を128倍とし、2次デルタ−シグマ型変調器
により構成する必要がある。
As described above, the CCI
TT Recommendation G. No. 711, an AD converter satisfying the transmission characteristics based on the PCM coding method of a voice frequency band signal is used as an oversampling delta-sigma modulation type A converter.
In order to realize it by the -D converter, it is necessary to set the oversampling ratio to 128 times and to configure the second-order delta-sigma type modulator.

【0013】一般に信号帯域内の量子化ノイズを低減す
る方法としては、以下の3通りが考えられる。 (a) 高次のデルタ−シグマ変調器を用いる。 (b) サンプリングレートをあげる。 (c) 量子化レベルを細かくする。
Generally, the following three methods are considered as methods for reducing the quantization noise in the signal band. (a) Use a high-order delta-sigma modulator. (b) Increase the sampling rate. (c) Make the quantization level finer.

【0014】(a) のように、高次のデルタ−シグマ変調
器を用いた場合、信号帯域内の量子ノイズをより高周波
帯域においやることができ、信号帯域内の量子化ノイズ
を減少させる効率の良い方法である。 (b) のように、サンプリングレートをあげた場合、理論
上はいくらでも帯域内の量子化ノイズを減らすことが可
能であるが、これも、アナログ素子やデジタル素子のス
ピードおよび消費電力により限界がある。
When a high-order delta-sigma modulator is used as in (a), the quantum noise in the signal band can be sent to a higher frequency band, and the efficiency of reducing the quantization noise in the signal band can be reduced. Is a good way. If the sampling rate is increased as in (b), theoretically it is possible to reduce in-band quantization noise, but this is also limited by the speed and power consumption of analog and digital elements. ..

【0015】(c)のように、量子化レベルを1ビットで
はなく多値にすることで、量子化ノイズそのものを小さ
くすることができる。 (a) から(b) に示した方法により、CCITT勧告G.
711に述べられた音声周波数帯域信号のPCM符号化
方式に基づく伝送特性を満たしたA−D変換器を実現す
ることができる。
As shown in (c), the quantization noise itself can be reduced by making the quantization level multivalued instead of 1 bit. According to the CCITT Recommendation G.264, the method shown in (a) to (b) is adopted.
It is possible to realize an A / D converter that satisfies the transmission characteristics based on the PCM encoding method of the voice frequency band signal described in 711.

【0016】しかし、このような(a) 〜(c)に示す量子
化ノイズの低減方法は、必ずしも効率の良い方法とはい
えない。なぜなら、CCITT勧告G.711に述べら
れた音声周波数帯域信号のPCM符号化方式に基づく伝
送特性は、アナログ入力信号の振幅が大振幅の際に7ビ
ット程度の精度を要求し、また小振幅の際に12ビット
程度の精度を要求しているためである。すなわち、アナ
ログ入力信号の大振幅側よりも小振幅側に高い精度を要
求しているが、従来の2次デルタ−シグマ変調型A−D
変換器は、アナログ入力信号の振幅の大小に関係なく、
量子化ノイズを低減しようとしているためである。
However, the quantization noise reducing methods shown in (a) to (c) are not necessarily efficient methods. This is because CCITT Recommendation G. The transmission characteristics based on the PCM coding method of the voice frequency band signal described in No. 711 require accuracy of about 7 bits when the amplitude of the analog input signal is large, and about 12 bits when the amplitude of the analog input signal is small. This is because accuracy is required. That is, although high accuracy is required on the small amplitude side of the analog input signal, the conventional second-order delta-sigma modulation type AD
The converter, regardless of the amplitude of the analog input signal,
This is because the quantization noise is being reduced.

【0017】この発明の目的は、上記問題点に鑑み、C
CITT勧告G.711に述べられた音声周波数帯域信
号のPCM符号化方式に基づく伝送特性を満たし、かつ
低消費電力で効率的なノイズシェーピングA−D変換器
を提供することである。
In view of the above problems, the object of the present invention is to provide C
CITT Recommendation G. A noise shaping AD converter that satisfies the transmission characteristics based on the PCM coding method of a voice frequency band signal described in No. 711 and has low power consumption and is efficient.

【0018】[0018]

【課題を解決するための手段】この発明のノイズシェー
ピングA−D変換器は、出力電圧値が5値であるD−A
変換器と、このD−A変換器の出力信号とアナログ入力
信号との差を累算する信号累積手段と、この信号累積手
段の出力信号と予め設定した4値の基準電圧とを比較し
5値のディジタル出力信号を出力とするとともにディジ
タル出力信号をD−A変換器に入力する比較器とを備
え、D−A変換器の出力電圧値の相対比を±4,±1お
よび0の5値としたものである。
The noise shaping AD converter of the present invention is a DA having an output voltage value of 5 values.
The converter, the signal accumulating means for accumulating the difference between the output signal of the DA converter and the analog input signal, and the output signal of the signal accumulating means are compared with a preset four-valued reference voltage. A digital output signal of a value and a comparator for inputting the digital output signal to the D-A converter are provided, and the relative ratio of the output voltage values of the D-A converter is ± 4, ± 1 and 0. It is a value.

【0019】[0019]

【作用】この発明の構成によれば、信号累積手段によ
り、出力電圧値の相対比が±4,±1および0の5値で
あるD−A変換器の出力信号とアナログ入力信号との差
を累算し、比較器により、信号累積手段の出力信号と、
予め設定した4値の基準電圧とを比較し5値のディジタ
ル出力信号を出力とするとともにこのディジタル出力信
号をD−A変換器に入力する。これにより、1次のデル
タ−シグマ変調による1次のノイズシェーピングであり
ながら、アナログ入力信号が小振幅である際に生じた量
子化ノイズの絶対量を減少させることができる。
According to the structure of the present invention, the signal accumulating means allows the difference between the output signal of the DA converter and the analog input signal whose relative ratios of the output voltage values are five values of ± 4, ± 1 and 0. The output signal of the signal accumulating means by the comparator,
A four-valued reference voltage set in advance is compared to output a five-valued digital output signal, and the digital output signal is input to the DA converter. As a result, it is possible to reduce the absolute amount of the quantization noise generated when the analog input signal has a small amplitude, although the primary noise shaping is performed by the primary delta-sigma modulation.

【0020】したがって、従来の2次デルタ−シグマ変
調型A−D変換器と比較して、簡単な回路構成で高効率
にノイズシェーピングを行うことができる。
Therefore, as compared with the conventional second-order delta-sigma modulation type AD converter, noise shaping can be performed with high efficiency by a simple circuit configuration.

【0021】[0021]

【実施例】図1はこの発明の一実施例のノイズシェーピ
ングA−D変換器の構成を示すブロック図である。図1
において、1は加算器、3,5は遅延器、6はD−A変
換器、8は比較器である。10は信号累積手段となる加
算器1および遅延器2からなる加算積分器であり、オペ
アンプ等の能動素子により構成したものである。
1 is a block diagram showing the configuration of a noise shaping AD converter according to an embodiment of the present invention. Figure 1
In the figure, 1 is an adder, 3 and 5 are delay devices, 6 is a D-A converter, and 8 is a comparator. Reference numeral 10 is an addition integrator composed of an adder 1 and a delay device 2 which are signal accumulating means, and is constituted by an active element such as an operational amplifier.

【0022】図1に示すように、ノイズシェーピングA
−D変換器は、出力電圧値の相対比が±4,±1および
0の5値であるD−A変換器6と、このD−A変換器6
の出力信号とアナログ入力信号Xとの差を累算する加算
積分器10と、この加算積分器10の出力信号10aと
予め設定された4値の基準電圧とを比較し5値のディジ
タル出力信号Yを出力とするとともにディジタル出力信
号YをD−A変換器6に入力する比較器8とを備えたも
のである。
As shown in FIG. 1, noise shaping A
The -D converter includes a DA converter 6 having a relative ratio of output voltage values of 5 values of ± 4, ± 1 and 0, and this DA converter 6
5 and a digital output signal of 5 values by comparing the output signal 10a of the addition and integrator 10 with a preset 4-value reference voltage. And a comparator 8 which outputs Y and inputs the digital output signal Y to the DA converter 6.

【0023】このように構成したノイズシェーピングA
−D変換器の動作を説明する。加算積分器10により、
アナログ入力信号XとD−A変換器6の出力信号との差
を遅延器3を介して加算器1に入力することによって累
算する。加算積分器10により累積されたアナログ出
力、すなわちの出力信号10aは、比較器8に入力され
る。比較器8は、加算積分器10の出力信号10aの電
圧値と、4値の基準電圧とを比較し、5値のディジタル
出力信号Yを出力する。
Noise shaping A constructed in this way
The operation of the -D converter will be described. With the addition integrator 10,
The difference between the analog input signal X and the output signal of the D / A converter 6 is input to the adder 1 via the delay device 3 to be accumulated. The analog output accumulated by the adding integrator 10, that is, the output signal 10 a thereof is input to the comparator 8. The comparator 8 compares the voltage value of the output signal 10a of the addition integrator 10 with a four-valued reference voltage, and outputs a five-valued digital output signal Y.

【0024】この比較器8は、予め、基準電圧として、
アナログ入力信号Xの最大振幅(以下、「入力最大振
幅」という。)に対して±1/2および±1/16の4
値を設定したものである。そして、加算積分器10の出
力信号10aが、入力最大振幅の1/2以上の値である
場合には”1”を出力し、入力最大振幅の1/16から
1/2の値である場合には”1/4”を出力し、入力最
大振幅の−1/16から1/16の値である場合には”
0”を出力し、入力最大振幅の−1/2から−1/16
の値である場合には”−1/4”を出力し、入力最大振
幅の−1/2以下の値である場合は、”−1”を出力す
る。また、比較器8の出力信号である5値のディジタル
出力信号Yは、遅延器5を介してD−A変換器6に入力
信号として与えられる。D−A変換器6は、遅延器5を
介して入力された比較器8のディジタル出力信号Yをア
ナログ変換する。このD−A変換器6の出力電圧値の相
対比は±4,±1および0の5値である。これにより、
アナログ入力信号Xの量子化によって生じた量子化ノイ
ズに対して1次のノイズシェーピングがなされることと
なる。
The comparator 8 has a reference voltage in advance as
4 of ± 1/2 and ± 1/16 with respect to the maximum amplitude of the analog input signal X (hereinafter referred to as “input maximum amplitude”)
The value is set. When the output signal 10a of the adding integrator 10 has a value of ½ or more of the maximum input amplitude, “1” is output, and when it has a value of 1/16 to ½ of the maximum input amplitude. "1/4" is output to, and when the value is from -1/16 to 1/16 of the maximum input amplitude, "
0 "is output, and the input maximum amplitude is -1/2 to -1/16.
"-1/4" is output when the value is "1", and "-1" is output when the value is less than -1/2 of the maximum input amplitude. Further, the five-valued digital output signal Y which is the output signal of the comparator 8 is given as an input signal to the DA converter 6 via the delay device 5. The DA converter 6 converts the digital output signal Y of the comparator 8 input via the delay device 5 into an analog signal. The relative ratios of the output voltage values of the D-A converter 6 are five values of ± 4, ± 1 and 0. This allows
First-order noise shaping is performed on the quantization noise generated by the quantization of the analog input signal X.

【0025】このように構成したノイズシェーピングA
−D変換器のシステム関数を〔数2〕,〔数3〕および
〔数4〕に示す。なお、アナログ入力信号XをX(z)
とし、ディジタル出力信号YをY(z)とし、量子化ノ
イズをQ(z)とした。入力最大振幅が1/4以上の時
は、
Noise shaping A constructed in this way
The system functions of the -D converter are shown in [Equation 2], [Equation 3] and [Equation 4]. The analog input signal X is X (z)
, The digital output signal Y is Y (z), and the quantization noise is Q (z). When the maximum input amplitude is 1/4 or more,

【0026】[0026]

【数2】 [Equation 2]

【0027】なる。また、入力最大振幅が1/4以下の
時は、
It becomes When the maximum input amplitude is 1/4 or less,

【0028】[0028]

【数3】 [Equation 3]

【0029】なる。さらに、入力最大振幅が微小の時
は、
It becomes Furthermore, when the maximum input amplitude is very small,

【0030】[0030]

【数4】 [Equation 4]

【0031】となる。従来例で述べた〔数1〕で示す2
次のノイズシェーピングと比較して、〔数2〕に示すよ
うにアナログ入力信号Xの振幅が大きい時は、入力信号
帯域内の量子化ノイズは大きくなるが、アナログ入力信
号Xの振幅が小さい時は、〔数3〕および〔数4〕に示
すように、量子化ノイズの絶対量そのものが減少し、入
力信号帯域内の量子化ノイズはそれに比例し減少する。
It becomes 2 shown in [Formula 1] described in the conventional example
Compared to the following noise shaping, when the amplitude of the analog input signal X is large as shown in [Equation 2], the quantization noise in the input signal band is large, but when the amplitude of the analog input signal X is small. As shown in [Equation 3] and [Equation 4], the absolute amount of the quantization noise itself decreases, and the quantization noise in the input signal band decreases in proportion thereto.

【0032】また、〔数2〕に示すようにアナログ入力
信号Xの振幅が大きい時は、従来例で述べた〔数1〕で
示す2次のノイズシェーピングと比べ、入力信号帯域内
の量子化ノイズは大きくなるため、S/N(信号対総合
雑音比)が、従来のA−D変換器と比べ悪くなるが、音
声周波数帯域信号のPCM符号化方式についてCCIT
T勧告G.711に述べられているように、アナログ入
力信号Xの振幅が大きい場合には、7ビット程度の精度
があれば良いため問題とならない。
Further, when the amplitude of the analog input signal X is large as shown in [Equation 2], the quantization in the input signal band is greater than the quadratic noise shaping shown in [Equation 1] described in the conventional example. Since the noise becomes large, the S / N (signal-to-total noise ratio) is worse than that of the conventional A / D converter, but CCIT is applied to the PCM coding method of the voice frequency band signal.
Recommendation G. As described in No. 711, when the amplitude of the analog input signal X is large, there is no problem because the accuracy of about 7 bits is sufficient.

【0033】次に、図2はこの発明の一実施例のノイズ
シェーピングA−D変換器および従来の2次デルタ−シ
グマ型変調型A−D変換器におけるアナログ入力信号X
の振幅とS/N(信号対総合雑音比)との関係を示す図
である。なお、オーバーサンプリング比は128倍とし
た。また、アナログ入力信号Xとして周波数1125
〔Hz〕の正弦波を入力し、入力振幅を0〔dB〕から
−60〔dB〕まで変化させた。但し、図2に示す特性
は、図1および図3で示す比較器8,80により出力し
たディジタル信号を5次のディジタルLPFに通し、高
周波ノイズを取り除いた信号に対するものである。
Next, FIG. 2 shows the analog input signal X in the noise shaping AD converter of one embodiment of the present invention and the conventional second-order delta-sigma type modulation AD converter.
It is a figure which shows the relationship between the amplitude of S, and S / N (signal-to-total noise ratio). The oversampling ratio was 128 times. Also, the frequency of the analog input signal X is 1125.
A sine wave of [Hz] was input, and the input amplitude was changed from 0 [dB] to -60 [dB]. However, the characteristics shown in FIG. 2 are for a signal in which high-frequency noise is removed by passing the digital signals output by the comparators 8 and 80 shown in FIGS. 1 and 3 through a fifth-order digital LPF.

【0034】図2において、斜線部の外側が、CCIT
T勧告G.714による規格であり、従来のA−D変換
器および実施例のノイズシェーピングA−D変換器の両
方とも、この特性を満足していることがわかる。また、
点線で示されたものが、通常の1次のデルタ−シグマ変
調器を用いたA−D変換器の特性であり、これではCC
ITT勧告G.714による規格を満足できない。
In FIG. 2, the outside of the shaded area is CCIT.
Recommendation G. It is a standard according to 714, and it can be seen that both the conventional AD converter and the noise shaping AD converter of the embodiment satisfy this characteristic. Also,
What is indicated by a dotted line is the characteristic of an AD converter using a normal first-order delta-sigma modulator, and in this case, CC
ITT Recommendation G. The standard according to 714 cannot be satisfied.

【0035】従来例で述べた2次デルタ−シグマ変調型
A−D変換器のノイズシェーピング特性は、実施例と比
較すると、アナログ入力信号Xの振幅が−30〔dB〕
以上でS/Nの良い特性となっている。しかし、このデ
ィジタル出力信号に対しG.711で述べたPMC符号
化方式によりデータ圧縮がなされれば、論理上−30
〔dB〕以上の入力振幅に対しては、S/Nが44〔d
B〕以上を上回ることがないため、実際上、−30〔d
B〕以上の振幅で44〔dB〕以上のS/Nを確保する
ことは意味がない。また、−30〔dB〕以下の入力振
幅に対しては、実施例は、従来例とほぼ同等の特性であ
ることがわかる。
The noise shaping characteristic of the second-order delta-sigma modulation type AD converter described in the conventional example has the amplitude of the analog input signal X of -30 [dB] as compared with the embodiment.
As described above, the S / N ratio is good. However, G.G. If data compression is performed by the PMC encoding method described in 711, logically -30
For input amplitudes above [dB], the S / N is 44 [d
B] or more, so that in practice, -30 [d
It is meaningless to secure an S / N of 44 [dB] or more with an amplitude of B] or more. Further, it is understood that for the input amplitude of -30 [dB] or less, the embodiment has substantially the same characteristics as the conventional example.

【0036】次に、この実施例のノイズシェーピングA
−D変換器と、図3に示す従来の2次デルタシグマ型A
−D変換器とについて、消費電力の面で比較してみる。
一般にオペアンプ等の能動素子により加算積分器を構成
する場合、スルーレート,セットリングタイムおよび電
圧利得等に対する要求により、比較的大きな電力を必要
とするが、図1および図3から明らかなように、従来の
A−D変換器は、加算積分器が2個必要なのに対し、実
施例のA−D変換器は1個必要なだけであり、消費電力
を低減することができる。
Next, the noise shaping A of this embodiment is performed.
-D converter and conventional second-order delta-sigma type A shown in FIG.
Compare with the -D converter in terms of power consumption.
Generally, when an adding integrator is configured by active elements such as operational amplifiers, a relatively large amount of power is required due to requirements for slew rate, settling time, voltage gain, etc., but as is clear from FIGS. 1 and 3, The conventional A-D converter requires two addition integrators, but only one A-D converter according to the embodiment is required, and power consumption can be reduced.

【0037】また、図3に示す従来のA−D変換器の構
成では、2段目の加算積分器11への入力信号aの振幅
は、入力信号Xの振幅の約2倍となるため、加算積分器
11のダイナミックレンジが大きくとれることが必要と
なる。これに対し、図1に示す実施例のA−D変換器
は、加算積分器10に要求されるスペックが比較的緩
く、1個の加算積分器10で構成できるが、かわりに比
較器が4個必要となる。しかし、比較器8はオープンル
ープとして使用するため、発振防止用の補償用コンデン
サが不要であり、低消費電力化が可能となる。
Further, in the configuration of the conventional AD converter shown in FIG. 3, the amplitude of the input signal a to the second-stage addition integrator 11 is about twice the amplitude of the input signal X, It is necessary for the addition integrator 11 to have a large dynamic range. On the other hand, the AD converter of the embodiment shown in FIG. 1 has comparatively loose specifications required for the addition integrator 10, and can be configured by one addition integrator 10, but instead has four comparators. You need one. However, since the comparator 8 is used as an open loop, a compensating capacitor for oscillation prevention is unnecessary, and low power consumption can be achieved.

【0038】以上説明したように、実施例のノイズシェ
ーピングA−D変換器によれば、信号累積手段となる加
算積分器10により、出力電圧値の相対比が±4,±1
および0の5値であるD−A変換器6の出力信号とアナ
ログ入力信号Xとの差を累算し、比較器8により、加算
積分器10の出力信号10aと予め設定した4値の基準
電圧とを比較し5値のディジタル出力信号Yを出力とす
るとともにこのディジタル出力信号YをD−A変換器6
に入力する。これにより、1次のデルタ−シグマ変調に
よる1次のノイズシェーピングでありながら、アナログ
入力信号Xが小振幅である際に生じた量子化ノイズの絶
対量を減少させることができる。したがって、従来の2
次デルタ−シグマ変調型A−D変換器と比較して回路構
成が簡単で、かつ低消費電力化が可能である。
As explained above, according to the noise shaping AD converter of the embodiment, the relative ratio of the output voltage values is ± 4, ± 1 by the addition integrator 10 serving as the signal accumulating means.
The difference between the output signal of the DA converter 6 and the analog input signal X, which are five values of 0 and 0, is accumulated, and the comparator 8 outputs the output signal 10a of the addition integrator 10 and a preset four-value reference. The voltage is compared to output a five-valued digital output signal Y, and the digital output signal Y is output to the DA converter 6
To enter. As a result, it is possible to reduce the absolute amount of the quantization noise generated when the analog input signal X has a small amplitude, although it is the primary noise shaping by the primary delta-sigma modulation. Therefore, the conventional 2
Compared with the delta-sigma modulation type AD converter, the circuit configuration is simple and the power consumption can be reduced.

【0039】[0039]

【発明の効果】この発明のノイズシェーピングA−D変
換器によれば、信号累積手段により、出力電圧値の相対
比が±4,±1および0の5値であるD−A変換器の出
力信号とアナログ入力信号との差を累算し、比較器によ
り、信号累積手段の出力信号と予め設定した4値の基準
電圧とを比較し5値のディジタル出力信号を出力とする
とともにこのディジタル出力信号をD−A変換器に入力
する。これにより、1次のデルタ−シグマ変調による1
次のノイズシェーピングでありながら、アナログ入力信
号が小振幅である際に生じた量子化ノイズの絶対量を減
少させることができる。
According to the noise shaping A / D converter of the present invention, the output of the D / A converter in which the relative ratio of the output voltage values is five values of ± 4, ± 1 and 0 by the signal accumulating means. The difference between the signal and the analog input signal is accumulated, and a comparator compares the output signal of the signal accumulating means with a preset 4-value reference voltage to output a 5-value digital output signal and the digital output. The signal is input to the DA converter. By this, 1 by the first-order delta-sigma modulation
Although it is the next noise shaping, the absolute amount of the quantization noise generated when the analog input signal has a small amplitude can be reduced.

【0040】したがって、従来の2次デルタ−シグマ変
調型A−D変換器に比較して、簡単な回路構成で高効率
にノイズシェーピングを行うことができる。その結果、
CCITT勧告G.711に述べられた音声周波数帯域
信号のPCM符号化方式の伝送特性を満たし、かつ低消
費電力で効率的なノイズシェーピングA−D変換器を得
ることができる。
Therefore, as compared with the conventional second-order delta-sigma modulation type AD converter, noise shaping can be performed with high efficiency by a simple circuit configuration. as a result,
CCITT Recommendation G. It is possible to obtain an efficient noise shaping A / D converter that satisfies the transmission characteristics of the PCM coding method for the audio frequency band signal described in No. 711 and has low power consumption.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例のノイズシェーピングA−
D変換器の構成を示すブロック図である。
FIG. 1 is a noise shaping A- according to an embodiment of the present invention.
It is a block diagram which shows the structure of a D converter.

【図2】この発明の一実施例のノイズシェーピングA−
D変換器および従来の2次デルタ−シグマ型変調型A−
D変換器におけるアナログ入力信号Xの振幅とS/N
(信号対総合雑音比)との関係を示す図である。
FIG. 2 is a noise shaping A- according to an embodiment of the present invention.
D converter and conventional second-order delta-sigma type modulation type A-
Amplitude and S / N of analog input signal X in D converter
It is a figure which shows the relationship with (signal-to-total noise ratio).

【図3】従来の2次デルタ−シグマ型変調型A−D変換
器の構成を示すブロック図である。
FIG. 3 is a block diagram showing a configuration of a conventional second-order delta-sigma type modulation AD converter.

【符号の説明】[Explanation of symbols]

6 D−A変換器 8 比較器 10 加算積分器(信号累積手段) X アナログ入力信号 Y ディジタル出力信号 6 DA converter 8 Comparator 10 Addition integrator (Signal accumulating means) X Analog input signal Y Digital output signal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中平 博幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 庄野 敏之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroyuki Nakahira 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Toshiyuki Shono, 1006 Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 出力電圧値が5値であるD−A変換器
と、このD−A変換器の出力信号とアナログ入力信号と
の差を累算する信号累積手段と、この信号累積手段の出
力信号と予め設定した4値の基準電圧とを比較し5値の
ディジタル出力信号を出力とするとともに前記ディジタ
ル出力信号を前記D−A変換器に入力する比較器とを備
え、 前記D−A変換器の出力電圧値の相対比を±4,±1お
よび0の5値としたノイズシェーピングA−D変換器。
1. A DA converter having an output voltage value of 5 values, a signal accumulating means for accumulating a difference between an output signal of the DA converter and an analog input signal, and a signal accumulating means of the signal accumulating means. A comparator for outputting a five-value digital output signal by comparing the output signal with a preset four-value reference voltage and inputting the digital output signal to the DA converter; A noise shaping A / D converter in which the relative ratio of the output voltage values of the converter is five values of ± 4, ± 1 and 0.
JP3206890A 1991-08-19 1991-08-19 Noise shaping A / D converter Expired - Fee Related JP3040546B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3206890A JP3040546B2 (en) 1991-08-19 1991-08-19 Noise shaping A / D converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3206890A JP3040546B2 (en) 1991-08-19 1991-08-19 Noise shaping A / D converter

Publications (2)

Publication Number Publication Date
JPH0548463A true JPH0548463A (en) 1993-02-26
JP3040546B2 JP3040546B2 (en) 2000-05-15

Family

ID=16530749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3206890A Expired - Fee Related JP3040546B2 (en) 1991-08-19 1991-08-19 Noise shaping A / D converter

Country Status (1)

Country Link
JP (1) JP3040546B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621824A (en) * 1992-04-17 1994-01-28 Crystal Semiconductor Corp Delta-to-sigma modulator
JP2010226762A (en) * 2010-06-07 2010-10-07 Renesas Electronics Corp Semiconductor integrated circuit with built-in a/d conversion circuit
JP2012023540A (en) * 2010-07-14 2012-02-02 Asahi Kasei Electronics Co Ltd Multi-bit delta-sigma modulator and ad converter
US9796551B2 (en) 2013-01-08 2017-10-24 Sato Holdings Kabushiki Kaisha Paper guide mechanism

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621824A (en) * 1992-04-17 1994-01-28 Crystal Semiconductor Corp Delta-to-sigma modulator
JP2010226762A (en) * 2010-06-07 2010-10-07 Renesas Electronics Corp Semiconductor integrated circuit with built-in a/d conversion circuit
JP2012023540A (en) * 2010-07-14 2012-02-02 Asahi Kasei Electronics Co Ltd Multi-bit delta-sigma modulator and ad converter
US9796551B2 (en) 2013-01-08 2017-10-24 Sato Holdings Kabushiki Kaisha Paper guide mechanism

Also Published As

Publication number Publication date
JP3040546B2 (en) 2000-05-15

Similar Documents

Publication Publication Date Title
Stewart et al. Oversampling and sigma-delta strategies for data conversion
US5745061A (en) Method of improving the stability of a sigma-delta modulator employing dither
US4772871A (en) Delta sigma modulator circuit for an analog-to-digital converter
AU689500B2 (en) Apparatus for and method of speech digitizing
US5010347A (en) Analog-to-digital converter having an excellent signal-to-noise ratio for small signals
KR0185999B1 (en) Analog-to-digital signal converter comprising a multiple sigma-delta modulator
JP4261585B2 (en) Delta-sigma analog-digital converter
US6326911B1 (en) Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters
EP1449304B1 (en) Sigma-delta modulation
KR20010013111A (en) Apparatus and method for the reduction of periodic noise in a sigma-delta modulator
US20040036636A1 (en) Tone-free dithering methods for sigma-delta DAC
JP3115265B2 (en) Analog / digital converter
JP3115264B2 (en) Digital / analog converter
Abeysekera et al. Design of multiplier free FIR filters using a LADF sigma-delta (/spl Sigma/-/spl Delta/) modulator
US7009539B2 (en) Modulator providing only quantization error component to delta sigma modulator
JPH0548463A (en) Noise shaping a/d converter
TW408531B (en) Signal processing method and device
JPH0376318A (en) Digital/analog converter or delta sigma modulation circuit in analog/digital converter
US5990818A (en) Method and apparatus for processing sigma-delta modulated signals
JP3232865B2 (en) Digital / analog signal converter
JP3036045B2 (en) D / A converter
Johns et al. Highly selective'analog'filters using/spl Delta//spl Sigma/based IIR filtering
KR100878250B1 (en) Sigma-Delta Pulse Width Modulator and Sigma-Delta Modulator
JP4391036B2 (en) Digital signal processing method and processing apparatus
US20060049970A1 (en) Sigma-delta modulation

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees