JPH0544841B2 - - Google Patents

Info

Publication number
JPH0544841B2
JPH0544841B2 JP59033417A JP3341784A JPH0544841B2 JP H0544841 B2 JPH0544841 B2 JP H0544841B2 JP 59033417 A JP59033417 A JP 59033417A JP 3341784 A JP3341784 A JP 3341784A JP H0544841 B2 JPH0544841 B2 JP H0544841B2
Authority
JP
Japan
Prior art keywords
emitter
circuit
resistor
transistor
amplification device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59033417A
Other languages
Japanese (ja)
Other versions
JPS60177710A (en
Inventor
Akira Usui
Kazuhiko Kubo
Tadashi Yamada
Hiroyuki Nagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3341784A priority Critical patent/JPS60177710A/en
Publication of JPS60177710A publication Critical patent/JPS60177710A/en
Publication of JPH0544841B2 publication Critical patent/JPH0544841B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路化された高周波増幅装置に
関するものであり、テレビジヨンチユーナー回
路、衛星放送用受信機等の高周波信号増幅用とし
て用いられるものである。
[Detailed Description of the Invention] Industrial Application Field The present invention relates to an integrated circuit high frequency amplification device, which is used for high frequency signal amplification in television tuner circuits, satellite broadcast receivers, etc. be.

従来例の構成とその問題点 従来、100MHz帯以上の高周波信号を処理する
高周波増幅回路において、高利得を得るために
は、第1図Aに示すような多段接続回路がよく用
いられる。第1図Aの回路を集積化するには、同
図Bに示すようなICパツケージ1に封入する必
要があるが、ICパツケージ1の各々の端子1a,
1b,1c,1dとICチツプ間はボンデイング
ワイヤーで接続されるために、同図Bに示すLio
LG,Lput,LBのようなワイヤーインダイタンスを
持つてしまう。このワイヤーインダクタンスは、
通常2.5nH〜5nHの値となり、低い周波数では無
視できる値であるが、800MHz以上の高周波信号
になると、無視できないものとなる。第1図の回
路においてはLIN,LB,Lputには外部回路あるい
は、IC内部の抵抗R1,R3,R4により、その影響
を除去できるが、対アース(GND)間に挿入さ
れるインダクタンスLGだけは除去できない。図
の例ではトランジスタQ1,Q2のエミツタに共通
のインダクタンス成分Lが挿入されてしまうのが
特に問題で、このために帰還ループが構成されて
回路の発振を招くという重大な欠点があつた。第
1図Cは同図BのトランジスタQ2のエミツタに
抵抗R5を挿入し、かつボンデイングワイヤーイ
ンダクタンスLG2をICの外部に接続されるバイパ
ス容量Cを通して接地し、上記発振現象を改善し
ようとするものであるがトランジスタQ11石だけ
なら問題はなくても、トランジスタQ1とQ2を多
段接続することで、ワイヤーインダクタンスLG2
とともに、トランジスタQ1のエミツタをIC内の
アースに接地することによるワイヤーインダクタ
ンスLG1が存在するために、回路のアース電位が
不安定となり、LG11つならば問題はなくても多
段接続においては、発振状態を除去できないとい
う欠点を持つていた。
Conventional Structure and Problems Conventionally, in a high-frequency amplifier circuit that processes high-frequency signals in the 100 MHz band or higher, a multistage connection circuit as shown in FIG. 1A is often used in order to obtain high gain. In order to integrate the circuit shown in FIG. 1A, it is necessary to encapsulate it in an IC package 1 as shown in FIG.
1b, 1c, 1d and the IC chips are connected by bonding wires, so L io and
It will have wire inductance like L G , L put , and L B . This wire inductance is
It usually has a value of 2.5nH to 5nH, and is negligible at low frequencies, but becomes non-negligible when it comes to high-frequency signals of 800MHz or higher. In the circuit shown in Figure 1, the influence can be removed by using an external circuit or resistors R 1 , R 3 , and R 4 inside the IC for L IN , L B , and L put , but they are inserted between the ground (GND) and Only the inductance L G that occurs cannot be removed. In the example shown in the figure, a particular problem is that a common inductance component L is inserted into the emitters of transistors Q 1 and Q 2 , which creates a feedback loop and causes oscillation in the circuit, which is a serious drawback. . Figure 1C shows an attempt to improve the above oscillation phenomenon by inserting a resistor R5 into the emitter of the transistor Q2 in Figure B and grounding the bonding wire inductance LG2 through a bypass capacitor C connected to the outside of the IC. However, if there is only one transistor Q1 , there is no problem, but by connecting transistors Q1 and Q2 in multiple stages, the wire inductance L G2
At the same time, since there is a wire inductance L G1 caused by grounding the emitter of the transistor Q1 to the ground inside the IC, the ground potential of the circuit becomes unstable, and although there is no problem with one L G1 , multi-stage connection had the drawback of not being able to eliminate oscillation conditions.

発明の目的 本発明はこのような多段接続の高周波集積回路
において、発振現象の生じない安定した動作を得
るための手段を提供することを目的とする。
OBJECTS OF THE INVENTION It is an object of the present invention to provide a means for obtaining stable operation without oscillation in such a multi-stage connected high frequency integrated circuit.

発明の構成 本発明による高周波増幅装置は、エミツタ接地
型増幅器を直流結合して多段接続した回路を集積
回路に構成して、2段目以後の像幅回路のエミツ
タには、エミツタ抵抗を対アース間に接続し、か
つそれらのトランジスタの少なくとも1つのエミ
ツタから、集積回路のボンデイングワイヤを通し
て、集積回路の外に端子を出し、この端子からボ
ンデイングワイヤーのインダクタンスを含んだフ
イルター回路を対アース間に構成し、フイルター
回路により特定の周波数(800MHz〜1GHz)を集
積回路外に接地して、上記エミツタ抵抗による帰
還を防ぎ利得をかせぐようにしたものである。
Structure of the Invention The high-frequency amplification device according to the present invention has an integrated circuit including a circuit in which grounded emitter amplifiers are DC-coupled and connected in multiple stages. A terminal is connected to the outside of the integrated circuit from the emitter of at least one of these transistors through a bonding wire of the integrated circuit, and a filter circuit including the inductance of the bonding wire is constructed from this terminal between the terminal and the ground. However, a specific frequency (800 MHz to 1 GHz) is grounded outside the integrated circuit using a filter circuit to prevent feedback due to the emitter resistor and increase gain.

実施例の説明 本発明の一構成例を第2図に示す。図示する例
は、トランジスタQ1,Q2のエミツタ接地トラン
ジスタを用いた2段増幅回路である。高周波入力
信号は、入力端子INより供給され、出力端子
OUTより出力される。ここでトランジスタQ1
コレクタには、電源+Bより抵抗R11を通して電
流が流れ、その電流は、トランジスタQ2のベー
スに分流されて、トランジスタQ2のコレクタに
は、電源+Bより抵抗R12を通して電流が供給さ
れる。トランジスタQ2のエミツタには、トラン
ジスタQ2のベース電流と抵抗R12を通して流れる
電流の和電流が流れ、抵抗R13を通して、アース
(GND)に流れるため、抵抗R13にはトランジス
タQ2のエミツタ電流と抵抗R13の値との積で決ま
る電位が発生し、これを抵抗R14を通してトラン
ジスタQ1のベースに帰還すれば、トランジスタ
Q1のベース電位が上昇し、トランジスタQ1のコ
レクタ電位が下がり、トランジスタQ2のエミツ
タ電位が下がり、トランジスタQ1のベース電位
はある一定点で安定し、抵抗R11,R13,R14
R15の値を選ぶことによりトランジスタQ1,Q2
はそれぞれ所望の電流を流すことができる。この
ような状態では、入力信号はトランジスタQ1
Q2で増幅されるが、トランジスタQ2のエミツタ
抵抗R13により高周波的には利得をかせぐことが
できないため、トランジスタQ2のエミツタより
接地間にフイルター回路11を挿入し、特定の周
波数(800MHz〜1GHz)の帰還量を減少させ、回
路動作を安定させるものである。なお、図におけ
る抵抗R15は、抵抗R14で帰還させる直流量を調
整するために挿入されるものである。ところで第
2図の回路を集積化し、ICパツケージに収めた
場合には、第3図のような構成になり、集積回路
チツプとパツケージ間はボンデイングワイヤーで
接続されるために図に示すLIN,LOUT,LB,LG1
LG2のワイヤーインダクタンスを有してしまう。
この値は、前述のように、2.5〜5nHの値になり、
LOUT,LB,LINについては影響を除去できること
は前述のとおりであるが、LG1,LG2の2つについ
ては交流的には影響が大きく、相互に影響して動
作不安定状態となり発振状態になるためボンデイ
ングインダクタンスは少なくとも一方しか許され
ないことになる。このため、本発明の第3図の例
では、一方のインダクタンスLG2を除去する手段
をとることにより回路の安定性を確保しようとす
るもので、すなわち、ICパツケージ外にフイル
ター回路11を設置し、LG2のインダクタンスと
共振させ、これを吸収する機能を持たせている。
フイルター回路11としては第5図A,B,Cに
示すような形が考えられる。第5図Aの例ではボ
ンデイングインダクタンスLG2とコンデンサC1
で直列共振回路を構成し、LG2の影響を除去する
とともに所望周波数(800MHz〜1GHz)の近辺に
おいてトランジスタQ2のエミツタ抵抗R13の影響
を排し、第4図の破線Bのような特性を得て低い
周波数帯の利得を抑えることができるものであ
る。800MHz〜1GHz帯においてはコンデンサC1
値として、15pF以下が適値となる。ここで、コ
ンデンサC1として1000pFのものを用いれば、第
4図の実線Aのような特性になり、低い周波数の
利得が大きくなりすぎるのと、インダクタンス
LG2の影響により、第3図の回路は極めて発振し
やすい状態になつてしまう。このようなことか
ら、直流結合の多段増幅回路においては、上記の
対応が不可決になる。なお、第5図Aにおいてコ
ンデンサC1にダンピング抵抗を挿入すれば広帯
域が確保できて所望の効果を得ることができる。
DESCRIPTION OF THE EMBODIMENTS An example of the configuration of the present invention is shown in FIG. The illustrated example is a two-stage amplifier circuit using common emitter transistors Q 1 and Q 2 . The high frequency input signal is supplied from the input terminal IN, and the output terminal
Output from OUT. Here, a current flows from the power supply +B through the resistor R11 to the collector of the transistor Q1 , and that current is shunted to the base of the transistor Q2 , and to the collector of the transistor Q2 from the power supply +B through the resistor R12. Current is supplied. The sum of the base current of transistor Q 2 and the current flowing through resistor R 12 flows through the emitter of transistor Q 2, and flows through resistor R 13 to ground (GND). A potential determined by the product of the current and the value of resistor R13 is generated, and if this is fed back to the base of transistor Q1 through resistor R14 , the transistor
The base potential of Q 1 increases, the collector potential of transistor Q 1 decreases, the emitter potential of transistor Q 2 decreases, the base potential of transistor Q 1 stabilizes at a certain point, and resistors R 11 , R 13 , R 14
By selecting the value of R 15 , desired currents can be passed through each of the transistors Q 1 and Q 2 . In such a state, the input signal is transmitted through transistors Q 1 ,
However , because the emitter resistance R13 of transistor Q2 makes it impossible to obtain a gain at high frequencies, a filter circuit 11 is inserted between the emitter of transistor Q2 and the ground, and a specific frequency (800MHz This reduces the amount of feedback (~1GHz) and stabilizes circuit operation. Note that the resistor R15 in the figure is inserted to adjust the amount of DC fed back by the resistor R14 . By the way, if the circuit shown in Figure 2 is integrated and housed in an IC package, the configuration will be as shown in Figure 3. Since the integrated circuit chip and the package are connected by bonding wires, the lines shown in the figure are L IN , L OUT , L B , L G1 ,
It has a wire inductance of L G2 .
This value, as mentioned above, will be a value between 2.5 and 5 nH,
As mentioned above, the effects of L OUT , L B , and L IN can be removed, but the effects of L G1 and L G2 are large in terms of alternating current, and their mutual influence can lead to unstable operation. Since an oscillation state occurs, only at least one bonding inductance is allowed. Therefore, in the example of FIG. 3 of the present invention, the stability of the circuit is ensured by removing one inductance L G2 , that is, the filter circuit 11 is installed outside the IC package. , has the function of resonating with the inductance of L G2 and absorbing it.
The filter circuit 11 may have the shapes shown in FIGS. 5A, B, and C. In the example shown in Fig. 5A, a series resonant circuit is constructed with the bonding inductance L G2 and the capacitor C1 , and the influence of L G2 is removed, and the emitter resistance R13 of the transistor Q2 is reduced near the desired frequency (800MHz to 1GHz). By eliminating the effects of In the 800MHz to 1GHz band, the appropriate value for capacitor C1 is 15pF or less. If a capacitor C1 of 1000 pF is used here, the characteristics will be as shown by the solid line A in Figure 4, and the gain at low frequencies will become too large and the inductance
Due to the influence of L G2 , the circuit shown in Figure 3 becomes extremely susceptible to oscillation. For this reason, in a DC-coupled multi-stage amplifier circuit, the above-mentioned measures cannot be taken. In addition, if a damping resistor is inserted into the capacitor C1 in FIG. 5A, a wide band can be secured and the desired effect can be obtained.

第5図B,Cはフイルタ回路11の他の構成例
を示すもので、第5図はLG2,LxとC1,C2により
共振回路を、第5図CはLG2,Rx1とC1,C2によ
り共振回路を構成するもので、このようにフイル
ター回路に種々の展開を図ることにより第4図の
特性Bに変化を持たせることができるものであ
る。
Figures 5B and 5C show other configuration examples of the filter circuit 11. Figure 5 shows a resonant circuit with L G2 , Lx and C1 , C2, and Figure 5C shows a resonance circuit with L G2 , Rx 1 . C 1 and C 2 constitute a resonant circuit, and by developing the filter circuit in various ways, the characteristic B in FIG. 4 can be varied.

本発明の第2の実施例を第6図に示す。第6図
の例は第3図のトランジスタQ1よりなる増巾器
とトランジスタQ2よりなる増巾器の間にトラン
ジスタQ3と抵抗R16からなるエミツタホロア回路
を挿入したものであり、Q1の増幅器とQ2の増幅
器の間の逆方向伝達関係を向上させているもの
で、回路の安定性をより向上させることができる
ものである。
A second embodiment of the invention is shown in FIG. In the example of FIG. 6, an emitter follower circuit consisting of transistor Q 3 and resistor R 16 is inserted between the amplifier consisting of transistor Q 1 and the amplifier consisting of transistor Q 2 in FIG. 3 , and Q 1 This improves the reverse transfer relationship between the Q2 amplifier and the Q2 amplifier, which can further improve the stability of the circuit.

本発明の第3の実施例を第7図に示す。この例
は、第3図の例のトランジスタQ1のエミツタと
IC内アース間に抵抗R16を挿入し、トランジスタ
Q1のエミツタからボンデイングワイヤーLG3を通
してIC外に端子を出し、その端子にも第5図に
示す構成のフイルター回路11′を挿入するもの
で、フイルター回路11,11′をトランジスタ
Q1,Q2の各々のエミツタに2段接続することに
より第4図Bの特性を急峻にするものである。
A third embodiment of the invention is shown in FIG. This example is similar to the emitter of transistor Q1 in the example in Figure 3.
Insert a resistor R16 between the ground inside the IC and connect the transistor
A terminal is brought out from the IC through the bonding wire L G3 from the emitter of Q1 , and a filter circuit 11' having the configuration shown in Fig. 5 is also inserted into that terminal.The filter circuits 11 and 11' are connected to transistors.
By connecting the emitters of Q 1 and Q 2 in two stages, the characteristics shown in FIG. 4B are made steeper.

本発明の第4の実施例を第8図に示す。この装
置は第6図のエミツタホロワ回路を挿入する例に
おいて、トランジスタQ1のベースへの直流帰還
をエミツタホロアトランジスタQ3のエミツタよ
り抵抗R14,R15による構成にてかけたものであ
り、第6図の構成と同様の効果を得ることができ
る。
A fourth embodiment of the invention is shown in FIG. In this device, in the example of FIG. 6 in which an emitter follower circuit is inserted, DC feedback to the base of transistor Q 1 is applied from the emitter of emitter follower transistor Q 3 using resistors R 14 and R 15 . , the same effect as the configuration shown in FIG. 6 can be obtained.

本発明の第5の実施例を第9図に示す。この図
の例では直流結合の多段接続増幅器を構成し、2
段目以後の増幅器の少なくとも1つのエミツタに
はIC内アース間に抵抗を挿入し、各々のエミツ
タよりボンデイングワイヤーLGNを通してIC外に
端子を出し、この端子とアース間に前記第5図の
フイルター回路11Nを付加することにより、回
路の動作安定化を図るものである。図において1
3にて示すエミツタホロア回路は挿入してもしな
くともよい。
A fifth embodiment of the invention is shown in FIG. In the example shown in this figure, a DC-coupled multi-stage connected amplifier is configured.
A resistor is inserted between the internal ground of the IC in at least one emitter of the amplifier after the second stage, and a terminal is brought out from each emitter to the outside of the IC through the bonding wire LGN , and the filter shown in Fig. 5 is connected between this terminal and the ground. By adding the circuit 11N, the operation of the circuit is stabilized. In the figure 1
The emitter follower circuit shown in 3 may or may not be inserted.

但し、トランジスタQ1のベースへの直流帰還
は2段目以後の増幅器の偶数番目のエミツタから
抵抗RNBを通して抵抗RNGとの分割電位を負帰還
するものである。
However, the direct current feedback to the base of the transistor Q1 is to negatively feed back the divided potential with the resistor RNG from the even-numbered emitters of the second and subsequent stage amplifiers through the resistor RNB .

以上第1から第5の実施例について述べたが、
直流帰還抵抗R14,RNBはICの外で構成してもよ
く、また直流帰還抵抗の電位の分割は必らずしも
しなくともよい。
Although the first to fifth embodiments have been described above,
The DC feedback resistors R 14 and R NB may be configured outside the IC, and the potential of the DC feedback resistors does not necessarily need to be divided.

また、各実施例における出力信号はエミツタ接
地トランジスタのコレクタから直接取りだしてい
るが、その出力にエミツタホロア回路を挿入して
エミツタホロア回路より出力を得るようにしても
よい。
Furthermore, although the output signal in each embodiment is taken out directly from the collector of the emitter-grounded transistor, an emitter follower circuit may be inserted into the output of the emitter follower circuit to obtain the output from the emitter follower circuit.

発明の効果 本発明を用いることにより、高周波直流接続多
段結合の集積化における回路の動作安定化を図る
ことができる。
Effects of the Invention By using the present invention, it is possible to stabilize the operation of a circuit in the integration of high-frequency DC connections and multi-stage coupling.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A,B,Cは従来例における高周波増幅
装置の回路図、第2図は本発明の一実施例におけ
る高周波増幅装置の回路図、第3図は本発明の装
置をICパツケージに封入したときの等価回路図、
第4図は多段増幅器の周波数−振幅特性図、第5
図A,B,Cは本発明で用いるフイルター回路の
各種具体例を示す回路図、第6図は本発明の第2
の実施例を示す回路図、第7図は本発明の第3の
実施例を示す回路図、第8図は本発明の第4の実
施例を示す回路図、第9図は本発明の第5の実施
例を示す回路図である。 Q1,Q2……増幅トランジスタ、R13,R14……
抵抗、11……フイルター回路。
Figures 1A, B, and C are circuit diagrams of a high-frequency amplification device in a conventional example, Figure 2 is a circuit diagram of a high-frequency amplification device in an embodiment of the present invention, and Figure 3 is a circuit diagram of a high-frequency amplification device in an embodiment of the present invention, and Figure 3 shows the device of the present invention enclosed in an IC package. The equivalent circuit diagram when
Figure 4 is a frequency-amplitude characteristic diagram of a multistage amplifier;
Figures A, B, and C are circuit diagrams showing various specific examples of filter circuits used in the present invention, and Figure 6 is a circuit diagram showing various examples of filter circuits used in the present invention.
7 is a circuit diagram showing a third embodiment of the present invention, FIG. 8 is a circuit diagram showing a fourth embodiment of the present invention, and FIG. 9 is a circuit diagram showing a fourth embodiment of the present invention. FIG. 5 is a circuit diagram showing a fifth embodiment. Q 1 , Q 2 ... Amplification transistor, R 13 , R 14 ...
Resistor, 11...filter circuit.

Claims (1)

【特許請求の範囲】 1 エミツタ接地型増幅器を直流結合にて多段接
続して集積回路を構成し、2段目以後のトランジ
スタの各エミツタには集積回路内のアース間に抵
抗を接続し、それらのトランジスタの少なくとも
1つのエミツタ端子からボンデイングワイヤーを
通して集積回路の外部に端子を設け、その端子か
ら外部アース間に、特定の周波数(800MHz〜1G
Hz)の近辺に対して低インピーダンスになるよう
な、前記ボンデイングワイヤーのインダクタンス
を含むフイルター回路を設けることを特徴とする
高周波増幅装置。 2 2段目以後のトランジスタのエミツタ電位を
抵抗を通して入力段トランジスタのベースに直流
負帰還をかけることを特徴とする特許請求の範囲
第1項記載の高周波増幅装置。 3 各エミツタ接地型増幅回路間にエミツタホロ
ア回路が挿入されていることを特徴とする特許請
求の範囲第1項記載の高周波増幅装置。 4 入力段のトランジスタのエミツタとアース間
に抵抗を挿入し、上記エミツタよりボンデイング
ワイヤーを介して外部端子を設け、その外部端子
から外部アース間に、所望の周波数(800MHz〜
1GHz)の近辺に対して低インピーダンスとなる
ような、前記ボンデイングワイヤーのインダクタ
ンスを含むフイルター回路を設けることを特徴と
する特許請求の範囲第1項記載の高周波増幅装
置。 5 エミツタホロア回路のエミツタ端子より、抵
抗を介して入力段のトランジスタのベースに直流
負帰還をかけることを特徴とする特許請求の範囲
第3項記載の高周波増幅装置。
[Scope of Claims] 1. An integrated circuit is constructed by connecting emitter-grounded amplifiers in multiple stages by DC coupling, and a resistor is connected between the emitters of the transistors in the second and subsequent stages between the ground in the integrated circuit. A terminal is provided outside the integrated circuit through a bonding wire from the emitter terminal of at least one of the transistors, and a specified frequency (800MHz to 1G
1. A high frequency amplification device characterized by providing a filter circuit including an inductance of the bonding wire so as to have a low impedance in the vicinity of Hz. 2. The high frequency amplification device according to claim 1, wherein the emitter potential of the transistors in the second and subsequent stages is subjected to direct current negative feedback to the base of the input stage transistor through a resistor. 3. The high frequency amplification device according to claim 1, wherein an emitter follower circuit is inserted between each emitter grounded type amplifier circuit. 4. Insert a resistor between the emitter of the input stage transistor and the ground, connect an external terminal from the emitter via a bonding wire, and connect the desired frequency (800MHz to
2. The high frequency amplification device according to claim 1, further comprising a filter circuit including an inductance of the bonding wire so as to have a low impedance in the vicinity of 1 GHz. 5. The high frequency amplification device according to claim 3, wherein negative DC feedback is applied from the emitter terminal of the emitter follower circuit to the base of the transistor in the input stage via a resistor.
JP3341784A 1984-02-23 1984-02-23 High frequency amplifier Granted JPS60177710A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3341784A JPS60177710A (en) 1984-02-23 1984-02-23 High frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3341784A JPS60177710A (en) 1984-02-23 1984-02-23 High frequency amplifier

Publications (2)

Publication Number Publication Date
JPS60177710A JPS60177710A (en) 1985-09-11
JPH0544841B2 true JPH0544841B2 (en) 1993-07-07

Family

ID=12385994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3341784A Granted JPS60177710A (en) 1984-02-23 1984-02-23 High frequency amplifier

Country Status (1)

Country Link
JP (1) JPS60177710A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011439A (en) * 1997-09-02 2000-01-04 Ford Global Technologies, Inc. Low power RF amplifier
JPH11214932A (en) * 1998-01-21 1999-08-06 Mitsubishi Electric Corp Amplifier circuit and portable telephone set using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50101865U (en) * 1974-01-25 1975-08-22

Also Published As

Publication number Publication date
JPS60177710A (en) 1985-09-11

Similar Documents

Publication Publication Date Title
US5051706A (en) High frequency power amplifier circuit
US4764736A (en) Amplifier for high frequency signal
US6980776B2 (en) Transceiver apparatus
US5694085A (en) High-power amplifier using parallel transistors
EP0491488A1 (en) Low distortion, low noise, amplifier
US4205276A (en) Audio amplifier with low AM radiation
US6265944B1 (en) Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method
JPS6043907A (en) Amplifying circuit
JP2001274639A (en) Semiconductor power amplifier and multi-stage monolithic integrated circuit
US4591805A (en) Adaptive bandwidth amplifier
JPH0544841B2 (en)
US5551075A (en) Semiconductor device including a plurality of interconnected functional integrated circuit blocks operating at high and ultrahigh frequencies, each having a DC distribution line
JPH0548641B2 (en)
US5222016A (en) Frequency converter
US6388517B1 (en) Input change-over type amplifier and frequency change-over type oscillator using the same
KR100239971B1 (en) Audio signal interface circuits
JPH0544842B2 (en)
KR0139341B1 (en) Fm if amplifier eliminating parasitic oscillation and metal wiring method of power
JPS60140907A (en) Semiconductor integrated circuit
JPS5937889B2 (en) Variable attenuator circuit using PIN diode
JPS611104A (en) Multi-stage amplifier comprising monolithic integrated circuit
JPH0220166B2 (en)
JPH0525181B2 (en)
JPH0423967B2 (en)
JP2521536B2 (en) Electronic tuning circuit