JPH0542751B2 - - Google Patents

Info

Publication number
JPH0542751B2
JPH0542751B2 JP16582284A JP16582284A JPH0542751B2 JP H0542751 B2 JPH0542751 B2 JP H0542751B2 JP 16582284 A JP16582284 A JP 16582284A JP 16582284 A JP16582284 A JP 16582284A JP H0542751 B2 JPH0542751 B2 JP H0542751B2
Authority
JP
Japan
Prior art keywords
recording
vtr
tracking
circuit
dubbing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16582284A
Other languages
Japanese (ja)
Other versions
JPS6145452A (en
Inventor
Mitsuo Endo
Yukinori Atsunushi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP16582284A priority Critical patent/JPS6145452A/en
Publication of JPS6145452A publication Critical patent/JPS6145452A/en
Publication of JPH0542751B2 publication Critical patent/JPH0542751B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明はダビングシステムに於けるトラツキン
グ用制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a tracking control circuit in a dubbing system.

(ロ) 従来技術 2台のVTRを用いてダビングを為すダビング
システムに付いては、例えば、電子技術出版発行
の雑誌“テレビ技術”の‘82年7月号第46〜第53
頁にも紹介されている。
(b) Prior art Regarding a dubbing system that performs dubbing using two VTRs, for example, see the July 1982 issue No. 46 to 53 of the magazine "Television Technology" published by Denshi Gijutsu Publishing.
It is also introduced on the page.

このダビングシステムは、カラー成分と輝度成
分を別々に記録側VTRに供給することにより記
録特性の改善を計つている。
This dubbing system aims to improve recording characteristics by supplying color components and luminance components separately to the recording VTR.

(ハ) 発明が解決しようとする問題点 しかし、上述するダビングシステムに於て、ダ
ビング中に使用者の不注意によつて再生側VTR
のトラツキングボリユームを操作すると、トラツ
キング状態を変更された不安定な画面が記録側
VTRに録画されてしまう。
(c) Problems to be Solved by the Invention However, in the above-mentioned dubbing system, the playback side VCR may be damaged due to the user's carelessness during dubbing.
When you operate the tracking volume, an unstable screen with changed tracking status may appear on the recording side.
It will be recorded on a VCR.

そこで、本発明は、ダビング期間中に於ける再
生側VTRのトラツキング調整を制限することに
より、トラツキング調整に左右されないトラツキ
ング制御回路を提案するものである。
Therefore, the present invention proposes a tracking control circuit that is not affected by tracking adjustment by limiting the tracking adjustment of the reproducing VTR during the dubbing period.

(ニ) 問題点を解決するための手段 本発明は、記録側VTRが記録モードにあると
きトラツキング調整を無効にし、記録側VTRが
記録ポーズモードにあるときトラツキング調整を
可能にするトラツキング制御回路である。
(d) Means for Solving the Problems The present invention is a tracking control circuit that disables tracking adjustment when the recording VTR is in recording mode, and enables tracking adjustment when the recording VTR is in recording pause mode. be.

(ホ) 作用 従つて、記録側VTRが待期状態にあるときは
トラツキング調整が可能になり、一旦テープが走
行し始めて記録を開始すると以後トラツキング調
整は無効とされるため記録中にトラツキング調整
によつて乱れた画面が記録されることがない。
(E) Effect Therefore, tracking adjustment is possible when the recording side VTR is in standby mode, and once the tape starts running and recording starts, tracking adjustment is invalidated from then on, so tracking adjustment cannot be performed during recording. Therefore, a distorted screen will not be recorded.

(ヘ) 実施例 以下、本発明を図示せる実施例に従い説明す
る。
(f) Examples The present invention will be described below with reference to illustrative examples.

まず第1図に図示せず第1実施例は、異方式の
2台のVTRを一体化したダビング用VTRに本発
明を採用するものであり、図は再生側VTRのサ
ーボ回路のみを図示している。
First, the first embodiment, which is not shown in FIG. 1, is one in which the present invention is applied to a dubbing VTR that integrates two VTRs of different systems, and the figure only shows the servo circuit of the playback VTR. ing.

本実施例のVTRは、ヘツドモータ1の回転を
第1回転検出手段2により検出し、その回転検出
出力を第1AFC回路3に入力すると共に第1APC
回路4の比較側入力端子に入力している。前記第
1APC回路4の基準入力端子には第1RPスイツチ
S1によつて選択された固定の基準信号(30Hz)
が入力される。従つて、第1AFC出力と第1APC
出力とを加算回路5に入力して得られる加算出力
がヘツドモータ1に入力されると、ヘツドモータ
1の回転は基準信号に位相ロツクされることにな
る。一方、キヤプスタンモータ6の回転は、第2
回転検出手段7によつて検出され、その回転検出
出力は第2AFC回路8に入力される。一方コント
ロールヘツドCHより導出される再生コントロー
ル信号は、第2RPスイツチS2を介してデイジタ
ル遅延回路9に入力されてトラツキングを為され
た上で、第3RPスイツチRPを介して第2APC回
路10の比較入力端子に供給される。前記第
2APC回路10の基準入力端子には基準信号が入
力されており、第2APC出力と第2AFC出力とが
加算回路11に於て加算された上で前記キヤプス
タンモータ6に入力されると、前記キヤプスタン
モータ6は基準信号に位相ロツクされる。尚図中
の分周回路12はキヤプスタンモータ6の回転検
出出力をフレーム周期(30Hz)に分周し記録時の
比較信号を導出する回路である。
In the VTR of this embodiment, the rotation of the head motor 1 is detected by the first rotation detection means 2, and the rotation detection output is inputted to the first AFC circuit 3.
It is input to the comparison side input terminal of circuit 4. Said No.
A fixed reference signal (30Hz) selected by the first RP switch S1 is connected to the reference input terminal of the 1APC circuit 4.
is input. Therefore, the first AFC output and the first APC
When the added output obtained by inputting the output to the adder circuit 5 is input to the head motor 1, the rotation of the head motor 1 is phase-locked to the reference signal. On the other hand, the rotation of the capstan motor 6 is
The rotation detection means 7 detects the rotation, and its rotation detection output is input to the second AFC circuit 8. On the other hand, the playback control signal derived from the control head CH is input to the digital delay circuit 9 via the second RP switch S2 for tracking, and is then sent to the comparison input of the second APC circuit 10 via the third RP switch RP. Supplied to the terminal. Said No.
A reference signal is input to the reference input terminal of the 2APC circuit 10, and when the second APC output and the second AFC output are added in the adder circuit 11 and input to the capstan motor 6, the The capstan motor 6 is phase locked to the reference signal. The frequency dividing circuit 12 in the figure is a circuit that divides the rotation detection output of the capstan motor 6 into a frame period (30 Hz) and derives a comparison signal during recording.

本実施例の特徴とするところは、以下の点にあ
る。前記デイジタル遅延回路9の遅延量は、電圧
メモリ13の読出データによつて規定されてい
る。この電圧メモリ13は、読出データを常に導
出し乍ら、書込禁止信号が発生している限りAD
変換データをAD変換動作に連動して繰返して書
込んでいる。このAD変換データは、トラツキン
グボリユーム14によつて設定された設定電圧値
をAD変換回路15に入力することによつて得ら
れる。
This embodiment is characterized by the following points. The amount of delay of the digital delay circuit 9 is defined by the read data of the voltage memory 13. This voltage memory 13 always derives read data, and as long as the write inhibit signal is generated, the AD
Conversion data is repeatedly written in conjunction with AD conversion operation. This AD conversion data is obtained by inputting a set voltage value set by the tracking volume 14 to the AD conversion circuit 15.

前述の書込禁止信号は、ダビングモードで而も
記録側VTRが記録モードにある場合のみハイレ
ベルとなりAD変換データの書込を禁止してい
る。従つてこの書込禁止信号は、両VTRをダビ
ングモードに設定したときハイレベルとなるダビ
ングモード設定信号と、記録ポーズモードに設定
したときハイレベルとなるポーズモード信号の反
転信号との論理積により導出される。
The aforementioned write inhibit signal is at a high level only when the recording side VTR is in the recording mode in the dubbing mode, and inhibits writing of AD conversion data. Therefore, this write inhibit signal is generated by the logical product of the dubbing mode setting signal, which becomes high level when both VTRs are set to dubbing mode, and the inverted signal of the pause mode signal, which becomes high level when set to recording pause mode. derived.

従つて、本実施例ではダビングモードで記録側
VTRが記録モードにあるときには、トラツキン
グの遅延量が固定されることになり、記録側
VTRが記録ポーズモードにあるときにはトラツ
キングの遅延量が可変可能になる。
Therefore, in this embodiment, the recording side is
When the VTR is in recording mode, the amount of tracking delay is fixed, and the recording side
When the VTR is in recording pause mode, the amount of tracking delay can be varied.

しかし、上述する実施例は、記録側VTRが記
録モードにあるときにトラツキング調整を無効に
しており、トラツキング調整による不安定な画面
が記録される惧れはないものの、一旦記録ポーズ
モードを設定するとトラツキングボリユームの設
定位置に応じたトラツキングが為されることにな
る。
However, in the embodiment described above, tracking adjustment is disabled when the recording side VTR is in recording mode, and although there is no risk that an unstable screen will be recorded due to tracking adjustment, once recording pause mode is set, Tracking is performed according to the set position of the tracking volume.

そこで、第2図に図示する第2実施例では、記
録側VTRが記録モード設定期間中に為したトラ
ツキング調整による不都合を、記録ポーズモード
設定後に残さない様にしている。即ち、この実施
例では、電圧メモリ13に代えてアツプダウンカ
ウンタ16を配し、このアツプダウンカウンタ1
6の2入力に対し選択的に発振回路17の出力を
供給する様に構成している。この選択は、トラツ
キング調整に際してトラツキングスイツチ18に
よつて為され、中間位置に付勢されている切片を
何れか一方に倒すことにより、アツプダウンカウ
ンタの計数値がコントロールされる様にしてい
る。上述する構成に於て、トラツキングスイツチ
18と発振回路17との間に配されたゲート回路
19は、前述の書込禁止信号を制御入力としてお
り、記録側VTRが記録モードにある限り、アツ
プダウンカウンタ16の計数値は変化せず、然
も、記録側VTRが記録モード設定期間中にトラ
ツキングスイツチ18を操作したことによる影響
がポーズモード設定時に生ずる惧れがない。
Therefore, in the second embodiment shown in FIG. 2, the inconvenience caused by the tracking adjustment made by the recording side VTR during the recording mode setting period is prevented from remaining after the recording pause mode is set. That is, in this embodiment, an up-down counter 16 is provided in place of the voltage memory 13, and this up-down counter 1
The output of the oscillation circuit 17 is selectively supplied to the two inputs of the oscillation circuit 17. This selection is made by the tracking switch 18 during tracking adjustment, and the count value of the up-down counter is controlled by tilting the section biased to the intermediate position to either side. In the above configuration, the gate circuit 19 disposed between the tracking switch 18 and the oscillation circuit 17 receives the write inhibit signal as a control input, and as long as the recording side VTR is in the recording mode, the gate circuit 19 is disposed between the tracking switch 18 and the oscillation circuit 17. The count value of the down counter 16 does not change, and there is no possibility that the recording side VTR will be affected by operating the tracking switch 18 during the recording mode setting period when the pause mode is set.

(ト) 発明の効果 よつて、本発明によれば、ダビングモード設定
期間中で而も記録側VTRが記録モード設定期間
中再生側VTRのトラツキング調整が無効になり、
トラツキング調整による不安定でノイズの移動す
る画面を記録側VTRで記録することもなく、そ
の効果は大である。
(G) Effects of the Invention Therefore, according to the present invention, the tracking adjustment of the reproducing VTR is disabled during the dubbing mode setting period and the recording VTR is disabled during the recording mode setting period,
This is very effective because the recording side VTR does not record the unstable and moving noise caused by tracking adjustment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1実施例に係るサーボ回路
ブロツク図、第2図は第2実施例のトラツキング
調整回路の回路ブロツク図をそれぞれ示す。 9……デイジタル遅延回路、14……トラツキ
ングボリユーム、13……電圧メモリ、18……
トラツキングスイツチ。
FIG. 1 shows a servo circuit block diagram according to a first embodiment of the present invention, and FIG. 2 shows a circuit block diagram of a tracking adjustment circuit according to a second embodiment. 9... Digital delay circuit, 14... Tracking volume, 13... Voltage memory, 18...
Tracking switch.

Claims (1)

【特許請求の範囲】 1 手動操作により遅延時間の設定を為し、設定
した遅延時間に従つてトラツキング制御を為す再
生側VTRと、該再生側VTRの再生出力を記録す
る記録側VTRとを配するダビングシステムに於
て、 前記記録側VTRの記録モード設定期間中前記
手動操作を無効と為し、前記記録側VTRの記録
ポーズモード設定期間中前記手動操作による遅延
時間の設定を可能にしたトラツキング用制御回
路。
[Claims] 1. A playback VTR that manually sets a delay time and performs tracking control according to the set delay time, and a recording VTR that records the playback output of the playback VTR. In the dubbing system, the manual operation is disabled during the recording mode setting period of the recording side VTR, and the delay time can be set by the manual operation during the recording pause mode setting period of the recording side VTR. control circuit.
JP16582284A 1984-08-08 1984-08-08 Tracking control circuit Granted JPS6145452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16582284A JPS6145452A (en) 1984-08-08 1984-08-08 Tracking control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16582284A JPS6145452A (en) 1984-08-08 1984-08-08 Tracking control circuit

Publications (2)

Publication Number Publication Date
JPS6145452A JPS6145452A (en) 1986-03-05
JPH0542751B2 true JPH0542751B2 (en) 1993-06-29

Family

ID=15819654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16582284A Granted JPS6145452A (en) 1984-08-08 1984-08-08 Tracking control circuit

Country Status (1)

Country Link
JP (1) JPS6145452A (en)

Also Published As

Publication number Publication date
JPS6145452A (en) 1986-03-05

Similar Documents

Publication Publication Date Title
JPH0542751B2 (en)
JP2553031B2 (en) Special playback device for video tape recorders
JPH0542747B2 (en)
KR0115143Y1 (en) Phase control apparatus of capstan motor
JPS5936332A (en) Tape recorder
JPH0722939Y2 (en) Special reproduction circuit
JP2786987B2 (en) Tracking adjustment device
KR970005048Y1 (en) Variable-speed data recorder
JPH0722769Y2 (en) Dropout compensation circuit
KR0181078B1 (en) Method for detecting speed mode in vcr
JPH0755717Y2 (en) CD player
JPS634272Y2 (en)
JPH048526Y2 (en)
JPS58102357A (en) Controller for tape running speed
JPS6359081A (en) Signal reproducing device
JPS63282961A (en) Adding device for tape recorder
JPS6083242A (en) Starting method of timer video recording
JPH04141848A (en) Vtr index code write system
JPH01169764A (en) Video tape recorder
JPS59117747A (en) Magnetic recording and reproducing device
JPS60201504A (en) Magnetic recording and reproducing device
JPS6112182A (en) Disc servo device of video tape recorder
JPS6193793A (en) Magnetic recording method
JPS6047656B2 (en) Automatic speed switching circuit
JPH01296784A (en) Magnetic recording and reproducing device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term