JPH0537311Y2 - - Google Patents

Info

Publication number
JPH0537311Y2
JPH0537311Y2 JP11453688U JP11453688U JPH0537311Y2 JP H0537311 Y2 JPH0537311 Y2 JP H0537311Y2 JP 11453688 U JP11453688 U JP 11453688U JP 11453688 U JP11453688 U JP 11453688U JP H0537311 Y2 JPH0537311 Y2 JP H0537311Y2
Authority
JP
Japan
Prior art keywords
voltage
under test
device under
test
ground potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11453688U
Other languages
Japanese (ja)
Other versions
JPH0235241U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11453688U priority Critical patent/JPH0537311Y2/ja
Publication of JPH0235241U publication Critical patent/JPH0235241U/ja
Application granted granted Critical
Publication of JPH0537311Y2 publication Critical patent/JPH0537311Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は商用電源電圧をノイズフイルタを介し
て導入し、ノイズフイルタ出力のセンター電位を
シヤーシに接続してこれをグランド電位とし内蔵
した測定回路の測定端子と、電子回路を搭載した
被試験器の内部回路との間にプローブを接続し被
試験器をテストする装置に関するものである。
[Detailed description of the invention] [Industrial application field] The present invention introduces the commercial power supply voltage through a noise filter, connects the center potential of the noise filter output to the chassis, and uses this as ground potential to create a built-in measurement circuit. The present invention relates to a device for testing a device under test by connecting a probe between the measurement terminal of the device and the internal circuit of the device under test equipped with an electronic circuit.

〔従来の技術〕[Conventional technology]

本考案は、例えばエミユレータ、オシロスコー
プ等に適用できるものである。本明細書ではエミ
ユレータを例に上げて説明する。
The present invention can be applied to, for example, emulators, oscilloscopes, etc. In this specification, an emulator will be used as an example.

第2図に従来のテスト装置を用いたエミユレー
タの要部構成例を示す。エミユレータは、コンピ
ユータ(以下CPU)を搭載した装置に組込まれ
たソフトウエアの“虫”を検査したり、CPUの
良否を検査する装置である。エミユレータは、被
試験器のターゲツトCPUをソケツトから取外し、
これをエミユレータ側に装填する。そしてこのエ
ミユレータ側に装填したターゲツトCPUを被試
験器のソフトウエアで動作させ、その時のターゲ
ツトCPUの各部の信号をエミユレータで測定す
ることで、前記ソフトウエアの“虫”を捜したり
ターゲツトCPUの良否を検査している。
FIG. 2 shows an example of the main part configuration of an emulator using a conventional test device. An emulator is a device that tests for bugs in the software installed in devices equipped with computers (hereinafter referred to as CPUs), and tests the quality of the CPU. The emulator removes the target CPU of the device under test from the socket,
Load this into the emulator side. Then, by operating the target CPU loaded on the emulator side with the software of the device under test, and measuring the signals of each part of the target CPU with the emulator, you can search for "insects" in the software and determine whether the target CPU is good or not. is being inspected.

このようなエミユレータにおいては、エミユレ
ータ側のグランド電位と、被試験器のグランド電
位との間に、大きな差電圧が発生する場合があ
り、これにより被試験器の内部回路における電子
素子を破壊してしまう問題がある。これを第2図
を参照して説明する。
In such emulators, a large voltage difference may occur between the ground potential of the emulator and the ground potential of the device under test, which may destroy electronic elements in the internal circuit of the device under test. There is a problem with it. This will be explained with reference to FIG.

被試験器20のターゲツトCPU(図示せず)を
ICソケツトから取外し、このICソケツトのピン
11,12(通常、ターゲツトCPUの端子ピン
は多数本からなるがここでは2本のみ示す)へエ
ミユレータ(以下テスト装置と記す)30からプ
ローブ9を接続する。取外したターゲツトCPU
は、テスト装置30側に設けられたICソケツト
部分(図示せず)に装填される。なお、被試験器
の前記ICソケツトの各ピンと、エミユレータ側
のICソケツトの各ピンは、プローブ9により並
列接続されている。
The target CPU (not shown) of the device under test 20
Remove it from the IC socket, and connect the probe 9 from the emulator (hereinafter referred to as test equipment) 30 to pins 11 and 12 of this IC socket (normally, the target CPU has many terminal pins, but only two are shown here). . Removed target CPU
is loaded into an IC socket (not shown) provided on the test device 30 side. Note that each pin of the IC socket of the device under test and each pin of the IC socket of the emulator are connected in parallel by a probe 9.

このような第2図に示す装置において、テスト
装置30は商用電源(例えば柱上トランス1)か
ら電力を取入れ、第3図に示すような安定化電源
により定電圧を得てテスト装置30を構成する各
部の測定回路に一定電圧Vcを供給している。
In the device shown in FIG. 2, the test device 30 receives power from a commercial power source (for example, the pole transformer 1) and obtains a constant voltage from a stabilized power source as shown in FIG. A constant voltage Vc is supplied to the measurement circuits of each part.

ここで商用電源にはノイズが混入しているの
で、テスト装置30は、ノイズフイルタ3により
このノイズを除去し、綺麗な電圧波形を点P1,
P2から第3図の安定化電源に加えている。ノイ
ズフイルタ3は、第2図に示す如く、インダクタ
ンスL1,L2とコンデンサC1,C2により構
成される(通常、L1=L2,C1=c2であ
る)。ノイズフイルタ3のセンター電位であるコ
ンデンサC1とC2の接続点A1は、テスト装置
30のシヤーシ4上の或る点A2に接続される。
Here, since noise is mixed in the commercial power supply, the test device 30 removes this noise using the noise filter 3 and generates a clean voltage waveform at the point P1.
P2 is added to the stabilized power supply shown in Figure 3. As shown in FIG. 2, the noise filter 3 is composed of inductances L1, L2 and capacitors C1, C2 (normally, L1=L2, C1=c2). A connection point A1 between capacitors C1 and C2, which is the center potential of the noise filter 3, is connected to a certain point A2 on the chassis 4 of the test device 30.

第3図を簡単に説明すると同図のノイズフイル
タ3は第2図に示すものであり、このノイズフイ
ルタ3の出力は整流器4で整流され、定電圧回路
5に加えられる。定電圧回路5は導入した電圧を
一定電圧に変換して出力する。コンデンサCA
出力に含まれるリツプルを除去する作用を持ち、
大きな容量値である。
To briefly explain FIG. 3, the noise filter 3 in the same figure is shown in FIG. 2, and the output of this noise filter 3 is rectified by a rectifier 4 and applied to a constant voltage circuit 5. The constant voltage circuit 5 converts the introduced voltage into a constant voltage and outputs it. Capacitor C A has the function of removing ripple included in the output,
This is a large capacity value.

一般に柱上トランス1の巻線の一方端子は接地
されているが、日本の電力配線では、どちらの極
が接地極か分らないのが実情である。ここで柱上
トランス1が100Vと仮定すると、センター電位
であるシヤーシ4の電位は、同じ値のC1とC2
で1/2に分圧され、50Vの値(対地電圧7)を持
つ。
Generally, one terminal of the winding of the pole transformer 1 is grounded, but in Japan's power wiring, it is not known which pole is the ground terminal. Here, assuming that the pole transformer 1 is 100V, the potential of the chassis 4, which is the center potential, is the same value as C1 and C2.
The voltage is divided by 1/2 and has a value of 50V (voltage to ground 7).

通常、テスト装置30は、内部回路のコモン電
位(グランド電位)としてシヤーシ電位を用いて
おり、回路のグランド電位(以下、GND電位と
言う)は、第2図の如くシヤーシ4の或る点A3
に接続される。
Normally, the test device 30 uses a chassis potential as the common potential (ground potential) of the internal circuit, and the ground potential of the circuit (hereinafter referred to as GND potential) is set at a certain point A3 of the chassis 4 as shown in FIG.
connected to.

一方、被試験器20は、テスト装置30を使用
するユーザ側の装置であるので(各種の構成が考
えられので)、この被試験器20のシヤーシ15
とグランド電位(GND電位2)との接続関係、
及び内部の構成、及びシヤーシ15が有する対地
電位等を特定することはできない。説明を加える
と、被試験器20の或るものは、GND2とシヤ
ーシ15が直接接続されている場合もあり、又は
インピーダンスZ2を介して接続されている場合も
ある。また被試験器20の或るものは、シヤーシ
15が大地に接地されている場合もあり、また接
地されていず、或る電圧を有している場合もあ
る。
On the other hand, since the device under test 20 is a device on the user side that uses the test device 30 (various configurations are possible), the chassis 15 of the device under test 20 is
The connection relationship between and the ground potential (GND potential 2),
It is not possible to specify the internal configuration, the ground potential, etc. of the chassis 15. To explain, in some devices under test 20, GND2 and chassis 15 may be directly connected, or may be connected via impedance Z2 . In some cases, the chassis 15 of the device under test 20 is grounded, and in other cases, the chassis 15 is not grounded and has a certain voltage.

第2図ではインピーダンスZ2を介してGND2
とシヤーシ15が接続されており、シヤーシ15
は接地されている場合で説明する。また、通常、
ターゲツトCPU(図示せず)には、ゲート素子が
接続されているので、第2図ではダイオードD1
とトランジスタQ1と抵抗R1から構成されるゲ
ート素子13がソケツトピン11に接続される如
く記載した。
In Figure 2, GND2 is connected via impedance Z2 .
and chassis 15 are connected, and chassis 15
will be explained assuming that it is grounded. Also, usually
Since a gate element is connected to the target CPU (not shown), the diode D1 in Fig. 2 is connected to the target CPU (not shown).
The gate element 13 composed of the transistor Q1 and the resistor R1 is connected to the socket pin 11.

このような被試験器20のターゲツトCPUが
装填されていたICソケツトへ第2図の如くテス
ト装置30のプローブ9を接続すると、被試験器
20のGND2に対して、テスト装置30のシヤ
ーシ4及びGND1が50Vの電位を待つので、ゲ
ート素子13が破損する。
When the probe 9 of the test device 30 is connected to the IC socket in which the target CPU of the device under test 20 is loaded as shown in FIG. Since GND1 waits for a potential of 50V, the gate element 13 will be damaged.

説明を加えると、テスト装置30のドランバ5
は測定端子P3から、例えば或る信号を被試験器
20へ加えるが、この測定端子P3とGND1と
は、通常或るインピーダンスZ1介して接続されて
いると見ることができる。
To explain, the driver 5 of the test device 30
For example, a certain signal is applied to the device under test 20 from the measurement terminal P3, and it can be seen that the measurement terminal P3 and GND1 are normally connected through a certain impedance Z1 .

このインピーダンスZ1は次に説明する値であ
る。ドライバ5はテスト装置30が内蔵する第3
図に示すような安定化電源のVcとGND1の間に
接続される。安定化電源の出力端には、第3図に
示す大容量のコンデンサCAが接続されており、
これは商用周波数に対し数Ωのインピーダンス
Zaである。また、第3図の電源ライン1とドラ
イバ5の出力端の間のインピーダンスzbは、ド
ランバ5の内部回路素子により、通常、数10Ω程
度である。従つて、第2図に示すインピーダンス
Z1は、Z1=za+zb=数10Ωである。
This impedance Z1 is a value explained next. The driver 5 is a third driver built in the test device 30.
It is connected between the stabilized power supply Vc and GND1 as shown in the figure. A large capacity capacitor C A shown in Figure 3 is connected to the output end of the stabilized power supply.
This is an impedance of several ohms for commercial frequencies.
It is Za. Further, the impedance zb between the power supply line 1 and the output end of the driver 5 in FIG. 3 is usually about several tens of ohms due to the internal circuit elements of the driver 5. Therefore, the impedance shown in Figure 2
Z 1 is Z 1 =za+zb=several 10Ω.

また、被試験器20のゲート素子13が接続さ
れている電源Vcも第3図に示すような安定化電
源を介してGND2に接続されている。従つて第
2図の被試験器20において、Vc−GND2間は
インピーダンスZ3で接続されていると見ることが
できる。このインピーダンスZ3は第3図のコンデ
ンサCAと見ることができ数Ωである。
Further, the power supply Vc to which the gate element 13 of the device under test 20 is connected is also connected to GND2 via a stabilized power supply as shown in FIG. Therefore, in the device under test 20 shown in FIG. 2, it can be seen that Vc and GND2 are connected through impedance Z3 . This impedance Z 3 can be seen as the capacitor C A in FIG. 3 and is several ohms.

ここでプローブ9をICソケツトピン11,1
2に接続する際、ソケツトピン12(グランド電
位同士の接続)の方が常に信号ライン(ソケツト
ピン11側)の接続より先に接続されればよい
が、先に信号ラインのソケツトピン11の方が先
に接続される場合もある。すると、信号ライン同
士が接続され、グランド電位同士はまだ接続され
ていない期間において、大地→対地電圧7→シヤ
ーシ4の点A2→インピーダンスZ1→ソケツトピ
ン11→トランジスタQ1→抵抗R1→インピー
ダンスZ3→インピーダンスZ2→シヤーシ15の点
A4→大地なるループが形成され、ゲート素子1
3のトランジスタQ1のベース・エミツタ間及び
ベース・コレクタ間に高電圧が印加される。通
常、ゲート素子を構成するトランジスタは高耐圧
に製造されていないので破壊される。
Now connect the probe 9 to the IC socket pins 11 and 1.
2, socket pin 12 (connection between ground potentials) should always be connected before the signal line (socket pin 11 side), but socket pin 11 of the signal line should be connected first. Sometimes they are connected. Then, during the period when the signal lines are connected and the ground potentials are not yet connected, the following changes occur: earth → ground voltage 7 → point A2 of chassis 4 → impedance Z 1 → socket pin 11 → transistor Q1 → resistor R1 → impedance Z 3 → Impedance Z 2 → point A4 of chassis 15 → ground loop is formed, gate element 1
A high voltage is applied between the base and emitter and between the base and collector of transistor Q1 of No. 3. Normally, the transistors constituting the gate elements are not manufactured to have a high breakdown voltage and are therefore destroyed.

〔考案が解決しようとする課題〕[The problem that the idea aims to solve]

以上のような内部回路の破損を防ぐため、従来
はテスト装置30のGND1に一端に接続された
アースクリツプを設け、まず、このアースクリツ
プを被試験器20のGND2へ接続して、テスト
装置30と被試験器20のグランド電位同士を同
電位にしてから、プローブ9を接続していた。こ
のようにすれば上述の破損を防ぐことができる
が、一旦接続したアースクリツプがプローブ9を
接続する直前に外れてしまい、結果的に被試験器
20の内部回路を破損してしまうことがある。又
は、アースクリツプを間違えて被試験器のGND
2以外の所へ接続し、その後プローブ9を接続す
ることもある。
In order to prevent damage to the internal circuits as described above, conventionally, a ground clip is provided with one end connected to GND1 of the test equipment 30. First, this ground clip is connected to GND2 of the device under test 20, and then the test equipment 30 is connected to GND2. The probe 9 was connected after the ground potentials of the tester and the device under test 20 were set to the same potential. In this way, the damage described above can be prevented, but the ground clip once connected may come off just before connecting the probe 9, resulting in damage to the internal circuit of the device under test 20. . Or, you may have accidentally connected the ground clip to the GND of the device under test.
The probe 9 may be connected to a location other than 2, and then the probe 9 may be connected.

本考案の目的は、このような課題を解決し、被
試験器の内部回路を破損する恐れのないテスト装
置を提供することである。
An object of the present invention is to solve such problems and provide a test device that does not cause damage to the internal circuit of the device under test.

〔課題を解決するための手段〕[Means to solve the problem]

本考案は、上記課題を解決するために 商用電源電圧をノイズフイルタを介して導入
し、ノイズフイルタ出力のセンター電位をシヤー
シに接続してこれをグランド電位とし、内蔵した
測定回路の測定端子と、電子回路を搭載した被試
験器の内部回路との間に複数ラインからなるプロ
ーブを接続し、被試験器をテストする装置におい
て、 前記各測定端子に設けられたリレーと、 当該テスト装置のグランド電位と被試験器のグ
ランド電位との差電位を導入し、これが設定電圧
より小の時のみ前記総べてのリレーをオンにする
制御回路と、 一端が当該テスト装置のグランド電位に接続さ
れ、他端がクリツプにより被試験器のグランド電
位に接続できるアースクリツプ37と、 を備え、アースクリツプが外れ前記差電圧が設定
電圧より大の場合にリレーがオンとならないよう
に制御したものである。
In order to solve the above problems, the present invention introduces the commercial power supply voltage through a noise filter, connects the center potential of the noise filter output to the chassis, uses it as ground potential, and connects it to the measurement terminal of the built-in measurement circuit. In a device that tests the device under test by connecting a probe consisting of multiple lines between the internal circuit of the device under test equipped with an electronic circuit, a relay provided at each measurement terminal and a ground potential of the test device. and the ground potential of the device under test, and a control circuit that turns on all the relays only when this voltage is smaller than the set voltage, one end of which is connected to the ground potential of the test equipment, the other An earth clip 37 whose end can be connected to the ground potential of the device under test by a clip is provided, and the relay is controlled so as not to turn on when the earth clip is removed and the differential voltage is greater than the set voltage.

〔作用〕[Action]

本考案では、一旦接続したアースクリツプが外
れたり、アースクリツプの接続位置とを間違えた
りして、テスト装置のグランド電位と被試験器の
グランド電位との差電圧が設定電圧より大きくな
つても、リレーがオンとならないように制御回路
でリレーをコントロールしている。
With this invention, even if the ground clip that has been connected becomes disconnected or the ground clip is connected in the wrong position, and the difference voltage between the ground potential of the test equipment and the ground potential of the device under test becomes larger than the set voltage, A control circuit controls the relay to prevent it from turning on.

〔実施例〕〔Example〕

以下、図面を用いて本考案を詳しく説明する。 Hereinafter, the present invention will be explained in detail using the drawings.

第1図は本考案に係るテスト装置の一実施例と
被試験器を示す図である。
FIG. 1 is a diagram showing an embodiment of a test apparatus and a device under test according to the present invention.

第1図のテスト装置10が第2図のテスト装置
30と異なる点は次の通りである。
The test apparatus 10 shown in FIG. 1 differs from the test apparatus 30 shown in FIG. 2 in the following points.

各測定端子P1,P2にリレーK1,K2を
設けたこと。
Relays K1 and K2 are provided at each measurement terminal P1 and P2.

前記各リレーのオン・オフを制御する制御回
路30を設けたこと。
A control circuit 30 is provided to control on/off of each of the relays.

である。It is.

その他の構成は、第2図と同様であるため、同
様の部分には同一の構成番号を付してその説明を
省略する。
Since the other configurations are the same as those in FIG. 2, similar parts are given the same configuration numbers and their explanations will be omitted.

制御回路30は、テスト装置10のグランド電
位GND1と被試験器のグランド電位GND2との
差電圧を導入し、これが設定電圧(例えば7V)
より小の時のみリレーK1,K2をオンにする機
能を持つものであれば、その構成を第1図に限定
しない。第1図の構成を説明すると、GND1の
電位とGND2の電位は、リレーK2を挟んだ位
置で取出されトランス31の一次巻線に加えられ
る。トランス31の2次巻線は整流器32にて整
流され、脈動する直流電圧に変換される。この脈
動電圧のピーク値は、ピーク検出器33にて取出
され、このピーク検出器33の出力は、コンパレ
ータ34のマイナス入力端子に加えられる。コン
パレータ34はプラス入力端子に設定電圧として
例えば7Vの電圧が加えられており、この7Vとピ
ーク検出器33の出力レベルを比較する。この設
定電圧7Vは、この電圧以下であればリレーK2
をオンにしても強い火花が発生せず、リレーを傷
付けないと仮定した場合の値である。コンパレー
タ34の出力は、ドライバ35に加えられ、ドラ
イバ35はコイル36に電流を流してリレーK
1,K2を同時にオンにする。もちろん、GND
1とGND2の差電圧が7Vより大きい場合には、
コイル36に電流が流れず、リレーK1,K2は
オンにならない。
The control circuit 30 introduces a voltage difference between the ground potential GND1 of the test device 10 and the ground potential GND2 of the device under test, and this is set as a set voltage (for example, 7V).
The configuration is not limited to that shown in FIG. 1 as long as it has the function of turning on relays K1 and K2 only when the voltage is smaller. To explain the configuration of FIG. 1, the potentials of GND1 and GND2 are taken out at a position sandwiching relay K2 and applied to the primary winding of transformer 31. The secondary winding of the transformer 31 is rectified by a rectifier 32 and converted into a pulsating DC voltage. The peak value of this pulsating voltage is taken out by a peak detector 33, and the output of this peak detector 33 is applied to a negative input terminal of a comparator 34. The comparator 34 has a set voltage, for example, 7V, applied to its positive input terminal, and compares this 7V with the output level of the peak detector 33. This set voltage of 7V is the relay K2 if it is below this voltage.
This value is based on the assumption that strong sparks will not occur and the relay will not be damaged when the relay is turned on. The output of the comparator 34 is applied to the driver 35, which causes current to flow through the coil 36 and relay K.
1.Turn on K2 at the same time. Of course, GND
If the voltage difference between 1 and GND2 is greater than 7V,
No current flows through the coil 36, and the relays K1 and K2 do not turn on.

以上のように構成された第1図装置においては
まず、一端がテスト装置10のGND1に接続さ
れ、他端がクリツプであるアースクリツプ37を
用いてGND1とGND2を接続する。
In the apparatus shown in FIG. 1 constructed as described above, first, one end is connected to GND1 of the test apparatus 10, and the other end is a clip to connect GND1 and GND2 using the earth clip 37.

すると、リレーK2の両端の電位が等しくなる
ので、トランス31の一次巻線に加わる電圧は
0Vである。即ち、必ず差電圧は0Vとなり、設定
電圧(7V)より小になる。従つて、制御回路3
0によりリレーK1,K2はオンとなり、テスト
装置10は、測定動作を行なうことができる。
Then, since the potentials at both ends of relay K2 become equal, the voltage applied to the primary winding of transformer 31 is
It is 0V. That is, the differential voltage is always 0V, which is smaller than the set voltage (7V). Therefore, the control circuit 3
0 turns on relays K1 and K2, and test device 10 can perform measurement operations.

このように一旦、リレーK2がオンになると、
テスト装置10のGND1と被試験器20のGND
2とは同電位となるため、被試験器20の内部回
路へ対地電圧7の高電圧(例えば50V)が加わる
ことがないこの理由を第4図で説明する。第4図
は第1図の各インピーダンスZ1,Z2,Z3とゲート
素子13部の等価回路である。同図から明らかな
ようにGND1とGND2が接続されるとゲート素
子13の各端子間(例えばベース・エミツタ間)
には電圧は加わらない。
In this way, once relay K2 is turned on,
GND1 of test equipment 10 and GND of device under test 20
2, the high voltage (for example, 50 V) of the ground voltage 7 is not applied to the internal circuit of the device under test 20. The reason for this will be explained with reference to FIG. FIG. 4 is an equivalent circuit of each impedance Z 1 , Z 2 , Z 3 and gate element 13 shown in FIG. 1. As is clear from the figure, when GND1 and GND2 are connected, each terminal of the gate element 13 (for example, between the base and emitter)
No voltage is applied to.

言替えると、一旦、リレーK2がオンになれ
ば、その後アースクリツプ37が外れても被試験
器20に損傷を与える恐れはない。
In other words, once the relay K2 is turned on, there is no risk of damaging the device under test 20 even if the earth clip 37 is subsequently removed.

なお、アースクリツプ37を用いず、直接、リ
レーK2をオンとして(リレーK1はオフ)、
GND1とGND2を同電位とするのは不都合であ
る。その理由は、もし対地電圧7が例えば50Vで
あれば、この電圧により、リレーK2をオンにし
た瞬間にリレーの接点に強い火花が飛び、リレー
の寿命を縮めるからである。
In addition, without using the ground clip 37, directly turn on relay K2 (relay K1 is off),
It is inconvenient to set GND1 and GND2 to the same potential. The reason for this is that if the ground voltage 7 is, for example, 50V, this voltage will cause a strong spark to fly to the contacts of the relay the moment the relay K2 is turned on, shortening the life of the relay.

〔本考案の効果〕[Effects of this invention]

以上述べたように本考案によれば一旦接続した
アースクリツプ37が外れた場合、又はアースク
リツプ37を間違えて、GND2以外の位置に接
続したような場合にも、リレーK1,K2がオン
となる恐れはない。従つて被試験器20を誤つて
損傷することがない。
As described above, according to the present invention, relays K1 and K2 are turned on even if the ground clip 37 that has been connected comes off, or if the ground clip 37 is connected to a position other than GND2 by mistake. There's no fear. Therefore, the device under test 20 will not be damaged by mistake.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に係るテスト装置の一実施例と
被試験器を示す図、第2図は従来例を示す図、第
3図は安定化電源の構成を示す図、第4図は第1
図の等価回路を示す図である。 3……ノイズフイルタ、10……テスト装置、
30……制御回路、37……アースクリツプ。
Fig. 1 is a diagram showing an embodiment of the test device and the device under test according to the present invention, Fig. 2 is a diagram showing a conventional example, Fig. 3 is a diagram showing the configuration of a stabilized power supply, and Fig. 4 is a diagram showing the configuration of a stabilized power supply. 1
It is a figure which shows the equivalent circuit of a figure. 3...Noise filter, 10...Test device,
30...Control circuit, 37...Earth clip.

Claims (1)

【実用新案登録請求の範囲】 商用電源電圧をノイズフイルタを介して導入
し、ノイズフイルタ出力のセンター電位をシヤー
シに接続してこれをグランド電位とし、内蔵した
測定回路の測定端子と、電子回路を搭載した被試
験器の内部回路との間に複数ラインからなるプロ
ーブを接続し、被試験器をテストする装置におい
て、 前記各測定端子に設けられたリレーと、 当該テスト装置のグランド電位と被試験器のグ
ランド電位との差電圧を導入し、これが設定電圧
より小の時のみ前記総べてのリレーをオンにする
制御回路と、 一端が当該テスト装置のグランド電位に接続さ
れ、他端がクリツプにより被試験器のグランド電
位に接続できるアースクリツプ37と、 を備えたことを特徴とするテスト装置。
[Claim for Utility Model Registration] Introducing the commercial power supply voltage through a noise filter, connecting the center potential of the output of the noise filter to the chassis and making it the ground potential, and connecting the measurement terminal of the built-in measurement circuit and the electronic circuit. In a device that tests the device under test by connecting a probe consisting of multiple lines between the internal circuit of the device under test installed, a relay provided at each measurement terminal and a ground potential of the test device and the device under test are connected. A control circuit that introduces a voltage difference between the test equipment's ground potential and turns on all of the relays only when this voltage is smaller than a set voltage; A test device comprising: an earth clip 37 that can be connected to the ground potential of a device under test.
JP11453688U 1988-08-31 1988-08-31 Expired - Lifetime JPH0537311Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11453688U JPH0537311Y2 (en) 1988-08-31 1988-08-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11453688U JPH0537311Y2 (en) 1988-08-31 1988-08-31

Publications (2)

Publication Number Publication Date
JPH0235241U JPH0235241U (en) 1990-03-07
JPH0537311Y2 true JPH0537311Y2 (en) 1993-09-21

Family

ID=31355377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11453688U Expired - Lifetime JPH0537311Y2 (en) 1988-08-31 1988-08-31

Country Status (1)

Country Link
JP (1) JPH0537311Y2 (en)

Also Published As

Publication number Publication date
JPH0235241U (en) 1990-03-07

Similar Documents

Publication Publication Date Title
US10359461B2 (en) Integrated circuit protection during high-current ESD testing
EP0329245B1 (en) Integrated low-pass filter arrangement
US5399975A (en) Method of testing continuity of a connection between an integrated circuit and a printed circuit board by current probing integrated circuit
US7333311B2 (en) Method and structure for AC coupled insitu ESD protection
JPH0537311Y2 (en)
US5760596A (en) Testing series passive components without contacting the driven node
JPH05181983A (en) Common bias circuit
DE69830467T2 (en) Circuit for automatically switching on a battery-operated voltage measuring device
US6009260A (en) Emulation device with no fear of faulty operation due to noise
JPH08248102A (en) Function inspection circuit of electronic circuit and method therefor
Xiu Failures caused by supply fluctuations during system-level ESD
US6750663B2 (en) Method and system for conducting continuity testing on analog devices having sensitive input nodes
US6809511B2 (en) Device power supply and IC test apparatus
JPH0438303Y2 (en)
JPH07239371A (en) Testing circuit for semiconductor integrated circuit
JP4043201B2 (en) Electronic circuit unit with test connector
JP2922020B2 (en) Semiconductor device test method and semiconductor device test apparatus
JPH0422886A (en) Semiconductor input/output circuit
JP3469160B2 (en) Contact inspection sensitivity improvement device
JPH026775A (en) Semiconductor digital integrated circuit
JPH05157793A (en) Power source circuit with check of shortcircuiting
JPS6217727Y2 (en)
JP2503841Y2 (en) DC power supply maintenance device
JPH0547410Y2 (en)
JP2778090B2 (en) Capacitive coupling circuit