JPH0537308Y2 - - Google Patents
Info
- Publication number
- JPH0537308Y2 JPH0537308Y2 JP1987094038U JP9403887U JPH0537308Y2 JP H0537308 Y2 JPH0537308 Y2 JP H0537308Y2 JP 1987094038 U JP1987094038 U JP 1987094038U JP 9403887 U JP9403887 U JP 9403887U JP H0537308 Y2 JPH0537308 Y2 JP H0537308Y2
- Authority
- JP
- Japan
- Prior art keywords
- interface circuit
- signal data
- data
- supplied
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案はコンピユータからの印字データを受け
て印字する印字装置に関し、さらに詳言すれば2
以上のインタフエース回路を備えた印字装置に関
する。[Detailed description of the invention] (Field of industrial application) The present invention relates to a printing device that receives print data from a computer and prints.
The present invention relates to a printing device equipped with the above interface circuit.
(従来技術)
印字装置において多様なホストコンピユータ、
またはパーソナルコンピユータと接続可能とする
ため、複数のインタフエース回路を搭載してい
る。(Prior art) Various host computers,
Alternatively, it is equipped with multiple interface circuits to enable connection with a personal computer.
この様な場合、たとえば通常搭載されるものと
してはセントロニクス準拠標準インタフエース回
路とRS−232C規格シリアル・インタフエース回
路等である。前者は後者に比較して転送速度は高
速であるが一方向へのデータ転送能力しか持た
ず、後者はデータ転送速度は前者より遅いが双方
向へのデータ転送能力を有する。 In such a case, for example, what is normally installed is a Centronics-compliant standard interface circuit and an RS-232C standard serial interface circuit. The former has a higher data transfer rate than the latter but only has the ability to transfer data in one direction, while the latter has a slower data transfer rate than the former but has the ability to transfer data in both directions.
さらに上記両者のインタフエース回路が搭載さ
れているものの、使用に際してたとえば相手側の
コンピユータに対応してスイツチ回路により使用
をする一方のインタフエース回路を選択し、選択
されない方のインタフエース回路はスイツチ回路
により選択されるまで使用できない構成になつて
いた。 Furthermore, although both of the above interface circuits are installed, when using the interface circuit, for example, one of the interface circuits to be used is selected by a switch circuit corresponding to the other party's computer, and the unselected interface circuit is used as a switch circuit. The configuration was such that it could not be used until it was selected.
(考案が解決しようとする問題点)
したがつて、上記した例の如く複数のインタフ
エース回路が搭載されていても一方のインタフエ
ース回路のみが使用されるだけで、他のインタフ
エース回路は選択されるのを待つのみであるとい
う問題点があつた。(Problem that the invention aims to solve) Therefore, even if multiple interface circuits are installed as in the example above, only one interface circuit is used, and the other interface circuits cannot be selected. The problem was that all you had to do was wait for it to be done.
また、インタフエース回路の選択を誤つて入力
データに対応しない方のインタフエース回路を選
択すると、印字が全く行なわれないという問題点
があつた。 Further, if an interface circuit is selected incorrectly and an interface circuit that does not correspond to the input data is selected, there is a problem that no printing is performed at all.
本考案は上記した問題点を解決した印字装置を
提供することを目的とする。 An object of the present invention is to provide a printing device that solves the above-mentioned problems.
(問題点を解決するための手段、作用)
上記の問題点を解決するために第1図に示す機
能ブロツク図の如く構成した。(Means and operations for solving the problems) In order to solve the above problems, the system was constructed as shown in the functional block diagram shown in FIG.
印字データを含む信号データが外部から供給さ
れる複数のインタフエース回路1,2(以下、説
明のため複数を“2”として説明する)および印
字データにともなつた印字を行なう印字手段3を
備えた印字装置4において、最先に何れのインタ
フエース回路1または2を介して信号データが供
給されたかを判別する第1判別手段5と、第1判
別手段5により判別されたインタフエース回路以
外のインタフエース回路を介した信号データの供
給を実質的に停止する停止手段6,7を有する。
したがつて最先に信号データがインタフエース回
路1を介して供給されたときはその旨が第1判別
手段5により判別されて、停止手段7によつてイ
ンタフエース回路2からの信号データの供給は実
質的に停止され、インタフエース回路1、実質的
に開かれている停止手段6、第1判別手段5を介
して入力信号データが供給されて印字手段3によ
り、印字データに対応して印字がなされる。さら
に入力信号データが改ページコマンドデータであ
ることを判別する判別手段8と、改ペジコマンド
が実行されたとき停止手段6,7による信号デー
タの供給停止を解除する図示しない解除手段とを
備えており、第1判別手段5を介して供給された
入力信号データが改ページコマンドデータである
ときは第2判別手段8によりその旨判別され、改
ページコマンドデータによる改ページ後、解除手
段により、停止手段7からの信号データの供給停
止が実質的に解除される。この結果、停止手段6
および7共に、信号データの出力を実質的に停止
させられていない状態である。この状態において
再び何れかのインタフエース回路に信号データが
供給されてくるのを持つことになる。なお上記は
インタフエース回路1に最先に信号データが供給
されて来た場合を例に説明したがインタフエース
回路2に最先に信号データが供給されて来た場合
についても同様である。 It is equipped with a plurality of interface circuits 1 and 2 (hereinafter, for the sake of explanation, the plurality will be referred to as "2") to which signal data including print data is supplied from the outside, and a printing means 3 that performs printing in accordance with the print data. In the printing device 4, a first determining means 5 determines through which interface circuit 1 or 2 signal data is supplied first, and a circuit other than the interface circuit determined by the first determining means 5 is provided. It has stop means 6, 7 for substantially stopping the supply of signal data via the interface circuit.
Therefore, when signal data is first supplied via the interface circuit 1, this is determined by the first determining means 5, and the stopping means 7 stops the supply of signal data from the interface circuit 2. is substantially stopped, input signal data is supplied via the interface circuit 1, the substantially open stopping means 6, and the first determining means 5, and the printing means 3 prints in accordance with the print data. will be done. Furthermore, it is provided with a discriminating means 8 for discriminating that the input signal data is page break command data, and a canceling means (not shown) for canceling the stoppage of signal data supply by the stopping means 6 and 7 when the page break command is executed. , when the input signal data supplied via the first determining means 5 is page break command data, the second determining means 8 determines that fact, and after the page is broken by the page break command data, the canceling means causes the stopping means to The suspension of supply of signal data from 7 is substantially canceled. As a result, the stopping means 6
In both cases 7 and 7, the output of signal data is not substantially stopped. In this state, signal data will be supplied to one of the interface circuits again. Note that although the above description has been made by taking as an example the case in which signal data is supplied to the interface circuit 1 first, the same applies to the case in which signal data is supplied to the interface circuit 2 first.
したがつて選択するべきインタフエース回路を
誤つたりすることはなくなる。 Therefore, there is no possibility of selecting the wrong interface circuit.
(実施例) 以下、本考案を実施例により説明する。(Example) The present invention will be explained below with reference to examples.
第2図は本考案の実施例を用いた機器構成図を
示し、第3図は本考案の第1実施例の構成を示す
ブロツク図である。 FIG. 2 shows a configuration diagram of equipment using an embodiment of the present invention, and FIG. 3 is a block diagram showing the configuration of the first embodiment of the present invention.
印字装置15にはマイクロコンピユータからな
る外部機器16からの信号データがセントロニク
ス準拠インタフエース回路を介して供給され、外
部機器17からの入力データがRS−232C規格シ
リアル・インタフエース回路を介して供給され
る。 Signal data from an external device 16 consisting of a microcomputer is supplied to the printing device 15 via a Centronics-compliant interface circuit, and input data from an external device 17 is supplied via an RS-232C standard serial interface circuit. Ru.
印字装置15は、外部機器16からの信号デー
タを受けるセントロニクス準拠パラレル・インタ
フエース回路18と、外部機器17からの信号デ
ータを受けるRS−232C規格シリアル・インタフ
エース回路19と、インタフエース回路18また
は19を介して供給された信号データを受けて処
理するCPU20、キヤラクタジエネレータROM
(以下CGROM)21、ワーキングエリア22A
および外字登録エリア22Bを有するRAM2
2、プログラムを記憶させたプログラムROM2
3、電源投入時の立上りモードを設定するための
デイツプスイツチ24、インタフエース回路1
8,19の何れに信号データが供給されるかを
CPU20に伝達する割り込みコントローラ25
および印字部26を備えており、インタフエース
回路18,19を介して供給された印字データに
対応して印字を行なうように構成されている。す
なわち印字装置15にはインタフエース回路1
8,19を備え、受信したインタフエース回路1
8または19を選択するように構成されている。 The printing device 15 includes a Centronics-compliant parallel interface circuit 18 that receives signal data from an external device 16, an RS-232C standard serial interface circuit 19 that receives signal data from an external device 17, and an interface circuit 18 or A CPU 20 that receives and processes signal data supplied through the ROM 19, and a character generator ROM.
(hereinafter referred to as CGROM) 21, working area 22A
RAM 2 with external character registration area 22B
2. Program ROM2 that stores programs
3. Deep switch 24 for setting the startup mode when the power is turned on, interface circuit 1
8 or 19 to which the signal data is supplied.
Interrupt controller 25 transmits to CPU 20
and a printing section 26, and is configured to perform printing in accordance with print data supplied via interface circuits 18 and 19. That is, the printing device 15 has an interface circuit 1.
8, 19, receiving interface circuit 1
It is configured to select 8 or 19.
上記の如く構成された本考案の一実施例におけ
る印字装置15の作用をROM23に記憶させた
プログラムに伴つて第4図により説明する。 The operation of the printing device 15 in one embodiment of the present invention constructed as described above will be explained with reference to FIG. 4 along with the program stored in the ROM 23.
印字装置15に電源の供給を開始したときイン
タフエース回路18および19の初期設定を含む
初期設定がなされて(ステツプa)、外部機器1
6,17から信号データが入力されて来るのを待
つ。ステツプaにおける初期設定にはデイツプス
イツチ24による立上りモードの設定も含まれて
いる。この状態においてはインタフエース回路1
8および19が共に信号データ受信可能の状態と
なつている。 When power is supplied to the printing device 15, initial settings including initial settings of the interface circuits 18 and 19 are performed (step a), and the external device 1
It waits for signal data to be input from 6 and 17. The initial settings in step a also include setting the start-up mode using the dip switch 24. In this state, interface circuit 1
8 and 19 are both ready to receive signal data.
次に、インタフエース回路18または19の何
れか一方を介して信号データが供給される。この
供給により先に信号データを受けたインタフエー
ス回路から割り込み信号が割り込みコントローラ
25を介してCPU20に供給される(ステツプ
b)。割り込み信号を受けたCPU20はどちらの
インタフエース回路からの割り込み信号かを判別
し(ステツプc)、割り込み信号を発生しなかつ
た方のインタフエース回路からの割り込み信号を
マスクする(ステツプd)。本例ではステツプc
において信号データがインタフエース回路18か
ら供給されたか否かが判別され、インタフエース
回路18から割り込み信号が供給されたときはイ
ンタフエース回路19からの割り込みが禁止され
(ステツプd1)、インタフエース回路18から供給
されたものでないときはインタフエース回路18
からの割り込みが禁止される(ステツプd2)。ス
テツプdが実行された結果、以後、後記するステ
ツプkまでの間信号データは割り込み信号がマス
クされていない方のインタフエース回路からしか
入力できず初めにデータを供給して来た方の外部
機器からのデータが受付けられることになる。 Next, signal data is supplied via either interface circuit 18 or 19. As a result of this supply, an interrupt signal is supplied to the CPU 20 from the interface circuit that previously received the signal data via the interrupt controller 25 (step b). Upon receiving the interrupt signal, the CPU 20 determines which interface circuit the interrupt signal is from (step c), and masks the interrupt signal from the interface circuit that did not generate the interrupt signal (step d). In this example, step c
At step d1, it is determined whether or not signal data is supplied from the interface circuit 18, and when an interrupt signal is supplied from the interface circuit 18, interrupts from the interface circuit 19 are prohibited (step d1 ), and the interface circuit If it is not supplied from interface circuit 18,
Interrupts from are disabled (step d2 ). As a result of step d being executed, from then on until step k described later, signal data can only be input from the interface circuit whose interrupt signal is not masked, and the signal data can only be input from the external device that originally supplied the data. Data from will be accepted.
次に、順次割り込みが禁止されていないインタ
フエース回路からの信号データが入力され(ステ
ツプe)、入力された信号データがコマンドデー
タ、たとえば改ページコマンドデータ、フオント
切替データ等であるか否かが判別され(ステツプ
f)、コマンドデータでないとき、すなわち印字
データのときは通常の印字処理がなされる(ステ
ツプg,e)。コマンドデータであると判別され
たときは、コマンドデータが改ページコマンドデ
ータか否かが判別され(ステツプh)、改ページ
コマンドデータ以外のコマンドデータのときは当
該コマンドに対応した処理がなされる(ステツプ
i,e)。改ページコマンドデータであると判別
されたときは改ページの実行がなされ(ステツプ
j)、引き続いて割り込み禁止が解除され(ステ
ツプk)、次にステツプbが実行される。したが
つてステツプdにおいてマスクされていたインタ
フエース回路からの信号データも受信可能とされ
る。 Next, signal data is input from an interface circuit in which interrupts are not inhibited (step e), and it is determined whether the input signal data is command data, such as page feed command data, font switching data, etc. (step f). If the input signal data is not command data, i.e., if it is print data, normal print processing is performed (steps g, e). If it is determined to be command data, it is determined whether the command data is page feed command data (step h), and if it is command data other than page feed command data, processing corresponding to the command is performed (steps i, e). If it is determined to be page feed command data, a page feed is executed (step j), and then the interrupt inhibition is released (step k), and then step b is executed. Therefore, it is possible to receive signal data from the interface circuit that was masked in step d.
この例においては、改ページされた後、インタ
フエース回路18,19からの信号データを待ち
受け、先に信号データが供給されたインタフエー
ス回路からの信号データが、次の改ページまで受
付けられることになる。 In this example, after a page break, signal data from the interface circuits 18 and 19 is awaited, and signal data from the interface circuit to which signal data was supplied earlier is accepted until the next page break. Become.
次に第2実施例を第5図により説明する。 Next, a second embodiment will be explained with reference to FIG.
第2実施例の構成を示すブロツク図は第2図と
同様である。 The block diagram showing the configuration of the second embodiment is the same as that in FIG.
第2実施例において、ステツプa〜dは第1実
施例の場合と同様であり、その説明は省略する。 In the second embodiment, steps a to d are the same as in the first embodiment, and their explanation will be omitted.
ステツプd1に続いて信号データが改ページコマ
ンドデータか否かが判別される(ステツプm1)。
ステツプm1において信号データが改ページコマ
ンドデータであると判別されないときは、インタ
フエース回路18に対応し、かつRAM22のワ
ーキングエリア22A内に設けたバツフアエリア
(I)に信号データを記憶させ(ステツプn1)、バ
ツフアエリア(I)に記憶容量の残りがあるか否
か(以下、バツフアエリア(I)が一杯かとの如
く記す)が判別される(ステツプp1)。 Following step d1 , it is determined whether the signal data is page break command data (step m1 ).
If the signal data is not determined to be page break command data in step m1 , the signal data is stored in a buffer area (I) corresponding to the interface circuit 18 and provided in the working area 22A of the RAM 22 (step n 1 ), it is determined whether there is any remaining storage capacity in the buffer area (I) (hereinafter referred to as whether the buffer area (I) is full) (step p 1 ).
ステツプm1において信号データが改ページコ
マンドデータであると判別されたときは、ステツ
プm1に続いてバツフアエリア(I)に記憶され
ている信号データ中の印字データにともなつて印
字がなされ(ステツプq1)、バツフアメモリ(I)
が初期化される(ステツプr1)。バツフアメモリ
(I)の初期化がなされたときは割り込み信号の
マスクが解除され(ステツプs1)、再びステツプ
bが実行される。したがつて改ページコマンドデ
ータが到来したときは、現にバツフアエリア
(I)内に記憶されている印字データにともなつ
て印字がなされ、マスクされていたインタフエー
ス回路からの割り込み信号も受付可能とされ、イ
ンタフエース回路18,19からの信号データの
到来を待ち受ける状態にされる。 When it is determined in step m1 that the signal data is page break command data, printing is performed following step m1 in accordance with the print data in the signal data stored in the buffer area (I). q 1 ), buffer memory (I)
is initialized (step r 1 ). When the buffer memory (I) is initialized, the interrupt signal is unmasked (step s 1 ), and step b is executed again. Therefore, when page break command data arrives, printing is performed along with the print data currently stored in the buffer area (I), and interrupt signals from the masked interface circuit can also be accepted. , and waits for the arrival of signal data from the interface circuits 18 and 19.
ステツプp1においてバツフアエリア(I)が一
杯であると判別されたときは、ステツプp1に続い
て、ステツプq1,r1,s1,bと順次実行されるこ
とになる。したがつてこの場合はバツフアエリア
(I)に一杯に記憶されている信号データ中の印
字データにともなつて印字がなされた後、インタ
フエース回路18,19からの信号データの到来
を待ち受ける状態にされる。 When it is determined in step p1 that the buffer area (I) is full, steps q1 , r1 , s1 , and b are sequentially executed following step p1 . Therefore, in this case, after printing is performed in accordance with the print data in the signal data fully stored in the buffer area (I), the buffer area (I) is placed in a state of waiting for the arrival of signal data from the interface circuits 18 and 19. Ru.
ステツプp1においてバツフアエリア(I)が一
杯でないと判別されたときはステツプp1に続い
て、ステツプs1,bと順次実行されることにな
る。したがつてこの場合は到来した信号データを
バツフアメモリ(I)に記憶した後、インタフエ
ース回路18,19からの信号データの到来を待
ち受ける状態にされる。この状態は改ページコマ
ンドデータが到来するか、またはバツフアメモリ
(I)が一杯になるまで繰り返される。 When it is determined in step p1 that the buffer area (I) is not full, steps s1 and b are sequentially executed following step p1 . Therefore, in this case, after the incoming signal data is stored in the buffer memory (I), it is put into a state of waiting for the incoming signal data from the interface circuits 18 and 19. This state is repeated until page break command data arrives or the buffer memory (I) becomes full.
なお、インタフエース回路18に代つて、イン
タフエース回路19に先に信号データが供給され
たとき、すなわちステツプd2が実行されたとき
も、上記と同様にステツプd2に続いてステツプ
m2,n2,p2〜s2が実行されることになる。この場
合に、バツフアエリア()はインタフエース回
路19に対応し、かつRAM22のワーキングエ
リア22A内に設けられている。この場合の作用
は上記と同様であり、説明を省略する。 Note that when signal data is first supplied to the interface circuit 19 instead of the interface circuit 18, that is, when step d2 is executed, step d2 is followed by step d2 in the same way as above.
m 2 , n 2 , p 2 to s 2 will be executed. In this case, the buffer area () corresponds to the interface circuit 19 and is provided within the working area 22A of the RAM 22. The operation in this case is the same as above, and the explanation will be omitted.
また、上記した第2実施例においては、ステツ
プd1,d2,s1 およびs2を省略してもよい。 Furthermore, in the second embodiment described above, steps d 1 , d 2 , s 1 and s 2 may be omitted.
上記した実施例においては印字装置の使用者は
インタフエース回路18と19とをスイツチ回路
により一一切替えたりする必要はない。さらに、
上記においてインタフエース回路18はセントロ
ニクス準拠パラレル・インタフエース回路、イン
タフエース回路19はRS−232C規格シリアル・
インタフエース回路の場合を示したがこれに限る
必要はなく、どんな種類のインタフエース回路で
も使用できる。さらにまた同一種類のインタフエ
ース回路を複数個用いてもよい。 In the embodiment described above, the user of the printing device does not have to change the interface circuits 18 and 19 at all by means of switch circuits. moreover,
In the above, the interface circuit 18 is a Centronics compliant parallel interface circuit, and the interface circuit 19 is an RS-232C standard serial interface circuit.
Although the case of an interface circuit is shown, there is no need to be limited to this, and any type of interface circuit can be used. Furthermore, a plurality of interface circuits of the same type may be used.
(考案の効果)
以上説明した如く本考案によれば、複数のイン
タフエース回路中の何れのインタフエースに最先
に信号データが供給されたかを判別する第1判別
手段を設けて、第1判別手段により判別されたイ
ンタフエース回路以外のインタフエース回路から
の信号データの供給を停止手段により実質的に停
止したため、最先に信号データが供給されたイン
タフエース回路が選択されることになり、手動に
より切替える必要はなく、選択するべきインタフ
エース回路を誤つて選択しなかつたりするような
ことは無くなる。(Effect of the invention) As explained above, according to the invention, a first determining means is provided for determining which interface among a plurality of interface circuits is supplied with signal data first, and the first determining means is provided. Since the supply of signal data from the interface circuits other than the interface circuit determined by the means has been substantially stopped by the stopping means, the interface circuit to which the signal data was supplied first is selected, and the manual There is no need to switch between the interface circuits and the interface circuits that should be selected by mistake.
また、改ページコマンドデータが供給されたこ
とを第2判別手段によつて判別し、少なくとも判
別改ページコマンドデータによる改ページ後、停
止手段による信号データの供給停止を解除するよ
うにしたため、少なくとも改ページがなされたと
きは再び複数の全インタフエース回路が信号デー
タの到来を待つ状態になり、特定のインタフエー
ス回路が常に選択されるわけでもなく、最先に信
号データが供給されて来たインタフエース回路が
選択される効果がある。 Further, the second determining means determines that the page break command data has been supplied, and at least after the page break by the determined page break command data, the stopping of the supply of signal data by the stopping means is released. When a page is created, all the multiple interface circuits are again in a state of waiting for the arrival of signal data, and a specific interface circuit is not always selected, and the interface circuit to which the signal data was supplied first is This has the effect of selecting the ace circuit.
また、改ページコマンドデータによる改ページ
が実行されたときは停止手段による信号データの
供給停止が解除されるため、次に送られてくる印
字データの印字が可能となり、改ページデータに
引き続き送られてくる印字データを印字するまで
のあいだの待ち時間が少なくて済み、送られてく
る印字データを全て印字するために要する時間が
短くて済むという効果もある。 Furthermore, when a page break is executed using the page break command data, the stoppage of the signal data supply by the stop means is released, so that the print data that is sent next can be printed, and the data that is sent immediately after the page break data can be printed. This also has the effect that the waiting time until the incoming print data is printed is reduced, and the time required to print all the incoming print data is shortened.
第1図は本考案の構成を示す機能ブロツク図。
第2図は本考案の実施例を用いた機器構成図。第
3図は本考案の第1実施例の構成を示すブロツク
図。第4図は本考案の第1実施例の作用説明に供
するフローチヤート。第5図は本考案の第2実施
例の作用説明に供するフローチヤート。
1,2,18および19……インタフエース回
路、3……印字手段、4および15……印字装
置、5……第1判別手段、6および7……停止手
段、8……第2判別手段。
FIG. 1 is a functional block diagram showing the configuration of the present invention.
FIG. 2 is an equipment configuration diagram using an embodiment of the present invention. FIG. 3 is a block diagram showing the configuration of the first embodiment of the present invention. FIG. 4 is a flowchart for explaining the operation of the first embodiment of the present invention. FIG. 5 is a flowchart for explaining the operation of the second embodiment of the present invention. 1, 2, 18 and 19...interface circuit, 3...printing means, 4 and 15...printing device, 5...first discrimination means, 6 and 7...stopping means, 8...second discrimination means .
Claims (1)
データを受信する複数のインタフエース回路と、
該インタフエース回路を介して供給される前記印
字データにともなつて印字を行う印字手段とを備
えた印字装置において、 最先に何れのインタフエース回路を介して前記
信号データが供給されたかを判別する第1判別手
段と、 前記第1判別手段により判別されたインタフエ
ース回路以外のインタフエースからの信号データ
の供給を実質的に停止する停止手段と、 前記第1判別手段により判別されたインタフエ
ース回路から供給された信号データが改ページコ
マンドデータであることを判別する第2判別手段
と、 前記第2判別手段により判別された改ページコ
マンドが実行された後、前記停止手段による信号
データの供給停止を実質的に解除する解除手段と
を備えたことを特徴とする印字装置。[Claims for Utility Model Registration] A plurality of interface circuits that receive signal data including print data supplied from an external device;
In a printing device including a printing means for printing in accordance with the print data supplied via the interface circuit, it is determined through which interface circuit the signal data is supplied first. a first determining means for determining, a stopping means for substantially stopping the supply of signal data from an interface other than the interface circuit determined by the first determining means, and an interface circuit determined by the first determining means. a second determining means for determining whether the signal data supplied from the circuit is page break command data; and supplying the signal data by the stopping means after the page break command determined by the second determining means is executed. 1. A printing device comprising: a release means for substantially releasing the stoppage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987094038U JPH0537308Y2 (en) | 1987-06-20 | 1987-06-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987094038U JPH0537308Y2 (en) | 1987-06-20 | 1987-06-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS64137U JPS64137U (en) | 1989-01-05 |
| JPH0537308Y2 true JPH0537308Y2 (en) | 1993-09-21 |
Family
ID=30957121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987094038U Expired - Lifetime JPH0537308Y2 (en) | 1987-06-20 | 1987-06-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537308Y2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS606485A (en) * | 1983-06-24 | 1985-01-14 | Mitsubishi Electric Corp | Switching mechanism with timer |
| JPS6029836A (en) * | 1983-07-29 | 1985-02-15 | Hitachi Ltd | automatic switching device |
| JPS60126786A (en) * | 1983-12-14 | 1985-07-06 | Nec Corp | Printer with interface switching function |
| JPS61163432A (en) * | 1985-01-15 | 1986-07-24 | Nec Corp | Connecting system between computer and printer |
-
1987
- 1987-06-20 JP JP1987094038U patent/JPH0537308Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS64137U (en) | 1989-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6392473A (en) | Printer | |
| JPH04187462A (en) | printing device | |
| JPH0537308Y2 (en) | ||
| JPS6027566A (en) | Discrimination system of connected printer | |
| JPH0239973A (en) | Printing control system | |
| JPS62208121A (en) | Document editing/printing device | |
| JP2001047692A (en) | Printer device | |
| JP3136527B2 (en) | Printer | |
| JP3217485B2 (en) | Printing device | |
| JPH0916357A (en) | Printing apparatus and control method thereof | |
| JPH0532765B2 (en) | ||
| JPH01263064A (en) | Printer device | |
| JPH01153443A (en) | Label printer | |
| JP3419117B2 (en) | Printer | |
| JPH02272620A (en) | printing system | |
| JP3293337B2 (en) | Printer device | |
| JPH04323071A (en) | label printer | |
| JP3508053B2 (en) | Printer power control | |
| JPH03214228A (en) | Control system for serial printer | |
| JPH0273447A (en) | Local CPU logon method | |
| JPH03250968A (en) | Input output device | |
| JPH0795259B2 (en) | Output device | |
| JPH07125388A (en) | Printer | |
| JPH02220861A (en) | Page printer | |
| JP2000322218A (en) | Printing equipment |