JPH0535480Y2 - - Google Patents

Info

Publication number
JPH0535480Y2
JPH0535480Y2 JP5780885U JP5780885U JPH0535480Y2 JP H0535480 Y2 JPH0535480 Y2 JP H0535480Y2 JP 5780885 U JP5780885 U JP 5780885U JP 5780885 U JP5780885 U JP 5780885U JP H0535480 Y2 JPH0535480 Y2 JP H0535480Y2
Authority
JP
Japan
Prior art keywords
input terminal
muting
analog switch
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5780885U
Other languages
Japanese (ja)
Other versions
JPS61195504U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5780885U priority Critical patent/JPH0535480Y2/ja
Publication of JPS61195504U publication Critical patent/JPS61195504U/ja
Application granted granted Critical
Publication of JPH0535480Y2 publication Critical patent/JPH0535480Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、ビデオテープレコーダ(VTR)等
のミユーテイング回路に関する。
[Detailed description of the invention] (a) Industrial application field The present invention relates to a muting circuit for a video tape recorder (VTR), etc.

(ロ) 従来の技術 テープレコーダ、VTR等の固定ヘツド音声回
路には通常、ミユーテイング回路が設けられてい
る。このミユーテイング回路は、例えば実開昭57
−118518号に示されている様に、録音アンプの出
力をミユーテイングスイツチ閉成時に接地するミ
ユーテイングトランジスタを備えている。
(b) Prior Art Fixed head audio circuits of tape recorders, VTRs, etc. are usually provided with a muting circuit. This muting circuit, for example,
As shown in No. 118518, it is equipped with a muting transistor that grounds the output of the recording amplifier when the muting switch is closed.

又、VTR等では、例えば入力選択のための切
換スイツチが設けられている。この切換スイツチ
には、最近では小型化等の目的で、アナログスイ
ツチ用IC(例えばTK15021等がある)が使用され
ている。そして、このアナログスイツチICには
複数回路分の切換スイツチが設けられていること
が普通である。そこで、アナログスイツチ用IC
をVTR等で用いた場合、IC内のアナログスイツ
チのいくつかを使用しない状態も生じる。
Further, in a VTR or the like, for example, a changeover switch is provided for input selection. Recently, analog switch ICs (such as the TK15021) have been used in this changeover switch for the purpose of miniaturization. This analog switch IC is usually provided with changeover switches for a plurality of circuits. Therefore, IC for analog switch
When used in a VTR, etc., some of the analog switches in the IC may not be used.

そこで、残つたアナログスイツチを用いて、ミ
ユーテイングトランジスタの代りにミユーテイン
グ回路を構成することが考えられる。第2図はこ
の構成を示している。
Therefore, it is conceivable to use the remaining analog switches to construct a muting circuit instead of the muting transistor. FIG. 2 shows this configuration.

録音アンプ1の出力は、2入力−1出力アナロ
グスイツチ(TK15021)2の一方の入力端子2
aに接続されている。他方の入力端子2bはオー
ブン状態である。アナログスイツチ2のコントロ
ール信号が制御端子3に入力される。
The output of recording amplifier 1 is connected to one input terminal 2 of 2-input-1-output analog switch (TK15021) 2.
connected to a. The other input terminal 2b is in an oven state. A control signal from analog switch 2 is input to control terminal 3.

ミユート時以外には、入力端子2aが選択され
て、記録再生ヘツド4に音声信号が供給される。
ミユートコントロール信号がLレベルとなると、
アナログスイツチ2は他方の入力端子2bを選択
する。これによりミユーテイング動作が為され
る。
At times other than mute, the input terminal 2a is selected and the audio signal is supplied to the recording/reproducing head 4.
When the mute control signal goes to L level,
Analog switch 2 selects the other input terminal 2b. This performs a muting operation.

しかし、上記の如き構成では、各入力端子2
a,2b間にあるDCオフセツトの差が出力側に
現れる(同じICでも差があるから)。そしてこれ
がノイズ成分となつて、第3図aの様なノイズが
記録、再生されてしまう。
However, in the above configuration, each input terminal 2
The difference in DC offset between a and 2b appears on the output side (because there is a difference even in the same IC). This becomes a noise component, and noise as shown in FIG. 3a is recorded and reproduced.

(ハ) 考案が解決しようとする問題点 以上述べた様に、アナログスイツチを利用して
ミユーテイング回路を構成すると、ミユーテイン
グ動作及びその解除時において、ノイズが発生し
てしまうという欠点があつた。
(c) Problems to be solved by the invention As mentioned above, when a muting circuit is constructed using an analog switch, there is a drawback that noise is generated during the muting operation and when it is released.

(ニ) 問題点を解決するための手段 本考案では、アナログスイツチにおける信号の
印加される入力端子と、ミユーテイング動作時に
選択される入力端子を直流的にインピーダンス素
子でもつて接続し、更にミユーテイング動作時に
選択される入力端子を交流的に接地する。
(d) Means for solving the problem In this invention, the input terminal to which a signal is applied in the analog switch and the input terminal selected during the muting operation are connected via a DC impedance element. The selected input terminal is AC grounded.

(ホ) 作用 従い、2つの入力端子は直流的にあるインピー
ダンスでもつて接続されているので直流オフセツ
トの差が小さくなる。そしてミユーテイング動作
時に選択される入力端子は交流的に接地されてい
るから、入力信号がミユートされる。
(e) Effect Therefore, since the two input terminals are connected with a certain DC impedance, the difference in DC offset becomes small. Since the input terminal selected during the muting operation is grounded in terms of AC, the input signal is muted.

(ヘ) 実施例 以下図面に従い、本考案の一実施例を説明す
る。
(F) Example An example of the present invention will be described below with reference to the drawings.

第1図は実施例の回路ブロツク図である。実施
例はいわゆるHiFiVTRにおける固定ヘツド音声
回路に用いられたものである。図において6はア
ナログスイツチIC(TK15021)、7は記録アンプ、
8は交流バイアス用発振回路、9は記録ヘツド、
10はVTR内蔵チユーナ出力であるオーデイオ
信号の入力端子、11は外部オーデイオ信号に関
連する入力端子、12はサイマルキヤスト制御信
号の入力端子、13はミユート制御信号の入力端
子である。又、14は切換スイツチ、15は
HiFi音声回路である。
FIG. 1 is a circuit block diagram of an embodiment. The embodiment is used in a fixed head audio circuit in a so-called HiFi VTR. In the figure, 6 is an analog switch IC (TK15021), 7 is a recording amplifier,
8 is an oscillation circuit for AC bias, 9 is a recording head,
Reference numeral 10 designates an input terminal for an audio signal which is the output of a VTR built-in tuner, 11 an input terminal related to an external audio signal, 12 an input terminal for a simulcast control signal, and 13 an input terminal for a mute control signal. Also, 14 is a changeover switch, and 15 is a changeover switch.
It is a HiFi audio circuit.

IC(TK15021)2には2入力−1出力のアナロ
グスイツチが2個設けられている。一方のアナロ
グスイツチ16は固定ヘツドで記録するオーデイ
オ信号の選択を為す。もう1つのアナログスイツ
チ17はミユーテイング動作に用いられる。つま
り、余つたアナログスイツチをミユーテイング用
に使用していることになる。ミユーテイング用ア
ナログスイツチ17の一方の入力端子17aには
アナログスイツチ16によつて選択されたオーデ
イオ信号が印加される。この入力端子17aと他
方の入力端子17bにはDCオフセツトを小さく
するための抵抗R(インピーダンス素子)が接続
されていて、直流的に接続されている。又、入力
端子17bはオーデイオ信号に対して充分低いイ
ンピーダンスを有するコンデンサC1(100μF程
度)でもつて接地されている。
IC (TK15021) 2 is provided with two analog switches with 2 inputs and 1 output. One analog switch 16 selects an audio signal to be recorded with a fixed head. Another analog switch 17 is used for muting operations. In other words, the leftover analog switch is being used for muting. An audio signal selected by the analog switch 16 is applied to one input terminal 17a of the muting analog switch 17. A resistor R (impedance element) for reducing DC offset is connected to this input terminal 17a and the other input terminal 17b, and they are connected in a DC manner. The input terminal 17b is also grounded through a capacitor C1 (about 100 .mu.F) having sufficiently low impedance for audio signals.

抵抗Rは両入力端子17a,17b間のDCオ
フセツトを減少すると共に、他方のアナログスイ
ツチ16の出力端子16cから見て負荷インピー
ダンスとなつている。そして、このIC
(TK15021)における負荷インピーダンスと歪率
との関係から、10KΩという値が選定されてい
る。尚、コンデンサC2,C3,C4,C5,C
6は結合用で10μF程度の容量を有する。
The resistor R reduces the DC offset between the input terminals 17a and 17b, and serves as a load impedance when viewed from the output terminal 16c of the other analog switch 16. And this IC
A value of 10KΩ was selected based on the relationship between load impedance and distortion factor in (TK15021). In addition, capacitors C2, C3, C4, C5, C
6 is for coupling and has a capacitance of about 10 μF.

実施例のVTRはいわゆるサイマルキヤスト記
録が可能な構成となつている。つまり、実施例の
VTRでは固定ヘツド9によるテープ長手方向の
オーデイオトラツクへのオーデイオ信号の記録の
他に、回転ヘツドによるFMオーデイオ信号の記
録(映像信号と共に)が可能となつている。そし
て、通常の記録時にはアナログスイツチ16が入
力端子16a側を選択している。切換スイツチ1
4によつて選択された外部オーデイオ信号か
VTR内蔵チユーナのオーデイオ信号かが、回転
ヘツド及び固定ヘツドで記録される。サイマルキ
ヤスト記録時には、アナログスイツチ16が入力
端子16bを選択する。そこで固定ヘツド9によ
り記録している映像信号に関連したオーデイオ信
号が記録され、一方、回転ヘツドによつては外部
オーデイオ信号が記録されることになる。
The VTR of the embodiment is configured to be capable of so-called simulcast recording.
In addition to recording audio signals on the audio track in the longitudinal direction of the tape using a fixed head 9, the VTR is also capable of recording FM audio signals (together with video signals) using a rotating head. During normal recording, the analog switch 16 selects the input terminal 16a.
From the external audio signal selected by 4
The audio signal from the VTR's built-in tuner is recorded by the rotary head and the fixed head. During simulcast recording, the analog switch 16 selects the input terminal 16b. The fixed head 9 records the audio signal related to the video signal being recorded, while the rotary head records the external audio signal.

ミユーテイング動作は、記録開始時、ポーズ開
始時、ポーズ解除時等に行なわれる。これはポー
ズ開始時等において、テープ走行が通常の速度と
異なり、ミユーテイングしないで記録したとする
と再生時に異常音が出力されるからである。
The muting operation is performed at the start of recording, at the start of a pause, at the time of canceling the pause, etc. This is because the tape runs at a different speed than the normal speed at the start of a pause, and if the tape were recorded without muting, an abnormal sound would be output during playback.

従いミユーテイング制御信号は、上記のモード
変更のタイミングに同期して、所定期間Lレベル
の信号として作成される。ミユーテイング制御信
号がLレベルとなるとミユーテイング用アナログ
スイツチ17が入力端子17b側を選択する。入
力端子17aと17bとは抵抗Rで接続されてい
るのでDCオフセツトの差が小さく、前述の様に
ノイズが発生することはない。そして入力端子1
7bは交流的に十分低いインピーダンスで接地さ
れているので、オーデイオ信号は出力されず、ミ
ユーテイング動作が行なわれる。
Therefore, the muting control signal is generated as a signal at L level for a predetermined period in synchronization with the timing of the mode change. When the muting control signal becomes L level, the muting analog switch 17 selects the input terminal 17b side. Since the input terminals 17a and 17b are connected through the resistor R, the difference in DC offset is small, and no noise is generated as described above. and input terminal 1
7b is grounded with a sufficiently low impedance in terms of alternating current, so no audio signal is output and a muting operation is performed.

尚、上記実施例は固定ヘツドの記録回路に対応
したミユーテイング回路であるが、他の目的のミ
ユーテイング回路に応用することも可能である。
Although the above embodiment is a muting circuit compatible with a fixed head recording circuit, it is also possible to apply it to a muting circuit for other purposes.

(ト) 考案の効果 以上の如く、本考案によれば、ミユーテイング
動作開始、解除時における不要なノイズの発生を
防止することができる。
(g) Effects of the invention As described above, according to the invention, it is possible to prevent unnecessary noise from occurring when starting and canceling the muting operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案一実施例の回路ブロツク図、
第2図はアナログスイツチを利用したミユーテイ
ング回路の回路ブロツク図、第3図はノイズの発
生を示す波形図である。 17……アナログスイツチ、R……抵抗(イン
ピーダンス素子)、C1……コンデンサ。
FIG. 1 is a circuit block diagram of an embodiment of the present invention.
FIG. 2 is a circuit block diagram of a muting circuit using an analog switch, and FIG. 3 is a waveform diagram showing noise generation. 17... Analog switch, R... Resistor (impedance element), C1... Capacitor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 制御信号により2つの入力端子のうち一方を選
択して出力するアナログスイツチと、一方の入力
端子に信号を供給する手段と、前記2つの入力端
子間を直流的に接続するインピーダンス素子と、
信号が供給されていない他方の入力端子を交流的
に接地する手段とよりなるミユーテイング回路。
an analog switch that selects and outputs one of two input terminals in response to a control signal, means for supplying a signal to one input terminal, and an impedance element that connects the two input terminals in a DC manner;
A muting circuit consisting of means for AC grounding the other input terminal to which no signal is supplied.
JP5780885U 1985-04-18 1985-04-18 Expired - Lifetime JPH0535480Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5780885U JPH0535480Y2 (en) 1985-04-18 1985-04-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5780885U JPH0535480Y2 (en) 1985-04-18 1985-04-18

Publications (2)

Publication Number Publication Date
JPS61195504U JPS61195504U (en) 1986-12-05
JPH0535480Y2 true JPH0535480Y2 (en) 1993-09-08

Family

ID=30582691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5780885U Expired - Lifetime JPH0535480Y2 (en) 1985-04-18 1985-04-18

Country Status (1)

Country Link
JP (1) JPH0535480Y2 (en)

Also Published As

Publication number Publication date
JPS61195504U (en) 1986-12-05

Similar Documents

Publication Publication Date Title
JPH0535480Y2 (en)
EP0159042B1 (en) An apparatus for reducing noise in audio signals
JPS5839552Y2 (en) tape recorder
JPH0447798Y2 (en)
JPS6112614Y2 (en)
KR200156034Y1 (en) Audio signal noise removing device in hi-fi vcr
KR860002344Y1 (en) Record vias circuit of tape record
JP2603023Y2 (en) Audio recording control circuit
JP2694038B2 (en) Video signal reproduction circuit
JP2964588B2 (en) Equalizer and low-pass filter
JPH0320934Y2 (en)
JPH0351811Y2 (en)
JPH0422406Y2 (en)
JPH079201Y2 (en) VTR voice circuit
JP2702250B2 (en) Magnetic recording / reproducing device
KR940000983B1 (en) Error noise signal reducing circuit for hi-fi audio signal
JPH0548293Y2 (en)
KR890002048Y1 (en) Frequency selecting circuit
JPS5850485Y2 (en) magnetic recording and playback machine
KR920008552Y1 (en) Audio dubbing circuit for vtr
JPS6023764Y2 (en) tape recorder
JPS593603Y2 (en) Muting circuit
JPH0531682Y2 (en)
JPS6023784Y2 (en) Tape recorder song interval detection circuit
KR19980058175U (en) Audio mute circuit when no sound