JPH0535458B2 - - Google Patents

Info

Publication number
JPH0535458B2
JPH0535458B2 JP10667285A JP10667285A JPH0535458B2 JP H0535458 B2 JPH0535458 B2 JP H0535458B2 JP 10667285 A JP10667285 A JP 10667285A JP 10667285 A JP10667285 A JP 10667285A JP H0535458 B2 JPH0535458 B2 JP H0535458B2
Authority
JP
Japan
Prior art keywords
data transmission
data
transmission path
branching
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10667285A
Other languages
Japanese (ja)
Other versions
JPS61262958A (en
Inventor
Hironori Terada
Katsuhiko Asada
Hiroaki Nishikawa
Soichi Myata
Satoshi Matsumoto
Hajime Asano
Masahisa Shimizu
Hiroki Miura
Nobufumi Komori
Kenji Shima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Mitsubishi Electric Corp
Sanyo Denki Co Ltd
Panasonic Holdings Corp
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Mitsubishi Electric Corp
Sanyo Denki Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC, Mitsubishi Electric Corp, Sanyo Denki Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP10667285A priority Critical patent/JPS61262958A/en
Priority to US06/830,750 priority patent/US4881196A/en
Publication of JPS61262958A publication Critical patent/JPS61262958A/en
Publication of JPH0535458B2 publication Critical patent/JPH0535458B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】[Detailed description of the invention]

〔産業上の利用分野〕 この発明は、主として非同期動作するシステム
間でデータ伝送を行なうデータ伝送装置に関し、
特にデータを選択的に条件分岐させるデータ伝送
装置に関するものである。 〔従来の技術〕 従来、非同期システム間でデータ伝送を行なう
方法としては、FIFO(フアーストイン・フアース
トアウト)メモリをシステム間のバツフアとして
用いる方法が一般的であつた(インタフエイス
1984年8月号第268頁〜第270頁参照)。例えば、
非同期に動作するAシステムとBシステム間でデ
ータ伝送を行なう場合には、第6図に示されるよ
うに、Aシステム1の出力とBシステム2の入力
との間にFIFOメモリ3を接続し、Aシステム1
の出力をバツフアする構成がとられる。また複数
の非同期システム間でデータ伝送を行なう場合に
は、第7図に示されるように、各非同期システム
4〜7間にFIFOメモリ8〜10を接続する構成
がとられる。 ところで従来のデータ伝送装置では、FIFOメ
モリは単にデータのバツフア機能を有するだけで
あるので、このようなFIFOメモリを非同期シス
テム間のデータ伝送に用いるようにすると複数の
非同期システムを直列的にしか接続することがで
きず、そのためFIFOメモリによつて接続された
全体システムは単純なカスケード接続によるパイ
プライン処理機構を構築するにすぎず、その自由
度が極めて低いという問題があつた。 これに対し、本件出願人は、非同期システム間
を接続して全体システムを構築する際に大きな自
由度を与えることのできるデータ伝送装置を開発
し、出願している(特願昭60−33035号、特願昭
60−33036号参照)。これは非同期自走式シフトレ
ジスタを用いて入力データ伝送路、出力データ伝
送路、分岐データ伝送路、合流データ伝送路を構
成し、入力データ伝送路上のデータが分岐すべき
データであるか否かを分岐判定手段で判定し、分
岐すべきデータであるときはこのデータを入力デ
ータ伝送路から分岐データ伝送路に与え、それ以
外のときは入力データ伝送路上のデータを出力デ
ータ伝送路に与えるようにし、一方、入力及び出
力データ伝送路上に空きバツフアがあるときは合
流データ伝送路上のデータを出力データ伝送路に
与えるようにし、これらにより非同期システムを
直列的のみならず並列的にも接続できるようにし
たものである。 〔発明が解決しようとする問題点〕 ところで上述のようなデータ伝送装置はこれを
用いて例えば情報処理装置を構築することが考え
らるが、情報処理装置においては、一般にその動
作状態として、プログラムロード前の状態(コー
ルドステート)、プログラムロード状態(ウオー
ムステート)、プログラムロード後処理実行状態
(ホツトステート)等があり、従つて上述のデー
タ伝送装置においてもこれらの動作状態に応じた
データの分岐条件が変更できるようにするのが望
ましい。 しかるに上述のデータ伝送装置では、データの
分岐条件についてはこれを固定したものとして扱
つており、動作状態に応じて変更することを全く
考慮しておらず、処理の柔軟性の面で好ましくな
いという問題があつた。 この発明は、以上のような問題点に鑑みてなさ
れもので、動作状態に応じてデータの分岐条件を
変更できるデータ伝送装置を提供することを目的
としている。 〔問題点を解決するための手段〕 本発明は、入力データ伝送路、出力データ伝送
路及び分岐データ伝送路を自走式シフトレジスタ
を用いて構成し、又外部から入力された分岐条件
でもつて入力データ伝送路上のデータが分岐デー
タか否かを判定する分岐判定手段と、入力データ
伝送路上のデータを通常は出力データ伝送路に、
分岐データの時は分岐データ伝送路に与える分岐
制御手段と、複数の分岐条件を有し、この複数の
うちの1つの分岐条件を入力データ伝送路上のデ
ータの内容に応じて選択指定し、これを分岐判定
手段に与える分岐条件発生手段とを設けるように
したものである。 〔作用〕 この発明においては、分岐条件発生手段は複数
の分岐条件を有しており、この複数の分岐条件の
うちの1つが入力データ伝送路上のデータの内容
に応じて選択指定されて、これが分岐判定手段に
与えられ、こうして動作状態に応じて分岐条件が
変更されるものである。 〔実施例〕 以下、本発明の実施例を図について説明する。 第1図ないし第5図は本発明の一実施例による
データ伝送装置を示す。第1図は本実施例の全体
構成図を示し、図において、11,12,13は
非同期自走式シフトレジスタを用いて構成された
入力データ伝送路、出力データ伝送路及び分岐デ
ータ伝送路、14は入力データ伝送路11上のデ
ータを出力データ伝送路12または分岐データ伝
送路13に与える分岐制御部、15は分岐条件が
入力され、これと入力データ伝送路11上のデー
タの有する条件とを比較して両者が一致したとき
は分岐制御部14に分岐制御信号を与える分岐判
定部、16は複数の分岐条件を有し、この複数の
うちの1つの分岐条件を入力データ伝送路11上
のデータの内容に応じて選択指定し、これを分岐
判定部14に与える分岐条件発生部である。 また第2図及び第3図は入力データ伝送路1
1、出力データ伝送路12及び分岐データ伝送路
13に用いられる非同期自走式シフトレジスタの
一例を示す。第2図において、19は並列データ
ラツチ、20は3入力NAND21、2入力
NAND22,23によつて構成され、並列デー
タラツチ19に立上りエツジトリガを与える転送
制御回路(以下C素子と記す)である。非同期自
走式シフトレジスタとは、入力されたデータを次
段のレジスタが空いていることを条件としてシフ
トクロツクを用いずに自動的に出力方向にシフト
していくようなレジスタをいい、データのバツフ
ア機能を有するものである。そしてこの非同期自
走式シフトレジスタは並列データラツチ19とC
素子20とから構成され、C素子20はP0、P3
の2つの入力を受け、P1、P2の2つの出力を出
すものであり、C素子20の内部状態はこの4つ
の信号P0〜P3の状態によつて決定され、下表に
示すようにS0〜S8の9つの状態をとる。なお以
下の説明では、論理値の0、1は各々信号値のロ
ーレベル、ハイレベルに相当するものとする。
[Industrial Application Field] The present invention relates to a data transmission device that transmits data between systems that mainly operate asynchronously.
In particular, the present invention relates to a data transmission device that selectively branches data conditionally. [Prior Art] Conventionally, a common method for transmitting data between asynchronous systems was to use FIFO (first-in, first-out) memory as a buffer between systems (interface
(See August 1984 issue, pages 268-270). for example,
When transmitting data between the A system and the B system that operate asynchronously, as shown in FIG. 6, a FIFO memory 3 is connected between the output of the A system 1 and the input of the B system 2, A system 1
A configuration is adopted to buffer the output of. Further, when data is transmitted between a plurality of asynchronous systems, a configuration is adopted in which FIFO memories 8 to 10 are connected between each asynchronous system 4 to 7, as shown in FIG. By the way, in conventional data transmission devices, FIFO memory only has a data buffering function, so if such FIFO memory is used for data transmission between asynchronous systems, multiple asynchronous systems can only be connected in series. As a result, the overall system connected by FIFO memory consists of a simple pipeline processing mechanism using cascade connections, which has an extremely low degree of freedom. In response, the applicant has developed and filed an application for a data transmission device that can provide greater flexibility when constructing an entire system by connecting asynchronous systems (Japanese Patent Application No. 60-33035). , Tokugansho
60-33036). This uses asynchronous self-propelled shift registers to configure input data transmission paths, output data transmission paths, branch data transmission paths, and merge data transmission paths, and determines whether the data on the input data transmission path is data that should be branched. is judged by a branch judgment means, and if the data should be branched, the data is given from the input data transmission path to the branch data transmission path, and otherwise, the data on the input data transmission path is given to the output data transmission path. On the other hand, when there is an empty buffer on the input and output data transmission paths, the data on the merged data transmission path is given to the output data transmission path, so that asynchronous systems can be connected not only in series but also in parallel. This is what I did. [Problems to be Solved by the Invention] By the way, it is conceivable that the above-mentioned data transmission device can be used to construct an information processing device, but in general, the operating state of the information processing device is determined by the program. There is a state before loading (cold state), a program loading state (warm state), a processing execution state after program loading (hot state), etc. Therefore, the data transmission device described above also branches data according to these operating states. It is desirable to be able to change the conditions. However, in the above-mentioned data transmission device, the data branching conditions are treated as fixed, and there is no consideration given to changing them according to the operating state, which is not desirable in terms of processing flexibility. There was a problem. The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a data transmission device that can change data branching conditions depending on the operating state. [Means for Solving the Problems] The present invention configures the input data transmission line, the output data transmission line, and the branch data transmission line using self-propelled shift registers, and also enables the input data transmission line, the output data transmission line, and the branch data transmission line to be configured using self-propelled shift registers. Branch determination means for determining whether data on the input data transmission path is branch data;
In the case of branch data, there is a branch control means to be applied to the branch data transmission path and a plurality of branch conditions, and one of the branch conditions is selected and specified according to the content of the data on the input data transmission path. A branch condition generating means is provided for supplying the branch condition determining means to the branch determining means. [Operation] In the present invention, the branch condition generating means has a plurality of branch conditions, and one of the plurality of branch conditions is selected and specified according to the content of data on the input data transmission path. The branch condition is applied to the branch judgment means, and the branch condition is changed according to the operating state. [Example] Hereinafter, an example of the present invention will be described with reference to the drawings. 1 to 5 show a data transmission device according to an embodiment of the present invention. FIG. 1 shows an overall configuration diagram of this embodiment. In the figure, 11, 12, 13 are input data transmission lines, output data transmission lines, and branch data transmission lines configured using asynchronous self-propelled shift registers; Reference numeral 14 denotes a branch control unit that supplies the data on the input data transmission line 11 to the output data transmission line 12 or the branch data transmission line 13; 15 receives a branch condition; A branch determination unit 16 has a plurality of branch conditions, and selects one branch condition from the plurality of branch conditions on the input data transmission path 11. This is a branch condition generation unit that selects and specifies the data according to the content of the data, and supplies this to the branch determination unit 14. In addition, Figures 2 and 3 show input data transmission path 1.
1. An example of an asynchronous self-propelled shift register used for the output data transmission line 12 and the branch data transmission line 13 is shown. In Figure 2, 19 is a parallel data latch, 20 is a 3-input NAND 21, 2-input
This is a transfer control circuit (hereinafter referred to as a C element) which is constituted by NANDs 22 and 23 and provides a rising edge trigger to the parallel data latch 19. An asynchronous self-running shift register is a register that automatically shifts input data in the output direction without using a shift clock, provided that the next register is empty, and it is a register that automatically shifts input data in the output direction without using a shift clock. It has a function. This asynchronous self-running shift register has parallel data latches 19 and C
The C element 20 is composed of P0, P3
It receives two inputs and outputs two outputs P1 and P2, and the internal state of the C element 20 is determined by the states of these four signals P0 to P3, and as shown in the table below, Takes nine states of S8. In the following description, it is assumed that logical values 0 and 1 correspond to low level and high level signal values, respectively.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれば、データ伝送装置
において、選択的分岐を行なえるようにするとと
もに、その分岐条件を動作モードに応じて変更す
るようにしたので、処理の柔軟性を大幅に向上で
きる効果がある。
As described above, according to the present invention, it is possible to perform selective branching in a data transmission device, and the branching conditions can be changed according to the operation mode, thereby greatly improving processing flexibility. There is an effect that can be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるデータ伝送装
置の全体構成図、第2図及び第3図はともに上記
装置において用いられる非同期自走式シフトレジ
スタの1例を示す回路構成図、第4図はこの非同
期自走式シフトレジスタの機能を説明するための
図、第5図は上記装置の具体的な回路構成図、第
6図及び第7図は従来のデータ伝送装置を示す図
である。 11……入力データ伝送路、12……出力デー
タ伝送路、13……分岐データ伝送路、14……
分岐制御部、15……分岐判定部、16……分岐
条件発生部。なお図中同一符号は同一又は相当部
分を示す。
FIG. 1 is an overall configuration diagram of a data transmission device according to an embodiment of the present invention, FIGS. 2 and 3 are both circuit configuration diagrams showing an example of an asynchronous free-running shift register used in the above device, and FIG. The figure is a diagram for explaining the function of this asynchronous self-running shift register, FIG. 5 is a specific circuit configuration diagram of the above device, and FIGS. 6 and 7 are diagrams showing a conventional data transmission device. . 11... Input data transmission line, 12... Output data transmission line, 13... Branch data transmission line, 14...
Branch control unit, 15...branch determination unit, 16...branch condition generation unit. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 1 システム間のデータ伝送を行なうデータ伝送
装置であつて、複数のデータラツチ及び隣接段の
転送制御回路からの制御信号に応じて自段のデー
タラツチを制御する各段の転送制御回路からなる
自走式シフトレジスタを用いて構成された入力デ
ータ伝送路、出力データ伝送路及び分岐データ伝
送路と、外部から入力された分岐条件でもつて上
記入力データ伝送路上のデータが分岐すべきデー
タか否かを判定する分岐判定手段と、通常は上記
入力データ伝送路上のデータを上記出力データ伝
送路に与え上記分岐判定手段が上記入力データ伝
送路上のデータを分岐すべきデータと判定した時
は該データを上記分岐データ伝送路に与える分岐
制御手段と、複数の分岐条件を有し上記入力デー
タ伝送路上のデータの内容に応じて複数のうちの
1つの分岐条件を選択しこれを上記分岐判定手段
に与える分岐条件発生手段とを備えたことを特徴
とするデータ伝送装置。
1 A data transmission device that transmits data between systems, which is a self-running type consisting of multiple data latches and a transfer control circuit at each stage that controls the data latch at each stage according to control signals from the transfer control circuit at the adjacent stage. Determine whether the data on the input data transmission path is data that should be branched based on the input data transmission path, output data transmission path, and branch data transmission path configured using shift registers, and the branch condition input from the outside. branching determination means for applying the data on the input data transmission path to the output data transmission path; and when the branching determination means determines that the data on the input data transmission path is data to be branched, branching the data to the output data transmission path; A branching control means for applying to the data transmission path; and a branching condition having a plurality of branching conditions, selecting one branching condition from the plurality according to the content of data on the input data transmission path and applying it to the branching judgment means. A data transmission device comprising a generating means.
JP10667285A 1985-02-19 1985-05-17 Data transmitting device Granted JPS61262958A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10667285A JPS61262958A (en) 1985-05-17 1985-05-17 Data transmitting device
US06/830,750 US4881196A (en) 1985-02-19 1986-02-19 Data transmission line branching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10667285A JPS61262958A (en) 1985-05-17 1985-05-17 Data transmitting device

Publications (2)

Publication Number Publication Date
JPS61262958A JPS61262958A (en) 1986-11-20
JPH0535458B2 true JPH0535458B2 (en) 1993-05-26

Family

ID=14439561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10667285A Granted JPS61262958A (en) 1985-02-19 1985-05-17 Data transmitting device

Country Status (1)

Country Link
JP (1) JPS61262958A (en)

Also Published As

Publication number Publication date
JPS61262958A (en) 1986-11-20

Similar Documents

Publication Publication Date Title
US4745544A (en) Master/slave sequencing processor with forced I/O
KR100288038B1 (en) Pipeline semiconductor device suitable for ultra-large scale integration
US4591979A (en) Data-flow-type digital processing apparatus
JP3963957B2 (en) Units for processing arithmetic and logic operations and for use in a processor (CPU), multi-computer system, data flow processor (DFP), digital signal processor (DSP), shrinkable processor and programmable logic component (FPGA)
US4858110A (en) Parallel data processor with shift register inter-processor transfer
US5036453A (en) Master/slave sequencing processor
US7930517B2 (en) Programmable pipeline array
EP0172038B1 (en) Information processor
JPH0786525B2 (en) Diagnostic circuit
US4627085A (en) Flip-flop control circuit
JP2006518058A (en) Pipeline accelerator, related system and method for improved computing architecture
US4524428A (en) Modular input-programmable logic circuits for use in a modular array processor
JPH0535458B2 (en)
EP1211603B1 (en) Interface for multi-processor
US20070299993A1 (en) Method and Device for Treating and Processing Data
JPH0527899B2 (en)
JPH0424739B2 (en)
JPH0424737B2 (en)
JPH0424738B2 (en)
JPH0444968B2 (en)
US5784634A (en) Pipelined CPU with instruction fetch, execution and write back stages
US20070169022A1 (en) Processor having multiple instruction sources and execution modes
JPH0444967B2 (en)
JPH0426509B2 (en)
JPH0364900B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term