JPH0535221A - Display device - Google Patents
Display deviceInfo
- Publication number
- JPH0535221A JPH0535221A JP3193047A JP19304791A JPH0535221A JP H0535221 A JPH0535221 A JP H0535221A JP 3193047 A JP3193047 A JP 3193047A JP 19304791 A JP19304791 A JP 19304791A JP H0535221 A JPH0535221 A JP H0535221A
- Authority
- JP
- Japan
- Prior art keywords
- display
- video signal
- signal
- source
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、アクティブマトリクス
液晶表示装置等の表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device such as an active matrix liquid crystal display device.
【０００２】[0002]
【従来の技術】アクティブマトリクス液晶表示装置等の
表示装置に於いて、映像信号の供給を複数に分割して行
うことが提案されている（Ｈ．Ｎｏｄａら、ＪＡＰＡＮ
ＤＩＳＰＬＡＹ ’８９、ｐ２５６−２５９）。例え
ば２分割して駆動する場合には、１絵素列（即ち、１信
号線）当たりの映像信号の書き込み時間を、分割せずに
映像信号を供給する場合に比較して２倍にすることがで
きる。従って、このような駆動に於いては、高密度表示
を行う場合にも駆動周波数を低くすることが出来る。2. Description of the Related Art In a display device such as an active matrix liquid crystal display device, it has been proposed to supply a video signal by dividing it into a plurality of parts (H. Noda et al., JAPAN.
DISPLAY '89, p. 256-259). For example, in the case of driving by dividing into two, the writing time of the video signal per one pixel column (that is, one signal line) should be doubled as compared with the case of supplying the video signal without dividing. You can Therefore, in such driving, the driving frequency can be lowered even when high density display is performed.
【０００３】図６に改良されたアクティブマトリクス液
晶表示装置を示す。この液晶表示装置は、スイッチング
素子として薄膜トランジスタ（以下ＴＦＴと略称する）
６を用いるものであり、ＴＦＴ６に対してはゲート駆動
回路１よりゲートバスライン５を通じて送られるゲート
信号によってオンオフの制御がなされる。また、ソース
駆動回路２の出力によってアナログスイッチ４ａ1〜４
ａn及び４ｂ1〜４ｂnのオンオフの制御がなされる。ア
ナログスイッチ４ａ1〜４ｂnは、２本の映像信号供給線
３ａ、３ｂと信号線であるソースバスライン１１との間
に介在する。映像信号は、映像信号供給線３ａ又は３ｂ
から、選択されたアナログスイッチ４ａ1〜４ｂn、信号
線１１及びＴＦＴ６を通じて絵素電極に順次書き込まれ
る。書き込まれた映像信号は、対向電極との間に液晶を
挟む形で構成される絵素８、及び絵素と並列に配置され
た付加容量７によって保持される。FIG. 6 shows an improved active matrix liquid crystal display device. This liquid crystal display device uses a thin film transistor (hereinafter abbreviated as TFT) as a switching element.
6 is used, and ON / OFF of the TFT 6 is controlled by a gate signal sent from the gate drive circuit 1 through the gate bus line 5. Further, depending on the output of the source drive circuit 2, the analog switches 4a 1 to 4a
control on-off of a n and 4b 1 ~4b n is performed. Analog switches 4a 1 ~4b n is two video signal supply lines 3a, interposed between the source bus line 11 is 3b and the signal line. The video signal is the video signal supply line 3a or 3b.
From the analog switches 4a 1 ~4b n selected sequentially written to pixel electrodes via the signal line 11 and the TFT 6. The written video signal is held by the picture element 8 formed by sandwiching the liquid crystal between it and the counter electrode, and the additional capacitor 7 arranged in parallel with the picture element.
【０００４】この例の場合、表示部が左側表示領域と右
側表示領域に分割されている。ソース駆動回路２は２個
のソース駆動回路部２ａ及び２ｂによって構成されてい
る。これらの駆動回路部２ａ及び２ｂはそれぞれ左側表
示領域、右側表示領域を駆動する。このような構成の利
点の一つは同時に複数の絵素に対応する映像信号を供給
することができ、前述のように、分割せずに書き込む場
合に比べて１絵素当りの書き込み時間を２倍にすること
ができ、特に高密度表示を行う場合に駆動周波数を低く
することができる。In the case of this example, the display section is divided into a left side display area and a right side display area. The source drive circuit 2 is composed of two source drive circuit sections 2a and 2b. These drive circuit units 2a and 2b drive the left display region and the right display region, respectively. One of the advantages of such a configuration is that the video signals corresponding to a plurality of picture elements can be supplied at the same time, and as described above, the writing time per picture element is 2 times as compared with the case of writing without division. The driving frequency can be lowered especially when high density display is performed.
【０００５】本来の映像信号はシーケンシャルに送られ
てくるため、このような分割表示をさせるためには映像
信号のタイミングをずらす必要がある。そのために、ア
ナログ映像信号源４１からのアナログ映像信号は、Ａ／
Ｄ変換回路４２によってデジタル映像信号に一旦変換さ
れた後にメモリ４３に格納される。その後に、適当なタ
イミングでメモリ４３から読み出されたデジタル映像信
号はＤ／Ａ変換回路４４ａ及び４４ｂによって再びアナ
ログ信号に変換されて各々の分割表示領域に対応する映
像信号供給線３ａ及び３ｂに送出される。Since the original video signal is sent sequentially, it is necessary to shift the timing of the video signal in order to perform such divided display. Therefore, the analog video signal from the analog video signal source 41 is A /
The digital video signal is once converted by the D conversion circuit 42 and then stored in the memory 43. Thereafter, the digital video signal read from the memory 43 at an appropriate timing is converted again into an analog signal by the D / A conversion circuits 44a and 44b, and is supplied to the video signal supply lines 3a and 3b corresponding to the respective divided display areas. Sent out.
【０００６】ソース駆動回路部２ａ及び２ｂは図６中の
矢印の方向に各アナログスイッチ４ａ1〜４ｂnを順次に
駆動走査して映像信号を各ソースバスライン１１に供給
する。この場合のソース駆動回路部２ａ及び２ｂの走査
方向は、従来の表示装置に於けるソース駆動回路の走査
方向と同じである。The source drive circuit sections 2a and 2b sequentially drive and scan the analog switches 4a 1 to 4b n in the directions of the arrows in FIG. 6 to supply video signals to the source bus lines 11. In this case, the scanning directions of the source driving circuit units 2a and 2b are the same as the scanning directions of the source driving circuit in the conventional display device.
【０００７】[0007]
【発明が解決しようとする課題】図７に、あるゲートバ
スラインに接続される１行の各絵素に映像信号を供給す
るタイミングを示す。図７の（ａ）はゲート駆動回路２
１よりゲートバスライン５の１本に出力される信号（ゲ
ート信号）を示しており、図７の（ｂ）は走査方向の最
初のソースバスライン１１に接続されているアナログス
イッチ４ａ1又は４ｂ1のゲートに印加される信号（以下
ではこのような信号を「サンプリング信号」と称す）を
示しており、図７の（ｃ）は走査方向の最後のソースバ
スライン１１に接続されているアナログスイッチ４ａn
又は４ｂnのゲートに印加されるサンプリング信号を示
している。それぞれのソースバスライン１１には対応す
るサンプリング信号がＨとなっている間に映像信号供給
線３ａ又は３ｂから映像信号が読み出され、順次各絵素
へ書き込まれる。FIG. 7 shows the timing of supplying a video signal to each picture element in one row connected to a certain gate bus line. FIG. 7A shows the gate drive circuit 2
1 shows a signal (gate signal) output to one of the gate bus lines 5, and FIG. 7B shows the analog switch 4a 1 or 4b connected to the first source bus line 11 in the scanning direction. 7 shows a signal applied to the gate of 1 (hereinafter, such a signal is referred to as a “sampling signal”), and FIG. 7C shows an analog connected to the last source bus line 11 in the scanning direction. Switch 4a n
Alternatively, the sampling signal applied to the gate of 4b n is shown. A video signal is read from the video signal supply line 3a or 3b while the corresponding sampling signal is H in each source bus line 11, and is sequentially written in each picture element.
【０００８】この場合、各ソースバスラインのサンプリ
ング信号のパルス幅、即ちそれぞれの絵素に対応する映
像信号が映像信号供給線３ａ又は３ｂより各ソースバス
ライン１１へ読み出される時間は同じである。しかし、
映像信号供給線３ａ又は３ｂに接続されているアナログ
スイッチ４ａ1〜４ｂnが閉じてからゲート信号が立ち下
げられて各絵素電極への信号の書き込みが終わるまでの
時間は、走査方向中の最初のソースバスラインと最後の
ソースバスラインとでは各ゲートバスライン５の駆動時
間に近い時間の差がある。アナログスイッチ４ａ1〜４
ｂnのオフ抵抗は有限であるため、この時間の間には読
み出した映像信号がアナログスイッチ４ａ1〜４ｂnやソ
ースバスライン１１とグランドとの間の容量１０を通じ
るリーク電流によって減衰し、それぞれの絵素に対して
書き込まれる映像信号のレベルが変化してしまう。この
ため、列方向に隣接する絵素間では、同一レベルの表示
を行うべき場合であっても、表示レベルに差が生じるこ
とになる。In this case, the pulse width of the sampling signal of each source bus line, that is, the time when the video signal corresponding to each picture element is read from the video signal supply line 3a or 3b to each source bus line 11 is the same. But,
The time from closing the analog switches 4a 1 ~4b n connected to the video signal supply line 3a or 3b to the gate signal is lowered end of the write signal to each picture element electrode, in the scanning direction There is a time difference close to the driving time of each gate bus line 5 between the first source bus line and the last source bus line. Analog switch 4a 1 to 4
Since the off resistance of b n is finite, during this time, the read video signal is attenuated by the leak current passing through the analog switches 4a 1 to 4b n and the capacitance 10 between the source bus line 11 and the ground, The level of the video signal written to each picture element changes. For this reason, a difference in display level occurs between the picture elements that are adjacent in the column direction even when the same level of display should be performed.
【０００９】この表示レベルが場所的に緩やかに変化し
ているのであれば視認できないため問題ではない。しか
しながら図６の様に表示部の中央で２分割されている場
合には表示部のなかで最も映像信号の減衰が大きい絵素
と小さく絵素とが隣合っているために、その映像信号の
違いが著しく目立つことになる。その結果、図６の構成
においては表示部の中心に縦線が視認され表示特性が損
なわれるという問題がある。If the display level changes gently in place, it is not a problem because it cannot be visually recognized. However, as shown in FIG. 6, when the image is divided into two at the center of the display unit, the picture element with the largest attenuation of the video signal and the picture element with the smallest attenuation are adjacent to each other in the display unit. The difference will be noticeable. As a result, in the configuration of FIG. 6, there is a problem that a vertical line is visually recognized at the center of the display unit and the display characteristics are impaired.
【００１０】本発明は、駆動周波数を低減することが可
能であり、しかも良好な表示特性が得られる表示装置を
提供することを目的としている。An object of the present invention is to provide a display device which can reduce the driving frequency and can obtain good display characteristics.
【００１１】[0011]
【課題を解決するための手段】本発明の表示装置は、絵
素がマトリクス状に配列された画像表示部を備えた表示
装置であって、該画像表示部が水平方向に複数の表示領
域に分割されており、該表示領域のそれぞれは複数の絵
素列を含み、該複数の表示領域にそれぞれ対応して設け
られ、対応する表示領域に於いて該複数の絵素列にそれ
ぞれ接続された複数の信号線を所定方向に走査して映像
信号供給する複数の信号線駆動部を更に備え、互いに隣
合う表示領域にそれぞれ対応する信号線駆動部の該所定
走査方向が互いに逆向きとされており、そのことにより
上記目的が達成される。A display device of the present invention is a display device having an image display unit in which picture elements are arranged in a matrix, and the image display unit is horizontally arranged in a plurality of display areas. Each of the display areas includes a plurality of picture element columns, is provided corresponding to each of the plurality of display areas, and is connected to each of the plurality of picture element rows in the corresponding display area. A plurality of signal line driving units for scanning a plurality of signal lines in a predetermined direction to supply video signals are further provided, and the predetermined scanning directions of the signal line driving units respectively corresponding to adjacent display areas are opposite to each other. Therefore, the above object is achieved.
【００１２】また、前記画像表示部と前記信号線駆動部
とが同一基板上に形成されているのが好ましい。Further, it is preferable that the image display section and the signal line drive section are formed on the same substrate.
【００１３】[0013]
【作用】本発明の表示装置に於いては、分割境界におい
て隣合う絵素についての映像信号の書き込み時間、又は
映像信号が供給されたときの信号の保持時間は同じにな
る。その結果隣合う絵素における駆動タイミングの同一
性が向上し、表示部中で視認される縦線の発生が抑制さ
れて表示特性が向上する。In the display device of the present invention, the video signal writing time for the adjacent picture elements at the division boundary or the signal holding time when the video signal is supplied is the same. As a result, the drive timings of adjacent picture elements are improved in identity, vertical lines that are visually recognized in the display unit are suppressed, and display characteristics are improved.
【００１４】[0014]
【実施例】本発明を実施例について以下に説明する。EXAMPLES The present invention will be described below with reference to examples.
【００１５】本発明の第１の実施例を図１に示す。この
実施例の構成はソース駆動回路２を除いては前述の図６
の液晶表示装置のそれと略同様である。従って、同様の
部分については説明を省略する。本実施例では、ソース
駆動回路２は２個のソース駆動回路部２ａ及び２ｂを備
えている。ソース駆動回路部２ａの出力２ａ1〜２ａnは
それぞれｎ個のアナログスイッチ４ａ1〜４ａnのゲート
に接続されており、ソース駆動回路部２ｂの出力２ｂ1
〜２ｂnはそれぞれｎ個のアナログスイッチ４ｂ1〜４ｂ
nのゲートに接続されている。A first embodiment of the present invention is shown in FIG. The configuration of this embodiment is the same as that shown in FIG.
This is almost the same as that of the liquid crystal display device of. Therefore, description of similar parts is omitted. In this embodiment, the source drive circuit 2 includes two source drive circuit units 2a and 2b. The outputs 2a 1 to 2a n of the source drive circuit unit 2a are connected to the gates of the n analog switches 4a 1 to 4a n, respectively, and the output 2b 1 of the source drive circuit unit 2b is output.
2b n are n analog switches 4b 1 to 4b, respectively.
It is connected to the gate of n .
【００１６】ソース駆動回路部２ａは、図２に示すよう
に出力２ａ1、２ａ2、…、２ａnをこの順にハイにす
る、即ち図示矢印ａの方向（左から右）に順次にサンプ
リング信号を与える。従って、アナログスイッチ４ａ1
〜４ａnはこの順にオンとなり、映像信号は表示部の左
側表示領域の各絵素電極に対しては矢印ａの方向に与え
られる。As shown in FIG. 2, the source drive circuit section 2a sets the outputs 2a 1 , 2a 2 , ..., 2a n to high in this order, that is, the sampling signals are successively output in the direction of arrow a (left to right). give. Therefore, the analog switch 4a 1
4a n are turned on in this order, and a video signal is given to each pixel electrode in the left display area of the display section in the direction of arrow a.
【００１７】一方、ソース駆動回路部２ｂは、出力２ｂ
n、２ｂn-1、…、２ｂ1をこの順にハイにする、即ち図
示矢印ｂの方向（右から左）に順次にサンプリング信号
を与える。従って、アナログスイッチ４ｂn〜４ｂ1はこ
の順にオンとなり、映像信号は表示部の右側表示領域の
各絵素電極に矢印ｂの方向に与えられる。On the other hand, the source drive circuit section 2b has an output 2b.
n, 2b n-1, ... , a 2b 1 to high in this order, sequentially provide a sampling signal that is the direction of the arrow b (right to left). Therefore, the analog switches 4b n to 4b 1 are turned on in this order, and the video signal is applied to each picture element electrode in the right side display area of the display section in the direction of arrow b.
【００１８】図３にソース駆動回路２の構成の概略を示
す。ソース駆動回路部２ａ及び２ｂはそれぞれｎ段のシ
フトレジスタで構成されている。シフトレジスタ内の数
字はそのシフトレジスタの段を示している。本実施例で
は、ソース駆動回路部２ａを構成するシフトレジスタは
図の左から右の方向に段が配列されており、ソース駆動
回路部２ｂを構成するシフトレジスタは図の右から左の
方向に段が配列されている。スタート信号が入力される
と各シフトレジスタは初段の出力からハイの出力を開始
し、以後はクロック信号が入力される毎にハイを出力す
る段が順に一段ずつ後段にずれていく。従って、ソース
駆動回路部２ａを構成するシフトレジスタからは矢印ａ
の方向にサンプリング信号が順に出力され、ソース駆動
回路部２ｂを構成するシフトレジスタからは矢印ｂの方
向にサンプリング信号が順に出力される。このシフト方
向はシフトレジスタの回路構成によって決定される。こ
の構成により、両ソース駆動回路部２ａ及び２ｂは互い
に逆方向の駆動走査を行うことができる。又、各シフト
レジスタに方向制御信号を与え、この方向制御信号に応
じてシフト方向（即ち、サンプリング信号出力順の方
向）を適宜に変化させるようにすることもできる。FIG. 3 shows a schematic structure of the source drive circuit 2. Each of the source drive circuit units 2a and 2b is composed of n stages of shift registers. The numbers in the shift register indicate the stages of the shift register. In this embodiment, the shift register constituting the source drive circuit section 2a has stages arranged from the left to the right in the figure, and the shift register constituting the source drive circuit section 2b extends from the right to the left in the figure. The steps are arranged. When the start signal is input, each shift register starts to output high from the output of the first stage, and thereafter, each time the clock signal is input, the stage that outputs high shifts one stage at a time to the subsequent stage. Therefore, from the shift register forming the source drive circuit section 2a, the arrow a
The sampling signals are sequentially output in the direction of, and the sampling signals are sequentially output in the direction of arrow b from the shift register that constitutes the source drive circuit unit 2b. This shift direction is determined by the circuit configuration of the shift register. With this configuration, both source drive circuit units 2a and 2b can perform drive scanning in opposite directions. It is also possible to give a direction control signal to each shift register and appropriately change the shift direction (that is, the direction of the sampling signal output order) according to the direction control signal.
【００１９】本実施例では、アナログスイッチ４ａnに
接続されたソースバスライン１１に接続された絵素列
と、アナログスイッチ４ｂ1に接続されたソースバスラ
イン１１に接続された絵素列との間に表示領域の境界が
ある。前述のように、アナログスイッチ４ａn及びアナ
ログスイッチ４ｂ1は両ソース駆動回路部２ａ及び２ｂ
の１走査に於いて最後に駆動されるアナログスイッチで
あり、両アナログスイッチ４ａn及び４ｂ1は実質的に同
時に駆動される。従って、両表示領域間の境界両側の互
いに隣接する絵素は実質的に同時に駆動され、それらの
表示特性は同じであり、同一レベルの映像信号が書き込
まれた場合にはこれらの隣接する絵素は同一レベルの表
示を行う。このため、両表示領域間の境界において縦線
が視認されることがない。In this embodiment, there are a pixel array connected to the source bus line 11 connected to the analog switch 4a n and a pixel array connected to the source bus line 11 connected to the analog switch 4b 1 . There is a boundary between the display areas. As described above, the analog switch 4a n and the analog switch 4b 1 are connected to both source drive circuit units 2a and 2b.
, Which is the last analog switch to be driven in one scan, and both analog switches 4a n and 4b 1 are driven substantially simultaneously. Therefore, the picture elements adjacent to each other on both sides of the boundary between the display areas are driven substantially at the same time, and their display characteristics are the same. Display the same level. Therefore, no vertical line is visible at the boundary between both display areas.
【００２０】ソース駆動回路２は、表示部が形成されて
いるガラス基板１２の上に形成されている。この構成に
よれば、表示領域境界付近の駆動回路及びアナログスイ
ッチとなる能動素子が同じ基板上でしかも近接して形成
できるため、特性の差がより小さくなるという利点がも
たらされる。駆動回路を基板１２外に形成する所謂外付
ドライバの場合には、駆動回路は異なったウェハから得
られるＬＳＩを組み合わせて構成されるため、駆動回路
毎の特性の差を小さくするためＬＳＩを選別して使用し
なければならない。本実施例では、そのような選別が不
要になる。The source drive circuit 2 is formed on the glass substrate 12 on which the display section is formed. According to this structure, the drive circuit near the boundary of the display area and the active element serving as the analog switch can be formed on the same substrate and in close proximity to each other, which brings about an advantage that the difference in characteristics becomes smaller. In the case of a so-called external driver in which the drive circuit is formed outside the substrate 12, the drive circuit is configured by combining LSIs obtained from different wafers, and therefore the LSIs are selected in order to reduce the characteristic difference between the drive circuits. Must be used. In the present embodiment, such selection becomes unnecessary.
【００２１】図４に本発明の第２の実施例を示す。この
実施例では、表示部は５個の表示領域に分割されてお
り、それに対応してソース駆動回路２は５個のソース駆
動回路部２ａ〜２ｅを備えている。また、各表示領域に
対する映像信号は５本の映像信号供給線３ａ〜３ｅから
供給される。ソース駆動回路部２ａ、２ｃ及び２ｅは矢
印ａの方向にサンプリング信号を出力する。一方、ソー
ス駆動回路部２ｂ及び２ｄは矢印ｂの方向にサンプリン
グ信号を出力する。それらのサンプリング信号によって
アナログスイッチ４ａ1〜４ｂnが開閉する。従って、各
表示領域間の境界両側の互いに隣接する絵素は実質的に
同時に駆動され、それらの表示特性は同じであり、同一
レベルの映像信号が書き込まれた場合にはこれらの隣接
する絵素は同一レベルの表示を行う。このため、本実施
例に於いても、各表示領域間の境界において縦線が視認
されることがない。FIG. 4 shows a second embodiment of the present invention. In this embodiment, the display section is divided into five display areas, and the source drive circuit 2 correspondingly includes five source drive circuit sections 2a to 2e. The video signal for each display area is supplied from five video signal supply lines 3a to 3e. The source drive circuit units 2a, 2c and 2e output sampling signals in the direction of arrow a. On the other hand, the source drive circuit units 2b and 2d output sampling signals in the direction of arrow b. Analog switches 4a 1 ~4b n are opened and closed by their sampling signal. Therefore, adjacent picture elements on both sides of the boundary between the display areas are driven substantially at the same time, their display characteristics are the same, and when the video signals of the same level are written, these adjacent picture elements are driven. Display the same level. Therefore, also in this embodiment, vertical lines are not visually recognized at the boundaries between the display areas.
【００２２】上述の各実施例に於ける各ソース駆動回路
部の走査方向は、隣合う表示領域の走査方向が互いに逆
向きとなるように適宜に選択される。The scanning directions of the respective source drive circuit sections in the above-mentioned respective embodiments are appropriately selected so that the scanning directions of the adjacent display areas are opposite to each other.
【００２３】また、映像信号をソースバスライン１１に
直接書き込む駆動方式の実施例を説明したが、本発明は
このような駆動方式の表示装置に限定されるものではな
い。例えば、本発明は図５に示すような、映像信号供給
線３から読み出した映像信号を容量６２に一旦蓄え、そ
れをトランスファ信号によってソースバスライン１１に
供給する方式の表示装置にも適用できる。この駆動方式
の表示装置に図１の実施例と同様の構成を適用した実施
例を説明する。この第３の実施例の場合には、図２に示
したサンプリング信号によって開閉するアナログスイッ
チ４を介して映像信号供給線３に与えられた映像信号は
容量６２に一旦蓄えられる。この容量６２に蓄えられた
映像信号はトランスファ信号によってアナログスイッチ
６３がオンになるとソースバスライン１１に供給され
る。この映像信号のソースバスライン１１への供給は分
割表示領域毎に一度に行われる。この実施例に於いて
は、両表示領域間の境界両側の互いに隣接する絵素に対
する映像信号の容量６２による保持時間は同じになる。
従って、それらの表示特性は同じになり、同一レベルの
映像信号が書き込まれた場合にはこれらの隣接する絵素
は同一レベルの表示を行う。そのため、この実施例に於
いても両表示領域間の境界において縦線が視認されるこ
とがない。Although the embodiment of the drive system for directly writing the video signal to the source bus line 11 has been described, the present invention is not limited to the display device of such a drive system. For example, the present invention can be applied to a display device as shown in FIG. 5 in which the video signal read from the video signal supply line 3 is temporarily stored in the capacitor 62 and then supplied to the source bus line 11 by a transfer signal. An embodiment in which the same configuration as that of the embodiment of FIG. 1 is applied to the display device of this drive system will be described. In the case of the third embodiment, the video signal supplied to the video signal supply line 3 via the analog switch 4 which is opened / closed by the sampling signal shown in FIG. 2 is temporarily stored in the capacitor 62. The video signal stored in the capacitor 62 is supplied to the source bus line 11 when the analog switch 63 is turned on by the transfer signal. The supply of the video signal to the source bus line 11 is performed once for each divided display area. In this embodiment, the holding time by the capacitance 62 of the video signal for the picture elements adjacent to each other on both sides of the boundary between both display areas is the same.
Therefore, their display characteristics are the same, and when video signals of the same level are written, these adjacent picture elements display the same level. Therefore, also in this embodiment, no vertical line is visually recognized at the boundary between both display areas.
【００２４】[0024]
【発明の効果】以上の説明から明らかなように、本発明
の表示装置に於いては、分割境界において隣合う絵素に
ついての映像信号の書き込み時間、又は映像信号が供給
されたときの信号の保持時間は同じになる。その結果、
隣合う絵素における表示特性が同じになり、分割境界で
の縦線の発生が抑制されて表示特性が向上する。As is apparent from the above description, in the display device of the present invention, the writing time of the video signal for the picture elements adjacent to each other at the division boundary or the signal when the video signal is supplied. The holding time is the same. as a result,
The display characteristics of adjacent picture elements are the same, the generation of vertical lines at the division boundaries is suppressed, and the display characteristics are improved.
【図１】本発明の第１の実施例における表示部を２分割
したアクティブマトリクス基板の構成を説明する図であ
る。FIG. 1 is a diagram illustrating a configuration of an active matrix substrate in which a display unit is divided into two in a first embodiment of the present invention.
【図２】第１の実施例に於けるサンプリング信号のタイ
ミングチャートである。FIG. 2 is a timing chart of sampling signals in the first embodiment.
【図３】第１の実施例に於けるソース駆動回路部の構成
を示す図である。FIG. 3 is a diagram showing a configuration of a source drive circuit unit in the first embodiment.
【図４】本発明の第２の実施例の構成を説明する図であ
る。FIG. 4 is a diagram illustrating a configuration of a second exemplary embodiment of the present invention.
【図５】本発明の第３の実施例に於ける１絵素に映像信
号を書き込む部分の等価回路図である。FIG. 5 is an equivalent circuit diagram of a portion for writing a video signal in one picture element according to a third embodiment of the present invention.
【図６】改良された表示装置の構成を説明する図であ
る。FIG. 6 is a diagram illustrating a configuration of an improved display device.
【図７】図６の表示装置に於けるサンプリング信号のタ
イミングチャートである。7 is a timing chart of sampling signals in the display device of FIG.
１ ゲート駆動回路 ２ ソース駆動回路 ２ａ、２ｂ ソース駆動回路部 ３ａ、３ｂ 映像信号供給線 ４ａ1〜４ａn アナログスイッチ1 the gate drive circuit 2 source driver circuit 2a, 2b source driver circuit section 3a, 3b video signal supply lines 4a 1 to 4A n analog switches
Claims (2)
部を備えた表示装置であって、 該画像表示部が水平方向に複数の表示領域に分割されて
おり、該表示領域のそれぞれは複数の絵素列を含み、 該複数の表示領域にそれぞれ対応して設けられ、対応す
る表示領域に於いて該複数の絵素列にそれぞれ接続され
た複数の信号線を所定方向に走査して映像信号供給する
複数の信号線駆動部を更に備え、 互いに隣合う表示領域にそれぞれ対応する信号線駆動部
の該所定走査方向が互いに逆向きである表示装置。1. A display device comprising an image display unit in which picture elements are arranged in a matrix, wherein the image display unit is horizontally divided into a plurality of display regions, each of the display regions being A plurality of picture element columns are provided corresponding to the plurality of display areas, and a plurality of signal lines respectively connected to the plurality of picture element rows are scanned in a predetermined direction in the corresponding display areas. A display device further comprising a plurality of signal line driving units for supplying video signals, wherein the predetermined scanning directions of the signal line driving units respectively corresponding to adjacent display areas are opposite to each other.
一基板上に形成されている請求項１に記載の表示装置。2. The display device according to claim 1, wherein the image display unit and the signal line driving unit are formed on the same substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19304791A JP3192444B2 (en) | 1991-08-01 | 1991-08-01 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19304791A JP3192444B2 (en) | 1991-08-01 | 1991-08-01 | Display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393858A Division JP2001222267A (en) | 2000-12-25 | 2000-12-25 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535221A true JPH0535221A (en) | 1993-02-12 |
| JP3192444B2 JP3192444B2 (en) | 2001-07-30 |
Family
ID=16301298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19304791A Expired - Lifetime JP3192444B2 (en) | 1991-08-01 | 1991-08-01 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192444B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996024123A1 (en) * | 1995-02-01 | 1996-08-08 | Seiko Epson Corporation | Liquid crystal display device, method of its driving and methods of its inspection |
| JPH08211363A (en) * | 1994-10-07 | 1996-08-20 | Semiconductor Energy Lab Co Ltd | Active matrix panel |
| WO2003063124A1 (en) * | 2002-01-17 | 2003-07-31 | Nec Corporation | Semiconductor device incorporating matrix type current load driving circuits, and driving method thereof |
| JP2005070444A (en) * | 2003-08-25 | 2005-03-17 | Sony Corp | Display device |
| KR100580550B1 (en) * | 1998-12-09 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | Block Sequential Driving Method and Apparatus Thereof |
| JP2007179032A (en) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2009058977A (en) * | 2008-12-05 | 2009-03-19 | Nec Corp | Liquid crystal display |
| US7663591B2 (en) | 2003-11-25 | 2010-02-16 | Sharp Kabushiki Kaisha | Display device and method of driving same |
| US7714850B2 (en) | 2004-07-30 | 2010-05-11 | Sharp Kabushiki Kaisha | Display device and driving method thereof |
| US9922600B2 (en) | 2005-12-02 | 2018-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1991
- 1991-08-01 JP JP19304791A patent/JP3192444B2/en not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08211363A (en) * | 1994-10-07 | 1996-08-20 | Semiconductor Energy Lab Co Ltd | Active matrix panel |
| US7271793B2 (en) | 1995-02-01 | 2007-09-18 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US7782311B2 (en) | 1995-02-01 | 2010-08-24 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US6337677B1 (en) | 1995-02-01 | 2002-01-08 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US6023260A (en) * | 1995-02-01 | 2000-02-08 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US9275588B2 (en) | 1995-02-01 | 2016-03-01 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US7940244B2 (en) | 1995-02-01 | 2011-05-10 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US8704747B2 (en) | 1995-02-01 | 2014-04-22 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| US7932886B2 (en) | 1995-02-01 | 2011-04-26 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection for liquid crystal display devices |
| WO1996024123A1 (en) * | 1995-02-01 | 1996-08-08 | Seiko Epson Corporation | Liquid crystal display device, method of its driving and methods of its inspection |
| KR100580550B1 (en) * | 1998-12-09 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | Block Sequential Driving Method and Apparatus Thereof |
| WO2003063124A1 (en) * | 2002-01-17 | 2003-07-31 | Nec Corporation | Semiconductor device incorporating matrix type current load driving circuits, and driving method thereof |
| US7133012B2 (en) | 2002-01-17 | 2006-11-07 | Nec Corporation | Semiconductor device provided with matrix type current load driving circuits, and driving method thereof |
| JP2005070444A (en) * | 2003-08-25 | 2005-03-17 | Sony Corp | Display device |
| US7663591B2 (en) | 2003-11-25 | 2010-02-16 | Sharp Kabushiki Kaisha | Display device and method of driving same |
| US7714850B2 (en) | 2004-07-30 | 2010-05-11 | Sharp Kabushiki Kaisha | Display device and driving method thereof |
| JP2007179032A (en) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | Display device |
| US9922600B2 (en) | 2005-12-02 | 2018-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2009058977A (en) * | 2008-12-05 | 2009-03-19 | Nec Corp | Liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3192444B2 (en) | 2001-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100468562B1 (en) | High definition liquid crystal display | |
| US5095304A (en) | Matrix display device | |
| US4922240A (en) | Thin film active matrix and addressing circuitry therefor | |
| US7688302B2 (en) | Shift register and display device using same | |
| US6437767B1 (en) | Active matrix devices | |
| US4736137A (en) | Matrix display device | |
| JPH0772830A (en) | Liquid crystal display and its driving method | |
| JP4043112B2 (en) | Liquid crystal display device and driving method thereof | |
| JPH05188395A (en) | Liquid crystal display element | |
| JPH1073842A (en) | Active matrix type liquid crystal display device | |
| US6492972B1 (en) | Data signal line driving circuit and image display apparatus | |
| JP2004004624A (en) | Drive circuit and display device provided with the same | |
| KR100648141B1 (en) | Display device and drive method thereof | |
| JPH05303114A (en) | Liquid crystal display element | |
| JPH0535221A (en) | Display device | |
| KR100655773B1 (en) | Active matrix liquid crystal display devices | |
| JP3345349B2 (en) | Shift register circuit and image display device | |
| JPH07152350A (en) | Display device and driving method therefor | |
| JP2815102B2 (en) | Active matrix type liquid crystal display | |
| JPS60192370A (en) | Thin film transistor array | |
| JPH10149141A (en) | Liquid crystal display device | |
| JP2001222267A (en) | Display device | |
| JPH0213316B2 (en) | ||
| JPH05273593A (en) | Liquid crystal display device | |
| JP2002091388A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010502 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |