JPH05347596A - 同期端局装置の回線設定装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は合理的な回路構成にすることができる
ようにした同期端局装置の回線設定装置を提供すること
にある。 【構成】回線設定装置のシグナリング系回線設定処理系
はシグナリングデータをシグナリングデータ処理用のフ
レームのデータ伝送速度に速度変換し、有効データのみ
を抽出する抽出手段24,25 と、この抽出された有効デー
タを主信号のチャネル対応に保持し、主信号の回線設定
に対応して読出して回線設定済みのシグナリングデータ
として出力するメモリ手段28,29,30と、この出力された
シグナリングデータをシグナリングデータ伝送用のフレ
ームに組み直し、多重化して出力する多重化手段31,32,
33,34 とより構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は同期端局装置の回線設定
装置に関するものである。

【０００２】

【従来の技術】自営通信網を持つユーザの通信ネットワ
ークにおいてはディジタル化が進んでおり、このような
ユーザの通信ネットワークでは伝送路をリンクするため
に端局装置が用いられる。

【０００３】すなわち、端局装置はそれぞれ特定の端末
間を特定のチャネルを使用して固定的に接続し、そのチ
ャネルを使用して当該特定端末間で通信を行うことがで
きるようにするものである。

【０００４】このように端局装置は伝送路と端末との間
に設けられ、特定のチャネルは特定の端末間での通信に
利用するように固定的に回線設定して、データ伝送を行
うための装置であるが、近年ではディジタル化が進み、
端局装置内部に設けられた回線接続設定を行うための回
線設定回路（ＴＳＩ；Time Slot Interchanger）におい
ても、ディジタル信号のまま電子的に回線設定を行うた
め、回線の接続設定の変更も容易となった。

【０００５】ディジタル化した端局装置は同期端局装置
と呼ぶが、この同期端局装置は図３のように構成してあ
る。図において、１１は伝送路インタフェース、１２は
多重化処理部、１３は端末インタフェースであり、これ
らのうち、伝送路インタフェース１１は光ファイバ等に
よる伝送路Ｌやディジタル無線機等と、多重化処理部１
２とのインタフェースをとるものである。

【０００６】伝送路インタフェース１１は伝送路Ｌ等か
らの信号を終端し、装置内のフレーム位相に統一する機
能を有する。また、伝送路インタフェース１１はＰＣＭ
一次群および二次群同期多重インタフェースやスタッフ
多重方式によるＰＣＭ二次群および三次群の多重変換ユ
ニット、ＰＣＭ三次群までの光ファイバ・インタフェー
ス等を内蔵させることにより伝送路側の条件に合うかた
ちでインタフェースすることができる。

【０００７】なお、図中の１．５Ｍ ＩＦ 11aは１．５
Ｍｂｐｓの伝送速度の同期多重インタフェース、６．３
Ｍ ＩＦ 11bは６．３Ｍｂｐｓの伝送速度の同期多重イ
ンタフェース、６．３Ｍ ＳＴＦ ＩＦ 11cは６．３Ｍ
ｂｐｓの伝送速度のスタッフ多重インタフェース、３２
Ｍ ＳＴＦ ＩＦ 11dは３２Ｍｂｐｓの伝送速度のスタ
ッフ多重インタフェース、３２Ｍ光ＩＦ 11eは３２Ｍｂ
ｐｓの伝送速度の光インタフェース、６．３Ｍ光ＩＦ 1
1fは６．３Ｍｂｐｓの伝送速度の光インタフェース、
１．５Ｍ光ＩＦ 11gは１．５Ｍｂｐｓの伝送速度の光イ
ンタフェースである。

【０００８】また、多重化処理部１２は多重／分離部12
-3,12-4 と６チャネル用回線設定回路12-1、および１チ
ャネル用の各回線設定回路12-1,12-2 とを有している。
多重化処理部１２は伝送路インタフェース１１より入力
される各伝送路等からの受信多重化フレームを主信号と
ＳＴ信号に分離した後、それぞれを分離して各チャネル
別のデータにし、これを回線設定回路における回線設定
に基づきチャネル別に対応の分配先に仕分けし、分配先
別に多重化して端末インタフェース１３における対応の
インタフェース部に与える。

【０００９】また、端末インタフェース１３における各
インタフェース部から送られてくる多重化されたフレー
ムを主信号とＳＴ信号に分離した後、チャネル別に分離
し、これを分配先別に仕分けし、分配先別に多重化して
伝送路インタフェース部１１における対応のインタフェ
ースに出力すると云った動作をする。

【００１０】同期端局装置における伝送フレームの構成
は、例えば、２次群インタフェースである６．３Ｍｂｐ
ｓ同期多重インタフェースの場合、９６チャネル（６４
Ｋｂｐｓ換算）の主信号を伝送できる構成になってお
り、これを６チャネル毎のグループであるハンドリング
グループ（ＨＧ）に分けて、それぞれのＨＧ毎に１つの
シグナリング情報伝送用にＳＴビットを割り当て、ＳＴ
ビットは８マルチフレームのＳＴフレームを構成するこ
とにより、１つのＳＴフレームで６チャネル分のシグナ
リング情報を伝送することができるようになっている。

【００１１】つまり、６．３Ｍｂｐｓ同期多重インタフ
ェースの伝送フレームは９６チャネル分の主信号用（＝
１６ＨＧ用）に９６タイムスロット、１６ＨＧ用のＳＴ
フレーム伝送用に２タイムスロット（＝１６ビット）、
マルチフレームおよびフレーム同期用に５ビットの合計
７８９ビット（９６タイムスロット＋５ビット）で１フ
レームを構成している。そして、使用するにあたって回
線設定単位は１チャネル単位または６チャネル単位とす
ることができる。

【００１２】また、端末インタフェース１３はディジタ
ル交換機や映像符号化装置、音声端末、低速データ端末
などの各端末からの信号を終端し、装置内のフレーム位
相に統一するものである。端末インタフェース１３には
アナログ交換機とインタフェースするための音声４線Ｉ
Ｆ（音声４線インタフェース）13a 、音声２線ＩＦ（音
声２線インタフェース）13b 、ディジタル交換機とイン
タフェースするための２Ｍ ＩＦ（２Ｍｂｐｓの伝送速
度のインタフェース）13c 、低速データＩＦ（低速デー
タ用のインタフェース）13d 、局内回線終端装置13e 等
がある。

【００１３】このような構成においてある端末からデー
タを送信する場合、その端末からの送信データは端末イ
ンタフェース部１３における該端末の接続されたインタ
フェースを介して多重化処理部１２に送られ、主信号と
ＳＴデータを分離した後、それぞれをその端末の使用チ
ャネルの該当する仕向け先に回線設定を行い、各仕向け
先毎にフレームに多重されて主信号にＳＴデータを多重
化し、伝送路インタフェース部１１の当該仕向け先のイ
ンタフェースに送られる。そして、そのインタフェース
を介して伝送される。

【００１４】また、ある伝送路からの受信フレームは伝
送路インタフェース部１１における当該伝送路対応のイ
ンタフェースを介して受信され、多重化処理部１２に送
られて主信号とＳＴデータを分離した後、それぞれを多
重／分離部12-4により一旦、回線設定単位である６チャ
ネルまたは１チャネルのチャネル別に分離された後、回
線設定回路12-1,12-2 における回線設定に基づき、対応
の分配先に仕分けし、主信号にＳＴデータを多重化した
後、多重／分離部12-3により分配先別に多重化して端末
インタフェース１３における対応のインタフェース部に
与え、そのインタフェース部より端末へと送られる。

【００１５】上述のある端末が電話機であったとすると
ダイヤル発呼により、その電話機を収容している交換機
はダイヤル情報に基づく着呼先を認識し、該交換機収容
内線に対する発信であればその内線に対する呼びを行う
が、該交換機収容外の回線への発信であれば、その回線
に割り当てられているチャネルを使用し、ダイヤル情報
を送り、多重化処理部１２ではこのチャネルからのデー
タを仕分けして着信先の回線へのフレームに多重し伝送
路インタフェース部１１または端末インタフェース部１
３における当該着呼先回線収容交換機対応のインタフェ
ースに送り出す。そして、着呼先からの信号は逆のルー
トを辿り、発呼元の電話機に送られる。このようにして
特定のチャネルは特定の相手先に伝送されるように仕分
けされることにより、特定端末間で通信を行うことがで
きる。

【００１６】なお、伝送フレームにはチャネルの伝送デ
ータの他に、各種の状態信号であるシグナリング・ビッ
トが多重されて送られるが、音声の場合、シグナリング
・ビットはダイヤル情報となる。そして、シグナリング
・ビットはシグナリング・ビット伝送用のフレームであ
るＳＴフレームを使用して伝送される。

【００１７】また、ＳＴフレームは各ＨＧ毎にそのＨＧ
に含まれるチャネルに関するビットデータ列をオール
“１”とすることによってＡＩＳ信号（Alarm Indicati
on Signal ；警報信号）としても使用される。すなわ
ち、伝送路異常などによりデータ授受が行えないような
場合に、伝送下流側の装置の監視装置により、当該伝送
下流側の装置がその下流側に対して警報を与えるべく、
ＳＴフレームはビットデータ列をオール“１”としたＡ
ＩＳ信号を送る。

【００１８】

【発明が解決しようとする課題】回線設定にあたり主信
号データとＳＴデータは分離してそれぞれ別系統で取り
扱う必要があるために、主信号用のバッファメモリと、
ＳＴデータ用のバッファメモリとを用意している。

【００１９】そして、これらのバッファメモリへのデー
タの書き込みと読出しの操作は伝送フレームに同期して
順に読出しアドレスを進めるとこれを回線設定に合うよ
うにその時々のタイムスロットに渡すべきチャネルのデ
ータが格納されたアドレスをバッファメモリに与えるこ
とができるようにアドレス変換してバッファメモリに与
えることができるよう、アドレス・コントロ−ル・メモ
リにアドレス・データを書き込んでおく必要がある。

【００２０】また、１フレーム内に含まれる主データの
チャネル数とＳＴデータのチャネル数が異なるため、主
信号と同じ伝送速度のままで上述のような仕分け処理を
行うと、バッファメモリの書き込みおよび読出しの制御
が主信号の回線設定とＳＴビットの回線設定が一致しな
いため、複雑になるから、主信号データ用およびＳＴデ
ータ用の各アドレス・コントロ−ル・メモリに書き込む
バッファメモリアクセス用のアドレス・データの並び順
が複雑となってしまう。

【００２１】また、ＳＴデータは主信号のデータとの同
期をとりながら処理するが、このＳＴフレームは主信号
の伝送フレーム１フレーム分（１２５μｓ）の１／６の
チャネル数であり、図２に示すようにＳＴデータは１フ
レーム当たり、有効データが１ブロック分（フレーム当
たり６分割したものを１ブロックとした場合）に対し
て、無効分は５ブロック分にもなる。

【００２２】このように、従来の端局装置における多重
化処理部の回線設定回路ではデータ量の少ないＳＴデー
タも主信号と同じ伝送速度のまま処理しているために、
処理可能な回線数が制約される他、回線設定情報を記憶
するためのアドレスコントロ−ルメモリも主信号用とＳ
Ｔデータ用の２つを別々に用意しているために、アドレ
スコントロ−ルメモリへのアクセスが複雑になると云う
欠点があり、また、ＳＴデータ系の処理はＳＴデータが
主信号よりも少ないデータ量であるため、主信号と同じ
速度のままで処理しようとすると、ＳＴフレームには無
効データが５／６も含まれることになり、そのまま処理
をする構成としていることは高速処理のデバイスをいた
ずらに浪費していることになる。

【００２３】そこで、この発明の目的とするところは、
合理的な回路構成にすることができ、ＳＴデータ系の処
理に使用するデバイスもアクセスタイムの遅いもので十
分対応可能にでき、また、アドレスコントロ−ルメモリ
も主信号用とＳＴデータ用で共用化できるようにした回
線設定回路を提供することにある。

【００２４】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。すなわち、所定チャ
ネル分をひとまとまりの伝送単位として主信号をフレー
ム伝送すると共に、各チャネルのシグナリングデータ処
理用のフレームをこの主信号のフレームに多重化して伝
送する同期端局装置であって、入側の分離部により主信
号とシグナリングデータとを分離して回線設定装置に与
え、主信号はこの回線設定装置の主信号回線設定処理系
により、また、シグナリングデータ系はシグナリング系
回線設定処理系により回線設定処理し、各チャネルのデ
ータを所望の伝送先のチャネルに振り分けることにより
回線設定し、回線設定処理後のデータは出側の多重部に
より多重化して出力するようにした同期端局装置におい
て、前記回線設定装置のシグナリング系回線設定処理系
はシグナリングデータ処理用のフレームの同期をとる同
期手段と、同期手段により同期をとられたシグナリング
データを速度変換して有効データのみを抽出する抽出手
段と、この抽出された有効データをシグナリングデータ
処理用のフレームよりチャネル単位にシグナリングデー
タを分離して保持し、主信号の回線設定に対応して読出
して回線設定済みのシグナリングデータとして出力する
メモリ手段と、この出力されたシグナリングデータをシ
グナリングデータ処理用のフレームに組み直し、多重化
して出力する多重化手段とより構成する。

【００２５】

【作用】上記の構成において、回線設定装置のシグナリ
ング系回線設定処理系においては、主信号から分離され
たシグナリングデータについて、同期手段によりシグナ
リングデータ処理用のフレームの同期をとりながら、抽
出手段によりシグナリングデータを速度変換し、有効デ
ータのみを抽出し、メモリ手段はこの抽出された有効デ
ータをチャネル単位に分離してこれを主信号のチャネル
対応に保持し、主信号の回線設定に対応して読出して回
線設定済みのシグナリングデータとして出力する。そし
て、この出力されたシグナリングデータを多重化手段に
より多重化して主信号系と同じ元の速度に戻す。

【００２６】このように、本発明ではＳＴデータ（シグ
ナリングデータ）を伝送速度を変換して有効ブロックの
み抽出して必要なもののみを低速で処理するようにし、
また、ＳＴデータは各回線毎に分離することによって主
信号の各回線のデータと同様に扱えるようにし、これに
よって、主信号系と同じ読出し方をすれば、主信号の各
回線のデータ（伝送するチャネル対応のデータ）に対応
させて該当のＳＴデータを得ることができるようにし、
これによって、シグナリング系は主信号系と同一の読出
し制御を適用できるようにして（主信号系の読出しアド
レス制御をするアドレス・コントロ−ル・メモリからの
出力によって）回線設定を共通の制御系で実施できて構
成の簡易化を図れるようになり、また、回線設定を行っ
た後は再び、多重化手段によりＳＴフレームを組み直し
て多重化し速度変換前の速度に変換して出力するように
しているので、シグナリング系では遅い伝送速度で処理
でき、しかも、無効データ分の処理はしないで済むた
め、使用するデバイスのアクセスタイムは遅いもので十
分対処できるようになり、コストダウンを図ることがで
きる。

【００２７】

【実施例】以下、本発明の一実施例について、図面を参
照して説明する。図１は本発明の一実施例を示すブロッ
ク図であって、図３で示した同期端局装置における回線
設定回路12-1，12-2に相当する。

【００２８】図において、２１は主信号用ダブルバッフ
ァメモリ、２２は１フレームの周期で回るシーケンシャ
ルカウンタ、２３は主信号データとＳＴデータ共用のア
ドレス・コントロ−ル・メモリ、２４は速度変換回路、
２５はＳＴフレーム同期回路、２６はＳＴフレーム番号
識別用のＳＴフレーム用マルチフレームカウンタ、２７
は低速処理側のフレームカウンタ、２８はＳＴフレーム
同期回路２５からのＳＴビット識別用信号をアドレス・
コントロ−ル・メモリ２３からの出力信号と同形態に変
換するためのアドレス変換回路、２９はＳＩＧ（シグナ
リング・ビット）回線設定用デュアルポートメモリ、３
０はＨＧ ＢＡＩＳ転送用デュアルポートメモリ、３１
はＳＴフレーム多重用デュアルポートメモリ、３２はブ
ロックカウンタ、３３はＨＧナンバをカウントするため
のＨＧカウンタ、３４は多重回路である。

【００２９】また、101 は入力主信号、102 は入力ＳＴ
データ、103 はフレームパルス、104 は１に主信号を書
き込むためのシーケンシャルなアドレス信号、105 は主
信号系のカウンタ２２とＳＴ系のフレームカウンタ２７
を関係付けるためのロード(LOAD)信号、106 は回線設定
通りに主信号およびＳＴを並べ換えるための読出しアド
レス信号、107 は出力主信号、108 はマルチフレームカ
ウント信号、109 は無効データを除いた後の低速側ＳＴ
信号、110 は低速側フレームカウント信号、111 はＳＴ
フレーム同期引き込み後のＳＴ信号、112 はＨＧ ＡＩ
Ｓ（警報）およびＨＧ ＲＥＣ（フレーム同期外れ）検
出信号、113 は同期引き込み後のＳＴ位相を示す信号、
114 はアドレス変換後の信号、115 はＨＧ ＢＡＩＳ転
送信号（AIS またはREC を受けたとき受信出来なかった
ことを送信側に知らせるための信号）、116 はＳＴフレ
ームナンバを示すHGカウント値、117 はブロックナンバ
を示すブロックカウント値、118 はアドレスコントロ−
ルメモリに従って読み出されたＳＴデータ、119 はＳＴ
フレームのかたちに再編成されたＳＴ信号、120 は出力
ＳＴデータである。尚、ＨＧはハンドリンググループを
示すもので、複数チャネル分（通常は６チャネル分）を
まとめたものを示す。

【００３０】上記シーケンシャル・カウンタ２２は伝送
されるデータの伝送フレーム周期でカウントを１周する
カウンタであり、伝送フレームは複数のタイムスロット
に分割されているので、シーケンシャル・カウンタ２２
のカウントはこのタイムスロットに合わせたタイミング
で行われる。

【００３１】主信号用ダブルバッファ・メモリ２１はこ
のシーケンシャルカウンタ２２のカウント値を書き込み
アドレスとしてｎビットパラレルの入力主信号101 をそ
の書き込みアドレスに書き込むと共に、アドレス・コン
トロール・メモリ２３からの読出しアドレスデータを受
けてそのアドレス・データ対応のアドレスの記憶データ
を読出し、回線交換済みの出力主信号107 として多重／
分離部側に出力するものである。

【００３２】アドレス・コントロール・メモリ２３はシ
ーケンシャル・カウンタ２２のカウント値を読出しアド
レスとして受け、そのアドレスに格納されているデータ
を主信号用ダブルバッファ・メモリ２１に読出しアドレ
スとして与えるもので、回線設定に合わせて入力主信号
のどのタイムスロットで送られてきたデータ（どのチャ
ネルのデータ）が、出力主信号のどのタイムスロット
（どのチャネル）に渡されるかにより、伝送フレームの
タイムスロットに対応付けた読出しアドレスが記憶され
ている。

【００３３】すなわち、出力主信号の伝送フレームの各
タイムスロットのタイミングでそのタイミングにおける
タイムスロットに渡すべきチャネルのデータを読出すこ
とができるよう、それらの対応を以て読出しアドレスの
データが格納されている。

【００３４】速度変換回路２４はＳＴデータ102 から無
効データを取り除いて、有効部分のみ低速度に速度変換
し、低速度のＳＴデータ109 としてＳＴフレーム同期回
路２５に与えるものである。

【００３５】低速側フレームカウンタ２７はシーケンシ
ャルカウンタ２２が所定のカウント値になると、該シー
ケンシャルカウンタ２２が出力するロード信号105 を受
けてカウントを行い、ＳＴフレームナンバを識別するた
めの低速側フレームカウント信号110 （ＳＴフレームナ
ンバに対応する）を出力するものであり、マルチフレー
ム・カウンタ２６はこの低速側フレームカウンタ２７の
カウント値が所定値に達する毎にカウントを進めてＳＴ
データ伝送用のフレームであるＳＴフレーム用のマルチ
フレームに対応するカウント値（マルチフレームカウン
ト信号108 ）を得るものである。

【００３６】ＳＴフレーム同期回路２５は速度変換回路
２４の出力する低速度に速度変換されたＳＴデータ109
を受け、マルチフレーム・カウンタ２６の出力108 およ
び低速側フレームカウンタ２７の低速側フレームカウン
ト信号110 をもとに同期引き込みをしてHG AISおよびHG
REC検出信号112 、ＳＴフレーム位相信号113 と共にＳ
Ｔ信号111 として出力するものである。

【００３７】アドレス変換回路２８はＳＴフレーム位相
信号113 と低速側フレームカウント信号110 とを読出し
アドレスデータとして受けて、そのアドレスに格納され
ているデータを読出しアドレスデータとして出力するも
のである。このアドレス変換回路２８にはＳＴフレーム
位相と低速側フレームカウント信号110 により得られる
ＳＴフレームナンバ対応にSIG ビット設定用デュアルポ
ート・メモリ２９とHGBAIS 転送用のデュアルポート・
メモリ３０の書き込みアドレスが格納される。

【００３８】SIG ビット設定用デュアルポート・メモリ
２９はアドレス変換回路２８より与えられる書き込みア
ドレスにＳＴデータ111 を書き込み、アドレスコントロ
ールメモリ２３より与えられる読出しアドレス106 を読
出しアドレスとしてそのアドレスに格納されているデー
タを読出してSIG ビットデータ118 としてＳＴフレーム
多重用のデュアルポート・メモリ３１に出力するもので
ある。

【００３９】HG BAIS 転送用のデュアルポート・メモリ
３０はアドレス変換回路２８より与えられる書き込みア
ドレスにＳＴフレーム同期回路２５からのHG AISおよび
HG REC検出信号112 を書き込み、ブロックカウンタ３２
の出力であるブロックカウント値117 とＨＧカウンタ３
３の出力であるＳＴフレームナンバを示すHGカウント値
116 を読出しアドレスとして受けて現在のブロックおよ
びＳＴフレームナンバ対応の読出しデータとして当該ア
ドレスのデータを読出し、これをHG BAIS 転送信号115
として出力するものである。

【００４０】ＨＧカウンタ３３は出力側の現在のハンド
リンググループをカウントするものであり、ブロックカ
ウンタ３２は出力側の現在のブロックをカウントするも
のである。

【００４１】ＳＴフレーム多重用のデュアルポート・メ
モリ３１はＳＴフレームナンバを示すHGカウント値116
とブロックカウント値117 とを書き込みアドレスとし
て、そのアドレスにSIG ビットデータ118 を書き込み、
また、マルチフレームカウント値108 およびHGカウント
値116 を読出しアドレスとし、そのアドレスに書き込ま
れているデータを読出して多重回路１４に与えるもので
ある。

【００４２】また、多重回路１４はマルチフレームカウ
ント値108 を受けて、このカウント値108 に応じてHG B
AIS 転送信号115 とＳＴデータ119 とを多重して出力Ｓ
Ｔデータ120 として出力するものである。

【００４３】次に上記構成の本装置の作用を説明する。
多重されて送られてきた被回線設定信号である主信号10
1 とＳＴデータ102 は、受け側（入側）の多重分離部に
より分離され、それぞれ別の系統にて処理される。

【００４４】すなわち、まず、入側からの主信号101 は
回線設定用のメモリである主信号用ダブルバッファ・メ
モリ２１に入力され、ここに一旦、順番に記憶される。
これは主信号用ダブルバッファ・メモリ２１にはフレー
ムパルス103 に同期してこのフレーム周期でカウントを
１周するシーケンシャルカウンタ２２のカウント出力10
4 が書き込みアドレスとして与えられるので、このアド
レスを書き込みアドレスとして主信号101 はダブルバッ
ファ・メモリ２１に書き込まれることで順番に記憶され
ることになる。

【００４５】そして、ダブルバッファ・メモリ２１に書
き込まれた主信号101 は、アドレスコントロ−ル・メモ
リ２３に記憶されている回線設定データ106 を読出しア
ドレスとして、当該アドレス位置のデータが読み出さ
れ、出力主信号107 として出側に送り出されることで回
線設定、すなわち、仕分けされる。

【００４６】ダブルバッファ・メモリ２１は２系統分の
メモリで構成されており、一方の系統が書き込みモード
のとき、他方の系統が読出しモードとなるように制御し
て、書き込みと読出しが同一のメモリで行われないよう
に切り替えて使用している。このようにして主信号用ダ
ブルバッファ・メモリ２１から読出されるが、このとき
のアドレス・コントロ−ル・メモリ２３に加えられる読
出しアドレスはシーケンシャルカウンタ２２のカウント
出力104 である。この出力104 は伝送フレームに同期し
たカウント出力であり、各アドレスに記憶されているデ
ータはその時々の出側のタイムスロットに渡すべき主信
号が格納されている主信号用ダブルバッファ・メモリ読
出しアドレスである。

【００４７】従って、回線設定に合わせてそのカウント
出力104 の値（読出しアドレス）対応に仕分け先のタイ
ムスロットに渡すべきチャネルのデータの格納アドレス
をアドレス・コントロ−ル・メモリ２３に書き込んでお
くことにより、回線設定に合わせてそのカウント出力10
4 の値（読出しアドレス）対応に仕分け先のタイムスロ
ットに渡すべきチャネルのデータを渡すことができる。

【００４８】すなわち、アドレス・コントロ−ル・メモ
リ２３に与えられる読出しアドレスは伝送フレームに同
期したシーケンシャル・カウンタ２２のカウント出力10
4 であり、アドレス・コントロ−ル・メモリ２３には、
回線設定に合わせてそのカウント出力104 の値（読出し
アドレス）対応に仕分け先のタイムスロットに渡すべき
チャネルのデータが格納されている主信号用ダブルバッ
ファメモリ２１の読出しアドレスをデータとして書き込
んであることにより、仕分け先に合わせた回線設定がで
きる。これにより、主信号用ダブルバッファ・メモリ２
１から読出されて得られた出力データ107 は回線設定さ
れたことになる。一方、多重分離部で分離されて入力さ
れたＳＴデータ102 は、まず、速度変換回路２４にて無
効データが取り除かれ、有効部分のみ低速度に変換され
る。

【００４９】そして、低速度に速度変換されたＳＴデー
タ109 はマルチフレーム・カウンタ２６および低速側フ
レームカウンタ２７の出力108 および低速側フレームカ
ウント信号110 をもとに動作するＳＴフレーム同期回路
２５によって同期引き込みがなされ、HG AISおよびHG R
EC検出信号112 、ＳＴフレーム位相信号113 と共にＳＴ
信号111 が抽出されて出力される。

【００５０】同期回路２５から出力されたこれらの信号
のうち、ＳＴフレーム位相信号113はＳＴフレームナン
バを識別するための低速側フレームカウント信号110 と
共にアドレス変換回路２８に入力され、このアドレス変
換回路２８においてアドレス・コントロ−ル・メモリ２
３に記憶されている回線設定データ106 と同じフォーマ
ットにアドレス変換される。

【００５１】そして、このフォーマット変更された信号
114 は書き込みアドレスとしてSIGビット設定用デュア
ルポート・メモリ２９およびHG BAIS 転送用のデュアル
ポート・メモリ３０に与えられ、ＳＴデータ111 はSIG
ビット設定用デュアルポート・メモリ２９に、また、HG
BAIS 転送のためのHG AISおよびHG REC検出信号１１２
はＨＧ ＢＡＩＳ 転送用のデュアルポート・メモリ３
０にそれぞれ当該書き込みアドレス位置に書き込まれ
る。

【００５２】SIG ビット設定用デュアルポート・メモリ
２９からの読出しは、アドレス・コントロール・メモリ
２３からの出力106 をアドレスとして行われる。そし
て、このSIG ビット設定用デュアルポート・メモリ２９
から読出されたデータ118 は今度はブロックカウンタ３
２からのブロックカウント値117 およびＨＧカウンタ３
３からの出力であるＳＴフレームナンバを示すHGカウン
ト値116 を書き込みアドレスとしてＳＴフレーム多重用
のデュアルポート・メモリ３１に書き込む。

【００５３】ＳＴフレーム多重用のデュアルポート・メ
モリ３１に書き込まれたデータ118の当該デュアルポー
ト・メモリ３１からの読出しは、マルチフレームカウン
ト値108 およびHGカウント値116 をアドレスとして行わ
れ、これによって読み出されたＳＴデータ119 は多重回
路１４にてHG BAIS 転送信号115 と多重される。この結
果、出力ＳＴデータ120 はＳＴフレームの中まで回線設
定され、しかも、元の主信号の伝送フレームでの伝送速
度に戻されたことになる。

【００５４】このように、本システムではＳＴデータは
低速度に速度変換して有効ブロックのみ抽出してからこ
れを回線設定処理して出力するようにしたため、必要な
データのみを回線設定処理すれば済むようになり、ＳＴ
データの処理系である速度同期回路２５、アドレス変換
回路２８およびSIG ビット設定用デュアルポート・メモ
リ２９、HG BAIS 転送用のデュアルポートメモリ３０の
書き込み処理までは低速処理が可能なことから、使用す
るデバイスのアクセスタイムの上限まで回線設定処理能
力を高めることができる。

【００５５】すなわち、ＳＴフレームは図２に示すよう
に、１フレーム中、５／６を無効データ分が占めるが、
この無効データ分の処理はしないで済むため、必要な回
線設定能力は１／６で済ませることができるようにな
る。

【００５６】このため、ＳＴデータの処理系は動作速度
が大幅に低速なデバイスを利用可能になり、システムの
コストダウンを図ることができる。また、ＳＴフレーム
内部の回線設定は主信号系と同じＨＧ単位でカウントす
るＨＧカウンタ３２より得たHGカウント値116 で処理で
きるように変換を行っているために、アドレス・コント
ロ−ル・メモリを主信号系とＳＴデータ系で共用化でき
る。

【００５７】このように、本発明ではＳＴデータ（シグ
ナリングデータ）の伝送速度を変換して有効ブロックの
み抽出して必要なもののみを低速で処理するようにし、
また、ＳＴデータは各回線毎に分離することによって主
信号の各回線のデータと同様に扱えるようにし、これに
よって、主信号系と同じ読出し方をすれば、主信号の各
回線のデータ（伝送するチャネル対応のデータ）に対応
させて該当のＳＴデータを得ることができるようにし、
これによって、シグナリング系は主信号系と同一の読出
し制御を適用できるようにして（主信号系の読出しアド
レス制御をするアドレス・コントロ−ル・メモリからの
出力によって）回線設定を共通の制御系で実施できて構
成の簡易化を図れるようになり、また、回線設定を行っ
た後は再び、多重化手段によりＳＴフレームを組み直し
て多重化し速度変換前の速度に変換して出力するように
しているので、シグナリング系では遅い伝送速度で処理
でき、しかも、１フレーム中、５／６を占める無効デー
タ分の処理はしないで済むため、使用するデバイスのア
クセスタイムは遅いもので十分対処できるようになり、
コストダウンを図ることができる。尚、本発明は上記
し、且つ、図面に示す実施例に限定することなく、その
要旨を変更しない範囲内で適宜変形して実施し得ること
はもちろんである。

【００５８】

【発明の効果】以上、詳述したように、この発明によれ
ば、合理的な回路構成にすることができ、ＳＴデータ系
の処理に使用するデバイスもアクセスタイムの遅いもの
で十分対応可能にでき、また、アドレスコントロ−ルメ
モリも主信号用とＳＴデータ用で共用化できるようにし
た同期端局装置の回線設定装置を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の全体構成を示すブロック
図。

【図２】主信号とＳＴデータ信号のフレーム構成の一例
を示す図。

【図３】同期端局装置のシステム構成例を説明するため
の図。

【符号の説明】

２１…主信号用ダブルバッファ・メモリ、２２…１フレ
ームの周期で回るシーケンシャルカウンタ、２３…アド
レスコントロ−ル・メモリ、２４…速度変換回路、２５
…ＳＴフレーム同期回路、２６…ＳＴフレーム用マルチ
フレームカウンタ、２７…低速処理側のフレームカウン
タ、２８…アドレス変換回路、２９…ＳＩＧ（シグナリ
ングビット）回線設定用デュアルポートメモリ、３０…
HG BAIS転送用デュアルポート・メモリ、３１…STフレ
ーム多重用デュアルポート・メモリ、３２…ブロックカ
ウンタ、３３…ＨＧナンバをカウントするためのＨＧカ
ウンタ、３４…多重回路、101 …入力主信号、102 …入
力ＳＴデータ、103 …フレームパルス、104 …主信号を
書き込み用のシーケンシャルなアドレス信号、105…主
信号系のカウンタ２２とＳＴ系のフレームカウンタ２７
を関係付けるためのロード(LOAD)信号、106 …回線設定
通りに主信号およびＳＴデータを並べ換えるための読出
しアドレス信号、107 …出力主信号、108 …マルチフレ
ームカウント信号、109 …無効データを除いた後の低速
側ＳＴ信号、110 …低速側フレームカウント信号、111
…ＳＴフレーム同期引き込み後のＳＴ信号、112 …HG A
IS（警報）およびHG REC（フレーム同期外れ）検出信
号、113 …同期引き込み後のＳＴ位相を示す信号、114
…アドレス変換後の信号、115 …HG BAIS 転送信号、11
6…ＳＴフレームナンバを示すHGカウント値、117 …ブ
ロックナンバを示すブロックカウント値、118 … ACMに
従って読み出されたＳＴデータ、119 …ＳＴフレームの
かたちに再編成されたＳＴ信号、120 …出力ＳＴデー
タ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/50 Ｈ０４Ｍ 7/00 Ａ 8426−5Ｋ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 所定チャネル分をひとまとまりの伝送単
   位として主信号をフレーム伝送すると共に、各チャネル
   のシグナリングデータ伝送用のフレームをこの主信号の
   フレームに多重化して伝送する同期端局装置であって、
   入側の分離部により主信号とシグナリングデータとを分
   離して回線設定装置に与え、主信号はこの回線設定装置
   の主信号回線設定処理系により、また、シグナリングデ
   ータ系はシグナリング系回線設定処理系により回線設定
   処理し、各チャネルのデータを所望伝送先の割り当てチ
   ャネルに振り分けることにより回線設定し、回線設定処
   理後のデータは出側の多重部により多重化して出力する
   ようにした同期端局装置において、 前記回線設定装置のシグナリング系回線設定処理系はシ
   グナリングデータ処理用のフレームの同期をとる同期手
   段と、 この同期をとったシグナリングデータを速度変換して有
   効データのみを抽出する抽出手段と、 この抽出された有効データを主信号のチャネル対応にチ
   ャネル単位にシグナリングデータを分離して保持し、回
   線設定に対応して読出して回線設定済みのシグナリング
   データとして出力するメモリ手段と、 この出力されたシグナリングデータをシグナリングデー
   タ処理用のフレームに組み直し、多重化して出力する多
   重化手段とより構成することを特徴とする同期端局装置
   の回線設定装置。