JPH05347417A - トンネル効果装置 - Google Patents
トンネル効果装置Info
- Publication number
- JPH05347417A JPH05347417A JP15507592A JP15507592A JPH05347417A JP H05347417 A JPH05347417 A JP H05347417A JP 15507592 A JP15507592 A JP 15507592A JP 15507592 A JP15507592 A JP 15507592A JP H05347417 A JPH05347417 A JP H05347417A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tunnel
- diamond
- effect device
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】トンネル効果装置の動作による劣化の無い新し
いトンネル膜を提供する事。 【構成】トンネル膜にダイアモンド膜を用いる事を基本
とし、フローテイング・ゲート型ＭＯＳ・ＦＥＴによる
ＥＥＰＲＯＭ又はＥＰＲＯＭの少なくともゲート膜にダ
イアモンド膜を用いる事、及びフローテイング・ゲート
型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭまたはＥＰＲＯＭ
の少なくともゲート膜の一部にダイアモンド膜を用いる
事、及びエサキ・ダイオードのトンネル膜にダイアモン
ド膜を用いる事、及びジョセフソン素子のトンネル膜に
ダイアモンド膜を用いる事、及びマイクロ・ブリッジ型
トンネル素子のトンネル膜にダイアモンド膜を用いる
事。 【効果】書き込み回数の多いフローテイング・ゲート型
ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭまたはＥＰＲＯＭを
提供する事が出来、動作による劣化の無いトンネル効果
装置を提供する事が出来る。
いトンネル膜を提供する事。 【構成】トンネル膜にダイアモンド膜を用いる事を基本
とし、フローテイング・ゲート型ＭＯＳ・ＦＥＴによる
ＥＥＰＲＯＭ又はＥＰＲＯＭの少なくともゲート膜にダ
イアモンド膜を用いる事、及びフローテイング・ゲート
型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭまたはＥＰＲＯＭ
の少なくともゲート膜の一部にダイアモンド膜を用いる
事、及びエサキ・ダイオードのトンネル膜にダイアモン
ド膜を用いる事、及びジョセフソン素子のトンネル膜に
ダイアモンド膜を用いる事、及びマイクロ・ブリッジ型
トンネル素子のトンネル膜にダイアモンド膜を用いる
事。 【効果】書き込み回数の多いフローテイング・ゲート型
ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭまたはＥＰＲＯＭを
提供する事が出来、動作による劣化の無いトンネル効果
装置を提供する事が出来る。
Description
【０００１】
【産業上の利用分野】本発明はトンネル効果装置のトン
ネル膜に関する。
ネル膜に関する。
【０００２】
【従来の技術】従来、トンネル効果装置のトンネル膜に
はシリコン酸化膜、半導体膜、酸化鉛膜、酸化ニオビュ
ウム膜あるいは基板上に設けられた電極金属の結晶粒界
の如き空隙が用いられるのが通例であった
はシリコン酸化膜、半導体膜、酸化鉛膜、酸化ニオビュ
ウム膜あるいは基板上に設けられた電極金属の結晶粒界
の如き空隙が用いられるのが通例であった
【０００３】
【発明が解決しようとする課題】しかし、上記従来技術
によると、トンネル膜や空隙のある基板表面等にトンネ
ル電流が流れると、トンネル膜や空隙のある基板表面が
徐々に劣化すると云う課題があった。
によると、トンネル膜や空隙のある基板表面等にトンネ
ル電流が流れると、トンネル膜や空隙のある基板表面が
徐々に劣化すると云う課題があった。
【０００４】本発明はかかる従来技術の課題を解決し、
トンネル効果装置の動作による劣化を無くする新しいト
ンネル膜を提供する事を目的とする。
トンネル効果装置の動作による劣化を無くする新しいト
ンネル膜を提供する事を目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成する為に、本発明はトンネル効果装置に関
し、（１） トンネル膜にダイアモンド膜を用いる手段
を取る事を基本とし、（２） フローテイング・ゲート
型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭまたは、ＥＰＲＯ
Ｍの少なくともゲート膜にダイアモンド膜を用いる手段
を取る事、及び（３） フローテイング・ゲート型ＭＯ
Ｓ・ＦＥＴによるＥＥＰＲＯＭまたはＥＰＲＯＭの少な
くともゲート膜の一部にダイアモンド膜を用いる手段を
取る事、及び（４） エサキ・ダイオードのトンネル膜
にダイアモンド膜を用いる手段を取る事、及び（５）
ジョセフソン素子のトンネル膜にダイアモンド膜を用
いる手段を取る事、及び（６） マイクロ・ブリッジ型
トンネル素子のトンネル膜にダイアモンド膜を用いる手
段を取る事、等の手段を取る。
目的を達成する為に、本発明はトンネル効果装置に関
し、（１） トンネル膜にダイアモンド膜を用いる手段
を取る事を基本とし、（２） フローテイング・ゲート
型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭまたは、ＥＰＲＯ
Ｍの少なくともゲート膜にダイアモンド膜を用いる手段
を取る事、及び（３） フローテイング・ゲート型ＭＯ
Ｓ・ＦＥＴによるＥＥＰＲＯＭまたはＥＰＲＯＭの少な
くともゲート膜の一部にダイアモンド膜を用いる手段を
取る事、及び（４） エサキ・ダイオードのトンネル膜
にダイアモンド膜を用いる手段を取る事、及び（５）
ジョセフソン素子のトンネル膜にダイアモンド膜を用
いる手段を取る事、及び（６） マイクロ・ブリッジ型
トンネル素子のトンネル膜にダイアモンド膜を用いる手
段を取る事、等の手段を取る。
【０００６】
【作用】ダイアモンドは比抵抗０．３Ｅ１３ｏｈｍ・ｃ
ｍ以上の絶縁有縁体としての作用があるとともに、ドー
パントを入れる事によりＰ型あるいはＮ型の半導体にな
ると共に、結晶構造はダイアモンド構造であり、Ｓｉ，
ＳｉＣやＧａＡｓ等の半導体とも同一結晶構造をとって
おり、ダイアモンドと半導体との馴染みも良く、接合面
の界面準位密度も小さく、且つダイアモンド膜にトンネ
ル電流が流れても原子間の結合力が極めて大きい為、原
子結合がはずれて電気特性を変動させる事も無い作用が
ある。
ｍ以上の絶縁有縁体としての作用があるとともに、ドー
パントを入れる事によりＰ型あるいはＮ型の半導体にな
ると共に、結晶構造はダイアモンド構造であり、Ｓｉ，
ＳｉＣやＧａＡｓ等の半導体とも同一結晶構造をとって
おり、ダイアモンドと半導体との馴染みも良く、接合面
の界面準位密度も小さく、且つダイアモンド膜にトンネ
ル電流が流れても原子間の結合力が極めて大きい為、原
子結合がはずれて電気特性を変動させる事も無い作用が
ある。
【０００７】
【実施例】以下、実施例により本発明を詳述する。
【０００８】図１は本発明の一実施例を示すフローテイ
ング・ゲート型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭの要
部の断面図である。すなわち、シリコン基板１０１の表
面にはソース拡散領域１０２及びドレイン拡散領域１０
３が形成され、ゲート領域には炭化水素ガスのプラズマ
ＣＶＤ法により９ナノ・メータ厚程度以下のダイアモン
ド・トンネル膜１０４が形成され、該ダイアモンド・ト
ンネル膜１０４上にはフローテイング・ゲート１０５が
多結晶シリコン膜等で形成され、該フローテイング・ゲ
ート１０５上にはダイアモンド膜あるいはシリコン酸化
膜から成る絶縁膜１０６が形成され、該絶縁膜１０６上
にはコントロール・ゲートとしての電極１０７が形成さ
れて成る。
ング・ゲート型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭの要
部の断面図である。すなわち、シリコン基板１０１の表
面にはソース拡散領域１０２及びドレイン拡散領域１０
３が形成され、ゲート領域には炭化水素ガスのプラズマ
ＣＶＤ法により９ナノ・メータ厚程度以下のダイアモン
ド・トンネル膜１０４が形成され、該ダイアモンド・ト
ンネル膜１０４上にはフローテイング・ゲート１０５が
多結晶シリコン膜等で形成され、該フローテイング・ゲ
ート１０５上にはダイアモンド膜あるいはシリコン酸化
膜から成る絶縁膜１０６が形成され、該絶縁膜１０６上
にはコントロール・ゲートとしての電極１０７が形成さ
れて成る。
【０００９】図２は本発明の他の実施例を示すフローテ
イング・ゲート型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭの
要部の断面図である。すなわち、シリコン基板２０１の
表面にはソース拡散領域２０２及びドレイン拡散領域２
０３が形成され、ゲート領域に１５ナノ・メータ厚程度
のシリコン酸化膜等から成るゲート絶縁膜２０４が形成
されると共に、ホット・エレクトロンのトンネル部には
９ナノ・メータ厚程度のダイアモンド膜２０５が選択エ
ピタキシャルにより形成され、該ゲート絶縁膜２０４と
ダイアモンド膜２０５上にはフローテイング・ゲート２
０６が多結晶シリコン膜等で形成され、該フローテイン
グ・ゲート２０６上にはダイアモンド膜あるいはシリコ
ン酸化膜から成る絶縁膜２０７が形成され、該絶縁膜２
０７上にはコントロール・ゲートとしての電極２０８が
形成されて成る。
イング・ゲート型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭの
要部の断面図である。すなわち、シリコン基板２０１の
表面にはソース拡散領域２０２及びドレイン拡散領域２
０３が形成され、ゲート領域に１５ナノ・メータ厚程度
のシリコン酸化膜等から成るゲート絶縁膜２０４が形成
されると共に、ホット・エレクトロンのトンネル部には
９ナノ・メータ厚程度のダイアモンド膜２０５が選択エ
ピタキシャルにより形成され、該ゲート絶縁膜２０４と
ダイアモンド膜２０５上にはフローテイング・ゲート２
０６が多結晶シリコン膜等で形成され、該フローテイン
グ・ゲート２０６上にはダイアモンド膜あるいはシリコ
ン酸化膜から成る絶縁膜２０７が形成され、該絶縁膜２
０７上にはコントロール・ゲートとしての電極２０８が
形成されて成る。
【００１０】図３は本発明の他の実施例を示すエサキ・
ダイオードの要部の断面図である。すなわち、ダイアモ
ンドに形成されたＰ型及びＮ型のダイオード拡散領域３
０１及び３０２の接合部には空乏層からなるダイアモン
ド・トンネル膜３０２が自然に形成され、前記Ｐ型及び
Ｎ型のダイオード拡散領域３０１及び３０２に外付けさ
れた電極３０４及び３０５によりエサキ・ダイオードを
形成して成る。
ダイオードの要部の断面図である。すなわち、ダイアモ
ンドに形成されたＰ型及びＮ型のダイオード拡散領域３
０１及び３０２の接合部には空乏層からなるダイアモン
ド・トンネル膜３０２が自然に形成され、前記Ｐ型及び
Ｎ型のダイオード拡散領域３０１及び３０２に外付けさ
れた電極３０４及び３０５によりエサキ・ダイオードを
形成して成る。
【００１１】図４は本発明の他の実施例を示すジョセフ
ソン素子の要部の断面図である。すなわち、セラミック
等から成る基板４０１の表面には鉛やニオブまたはチタ
ン等から成る第１の電極４０２が形成され、該第１の電
極４０２上のは２ナノ・メータ厚程度のダイアモンド・
トンネル膜４０３が形成され、該ダイアモンド・トンネ
ル膜４０３上には鉛やニオブまたはチタン等から成る第
２の電極４０４が形成されて、ジョセフソン接合による
ジョセフソン効果素子が形成されて成る。
ソン素子の要部の断面図である。すなわち、セラミック
等から成る基板４０１の表面には鉛やニオブまたはチタ
ン等から成る第１の電極４０２が形成され、該第１の電
極４０２上のは２ナノ・メータ厚程度のダイアモンド・
トンネル膜４０３が形成され、該ダイアモンド・トンネ
ル膜４０３上には鉛やニオブまたはチタン等から成る第
２の電極４０４が形成されて、ジョセフソン接合による
ジョセフソン効果素子が形成されて成る。
【００１２】図５は本発明のその他の実施例を示すマイ
クロ・ブリッジ型トンネル素子の要部の断面図である。
すなわち、セラミック等から成る基板５０１の表面には
鉛やニオブまたはチタン等から成る電極５０２及び５０
３が形成され、該電極５０２及び５０３のマイクロ・ブ
リッジ部には１ナノ・メータ厚程度のダイアモンド・ト
ンネル膜５０４が埋め込まれて形成されて成り、マイク
ロ・ブリッジ型トンネル効果素子を形成して成る。
クロ・ブリッジ型トンネル素子の要部の断面図である。
すなわち、セラミック等から成る基板５０１の表面には
鉛やニオブまたはチタン等から成る電極５０２及び５０
３が形成され、該電極５０２及び５０３のマイクロ・ブ
リッジ部には１ナノ・メータ厚程度のダイアモンド・ト
ンネル膜５０４が埋め込まれて形成されて成り、マイク
ロ・ブリッジ型トンネル効果素子を形成して成る。
【００１３】尚、ダイアモンド・トンネル膜はダイアモ
ンド膜単層のみならず、シリコン酸化膜やシリコン窒化
膜等との多層薄膜構造としても良い。
ンド膜単層のみならず、シリコン酸化膜やシリコン窒化
膜等との多層薄膜構造としても良い。
【００１４】
【発明の効果】本発明により、書き込み回数の多いフロ
ーテイング・ゲート型ＭＯＳ・ＦＥＴによるＥＥＰＲＯ
ＭまたはＥＰＲＯＭを提供する事が出来る効果があり、
動作による劣化の無いエサキ・ダイオード、ジョセフソ
ン素子およびマイクロ・ブリッジ型トンネル素子等のト
ンネル効果装置を提供する事が出来る等の効果がある。
ーテイング・ゲート型ＭＯＳ・ＦＥＴによるＥＥＰＲＯ
ＭまたはＥＰＲＯＭを提供する事が出来る効果があり、
動作による劣化の無いエサキ・ダイオード、ジョセフソ
ン素子およびマイクロ・ブリッジ型トンネル素子等のト
ンネル効果装置を提供する事が出来る等の効果がある。
【図１】 本発明の一実施例を示すフローテイング・ゲ
ート型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭの要部の断面
図である。
ート型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭの要部の断面
図である。
【図２】 本発明の他の実施例を示すフローテイング・
ゲート型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭの要部の断
面図である。
ゲート型ＭＯＳ・ＦＥＴによるＥＥＰＲＯＭの要部の断
面図である。
【図３】 本発明の他の実施例を示すエサキ・ダイオー
ドの要部の断面図である。
ドの要部の断面図である。
【図４】 本発明の他の実施例を示すジョセフソン素子
の要部の断面図である。
の要部の断面図である。
【図５】 本発明のその他の実施例を示すマイクロ・ブ
リッジ型トンネル素子の要部の断面図である。
リッジ型トンネル素子の要部の断面図である。
１０１、２０１・・・シリコン基板 １０２、２０２・・・ソース拡散領域 １０３、２０３・・・ドレイン拡散領域 １０４、２０５、３０２、４０３、５０４・・・ダイア
モンド・トンネル膜 １０５、２０６・・・フローテイング・ゲート １０６、２０７・・・絶縁膜 １０７、２０５、３０４、３０５、４０２、４０４、５
０２、５０３・・・電極 ２０４・・・ゲート絶縁膜 ３０１、３０２・・・ダイオード拡散領域 ４０１、５０１・・・基板
モンド・トンネル膜 １０５、２０６・・・フローテイング・ゲート １０６、２０７・・・絶縁膜 １０７、２０５、３０４、３０５、４０２、４０４、５
０２、５０３・・・電極 ２０４・・・ゲート絶縁膜 ３０１、３０２・・・ダイオード拡散領域 ４０１、５０１・・・基板
Claims (6)
- 【請求項１】 トンネル膜にはダイアモンド膜を用いた
事を特徴とするトンネル効果装置。 - 【請求項２】 フローテイング・ゲート型ＭＯＳ・ＦＥ
ＴによるＥＥＰＲＯＭまたはＥＰＲＯＭの少なくともゲ
ート膜にはダイアモンド膜を用いた事を特徴とするトン
ネル効果装置。 - 【請求項３】 フローテイング・ゲート型ＭＯＳ・ＦＥ
ＴによるＥＥＰＲＯＭまたはＥＰＲＯＭの少なくともゲ
ート膜の一部にはダイアモンド膜を用いた事を特徴とす
るトンネル効果装置。 - 【請求項４】 エサキ・ダイオードのトンネル膜にはダ
イアモンド膜を用いた事を特徴とするトンネル効果装
置。 - 【請求項５】 ジョセフソン素子のトンネル膜にはダイ
アモンド膜を用いた事を特徴とするトンネル効果装置。 - 【請求項６】 マイクロ・ブリッジ型トンネル素子のト
ンネル膜にはダイアモンド膜を用いた事を特徴とするト
ンネル効果装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15507592A JPH05347417A (ja) | 1992-06-15 | 1992-06-15 | トンネル効果装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15507592A JPH05347417A (ja) | 1992-06-15 | 1992-06-15 | トンネル効果装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347417A true JPH05347417A (ja) | 1993-12-27 |
Family
ID=15598111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15507592A Pending JPH05347417A (ja) | 1992-06-15 | 1992-06-15 | トンネル効果装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05347417A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395762B1 (ko) * | 2001-07-31 | 2003-08-21 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP2016058622A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社デンソー | 半導体装置 |
-
1992
- 1992-06-15 JP JP15507592A patent/JPH05347417A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395762B1 (ko) * | 2001-07-31 | 2003-08-21 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP2016058622A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社デンソー | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3940699B2 (ja) | 電力用半導体素子 | |
| US9059200B1 (en) | III-Nitride metal-insulator-semiconductor field-effect transistor | |
| CN102365747B (zh) | 补偿门极misfet及其制造方法 | |
| JP6054070B2 (ja) | Ｈｅｍｔ装置を製造するｃｍｏｓコンパチブルな方法とそのｈｅｍｔ装置 | |
| EP1708275B1 (en) | Semiconductor device and fabrication method of the same | |
| US8729644B2 (en) | Programmable III-nitride semiconductor device | |
| US5384270A (en) | Method of producing silicon carbide MOSFET | |
| EP2157612B1 (en) | Semiconductor device | |
| JP2009503810A (ja) | 第ｉｉｉ族窒化物エンハンスメント型デバイス | |
| JP4389935B2 (ja) | 半導体装置 | |
| KR101092467B1 (ko) | 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 | |
| JP2005086171A (ja) | 半導体装置及びその製造方法 | |
| US7964895B2 (en) | III-nitride heterojunction semiconductor device and method of fabrication | |
| JP2010522432A (ja) | デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路 | |
| JP2003318398A (ja) | 炭化珪素半導体装置 | |
| JP2008010526A (ja) | 窒化物半導体装置及びその製造方法 | |
| JPH07307461A (ja) | 添加物変調電界効果トランジスタ | |
| JP2007180330A (ja) | 半導体装置及びその製造方法 | |
| JP4620368B2 (ja) | 半導体装置の製造方法 | |
| US20040119092A1 (en) | Semiconductor device | |
| JPH05347417A (ja) | トンネル効果装置 | |
| US9048103B2 (en) | Method for producing semiconductor device | |
| US20220254912A1 (en) | An enhancement mode metal insulator semiconductor high electron mobility transistor | |
| JP2009060065A (ja) | 窒化物半導体装置 | |
| JP5285252B2 (ja) | 窒化物半導体装置 |