JPH0534654B2 - - Google Patents
Info
- Publication number
- JPH0534654B2 JPH0534654B2 JP13616383A JP13616383A JPH0534654B2 JP H0534654 B2 JPH0534654 B2 JP H0534654B2 JP 13616383 A JP13616383 A JP 13616383A JP 13616383 A JP13616383 A JP 13616383A JP H0534654 B2 JPH0534654 B2 JP H0534654B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- matrix display
- scanning
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 129
- 239000004973 liquid crystal related substance Substances 0.000 claims description 34
- 230000000284 resting effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 230000016507 interphase Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 238000012935 Averaging Methods 0.000 description 6
- 230000003797 telogen phase Effects 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
［産業上の利用分野］
本発明は液晶表示装置に関し、詳しくは一枚の
液晶マトリクスパネルに複数のマトリクス表示部
を有する液晶表示装置に関するものである。
［従来の技術］
休止位相駆動する複数枚のマトリクス表示部を
有する液晶マトリクスパネルの従来の構成を第１
図に示す。第１図はマトリクス表示部が２枚の場
合を示している。１−１〜１−Ｍおよび２−１〜
２−Ｍは信号電極であり、一方の基板に形成され
ている透明導電体である。また、３−１〜３−Ｎ
および４−１〜４−Ｎは走査電極であり、他方の
基板に形成されている透明導電体である。そし
て、これら２枚の基板の間に液晶が挟持されてい
る。
信号電極１−１〜１−Ｍと走査電極３−１〜３
−Ｎが１枚のマトリクス表示部を形成しており、
信号電極２−１〜２−Ｍと走査電極４−１〜４−
Ｎがもう１枚のマトリクス表示部を形成してい
る。
次に休止位相駆動する複数枚のマトリクス表示
部を有する液晶マトリクスパネルの従来の駆動方
法について説明する。この駆動方法は電圧平均化
法を変形したものである。電圧平均化法の駆動波
形は次の４種の電位で構成される。すなわち走査
電極選択電位、走査電極非選択電位、信号電極選
択電位および信号電極非選択電位である。休止位
相駆動は、これら４種の電位の他にさらに休止電
位を有する。休止位相駆動での各電極電位の時間
変化を第１表に示す。
[Industrial Application Field] The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device having a plurality of matrix display sections on one liquid crystal matrix panel. [Prior Art] The conventional configuration of a liquid crystal matrix panel having a plurality of matrix display sections that are driven in a rest phase is described in the first example.
As shown in the figure. FIG. 1 shows a case where there are two matrix display sections. 1-1~1-M and 2-1~
2-M is a signal electrode, which is a transparent conductor formed on one substrate. Also, 3-1 to 3-N
and 4-1 to 4-N are scanning electrodes, which are transparent conductors formed on the other substrate. A liquid crystal is sandwiched between these two substrates. Signal electrodes 1-1 to 1-M and scanning electrodes 3-1 to 3
-N forms one matrix display section,
Signal electrodes 2-1 to 2-M and scanning electrodes 4-1 to 4-
N forms another matrix display section. Next, a conventional method for driving a liquid crystal matrix panel having a plurality of matrix display sections driven in a pause phase will be described. This driving method is a modification of the voltage averaging method. The drive waveform of the voltage averaging method is composed of the following four types of potentials. That is, they are a scanning electrode selection potential, a scanning electrode non-selection potential, a signal electrode selection potential, and a signal electrode non-selection potential. In addition to these four types of potentials, the resting phase drive also has a resting potential. Table 1 shows the temporal change in each electrode potential during rest phase driving.
【表】
第１表で期間は１本の走査電極選択時間を単位
としている。すなわちNTSC方式のTV表示の場
合には、水平走査時間63.5μsecの正数倍の値を単
位とする。たとえば走査線数が全体で120本（Ｎ
＝60）の時は、単位時間63.5×２＝127μsec、240
本（Ｎ＝120）の場合は63.5μsecである。
１〜Ｎは上部の１枚のマトリクス表示部の選択
期間、（Ｎ＋１）〜２Ｎは下部の１枚のマトリク
ス表示部の選択期間である。垂直帰線期間とは第
2N番目の走査電極が選択終了してから第１番目
の走査電極の選択が開始するまでの期間である。
第１表中の記号Ａは走査電極選択電位、Ｂは走
査電極非選択電位、Ｃは信号電極選択電位、Ｄは
信号電極非選択電位、Ｅは休止電位である。走査
電極３，４に印加される電位は走査電極選択電位
Ａ、走査電極非選選択電位Ｂ、および休止電位Ｅ
である。
一方信号電極１，２に印加される電位は信号電
極選択電位Ｃ、信号電極非選択電位Ｄ、および休
止電位Ｅである。
つぎに各電位の印加タイミングを述べる。まず
走査電極３−１に走査電極選択電位Ａを印加す
る。この時、上部のマトリクス表示部の他の走査
電極３−２〜３−Ｎには走査電極非選択電位Ｂを
印加する。
信号電極１−１〜１−Ｍには、表示パターンに
依存して信号電極選択電位Ｃまたは信号電極非選
択電位Ｄを印加する。走査電極３−１との交点を
表示の選択点にする時は、信号電極に信号電極選
択電位Ｃを、交点を表示の非選択点にする時は、
信号電極に信号電極非選択電位Ｄを印加する。
階調表示を行う場合には、走査電極３−１の選
択期間中に、信号電極への印加電圧を表示階調に
依存して信号電極選択電位Ｃと非選択電位Ｄのデ
ユーテイ比を制御する。すなわちパルス幅変調を
行う。
走査電極３−１の選択終了後、走査電極３−
２，３−３，……３−Ｎと、つぎつぎに選択状態
とする。一方、上部のマトリクス表示部のいずれ
かの走査電極が選択されてい期間は、下部のマト
リクス表示部の走査電極４および信号電極２に
は、休止電位Ｅを印加する。このようにすると、
下部のマトリクス表示部の走査電極４および下部
のマトリクス表示部の信号電極２で構成される液
晶層に印加される電圧は零ボルトとなり、クロス
トークが発生しない。
上部のマトリクス表示部の最下段の走査電極３
−Ｎ選択終了後、下部のマトリクス表示部の最上
段の走査電極４−１に走査電極選択信号Ａを印加
して選択状態とする。
下部のマトリクス表示部の信号電極には、上述
の上部のマトリクス表示部の信号電極について述
べたと同様に、走査電極の選択と同期して、信号
電極選択電位Ｃまたは信号電極非選択電位Ｄを表
示パターンに応じて印加する。また上部のマトリ
クス表示部の走査電極３と信号電極１はともに、
下部のマトリクス表示部選択中は、休止電位Ｅを
印加する。従つて、下部のマトリクス表示部を選
択中は、上部のマトリクス表示部の液晶層への印
加電圧は零ボルトでありクロストークを生じな
い。
下部のマトリクス表示部の走査電極４−Ｎの選
択が終了後、該マトリクスパネルの全電極すなわ
ち１，２，３および４は上部のマトリクス表示部
の走査電極３−１が選択期間になるまですべて休
止電位Ｅが印加され、液晶層電圧は零となる。
以上述べたように、複数のマトリクス表示部を
有する液晶マトリクスパネルを休止位相駆動によ
り駆動すれば、液晶層に印加される電圧が零とな
る休止位相期間が、クロストーク低減の作用をす
るため、表示品質の低下を伴うことなく高分解能
の表示が得られる。
すなわち、各マトリクス表示部の選択期間中
は、液晶層に電圧平均化法のＮ分割相当の駆動波
形が印加されるが、選択されていない期間には零
ボルトであるのでクロストークが生じない。よつ
てＮ分離相当の表示品質を保証しつつ、上部、下
部のマトリクス表示部を合計して2N本の分解能
を有する液晶マトリクスパネルが得られることに
なる。
［発明が解決しようとする課題］
しかし、休止位相駆動する複数のマトリクス表
示部を有する液晶マトリクスパネルは以下のよう
な問題点を有する。
第１の問題点はマトリクス表示部間の分離水平
線が見えることである。第１図のＦで示したマト
リクス表示部間を拡大した第２図ａを用いて説明
する。３−（Ｎ−１），３−Ｎは上部のマトリクス
表示部の走査電極、４−１，４−２は下部のマト
リクス表示部の走査電極である。
５，７は走査電極間の約20μm幅の間隙であり、
６は同じ幅をもつ上部と下部のマトリクス表示部
間の間隙である。間隙５，７は、信号電極１，２
のパターン化された透明導電体を有するが、間隙
６はいかなる電極をも有しない。
ところで、透明導電体の透過率は80％程度であ
るので、透明導電体のある間隙５，７と、透明電
極のない間隙６は相違して見える。すなわち間隙
６が上部のマトリクス表示部と、下部のマトリク
ス表示部を分離する白い水平線として視認され表
示品質が低下する。
もう一つの問題点は、マトリクス表示部の隣合
う部分の画素パターンの形状が非対称になること
がある。第２図ｂの拡大図を用いて説明する。１
０，１２は上部のマトリクス表示部の信号電極、
１１，１３は下部のマトリクス部の信号電極であ
る。
第２図ｂ、イは走査電極が形成された基板と信
号電極が形成されたもう一方の基板の重ね合わせ
ずれ幅が零の場合、第２図ｂ、ロはずれ幅がl1の
場合である。重ね合わせずれ幅が零の場合は、上
部のマトリクス表示部の画素１４、下部のマトリ
クス表示部の画素１５の画素幅はともにlgであ
り、走査電極幅と一致する。また画素１４，１５
の画素間距離はl0であり上部、下部マトリクス表
示部の間隙幅と一致する。
一方、重ね合わせずれ量l1の場合には、上部の
マトリクス表示部の最下段画素１６と下部のマト
リクス表示部の最上段画素１７の間隙幅は、l0＋
l1と、他の部分の間隙幅l0より増加するので、そ
の存在が上部マトリクス表示部と、下部のマトリ
クス表示部を分離する水平線として強く視認さ
れ、表示品質が著しく低下する。
重ね合わせずれ量l1の値は走査電極間間隙l0の
10％以下であることが望ましい。l0として一般的
な値20μmを用いると、l1は2μm以下である。工
業的生産規模にて、重ね合わせ精度2μmを得るこ
とは非常に困難であり、パネル保留まり値を極め
て低いものとする。
本発明は、休止位相駆動する複数のマトリクス
表示部を有する液晶マトリクスパネルの上記問題
点を解決し、マトリクス表示部間に分離線が視認
されない表示品質の高い液晶表示装置を提供する
ことを目的とする。
［課題を解決するための手段］
本発明は上記目的を達成するために、液晶表示
装置を次の構成にしたことを特徴としている。
すなわち、互いに長手方向が平行な複数の走査
電極を内面に形成した基板と、該走査電極と直交
した、互いに長手方向が平行な複数の信号電極を
内面に形成した基板を、内面を対向させて配置
し、該２枚の基板間に液晶を配設し、前記走査電
極と信号電極の交差部を画素としたマトリクス表
示部を複数枚形成し、１枚のマトリクス表示部の
最下段の走査電極と他のマトリクス表示部の最上
段の走査電極とが、その長手方向を平行にして隣
り合うように平面的に組合せ、該複数枚のマトリ
クス表示部を順次選択し、選択されたマトリクス
表示部については、走査電極を線順次に走査選択
し、選択された走査電極には走査電極選択電位を
印加し、非選択の走査電極には走査電極非選択電
位を印加し、信号電極には、表示情報に依存して
信号電極選択電位または信号電極非選択電位を印
加し、選択されていないマトリクス表示部につい
ては、走査電極および信号電極にはともに同電位
を印加し、垂直帰線期間中は全走査電極および全
信号電極に休止電位を印加する休止位相駆動によ
り駆動される液晶表示装置において、前記１枚の
マトリクス表示部の最下段の走査電極と隣合う他
のマトリクス表示部の最上段の走査電極間の間隙
も電極として、これら２本の走査電極を１本化し
た共通走査電極を形成し、選択されたマトリクス
表示部内については、走査電極を線順次に走査選
択し、選択された走査電極および選択された共通
走査電極には走査電極選択電位を印加し、非選択
の走査電極および非選択の共通走査電極には走査
電極非選択電位を印加し、信号電極には、表示情
報に依存して信号電極選択電位または信号電極非
選択電位を印加し、選択されないマトリクス表示
部については、選択されたマトリクス表示部の走
査電極として共通走査電極が選択されている時
は、走査電極、共通走査電極および信号電極に走
査電極選択電位を印加し、選択されたマトリクス
表示部の走査電極として共通走査電極以外の走査
電極が選択されている時は、走査電極、共通走査
電極および信号電極に走査電極非選択電位を印加
し、垂直帰線期間中は全走査電極、全共通走査電
極および全信号電極に休止電位を印加して駆動す
る構成の液晶表示装置である。
［実施例］
以下本発明の実施例を図面を用いて詳述する。
本実施例の電極パターンの平面図を第３図に示
す。第１図と同機能を有する構成要素は同記号を
用いている。ドツト数は第１図と同様にＭ×2N
個である。第３図の電極構成は、従来例である第
１図の走査電極３−Ｎ，４−１を接続し、かつ両
走査電極の間隙も電極とし共通走査電極１８とし
たことを特徴とする。
第３図の部分Ｇを拡大して第４図に示す。共通
走査電極１８を導入することで、上記した従来の
問題点を除去することができる。第１の問題点で
ある、マトリクス表示部の中の走査電極間隙１
９，２１の透過率と、隣合うマトリクス表示部の
間の間隙２０の透過率の相違は以下の理由で均一
化できる。マトリクス表示部の間の間隙２０は共
通走査電極１８の透明導電体が存在するので、信
号電極１，２の透明導電体が配設されている、マ
トリクス表示部の中の隙間１９，２１と透過率が
ほぼ等しくなり、第１の問題点が除去される。
つぎに、重ね合わせずれに付随して生じる第２
の問題点について述べる。本発明のパターンで
は、上部のマトリクス表示部の最下段画素２２の
下辺と下部のマトリクス表示部の最上段画素２３
の上辺の距離は、信号電極１の下辺と信号電極２
の上辺間の距離のみで決まり、重ね合わせずれ量
に依存せず一定である。よつて第２の問題点も除
去される。
しかし、共通走査電極１８の導入は、あらたな
不都合を生じる。これは、第１表に示した駆動波
形に従つて液晶層駆動を行なうと、上部のマトリ
クス表示部の最下段画素群と下部のマトリクス表
示部の最上段画素群は、それらの走査電極として
共通走査電極１８を共有しているので、第１表の
期間ＮとＮ＋１に連続して走査電極選択電位が印
加され、他の画素に比較して実効値が増加するの
で、他の画素と画素の明るさが著しく相違する問
題点が発生することである。
本発明は、上記不都合を以下のような駆動波形
を考案することにより解決した。第２表に本発明
の各電極電位の時間変化を示す。垂直帰線期間に
はすべての電極に休止電位Ｅを印加する。[Table] In Table 1, the period is the unit of time for selecting one scanning electrode. That is, in the case of NTSC TV display, the unit is a value that is a positive multiple of the horizontal scanning time of 63.5 μsec. For example, the total number of scanning lines is 120 (N
= 60), unit time 63.5 x 2 = 127μsec, 240
In the case of books (N=120), it is 63.5 μsec. 1 to N are selection periods for one matrix display section at the top, and (N+1) to 2N are selection periods for one matrix display section at the bottom. What is the vertical blanking period?
This is the period from the end of selection of the 2Nth scan electrode to the start of selection of the first scan electrode. In Table 1, symbol A is a scanning electrode selection potential, B is a scanning electrode non-selection potential, C is a signal electrode selection potential, D is a signal electrode non-selection potential, and E is a resting potential. The potentials applied to the scanning electrodes 3 and 4 are a scanning electrode selection potential A, a scanning electrode non-selection potential B, and a resting potential E.
It is. On the other hand, the potentials applied to the signal electrodes 1 and 2 are a signal electrode selection potential C, a signal electrode non-selection potential D, and a resting potential E. Next, the application timing of each potential will be described. First, scan electrode selection potential A is applied to scan electrode 3-1. At this time, a scan electrode non-selection potential B is applied to the other scan electrodes 3-2 to 3-N in the upper matrix display section. A signal electrode selection potential C or a signal electrode non-selection potential D is applied to the signal electrodes 1-1 to 1-M depending on the display pattern. When making the intersection with the scanning electrode 3-1 the selected point for display, apply the signal electrode selection potential C to the signal electrode, and when making the intersection the non-selected point for display,
A signal electrode non-selection potential D is applied to the signal electrode. When performing gradation display, during the selection period of the scanning electrode 3-1, the duty ratio of the signal electrode selection potential C and non-selection potential D is controlled depending on the display gradation of the voltage applied to the signal electrode. . That is, pulse width modulation is performed. After scanning electrode 3-1 has been selected, scanning electrode 3-
2, 3-3, . . . 3-N, the selection state is made one after another. On the other hand, during a period when any of the scan electrodes in the upper matrix display section is selected, the resting potential E is applied to the scan electrode 4 and the signal electrode 2 in the lower matrix display section. In this way,
The voltage applied to the liquid crystal layer constituted by the scanning electrode 4 of the lower matrix display section and the signal electrode 2 of the lower matrix display section is zero volts, and no crosstalk occurs. Scanning electrode 3 at the bottom of the upper matrix display section
-N After the selection is completed, a scan electrode selection signal A is applied to the top scan electrode 4-1 of the lower matrix display section to bring it into a selected state. The signal electrodes of the lower matrix display section display the signal electrode selection potential C or the signal electrode non-selection potential D in synchronization with the selection of the scanning electrodes, as described above for the signal electrodes of the upper matrix display section. Apply according to the pattern. Furthermore, both the scanning electrode 3 and the signal electrode 1 of the upper matrix display section are
During selection of the lower matrix display section, resting potential E is applied. Therefore, while the lower matrix display section is being selected, the voltage applied to the liquid crystal layer of the upper matrix display section is zero volts, and no crosstalk occurs. After the selection of scan electrode 4-N in the lower matrix display section is completed, all electrodes 1, 2, 3 and 4 of the matrix panel are all switched until the selection period of scan electrode 3-1 in the upper matrix display section is reached. A resting potential E is applied, and the liquid crystal layer voltage becomes zero. As described above, if a liquid crystal matrix panel having a plurality of matrix display sections is driven by rest phase driving, the rest phase period during which the voltage applied to the liquid crystal layer is zero acts to reduce crosstalk. High-resolution display can be obtained without deterioration in display quality. That is, during the selection period of each matrix display section, a drive waveform equivalent to N divisions of the voltage averaging method is applied to the liquid crystal layer, but during the non-selection period, the voltage is zero volts, so no crosstalk occurs. Therefore, a liquid crystal matrix panel can be obtained that has a resolution of 2N lines by adding up the upper and lower matrix display sections while guaranteeing display quality equivalent to N separation. [Problems to be Solved by the Invention] However, a liquid crystal matrix panel having a plurality of matrix display sections driven in a pause phase has the following problems. The first problem is that horizontal separation lines between matrix displays are visible. This will be explained using FIG. 2a, which is an enlarged view of the matrix display area indicated by F in FIG. 3-(N-1) and 3-N are scanning electrodes of the upper matrix display section, and 4-1 and 4-2 are scanning electrodes of the lower matrix display section. 5 and 7 are gaps of about 20 μm width between scanning electrodes,
6 is a gap between the upper and lower matrix display parts having the same width. The gaps 5 and 7 are the signal electrodes 1 and 2.
patterned transparent conductor, but gap 6 does not have any electrodes. By the way, since the transmittance of a transparent conductor is about 80%, the gaps 5 and 7 with the transparent conductor and the gap 6 without the transparent electrode look different. That is, the gap 6 is visually recognized as a white horizontal line separating the upper matrix display section from the lower matrix display section, and the display quality deteriorates. Another problem is that the shapes of pixel patterns in adjacent parts of the matrix display section may become asymmetrical. This will be explained using the enlarged view of FIG. 2b. 1
0 and 12 are signal electrodes of the upper matrix display section,
Reference numerals 11 and 13 are signal electrodes in the lower matrix section. Figures 2b and 2a show the case where the misalignment width between the substrate on which the scanning electrode is formed and the other substrate on which the signal electrode is formed is zero, and Fig. 2b and b show the case where the misalignment width is l 1 . . When the overlay deviation width is zero, the pixel widths of the pixel 14 in the upper matrix display section and the pixel 15 in the lower matrix display section are both l g , which coincides with the scanning electrode width. Also, pixels 14 and 15
The inter-pixel distance is l 0 , which coincides with the gap width between the upper and lower matrix display sections. On the other hand, in the case of the overlay deviation amount l 1 , the gap width between the bottom pixel 16 of the upper matrix display section and the top pixel 17 of the lower matrix display section is l 0 +
Since the gap width l 1 is larger than the gap width l 0 in other parts, its presence is strongly visible as a horizontal line separating the upper matrix display part and the lower matrix display part, and the display quality is significantly degraded. The value of the overlay deviation amount l 1 is the value of the spacing between scanning electrodes l 0 .
It is desirable that it be 10% or less. Using a common value of 20 μm for l 0 , l 1 is less than or equal to 2 μm. On an industrial production scale, it is very difficult to obtain an overlay accuracy of 2 μm, which results in an extremely low panel retention value. An object of the present invention is to solve the above-mentioned problems of a liquid crystal matrix panel having a plurality of matrix display sections driven in a rest phase, and to provide a liquid crystal display device with high display quality in which no separation line is visible between the matrix display sections. do. [Means for Solving the Problems] In order to achieve the above object, the present invention is characterized in that a liquid crystal display device has the following configuration. That is, a substrate on which a plurality of scanning electrodes whose longitudinal directions are parallel to each other are formed on the inner surface, and a substrate on which a plurality of signal electrodes whose longitudinal directions are parallel to each other and which are perpendicular to the scanning electrodes are formed on the inner surface are arranged so that their inner surfaces face each other. A liquid crystal is disposed between the two substrates, a plurality of matrix display sections are formed in which the intersections of the scanning electrode and the signal electrode are pixels, and the scanning electrode at the bottom of one matrix display section is and the top scanning electrode of another matrix display section are combined in a plane so that their longitudinal directions are parallel and adjacent to each other, the plurality of matrix display sections are sequentially selected, and the selected matrix display section is scans and selects the scan electrodes line-sequentially, applies a scan electrode selection potential to the selected scan electrodes, applies a scan electrode non-selection potential to the unselected scan electrodes, and applies display information to the signal electrodes. A signal electrode selection potential or a signal electrode non-selection potential is applied depending on In a liquid crystal display device driven by resting phase drive in which a resting potential is applied to the electrodes and all signal electrodes, the lowermost scanning electrode of one matrix display section and the uppermost scanning electrode of another matrix display section adjacent to the above-mentioned one matrix display section. A common scanning electrode is formed by combining these two scanning electrodes, using the gap between them as an electrode, and within the selected matrix display area, the scanning electrodes are scanned and selected line-by-line, and the selected scanning electrode and A scan electrode selection potential is applied to the selected common scan electrode, a scan electrode non-selection potential is applied to the unselected scan electrodes and the unselected common scan electrode, and a scan electrode non-selection potential is applied to the signal electrode depending on the displayed information. When a signal electrode selection potential or a signal electrode non-selection potential is applied to an unselected matrix display section, if a common scanning electrode is selected as the scanning electrode of the selected matrix display section, the scanning electrode, common scanning electrode, and When a scan electrode selection potential is applied to the signal electrode and a scan electrode other than the common scan electrode is selected as the scan electrode of the selected matrix display section, the scan electrode is not selected for the scan electrode, common scan electrode, and signal electrode. This is a liquid crystal display device configured to drive by applying a potential and applying a resting potential to all scan electrodes, all common scan electrodes, and all signal electrodes during the vertical retrace period. [Examples] Examples of the present invention will be described in detail below with reference to the drawings. FIG. 3 shows a plan view of the electrode pattern of this example. Components having the same functions as those in FIG. 1 use the same symbols. The number of dots is M×2N as in Figure 1.
It is individual. The electrode configuration shown in FIG. 3 is characterized in that the scanning electrodes 3-N and 4-1 of FIG. 1, which are conventional examples, are connected, and the gap between both scanning electrodes is also used as a common scanning electrode 18. Part G of FIG. 3 is enlarged and shown in FIG. By introducing the common scanning electrode 18, the above-mentioned conventional problems can be eliminated. The first problem is the scanning electrode gap 1 in the matrix display section.
The difference between the transmittances of 9 and 21 and the transmittance of the gap 20 between adjacent matrix display sections can be made uniform for the following reason. Since the transparent conductor of the common scanning electrode 18 exists in the gap 20 between the matrix display parts, it is transparent to the gaps 19 and 21 in the matrix display part where the transparent conductors of the signal electrodes 1 and 2 are disposed. The ratios become approximately equal and the first problem is eliminated. Next, the second
I will discuss the problems with this. In the pattern of the present invention, the lower side of the lowermost pixel 22 of the upper matrix display section and the uppermost pixel 23 of the lower matrix display section
The distance between the upper side is the lower side of signal electrode 1 and signal electrode 2.
It is determined only by the distance between the upper sides of , and is constant regardless of the amount of misalignment. Therefore, the second problem is also eliminated. However, the introduction of the common scanning electrode 18 brings about new disadvantages. This means that when the liquid crystal layer is driven according to the drive waveforms shown in Table 1, the bottom pixel group of the upper matrix display section and the top pixel group of the lower matrix display section have a common scanning electrode. Since the scanning electrode 18 is shared, the scanning electrode selection potential is applied continuously during periods N and N+1 in Table 1, and the effective value increases compared to other pixels. A problem arises in that the brightness is significantly different. The present invention has solved the above-mentioned disadvantages by devising the following drive waveform. Table 2 shows temporal changes in the potential of each electrode of the present invention. During the vertical retrace period, resting potential E is applied to all electrodes.
【表】
まず、図３の上部のマトリクス表示部の走査電
極３−１〜３−（Ｎ−１）に印加する駆動波形に
ついて説明する。上部のマトリクス表示部が選択
されている期間には、上部のマトリクス表示部の
走査電極には、それぞれの選択期間に走査電極選
択電位Ａを印加し、それぞれの選択期間以外は走
査電極非選択電位Ｂを印加する。また、下部のマ
トリクス表示部が選択される期間における期間Ｎ
＋１には、上部のマトリクス表示部のすべての走
査電極に、走査電極選択電位Ａを印加する。その
後の下部のマトリクス表示部が選択されている期
間Ｎ＋２〜2Nには、上部のマトリクス表示部の
すべての走査電極に、走査電極非選択電位Ｂを印
加する。
つぎに共通走査電極１８について説明する。期
間ＮとＮ＋１に走査電極選択電位Ａを印加する。
それ以外の上部または下部のマトリクス表示部が
選択されている期間は、共通走査電極１８には、
走査電極非選択電位Ｂを印加する。
つぎに下部のマトリクス表示部の走査電極４−
２〜４−Ｎについて説明する。上部のマトリクス
表示部を選択している期間中の期間１〜Ｎ−１
は、走査電極非選択電位Ｂをすべて印加する。期
間Ｎには走査電極選択電位Ａをすべてに印加す
る。下部のマトリクス表示部を選択している期間
は、各走査電極の選択期間にそれぞれの走査電極
に走査電極選択電位Ａを、他の期間には走査電極
非選択電位Ｂをそれぞれの走査電極に印加する。
つぎに上部のマトリクス表示部の信号電極１−
１〜１−Ｍへの印加電位について説明する。上部
のマトリクス表示部を選択している期間は、走査
選択電位に同期して、表示情報に依存して信号電
極選択電位Ｃまたは信号電極非選択電位Ｄを印加
する。下部のマトリクス表示部を選択している期
間中の、期間Ｎ＋１に走査電極選択電位Ａを印加
し、他の期間は走査電極非選択電位Ｂを印加す
る。
つぎに下部のマトリクス表示部の信号電極２−
１〜２−Ｍへの印加電位について説明する。上部
のマトリクス表示部を選択している期間中の期間
１〜Ｎ−１は走査電極非選択電位Ｂを印加し、期
間Ｎは走査電極選択電位Ａを印加する。下部のマ
トリクス表示部を選択している期間中は、走査電
極選択電位Ａに同期して、表示情報に依存して信
号電極選択電位Ｃまたは信号電極非選択電位Ｄを
印加する。
最後に、以上のように各電位を走査電極と信号
電極に印加した場合の、液晶層への印加電圧を第
２表の下端の液晶電圧の項に示す。第２表でＨは
（走査電極選択電位Ａ−信号電極選択電位Ｃ）ま
たは（走査電極選択電位Ａ−信号電極非選択電位
Ｄ）を示す。またＩは（走査電極非選択電位Ｂ−
信号電極選択電位Ｃ）または（走査電極非選択電
位Ｂ−信号電極非選択電位Ｄ）である。
上部のマトリクス表示部の代表画素として走査
電極３−１と信号電極１−１の交点画素を取り上
げる。当画素の液晶層の両端電圧は、期間１は
Ｈ、期間２〜ＮはＩ、下部のマトリクス表示部を
選択している期間および垂直帰線期間は零ボルト
である。
下部のマトリクス表示部の代表画素として走査
電極４−２と信号電極２−１の交点画素を取り上
げる。この画素の液晶層の両端電圧は、垂直帰線
期間および上部マトリクス表示部を選択している
期間は零ボルト、下部のマトリクス表示部を選択
している期間における期間Ｎ−１および期間Ｎ＋
３〜2NはＩ、期間Ｎ＋２はＨである。
すなわち上部（下部）マトリクス表示部の画素
は上部（下部）のマトリクス表示部を選択してい
る期間のみ電圧が印加され、下部（上部）のマト
リクス表示部を選択している期間および垂直帰線
期間は零ボルトである。
第２表の特徴は、上部（下部）のマトリクス表
示部を選択している期間にある時、上部（下部）
のマトリクス表示部の走査電極と上部（下部）の
マトリクス表示部の信号電極には電圧平均化法に
従つて電位を印加し、また上部（下部）のマトリ
クス表示部が非選択期間中は、上部（下部）のマ
トリクス表示部の走査電極と信号電極には、共通
走査電極選択時は走査電極選択信号を、共通走査
電極非選択時は走査電極非選択信号を印加するこ
とである。
上部（下部）のマトリクス表示部を選択してい
る時以外の期間は、上部（下部）のマトリクス表
示部の液晶層への印加電圧を零ボルトに保つこと
により、電圧平均化法Ｎ分離駆動相当の表示品質
を保証して、駆動分離数の２倍の2N本の走査線
を有する高分解能マトリクスパネルを得る。
つぎにマトリクス表示部の枚数がＫ枚の場合の
液晶マトリクスパネルの駆動方法を述べる。第１
枚目から順に第Ｋ枚目まで走査するとする。垂直
帰線期間は、全段の走査電極と信号電極に休止電
位を印加する。
第ｉ枚目の走査電極と信号電極に印加する電位
を述べる。第ｉ枚目が選択期間の場合は、電圧平
均化法に従つて電位を印加する。第ｉ枚目が非選
択期間中は、パネル中のいずれかの共通走査電極
の選択時は、第ｉ枚目の走査電極と信号電極の両
電極にともに走査電極選択電位を、パネル中の共
通走査電極が非選択の時は、走査電極非選択電位
を印加する。
最後に本実施例で用いた走査電極選択電位Ａ、
走査電極非選択電位Ｂ、信号電極選択電位Ｃ、信
号電極非選択電位Ｄ、休止電位Ｅの波形について
説明する。
各波形を第５図に示す。第５図の横軸は時間で
あり、１本の走査線の選択時間である。液晶印加
電圧を交流化するため、選択時間の半分の時間で
電圧を折り返す。第５図のａは
｛１＋4a／（a2−2a＋ｎ）｝ ……(1)
を最大にする値である。(1)式でＮは各マトリクス
表示部の走査電極数である。
第５図に示した電圧V0は液晶関値電圧をVthと
したとき
Vth＝V0×〔１／Ｌ｛（Ｎ−１）／a2＋（１−１／
ａ）2｝〕 ……(2)
を満足する値である。(2)式でｌはある走査電極が
選択されてから再度選択されるまでの時間と１本
の走査電極が選択されている時間の比である。休
止電位Ｅは任意の波形でよいが、低消費電力を保
証するため直流が望ましく、回路を簡単にするた
め第６図のV0または零ボルトがよい。
なお、本発明は１本の信号電極を複数電極にし
て、等価的に走査線数を増加する、いわゆる多重
マトリクス方式においても有効である。
［発明の効果］
以上述べたように、本発明によれば、複数のマ
トリクス部を有する液晶マトリクスパネルを休止
位相駆動法を用いて駆動する時に問題となる、マ
トリクス部とマトリクス部の間の分離線が視認さ
れるという問題が、電極の構成と、電極に対する
電圧印加手段の工夫により解決され、分離線が視
認されない、高品質表示で、製造歩留まりが高く
安価な液晶表示装置を提供することができる。[Table] First, the driving waveforms applied to the scanning electrodes 3-1 to 3-(N-1) of the matrix display section in the upper part of FIG. 3 will be described. During the period when the upper matrix display section is selected, the scan electrode selection potential A is applied to the scan electrodes of the upper matrix display section during each selection period, and the scan electrode non-selection potential is applied to the scan electrodes during the respective selection periods. Apply B. Also, the period N in the period in which the lower matrix display section is selected
+1, scan electrode selection potential A is applied to all scan electrodes in the upper matrix display section. During the subsequent period N+2 to 2N during which the lower matrix display section is selected, the scan electrode non-selection potential B is applied to all the scan electrodes of the upper matrix display section. Next, the common scanning electrode 18 will be explained. Scan electrode selection potential A is applied during periods N and N+1.
During the period when the other upper or lower matrix display sections are selected, the common scanning electrode 18 is
A scanning electrode non-selection potential B is applied. Next, scan electrode 4- of the lower matrix display section
2 to 4-N will be explained. Periods 1 to N-1 during the period in which the upper matrix display area is selected
applies the non-selection potential B to all scan electrodes. During period N, scan electrode selection potential A is applied to all electrodes. During the period when the lower matrix display section is selected, scan electrode selection potential A is applied to each scan electrode during the selection period of each scan electrode, and scan electrode non-selection potential B is applied to each scan electrode during other periods. do. Next, signal electrode 1- of the upper matrix display section
The potentials applied to 1 to 1-M will be explained. During the period when the upper matrix display section is selected, a signal electrode selection potential C or a signal electrode non-selection potential D is applied depending on the display information in synchronization with the scanning selection potential. During the period in which the lower matrix display section is selected, the scanning electrode selection potential A is applied during period N+1, and the scanning electrode non-selection potential B is applied during the other periods. Next, the signal electrode 2- of the lower matrix display section
The potentials applied to 1 to 2-M will be explained. During periods 1 to N-1 during which the upper matrix display section is selected, scan electrode non-selection potential B is applied, and during period N, scan electrode selection potential A is applied. During the period when the lower matrix display section is selected, a signal electrode selection potential C or a signal electrode non-selection potential D is applied in synchronization with the scanning electrode selection potential A depending on display information. Finally, the voltages applied to the liquid crystal layer when each potential is applied to the scanning electrode and the signal electrode as described above are shown in the liquid crystal voltage section at the bottom of Table 2. In Table 2, H indicates (scanning electrode selection potential A - signal electrode selection potential C) or (scanning electrode selection potential A - signal electrode non-selection potential D). Also, I is (scanning electrode non-selection potential B-
signal electrode selection potential C) or (scanning electrode non-selection potential B - signal electrode non-selection potential D). The intersection pixel between the scanning electrode 3-1 and the signal electrode 1-1 is taken up as a representative pixel in the upper matrix display section. The voltage across the liquid crystal layer of the pixel is H during period 1, I during periods 2 to N, and 0 volts during the period when the lower matrix display section is selected and the vertical retrace period. The intersection pixel between the scanning electrode 4-2 and the signal electrode 2-1 is taken up as a representative pixel in the lower matrix display section. The voltage across the liquid crystal layer of this pixel is 0 volts during the vertical blanking period and during the period when the upper matrix display section is selected, and during the period N-1 and during the period N+ during the period when the lower matrix display section is selected.
3 to 2N is I, and period N+2 is H. In other words, voltage is applied to the pixels of the upper (lower) matrix display area only during the period when the upper (lower) matrix display area is selected, and during the period when the lower (upper) matrix display area is selected and during the vertical blanking period. is zero volts. The feature of Table 2 is that when the upper (lower) matrix display section is selected, the upper (lower)
A potential is applied to the scanning electrode of the matrix display section and the signal electrode of the upper (lower) matrix display section according to the voltage averaging method. A scan electrode selection signal is applied to the scan electrodes and signal electrodes of the (lower) matrix display section when the common scan electrode is selected, and a scan electrode non-selection signal is applied when the common scan electrode is not selected. By keeping the voltage applied to the liquid crystal layer of the upper (lower) matrix display section at zero volts during periods other than when the upper (lower) matrix display section is selected, the voltage averaging method is equivalent to N separation drive. A high-resolution matrix panel with 2N scanning lines, which is twice the number of drive separations, is obtained while guaranteeing the display quality of . Next, a method of driving a liquid crystal matrix panel when the number of matrix display sections is K will be described. 1st
It is assumed that scanning is performed in order from the th sheet to the Kth sheet. During the vertical retrace period, a resting potential is applied to the scanning electrodes and signal electrodes of all stages. The potentials applied to the i-th scanning electrode and signal electrode will be described. When the i-th sheet is in the selection period, a potential is applied according to the voltage averaging method. During the non-selection period for the i-th panel, when any common scanning electrode in the panel is selected, the scanning electrode selection potential is applied to both the i-th scanning electrode and the signal electrode. When the scan electrode is not selected, a scan electrode non-selection potential is applied. Finally, the scanning electrode selection potential A used in this example,
The waveforms of the scanning electrode non-selection potential B, the signal electrode selection potential C, the signal electrode non-selection potential D, and the resting potential E will be explained. Each waveform is shown in FIG. The horizontal axis in FIG. 5 is time, which is the selection time of one scanning line. In order to change the voltage applied to the liquid crystal to alternating current, the voltage is turned back at half the selected time. A in FIG. 5 is the value that maximizes {1+4a/(a 2 -2a+n)}...(1). In equation (1), N is the number of scanning electrodes in each matrix display section. The voltage V 0 shown in FIG. 5 is expressed as V th = V 0 × [ 1 /L{(N-1)/a 2 + (1-1/
a) 2 }] ... is a value that satisfies (2). In equation (2), l is the ratio of the time from when a certain scan electrode is selected until it is selected again to the time during which one scan electrode is selected. The resting potential E may have any waveform, but direct current is preferable to ensure low power consumption, and V 0 or zero volts as shown in FIG. 6 is preferable to simplify the circuit. Note that the present invention is also effective in a so-called multiple matrix method in which one signal electrode is made into a plurality of electrodes to equivalently increase the number of scanning lines. [Effects of the Invention] As described above, according to the present invention, the separation between matrix parts, which is a problem when driving a liquid crystal matrix panel having a plurality of matrix parts using the pause phase driving method, can be solved. The problem of visible separation lines can be solved by improving the structure of the electrodes and the means for applying voltage to the electrodes, and it is possible to provide an inexpensive liquid crystal display device with high quality display, high manufacturing yield, and no visible separating lines. can.
第１図は従来の実施例の平面図、第２図は従来
の実施例の重ね合わせずれを示す拡大平面図、第
３図は本発明の実施例の平面図、第４図は本発明
の実施例の拡大平面図、第５図は本発明の実施例
に用いる印加電圧波形図である。
１……上部のマトリクス表示部の信号電極、２
……下部のマトリクス表示部の信号電極、３……
上部のマトリクス表示部の走査電極、４……下部
のマトリクス表示部の走査電極、１８……共通走
査電極。
FIG. 1 is a plan view of the conventional embodiment, FIG. 2 is an enlarged plan view of the conventional embodiment showing misalignment, FIG. 3 is a plan view of the embodiment of the present invention, and FIG. 4 is a plan view of the conventional embodiment. FIG. 5, an enlarged plan view of the embodiment, is a diagram of applied voltage waveforms used in the embodiment of the present invention. 1...Signal electrode of the upper matrix display section, 2
...Signal electrode of the lower matrix display section, 3...
Scanning electrode of the upper matrix display section, 4...Scanning electrode of the lower matrix display section, 18... Common scanning electrode.
Claims (1)
面に形成した基板と、該走査電極と直交した、互
いに長手方向が平行な複数の信号電極を内面に形
成した基板を、内面を対向させて配置し、該２枚
の基板間に液晶を配設し、前記走査電極と信号電
極の交差部を画素としたマトリクス表示部を複数
枚形成し、１枚のマトリクス表示部の最下段の走
査電極と他のマトリクス表示部の最上段の走査電
極とが、その長手方向を平行にして隣り合うよう
に平面的に組合せ、該複数枚のマトリクス表示部
を順次選択し、選択されたマトリクス表示部につ
いては、走査電極を線順次に走査選択し、選択さ
れた走査電極には走査電極選択電位を印加し、非
選択の走査電極には走査電極非選択電位を印加
し、信号電極には、表示情報に依存して信号電極
選択電位または信号電極非選択電位を印加し、選
択されていないマトリクス表示部については、走
査電極および信号電極にはともに同電位を印加
し、垂直帰線期間中は全走査電極および全信号電
極に休止電位を印加する休止位相駆動により駆動
される液晶表示装置において、前記１枚のマトリ
クス表示部の最下段の走査電極と隣合う他のマト
リクス表示部の最上段の走査電極間の間隙も電極
として、これら２本の走査電極を１本化した共通
走査電極を形成し、選択されたマトリクス表示部
内については、走査電極を線順次に走査選択し、
選択された走査電極および選択された共通走査電
極には走査電極選択電位を印加し、非選択の走査
電極および非選択の共通走査電極には走査電極非
選択電位を印加し、信号電極には、表示情報に依
存して信号電極選択電位または信号電極非選択電
位を印加し、選択されないマトリクス表示部につ
いては、選択されたマトリクス表示部の走査電極
として共通走査電極が選択されている時は、走査
電極、共通走査電極および信号電極に走査電極選
択電位を印加し、選択されたマトリクス表示部の
走査電極として共通走査電極以外の走査電極が選
択されている時は、走査電極、共通走査電極およ
び信号電極に走査電極非選択電位を印加し、垂直
帰線期間中は全走査電極、全共通走査電極および
全信号電極に休止電位を印加することを特徴とす
る液晶表示装置。 ２ 前記マトリクス表示部が２枚であることを特
徴とする特許請求の範囲第１項記載の液晶表示装
置。[Scope of Claims] 1. A substrate having a plurality of scanning electrodes formed on the inner surface whose longitudinal directions are parallel to each other, and a substrate having a plurality of signal electrodes whose longitudinal directions are parallel to each other and which are orthogonal to the scanning electrodes formed on the inner surface, The two substrates are arranged with their inner surfaces facing each other, a liquid crystal is disposed between the two substrates, and a plurality of matrix display sections are formed in which the intersections of the scanning electrodes and the signal electrodes are used as pixels. The scanning electrodes at the bottom row and the scanning electrodes at the top row of other matrix display sections are combined in a plane so that their longitudinal directions are parallel and adjacent to each other, and the plurality of matrix display sections are sequentially selected. For the matrix display section, the scan electrodes are scanned and selected line-sequentially, a scan electrode selection potential is applied to the selected scan electrodes, a scan electrode non-selection potential is applied to the unselected scan electrodes, and the signal electrodes are scanned and selected. , a signal electrode selection potential or a signal electrode non-selection potential is applied depending on the display information, and for unselected matrix display areas, the same potential is applied to both the scanning electrode and the signal electrode, and the vertical blanking line is In a liquid crystal display device driven by resting phase drive in which a resting potential is applied to all scan electrodes and all signal electrodes during the period, the lowermost scanning electrode of one matrix display section and the other adjacent matrix display section are The gap between the scanning electrodes at the top row is also used as an electrode to form a common scanning electrode that combines these two scanning electrodes into one, and within the selected matrix display section, the scanning electrodes are scanned and selected line-sequentially,
A scan electrode selection potential is applied to the selected scan electrode and the selected common scan electrode, a scan electrode non-selection potential is applied to the unselected scan electrode and the unselected common scan electrode, and the signal electrode is A signal electrode selection potential or a signal electrode non-selection potential is applied depending on the display information, and for an unselected matrix display section, when a common scanning electrode is selected as the scanning electrode of the selected matrix display section, the scanning When a scan electrode selection potential is applied to the electrode, common scan electrode, and signal electrode, and a scan electrode other than the common scan electrode is selected as the scan electrode of the selected matrix display section, the scan electrode, common scan electrode, and signal A liquid crystal display device characterized in that a scan electrode non-selection potential is applied to the electrodes, and a rest potential is applied to all scan electrodes, all common scan electrodes, and all signal electrodes during a vertical retrace period. 2. The liquid crystal display device according to claim 1, wherein there are two matrix display sections.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13616383A JPS6026934A (en) | 1983-07-26 | 1983-07-26 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13616383A JPS6026934A (en) | 1983-07-26 | 1983-07-26 | Liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6026934A JPS6026934A (en) | 1985-02-09 |
| JPH0534654B2 true JPH0534654B2 (en) | 1993-05-24 |
Family
ID=15168790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13616383A Granted JPS6026934A (en) | 1983-07-26 | 1983-07-26 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6026934A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124990A (en) * | 1984-11-22 | 1986-06-12 | 沖電気工業株式会社 | Lcd matrix panel driving circuit |
| JPS61173922U (en) * | 1985-04-16 | 1986-10-29 | ||
| JPS6298329A (en) * | 1985-10-25 | 1987-05-07 | Casio Comput Co Ltd | Liquid crystal display element |
| JPS62121426A (en) * | 1985-11-22 | 1987-06-02 | Hitachi Ltd | Liquid crystal display |
| JP4968276B2 (en) * | 2009-02-24 | 2012-07-04 | ソニー株式会社 | Display device and manufacturing method thereof |
| JP5154669B2 (en) * | 2011-02-18 | 2013-02-27 | 株式会社ジャパンディスプレイウェスト | Display device and manufacturing method thereof |
-
1983
- 1983-07-26 JP JP13616383A patent/JPS6026934A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6026934A (en) | 1985-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6327008B1 (en) | Color liquid crystal display unit | |
| US4920409A (en) | Matrix type color liquid crystal display device | |
| US4908609A (en) | Color display device | |
| CA1262283A (en) | Method of driving liquid crystal display panel of tv receiver | |
| US5341151A (en) | Liquid crystal colour display device with zig-zag pattern | |
| CN1113267C (en) | Method for driving liquid crystakl display | |
| JPH0534654B2 (en) | ||
| KR100258169B1 (en) | Liquid crystal apparatus using different types of drive waveforms alternately | |
| US6980193B2 (en) | Gray scale driving method of liquid crystal display panel | |
| EP0587913A1 (en) | Liquid-crystal display device with addressing scheme to achieve high contrast and high brightness values while maintaining fast switching | |
| JPH11142815A (en) | Liquid crystal display device | |
| JPH03130797A (en) | Display controller | |
| JPH05100209A (en) | Active matrix type display device | |
| JPH0319557B2 (en) | ||
| JPH0527218A (en) | Liquid crystal display device | |
| JP3074686B2 (en) | Driving method of liquid crystal panel | |
| JP3428569B2 (en) | Liquid crystal device driving method and display device | |
| JPH04165331A (en) | Color liquid crystal display device | |
| JP2730887B2 (en) | Liquid crystal display | |
| JPH0548886B2 (en) | ||
| JP3082765B2 (en) | Driving method of liquid crystal panel | |
| JP3391061B2 (en) | Liquid crystal device driving method and display device | |
| JPH01267519A (en) | Display device | |
| JP2003330035A (en) | Liquid crystal display | |
| JPS63199322A (en) | Liquid crystal display device |