JPH053428A - Digital output circuit - Google Patents

Digital output circuit

Info

Publication number
JPH053428A
JPH053428A JP15302491A JP15302491A JPH053428A JP H053428 A JPH053428 A JP H053428A JP 15302491 A JP15302491 A JP 15302491A JP 15302491 A JP15302491 A JP 15302491A JP H053428 A JPH053428 A JP H053428A
Authority
JP
Japan
Prior art keywords
output
output signal
circuit
flop
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15302491A
Other languages
Japanese (ja)
Inventor
Kenji Kakihara
健次 柿原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15302491A priority Critical patent/JPH053428A/en
Publication of JPH053428A publication Critical patent/JPH053428A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To apply an output signal of positive logic directly to a light emitting diode of a photocoupler and to simplify the circuit configuration when the output signal of a CPU is outputted to an external device via the photocoupler. CONSTITUTION:A D flip-flop 10 comprising a CMOS element in which an absolute of a high level output current is larger than an operating current of photocouplers 1, 2 is provided as a latch circuit. An output signal from the CPU is inputted to the D flip-flop 10 as positive logic. Then an output signal from the D flip-flop is inputted to an anode terminal of a light emitting diode 13 of the photocoupler via a current limit resistor 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマイクロコンピュータに
おけるCPUの出力信号をフォトカプラを介して外部機
器へ出力するデジタル出力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital output circuit for outputting an output signal of a CPU in a microcomputer to an external device via a photo coupler.

【0002】[0002]

【従来の技術】通常、マイクロコンピュータ等の論理回
路の出力は、低(L)レベルが能動(アクティブ)状態
を示す負論理出力と、高(H)レベルが能動状態を示す
正論理出力とがある。図2(a)は負論理出力を有する
負論理出力回路1aでもって負荷2aを駆動する駆動回
路図である。この駆動回路においては、負荷2aの一端
に+5V電源が接続されている。そして、負論理出力回
路1aの出力信号が低(L)レベルになると、+5V電
源から矢印方向に出力電流(負荷電流)IOLが流れる。
2. Description of the Related Art Normally, the output of a logic circuit such as a microcomputer is divided into a negative logic output in which a low (L) level indicates an active state and a positive logic output in which a high (H) level indicates an active state. is there. FIG. 2A is a drive circuit diagram for driving the load 2a with the negative logic output circuit 1a having a negative logic output. In this drive circuit, a + 5V power source is connected to one end of the load 2a. When the output signal of the negative logic output circuit 1a becomes low (L) level, the output current (load current) I OL flows from the + 5V power source in the arrow direction.

【0003】一方、図2(b)は正論理出力を有する正
論理出力回路1bでもって負荷2bを駆動する駆動回路
図である。この駆動回路においては、負荷2bの一端が
接地されている。そして、負論理出力回路1aの出力信
号が高(L)レベルになると、矢印方向に出力電流(負
荷電流)IOHが流れる。
On the other hand, FIG. 2B is a drive circuit diagram for driving the load 2b by a positive logic output circuit 1b having a positive logic output. In this drive circuit, one end of the load 2b is grounded. When the output signal of the negative logic output circuit 1a becomes high (L) level, the output current (load current) I OH flows in the direction of the arrow.

【0004】しかし、一般的にTTLのバイポーラ論理
回路で構成されたIC(集積回路)においては、高レベ
ル出力電流IOHの電流値は低レベル出力電流IOLの電流
値に比較して格段に小さい値である。 |IOH|《IOL
However, in an IC (integrated circuit) generally composed of a TTL bipolar logic circuit, the current value of the high-level output current I OH is remarkably higher than that of the low-level output current I OL. It is a small value. | I OH | << I OL

【0005】一方、マイクロコンピュータに組込ま
れているCPU(中央処理装置)においては、書込信号
WR,読出信号RD,リセット信号RST等の制御信号
は一般に負論理出力であるが、データ信号D,アドレス
信号Aは一般に正論理出力である。
On the other hand, in the CPU (central processing unit) incorporated in the microcomputer, the control signals such as the write signal WR, the read signal RD and the reset signal RST are generally negative logic outputs, but the data signal D, The address signal A is generally a positive logic output.

【0006】また、このマイクロコンピュータの出力信
号でもって各種機器の動作を制御する場合において、例
えば接地電位の相違または雑音対策等によって、この外
部機器とマイクロコンピュータとの間を電気的に遮断す
る必要がある場合がある。このように電気的に遮断して
信号のみを伝達する最も簡便な手法としてフォトカプラ
が使用される。
Further, when controlling the operation of various devices by the output signal of the microcomputer, it is necessary to electrically disconnect the external device from the microcomputer by, for example, a difference in ground potential or noise countermeasures. There may be. As described above, a photocoupler is used as the simplest method of electrically blocking and transmitting only a signal.

【0007】しかし、フォトカプラにおいては、入力信
号によって発光ダイオードを通電する必要があるので、
入力信号の電流値は発光ダイオードの動作電流値より大
きくする必要がある。この動作電流値は前述した正論理
の高レベル出力電流IOHの電流値より格段に大きい。よ
って、前記CPUのデータ端子から例えばラッチ回路を
介して出力される正論理の出力信号で直接フォトカプラ
を駆動することは不可能である。したがって、CPUの
出力信号でフォトカプラを駆動するために図3に示すデ
ジタル出力回路が用いられている(実公平2−3706
7号公報)。
However, in the photocoupler, since it is necessary to energize the light emitting diode by the input signal,
The current value of the input signal must be larger than the operating current value of the light emitting diode. This operating current value is significantly larger than the current value of the positive logic high level output current I OH described above. Therefore, it is impossible to directly drive the photocoupler with the positive logic output signal output from the data terminal of the CPU via, for example, the latch circuit. Therefore, the digital output circuit shown in FIG. 3 is used to drive the photocoupler with the output signal of the CPU (actual fairness 2-3706).
No. 7).

【0008】すなわち、図示しないCPUの各データ端
子から出力される例えば8ビットの正論理の各データ信
号D0〜D7は、8ビット構成のD型フリップフロップ
3の各データ端子へ印加される。そして、クロック端子
CIにCPUから印加されている負論理の書込信号WR
がLベレルに変化すると、各データ端子に印加されてい
る各データ信号D0〜D7を取込んで各出力端子Qから
出力する。また、リセット端子Rに印加されている負論
理のリセット信号RSTがLベレルに変化すると、この
D型フリップフロップ3はリセット状態になる。
That is, the 8-bit positive logic data signals D0 to D7 output from the respective data terminals of the CPU (not shown) are applied to the respective data terminals of the 8-bit D-type flip-flop 3. Then, the negative logic write signal WR applied from the CPU to the clock terminal CI.
Changes to L level, it takes in each data signal D0 to D7 applied to each data terminal and outputs it from each output terminal Q. When the negative logic reset signal RST applied to the reset terminal R changes to L level, the D-type flip-flop 3 is reset.

【0009】D型フリップフロップ3の各出力端子Qか
ら出力される正論理の各出力信号は次のインバータ回路
4に入力される。このインバータ回路4は入力信号の信
号レベルを反転する。したがって、D型フリップフロッ
プ3の各出力信号はこのインバータ回路4によって、正
論理信号から負論理信号に変換される。
Each positive logic output signal output from each output terminal Q of the D-type flip-flop 3 is input to the next inverter circuit 4. The inverter circuit 4 inverts the signal level of the input signal. Therefore, each output signal of the D flip-flop 3 is converted by the inverter circuit 4 from a positive logic signal to a negative logic signal.

【0010】インバータ回路4から出力された負論理の
各出力信号はそれぞれ電流制限抵抗5を介して各フォト
カプラ6の各発光ダイオード7のアース端子に印加され
る。発光ダイオード7のアノード端子は+5V電源に接
続されている。負論理の出力信号における低レベル出力
電流IOLは発光ダイオード7の駆動電流より大きいの
で、発光ダイオード7は十分作動する。発光ダイオード
7が発光すると、フォトトランジスタ8が導通し、FE
T9が信号に応じてオンオフ制御される。よって、この
FET9の出力端に接続された図示しない外部機器が動
作する。
Each negative logic output signal output from the inverter circuit 4 is applied to the ground terminal of each light emitting diode 7 of each photocoupler 6 via the current limiting resistor 5. The anode terminal of the light emitting diode 7 is connected to the + 5V power source. Since the low level output current I OL in the output signal of negative logic is larger than the drive current of the light emitting diode 7, the light emitting diode 7 operates sufficiently. When the light emitting diode 7 emits light, the phototransistor 8 becomes conductive and the FE
T9 is on / off controlled according to the signal. Therefore, an external device (not shown) connected to the output terminal of the FET 9 operates.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、図3の
ように構成されたデジタル出力回路においては、ラッチ
回路としての通常のバイポーラ型のD型フリップフロッ
プ3の他に、わざわざ出力を反転させるためにのみ用い
るインバータ回路4が必要であった。したがって、回路
構成が複雑になるのみならず、製造費が上昇する問題が
生じる。
However, in the digital output circuit configured as shown in FIG. 3, in addition to the usual bipolar D-type flip-flop 3 as a latch circuit, the purpose is to invert the output. The inverter circuit 4 used only was necessary. Therefore, not only the circuit structure becomes complicated, but also the manufacturing cost increases.

【0012】本発明はこのような事情に鑑みてなされた
ものであり、フォトカプラの発光ダイオードへ直接正理
論の出力信号を印加でき、従来回路におけるインバータ
回路を除去でき、回路構成を小型,簡素化でき、かつ製
造費を低減できるデジタル出力回路を提供することを目
的とする。
The present invention has been made in view of such circumstances, and an output signal of the positive theory can be directly applied to a light emitting diode of a photocoupler, an inverter circuit in a conventional circuit can be removed, and a circuit configuration can be small and simple. It is an object of the present invention to provide a digital output circuit that can be made compact and can reduce the manufacturing cost.

【0013】[0013]

【課題を解決するための手段】上記課題を解消するため
に本発明は、CPUの出力信号をフォトカプラを介して
外部機器へ出力するデジタル出力回路において、
In order to solve the above problems, the present invention provides a digital output circuit for outputting an output signal of a CPU to an external device through a photo coupler,

【0014】高レベル出力電流の絶対値がフォトカプラ
の動作電流値より大きいCMOS素子で形成されたD型
フリップフロップをラッチ回路として備え、このD型フ
リップフロップに前記CPUからの出力信号を正論理で
入力し、このD型フリップフロップの出力信号を電流制
限抵抗を介してフォトカプラの発光ダイオードのアノー
ド端子へ入力するようにしている。
A D-type flip-flop formed by a CMOS device in which the absolute value of the high-level output current is larger than the operating current value of the photocoupler is provided as a latch circuit, and the output signal from the CPU is positively logically supplied to the D-type flip-flop. Then, the output signal of the D-type flip-flop is input to the anode terminal of the light emitting diode of the photocoupler via the current limiting resistor.

【0015】[0015]

【作用】近年高速CMOS(complementary metal-oxid
e-semiconductor ; 相補形MOS)−ICが開発され、
従来のバイポーラICにて構成されていた論理回路が徐
々にこの高速CMOS−ICに置換えられている。この
高速CMOS−ICは、従来からの特徴である低消費電
力の他に、従来のバイポーラICにはない特性を備えて
いる。すなわち、従来のTTLのバイポーラICの場
合、前述したように、高レベル出力電流IOHの電流値は
低レベル出力電流IOLの電流値に比較して格段に小さい
値である。しかし、この高速CMOS−ICにおいて
は、高レベル出力電流IOHの電流値は低レベル出力電流
OLの電流値にほぼ等しい値を有する。
[Function] Recently, high-speed CMOS (complementary metal-oxid)
e-semiconductor; complementary MOS) -IC was developed,
The high-speed CMOS-IC is gradually replacing the logic circuit formed of the conventional bipolar IC. This high-speed CMOS-IC has low power consumption, which is a characteristic of the prior art, and other characteristics that conventional bipolar ICs do not have. That is, in the case of the conventional TTL bipolar IC, as described above, the current value of the high level output current I OH is much smaller than the current value of the low level output current I OL . However, in this high-speed CMOS-IC, the current value of the high level output current I OH has a value substantially equal to the current value of the low level output current I OL .

【0016】正論理の高レベル出力電流IOHの値はフォ
トカプラの動作電流値より大きい。したがって、CPU
から出力され、CMOS素子で形成されたD型フリップ
フロップにてラッチされた正論理の出力信号を、レベル
変換しなくて、そのままフォトカプラの発光ダイオード
に印加したとしても、このフォトカプラは正論理の出力
信号で正常に動作する。その結果、従来回路のように正
論理の出力信号を負論理の出力信号へ変換するためのイ
ンバータ回路を用いる必要がない。
The value of the positive logic high level output current I OH is larger than the operating current value of the photocoupler. Therefore, the CPU
Even if the output signal of the positive logic, which is output from the device and is latched by the D-type flip-flop formed by the CMOS element, is directly applied to the light emitting diode of the photocoupler without level conversion, this photocoupler has the positive logic. It operates normally with the output signal of. As a result, it is not necessary to use an inverter circuit for converting a positive logic output signal into a negative logic output signal as in the conventional circuit.

【0017】[0017]

【実施例】以下本発明の一実施例を図面を用いて説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0018】図1は実施例のデジタル出力回路を示す回
路図である。図示しないCPUの各データ端子から出力
される例えば8ビットの正論理の各データ信号D0〜D
7は、8ビット構成のD型フリップフロップ10の各デ
ータ端子へ印加される。そして、クロック端子CIにC
PUから印加されている負論理の書込信号WRがLベレ
ルに変化すると、各データ端子に印加されている各デー
タ信号D0〜D7を取込んで各出力端子Qから出力す
る。また、リセット端子Rに印加されている負論理のリ
セット信号RSTがLベレルに変化すると、このD型フ
リップフロップ10はリセット状態になる。
FIG. 1 is a circuit diagram showing a digital output circuit of the embodiment. For example, 8-bit positive logic data signals D0 to D output from respective data terminals of the CPU (not shown)
7 is applied to each data terminal of the D-type flip-flop 10 having an 8-bit structure. Then, C is applied to the clock terminal CI.
When the negative logic write signal WR applied from PU is changed to L level, each data signal D0 to D7 applied to each data terminal is taken and output from each output terminal Q. When the negative logic reset signal RST applied to the reset terminal R changes to L level, the D-type flip-flop 10 is reset.

【0019】D型フリップフロップ10は前述した高速
CMOS−IC素子で構成されている。したがって、こ
のD型フリップフロップ10の各出力端子Qから出力さ
れる各正論理の出力信号における各高レベル出力電流I
OHの値は通常のフォトカプラの動作電流値より大きい。
The D-type flip-flop 10 is composed of the above-mentioned high speed CMOS-IC element. Therefore, each high level output current I in each positive logic output signal output from each output terminal Q of the D-type flip-flop 10
The value of OH is larger than the operating current value of a normal photocoupler.

【0020】D型フリップフロップ10の各出力端子Q
から出力される正論理の各出力信号はそれぞれ電流制限
抵抗11を介して各フォトカプラ12の各発光ダイオー
ド13のアノード端子に印加される。発光ダイオード1
3のカソード端子は接地されている。前述したように高
速CMOS−IC素子で構成されたD型フリップフロッ
プ10の正論理の出力信号における高レベル出力電流I
OHは発光ダイオード13の駆動電流より大きいので、発
光ダイオード13は十分作動する。発光ダイオード13
が発光すると、フォトトランジスタ14が導通する。
Each output terminal Q of the D-type flip-flop 10
Each output signal of the positive logic output from each is applied to the anode terminal of each light emitting diode 13 of each photocoupler 12 via each current limiting resistor 11. Light emitting diode 1
The cathode terminal of 3 is grounded. As described above, the high level output current I in the positive logic output signal of the D-type flip-flop 10 composed of the high speed CMOS-IC element
Since OH is larger than the drive current of the light emitting diode 13, the light emitting diode 13 operates sufficiently. Light emitting diode 13
When is emitted, the phototransistor 14 becomes conductive.

【0021】フォトトランジスタ14のエミッタ信号は
抵抗15を介してFET16のゲート端子へ印加され
る。また、FET16のゲート・ソース間に抵抗17が
介挿されている。フォトトランジスタ14のコレクタに
は外部電源18から接続端子19を介してコレクタ電圧
が印加されている。また、外部電源18の正側端子とF
ET16のドレイン端子の間には接続端子20を介して
外部機器としての外部負荷21が接続されている。そし
て、FET16のソースは接続端子22を介して外部電
源18の負側端子に接続されている。
The emitter signal of the phototransistor 14 is applied to the gate terminal of the FET 16 via the resistor 15. A resistor 17 is inserted between the gate and source of the FET 16. A collector voltage is applied to the collector of the phototransistor 14 from an external power supply 18 via a connection terminal 19. In addition, the positive terminal of the external power source 18 and F
An external load 21 as an external device is connected via a connection terminal 20 between the drain terminals of the ET 16. The source of the FET 16 is connected to the negative side terminal of the external power supply 18 via the connection terminal 22.

【0022】したがって、フォトカプラ12に接続され
た抵抗15,17およびFET16は、フォトカプラ1
2にてCPUからの出力信号から絶縁された出力のバッ
ファ回路を構成する。
Therefore, the resistors 15 and 17 and the FET 16 connected to the photocoupler 12 are connected to the photocoupler 1.
At 2, a buffer circuit for an output insulated from an output signal from the CPU is configured.

【0023】このような構成のデジタル出力回路におい
て、CPUの任意の出力信号がハイ(H)レベルに変化
すると、D型フリップフロップ10の該当するデータ端
子がハイ(H)レベルとなり、書込信号WRがロー
(L)レベルに変化すると、D型フリップフロップ10
の該当する出力端子Qの出力信号がハイ(H)レベルに
変化する。すると、該当するフォトカプラ12の発光ダ
イオード13に正論理の出力信号における高レベル出力
電流IOHが流れる。
In the digital output circuit having such a configuration, when an arbitrary output signal of the CPU changes to the high (H) level, the corresponding data terminal of the D-type flip-flop 10 becomes the high (H) level and the write signal. When the WR changes to the low (L) level, the D-type flip-flop 10
The output signal of the corresponding output terminal Q changes to a high (H) level. Then, the high level output current I OH in the positive logic output signal flows through the light emitting diode 13 of the corresponding photocoupler 12.

【0024】その結果、発光ダイオード13が動作し、
フォトトランジス14が導通する。よって、エミッタ電
流が流れ、FET16が導通する。そして、外部電源1
8から外部機器としての外部負荷21に電流が供給さ
れ、この外部負荷21は作動する。
As a result, the light emitting diode 13 operates,
The phototransistor 14 becomes conductive. Therefore, the emitter current flows and the FET 16 becomes conductive. And the external power supply 1
A current is supplied from 8 to an external load 21 as an external device, and the external load 21 operates.

【0025】このように、高速CMOS−IC素子で構
成されたD型フリップフロップ10の正論理の出力信号
でフォトカプラ12を直接駆動することが可能であるの
で、図3に示した従来のデシタル出力回路において用い
たインバータ回路4を除去できる。その結果、回路構成
が簡素化できる。回路構成が簡素化されると、回路全体
の小型化を図ることができるとともに回路動作の信頼性
を向上できる。さらに、製造費を大幅に低減できる。
As described above, since it is possible to directly drive the photocoupler 12 with the positive logic output signal of the D-type flip-flop 10 composed of the high-speed CMOS-IC device, the conventional digital circuit shown in FIG. The inverter circuit 4 used in the output circuit can be removed. As a result, the circuit configuration can be simplified. When the circuit configuration is simplified, the entire circuit can be downsized and the reliability of the circuit operation can be improved. Further, the manufacturing cost can be significantly reduced.

【0026】[0026]

【発明の効果】以上説明したように本発明のデジタル出
力回路においては、CPUの出力信号をラッチするD型
フリップフロップに高速CMOS素子を使用している。
したがって、フォトカプラの発光ダイオードへ直接正理
論の出力信号を印加できる。その結果、従来回路におけ
るインバータ回路を除去でき、回路構成を小型,簡素化
でき、かつ製造費を低減できる。
As described above, in the digital output circuit of the present invention, the high speed CMOS device is used for the D-type flip-flop which latches the output signal of the CPU.
Therefore, the positive theoretical output signal can be directly applied to the light emitting diode of the photocoupler. As a result, the inverter circuit in the conventional circuit can be removed, the circuit configuration can be made small and simple, and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例に係わるデジタル出力回路
を示す回路図、
FIG. 1 is a circuit diagram showing a digital output circuit according to an embodiment of the present invention,

【図2】 一般的な負論理の出力信号と正論理の出力信
号との相違を説明するための模式図、
FIG. 2 is a schematic diagram for explaining a difference between a general negative logic output signal and a positive logic output signal,

【図3】 従来のデジタル出力回路を示す回路図。FIG. 3 is a circuit diagram showing a conventional digital output circuit.

【符号の説明】[Explanation of symbols]

10…D型フリップフロップ、11…電流制限抵抗、1
2…フォトカプラ、13…発光ダイオード、14…フォ
トトランジスタ、16…FET、18…外部電源、21
…外部負荷。
10 ... D-type flip-flop, 11 ... Current limiting resistor, 1
2 ... Photo coupler, 13 ... Light emitting diode, 14 ... Photo transistor, 16 ... FET, 18 ... External power supply, 21
… External load.

Claims (1)

【特許請求の範囲】 【請求項1】 CPUの出力信号をフォトカプラを介し
て外部機器へ出力するデジタル出力回路において、高レ
ベル出力電流の絶対値が前記フォトカプラの動作電流値
より大きいCMOS素子で形成されたD型フリップフロ
ップをラッチ回路として備え、このD型フリップフロッ
プに前記CPUからの出力信号を正論理で入力し、この
D型フリップフロップの出力信号を電流制限抵抗を介し
て前記フォトカプラの発光ダイオードのアノード端子へ
入力することを特徴とするデジタル出力回路。
Claim: What is claimed is: 1. A digital output circuit for outputting an output signal of a CPU to an external device via a photo coupler, wherein a CMOS element in which an absolute value of a high level output current is larger than an operating current value of the photo coupler. The D-type flip-flop formed by the above is provided as a latch circuit, the output signal from the CPU is input to this D-type flip-flop in positive logic, and the output signal of the D-type flip-flop is passed through the current limiting resistor to the photo sensor. A digital output circuit for inputting to an anode terminal of a light emitting diode of a coupler.
JP15302491A 1991-06-25 1991-06-25 Digital output circuit Pending JPH053428A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15302491A JPH053428A (en) 1991-06-25 1991-06-25 Digital output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15302491A JPH053428A (en) 1991-06-25 1991-06-25 Digital output circuit

Publications (1)

Publication Number Publication Date
JPH053428A true JPH053428A (en) 1993-01-08

Family

ID=15553298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15302491A Pending JPH053428A (en) 1991-06-25 1991-06-25 Digital output circuit

Country Status (1)

Country Link
JP (1) JPH053428A (en)

Similar Documents

Publication Publication Date Title
KR910001327B1 (en) Cmos type input-output circuit
US6700407B1 (en) Extended voltage range level shifter
US4777623A (en) Semiconductor memory device having initialization transistor
KR890004886B1 (en) Latch circuit
JP3672521B2 (en) Optical communication interface module for universal serial bus
US5598110A (en) Detector circuit for use with tri-state logic devices
US4471243A (en) Bidirectional interface
JPH053428A (en) Digital output circuit
JPH0997839A (en) Integrated circuit having selectable function and function selecting method
JPH02303216A (en) Semiconductor integrated circuit
DE68927562D1 (en) Circuit for asynchronous interrupt status bit
JP2936474B2 (en) Semiconductor integrated circuit device
US5883527A (en) Tri-state output circuit for semiconductor device
JPH05284024A (en) Semiconductor integrated circuit
EP0168230A2 (en) Unitary multiplexer decoder circuit
JP3093410B2 (en) Open drain type output circuit
KR100727570B1 (en) Tristate circuit for power up conditions
JPH0345014A (en) Driver circuit
JPH03104315A (en) Input terminal potential fixing circuit for cmos semiconductor device
KR910008168Y1 (en) Remote control circuit of turn table
JP3015460B2 (en) Semiconductor integrated circuit
JPH0522991Y2 (en)
JPH0756521Y2 (en) Malfunction prevention circuit for digital signal transmitter
JP2696519B2 (en) Semiconductor integrated circuit
JPH10209847A (en) Input interface circuit