JPH03104315A - Input terminal potential fixing circuit for cmos semiconductor device - Google Patents
Input terminal potential fixing circuit for cmos semiconductor deviceInfo
- Publication number
- JPH03104315A JPH03104315A JP1240767A JP24076789A JPH03104315A JP H03104315 A JPH03104315 A JP H03104315A JP 1240767 A JP1240767 A JP 1240767A JP 24076789 A JP24076789 A JP 24076789A JP H03104315 A JPH03104315 A JP H03104315A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- potential
- type transistor
- pull
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000001514 detection method Methods 0.000 abstract description 9
- 238000012790 confirmation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 206010000060 Abdominal distension Diseases 0.000 description 1
- 208000024330 bloating Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＣＭＯＳ半導体装置の入力端子が開放状態で
あることを検出するフローティング検出部とＰ型及びＮ
型トランジスタを駆動するトランジスタ駆動部から或る
電位固定回路と前記Ｐ型トランジスタによるプルアップ
抵抗と前記Ｎ型トランジスタによるプルダウン抵抗を有
し、入力端子が開放状態の時、入力端子の電位を前記プ
ルアップ抵抗またはプルダウン抵抗にて固定できる機能
を有する入力端子電位固定回路に関する。Detailed Description of the Invention (Industrial Application Field) The present invention provides a floating detection section for detecting that an input terminal of a CMOS semiconductor device is open, and a P-type and N-type
A transistor driver for driving a type transistor includes a potential fixing circuit, a pull-up resistor by the P-type transistor, and a pull-down resistor by the N-type transistor, and when the input terminal is in an open state, the potential of the input terminal is set to the pull-down resistor. The present invention relates to an input terminal potential fixing circuit having a function of fixing the potential using an up resistor or a pull down resistor.
（従来の技術）
ＣＭＯＳ半導体装置の入力端子が開放状態であると、半
導体装置内部の消費電流が増加したり、ラッチアップ等
の不具合を引き起こす場合があるため、通常は未使用の
端子等は半導体装置の外部より電源電位または接地電位
が与えられた状態で使用されている。また、入力端子が
他の半導体装置等の電子部品に接続される場合でも必要
に応じてハイインピーダンス状態に制御される。例えば
、マイクロコンピュータ等では入力信号線をバスライン
として使用し、他のメモリ装置等と接続して使用される
。この場合、入力端子は必要なデータが出力された時の
みハイレベルまたはローレベルになり他の場合はフロー
ティング状態になるように制御され、一般には外部でプ
ルアップ抵抗を接続して使用される。(Prior art) If the input terminals of a CMOS semiconductor device are open, the current consumption inside the semiconductor device may increase or problems such as latch-up may occur. The device is used with a power supply potential or ground potential applied from outside the device. Further, even when the input terminal is connected to an electronic component such as another semiconductor device, it is controlled to a high impedance state as necessary. For example, in a microcomputer or the like, an input signal line is used as a bus line to be connected to other memory devices or the like. In this case, the input terminal is controlled to be at a high or low level only when necessary data is output, and otherwise to be in a floating state, and is generally used by connecting an external pull-up resistor.
第２図は従来の入力端子における使用例を示しており、
第２図（ａ）は電源電位に、第２図（ｂ）は接地電位に
固定された例である。第２図において、入力端子６はプ
ルアップ抵抗７によって電源電位に固定され、入力端子
８はプルダウン抵抗９によって接地電位に固定されてい
る。Figure 2 shows an example of how to use a conventional input terminal.
FIG. 2(a) shows an example in which the voltage is fixed to the power supply potential, and FIG. 2(b) shows an example in which the voltage is fixed to the ground potential. In FIG. 2, the input terminal 6 is fixed to the power supply potential by a pull-up resistor 7, and the input terminal 8 is fixed to the ground potential by a pull-down resistor 9.
（発明が解決しようとする課題）
しかしながら，上記従来の構或では、半導体装置の外部
に電源電位または接地電位に接続するための外部部品が
必要となり部品点数が増加するという問題があった。(Problems to be Solved by the Invention) However, the conventional structure described above has a problem in that external parts for connecting to a power supply potential or a ground potential are required outside the semiconductor device, resulting in an increase in the number of parts.
本発明は上記従来の問題点を解決するもので、外部部品
を必要としない入力端子電位固定回路を提供することを
目的とするものである。The present invention solves the above-mentioned conventional problems, and aims to provide an input terminal potential fixing circuit that does not require external components.
（課題を解決するための手段）
本発明は上記目的を達或するために、入方端子電位固定
回路では、入力端子が開放状態であることを認識するフ
ローティング検出部とＰ型及びＮ型トランジスタを駆動
するトランジスタ駆動部がら或る電位固定回路と、前記
Ｐ型トランジスタとＮ型トランジスタにより構成されて
いるものである。(Means for Solving the Problems) In order to achieve the above object, the present invention provides an input terminal potential fixing circuit that includes a floating detection section that recognizes that the input terminal is in an open state, and P-type and N-type transistors. The transistor driving section for driving the transistor is composed of a potential fixing circuit, the P-type transistor, and the N-type transistor.
（作 用）
したがって、上記の構或により、フローティング検出部
によって入力端子が開放状態であると認識された時、ト
ランジスタ駆動部はプルアップ抵抗として用いられるＰ
型トランジスタまたはプルダウン抵抗として用いられる
Ｎ型トランジスタのどちらかを駆動し、入カ端子の電位
を半導体装置内部にて固定することができ、外部部品を
なくてすませることができる。(Function) Therefore, with the above structure, when the floating detection section recognizes that the input terminal is in an open state, the transistor drive section connects P used as a pull-up resistor.
By driving either a type transistor or an N-type transistor used as a pull-down resistor, the potential of the input terminal can be fixed inside the semiconductor device, and external parts can be eliminated.
（実施例）
第ｌ図は本発明の一実施例における入方端子電位固定回
路を示すものである。第１図において、ｌはＰ型トラン
ジスタを用いたプルアップ抵抗、２はＮ型トランジスタ
を用いたプルダウン抵抗、３は入力端子、４は入カバッ
ファ、５は電位固定回路であって、５−１はフローティ
ング検出部、５−２はトランジスタ駆動部である。(Embodiment) FIG. 1 shows an incoming terminal potential fixing circuit in an embodiment of the present invention. In FIG. 1, l is a pull-up resistor using a P-type transistor, 2 is a pull-down resistor using an N-type transistor, 3 is an input terminal, 4 is an input buffer, 5 is a potential fixing circuit, and 5-1 is a pull-up resistor using a P-type transistor. 5-2 is a floating detection section, and 5-2 is a transistor drive section.
次に、上記実施例の動作について説明する。上記実施例
において、まず電位固定回路５のトランジスタ駆動部５
−２がＰ型トランジスタを用いたプルアップ抵抗１をＯ
Ｎ状態にする信号゛を出す。このときフローティング検
出部５−１は入カバッファ４の出力を確認し、接地電位
であれば入方端子３は外部により接地電位に固定されて
いるので、トランジスタ駆動部５−２がＰ型トランジス
タを用いたプルアップ抵抗ｌのＰ型トランジスタをＯＦ
Ｆする信号を出して処理を終了する．入カバッファ４の
出力が電源電位である場合、トランジスタ駆動部５−２
はＰ型トランジスタを用いたプルアップ抵抗１のＰ型ト
ランジスタをＯＦＦＬ，て、Ｎ型トランジスタを用いた
プルダウン抵抗２のＮ型トランジスタをＯＮする信号を
出す。次にフローティング検出部５−１は入カバッファ
４の出力を確認し、電源電位であれば入力端子３は外部
により電源電位に固定されているので、トランジスタ駆
動部５−２はＮ型トランジスタを用いたプルダウン抵抗
２のＮ型トランジスタをＯＦＦする信号を出して処理を
終了する．また、上記人カパッファ４の出力を確認した
とき、入カバッファ４の出方が接地電位であれば、入力
端子３は開放状態であるので、そのままＮ型トランジス
タを用いたプルダウン抵抗２のＮ型トランジスタによる
プルダウン抵抗により入力端子を接地電位に固定したま
ま処理を終了する．またこの時、Ｐ型トランジスタを用
いたプルアップ抵抗ｌのＰ型トランジスタをＯＮ状態と
し、Ｎ型トランジスタを用いたプルダウン抵抗２のＮ型
トランジスタをＯＦＦ状態にすると入方端子３は電源電
位に固定できる。Next, the operation of the above embodiment will be explained. In the above embodiment, first, the transistor drive section 5 of the potential fixing circuit 5
-2 is the pull-up resistor 1 using a P-type transistor
Sends out a signal that puts it in the N state. At this time, the floating detection section 5-1 checks the output of the input buffer 4, and if it is at the ground potential, the input terminal 3 is externally fixed at the ground potential, so the transistor drive section 5-2 drives the P-type transistor. OF the P-type transistor of the pull-up resistor l used
Issue the F signal and end the process. When the output of the input buffer 4 is at the power supply potential, the transistor driving section 5-2
outputs a signal that turns off the P-type transistor of the pull-up resistor 1 using a P-type transistor and turns on the N-type transistor of the pull-down resistor 2 using an N-type transistor. Next, the floating detection section 5-1 checks the output of the input buffer 4, and if it is at the power supply potential, the input terminal 3 is externally fixed at the power supply potential, so the transistor drive section 5-2 uses an N-type transistor. A signal is output to turn off the N-type transistor of pull-down resistor 2, which is present, and the process ends. Furthermore, when checking the output of the buffer buffer 4, if the output of the input buffer 4 is at ground potential, the input terminal 3 is in an open state, so the N-type transistor of the pull-down resistor 2 using an N-type transistor Processing ends with the input terminal fixed at ground potential using the pull-down resistor. At this time, when the P-type transistor of the pull-up resistor 1 using a P-type transistor is turned on and the N-type transistor of the pull-down resistor 2 using an N-type transistor is turned OFF, the input terminal 3 is fixed at the power supply potential. can.
上記にのべたように，本実施例によれば半導体装置内部
にて入力端子の電位が固定されるため、半導体装置の外
部の入力端子電位固定用の部品をなくすることができる
。As described above, according to this embodiment, the potential of the input terminal is fixed inside the semiconductor device, so it is possible to eliminate components for fixing the potential of the input terminal external to the semiconductor device.
（発明の効果）
本発明は上記実施例から明らかなように、半導体装置内
部にて入力端子が開放状態になっている場合に入力端子
の電位を接地電位あるいは電源電位に固定でき，半導体
装置外部の入力端子固定用部品を削除できる。また，本
発明の入力端子電位固定回路を備えた半導体装置を使用
することにより、他の半導体装置との接地時にも入力端
子の電位の固定について考慮する必要がなく、自由度の
ある接続が可能である等の効果を有する。(Effects of the Invention) As is clear from the above embodiments, the present invention can fix the potential of the input terminal to the ground potential or power supply potential when the input terminal is in an open state inside the semiconductor device. The input terminal fixing parts can be removed. Furthermore, by using a semiconductor device equipped with the input terminal potential fixing circuit of the present invention, there is no need to consider fixing the input terminal potential even when grounding with other semiconductor devices, allowing for flexible connections. It has the following effects.
第１図は本発明の一実施例における入力端子電位固定回
路の概略回路図、第２図は従来の入力端子電位固定回路
の回路図である。
工 ・・・ Ｐ型トランジスタを用いたプルアップ抵抗
、 ２ ・・・Ｎ型トランジスタを用いたプルダウン抵
抗、 ３人力端子、 ４・・・入カパソファ、 ５・・
・電位固定回路、５−１・・・ ブローティング検出部
、５−２・・・トランジスタ駆動部、 ６，８ ・・・
入カ端子、 ７・・・プルアップ抵抗、 ９ ・・・プ
ルダウン抵抗。FIG. 1 is a schematic circuit diagram of an input terminal potential fixing circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional input terminal potential fixing circuit. Engineering: pull-up resistor using a P-type transistor, 2: pull-down resistor using an N-type transistor, 3: human power terminal, 4: input capacitor sofa, 5:...
- Potential fixing circuit, 5-1... Bloating detection section, 5-2... Transistor drive section, 6, 8...
Input terminal, 7...Pull-up resistor, 9...Pull-down resistor.
Claims (1)
抗として動作するＰ型トランジスタと、プルダウン抵抗
として動作するＮ型トランジスタとを備え、前記ＣＭＯ
Ｓ半導体装置のリセット動作時に順次Ｐ型またはＮ型ト
ランジスタを能動状態とし、Ｐ型トランジスタが能動状
態の時に端子電位が電源電位であることを検知し、Ｎ型
トランジスタが能動状態の時に端子電位が接地電位であ
ることを検知した場合に、前記入力端子が電気的に固定
されたていない状態（開放状態）であると認識し、前記
Ｐ型トランジスタまたはＮ型トランジスタの一方を能動
状態として入力端子を電源電位または接地電位に固定す
る手段を備えたことを特徴とするＣＭＯＳ半導体装置の
入力端子電位固定回路。The input terminal of the CMOS semiconductor device includes a P-type transistor that operates as a pull-up resistor and an N-type transistor that operates as a pull-down resistor.
During the reset operation of the S semiconductor device, the P-type or N-type transistors are sequentially activated, and when the P-type transistor is active, it is detected that the terminal potential is the power supply potential, and when the N-type transistor is active, the terminal potential is detected. When the ground potential is detected, it is recognized that the input terminal is not electrically fixed (open state), and one of the P-type transistor or N-type transistor is set to the active state and the input terminal is connected to the ground potential. 1. An input terminal potential fixing circuit for a CMOS semiconductor device, comprising means for fixing the input terminal potential to a power supply potential or a ground potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240767A JPH03104315A (en) | 1989-09-19 | 1989-09-19 | Input terminal potential fixing circuit for cmos semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240767A JPH03104315A (en) | 1989-09-19 | 1989-09-19 | Input terminal potential fixing circuit for cmos semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104315A true JPH03104315A (en) | 1991-05-01 |
Family
ID=17064409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1240767A Pending JPH03104315A (en) | 1989-09-19 | 1989-09-19 | Input terminal potential fixing circuit for cmos semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104315A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0855105A1 (en) * | 1995-10-13 | 1998-07-29 | Seiko Communications Systems, Inc. | Self-configuring bus |
| EP0855104A1 (en) * | 1995-10-13 | 1998-07-29 | Seiko Communications Systems, Inc. | Gatable level-pulling circuit |
| EP0886380A3 (en) * | 1997-06-16 | 2000-02-16 | Advanced Micro Devices, Inc. | Zero current draw circuit for use during a bonding option |
-
1989
- 1989-09-19 JP JP1240767A patent/JPH03104315A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0855105A1 (en) * | 1995-10-13 | 1998-07-29 | Seiko Communications Systems, Inc. | Self-configuring bus |
| EP0855104A1 (en) * | 1995-10-13 | 1998-07-29 | Seiko Communications Systems, Inc. | Gatable level-pulling circuit |
| EP0855105A4 (en) * | 1995-10-13 | 1999-10-13 | Seiko Comm Sys Inc | Self-configuring bus |
| EP0855104A4 (en) * | 1995-10-13 | 1999-11-10 | Seiko Comm Sys Inc | Gatable level-pulling circuit |
| EP0886380A3 (en) * | 1997-06-16 | 2000-02-16 | Advanced Micro Devices, Inc. | Zero current draw circuit for use during a bonding option |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728822A (en) | Data processing system with improved output function | |
| JPH03104315A (en) | Input terminal potential fixing circuit for cmos semiconductor device | |
| DE69414310D1 (en) | Integrated semiconductor circuit with test circuit | |
| US5493232A (en) | Disturbance immune output buffer with switch and hold stages | |
| US5834949A (en) | Bus driver failure detection system | |
| CN116208144A (en) | General input/output interface circuit and system on chip | |
| US5005156A (en) | Semiconductor device having output buffer circuit controlled by output control signal | |
| WO1997014218A1 (en) | Gatable level-pulling circuit | |
| KR0177775B1 (en) | Input/output driver for semiconductor memory device | |
| JPS61112424A (en) | Output buffer circuit | |
| JP2697024B2 (en) | Output circuit | |
| JPH0983411A (en) | Semiconductor integrated circuit | |
| JP2830902B2 (en) | Output buffer circuit | |
| JP3176105B2 (en) | Single-chip microcomputer and how to use it | |
| JP2595074B2 (en) | Semiconductor integrated circuit device | |
| JP2565083B2 (en) | Tri-state bus pull-up circuit | |
| JP2626165B2 (en) | Reset circuit for semiconductor device | |
| US6211700B1 (en) | Data transfer device with a post charge logic | |
| KR920000824B1 (en) | Double-side input-output buffer circuit | |
| KR19980025700A (en) | Semiconductor device with high driving cell | |
| JPH06152373A (en) | Semiconductor device | |
| JPH07134158A (en) | Output buffer circuit for mos semiconductor integrated circuit | |
| JPH0353616A (en) | Semiconductor integrated circuit | |
| KR970002828A (en) | Pull-Up / Pull-Down Bidirectional Data Input and Output Short Circuit with Enable | |
| KR19990004896A (en) | Preset Circuit of Semiconductor Memory Device |