JPH05341751A - 高速画像描画装置 - Google Patents
高速画像描画装置Info
- Publication number
- JPH05341751A JPH05341751A JP4153371A JP15337192A JPH05341751A JP H05341751 A JPH05341751 A JP H05341751A JP 4153371 A JP4153371 A JP 4153371A JP 15337192 A JP15337192 A JP 15337192A JP H05341751 A JPH05341751 A JP H05341751A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- dimensional memory
- data
- color data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】画像を高速に描画する装置に関し、ＣＰＵによ
る表示メモリのアクセスと、描画回路による表示メモリ
のアクセスとが、排他制御になることを回避するための
手段を提供することを目的とする。 【構成】描画回路２が生成する色データ、及び奥行きデ
ータを格納するための三次元メモリ３と、色データを格
納するための二次元メモリ４と、前記三次元メモリ３が
保持する色データ、及び奥行きデータの中から、色デー
タを読み出し、これを前記二次元メモリ４へ転送する機
構と、前記二次元メモリ４が保持する色データを、表示
メモリ５へ転送する機構とを設けることにより構成す
る。
る表示メモリのアクセスと、描画回路による表示メモリ
のアクセスとが、排他制御になることを回避するための
手段を提供することを目的とする。 【構成】描画回路２が生成する色データ、及び奥行きデ
ータを格納するための三次元メモリ３と、色データを格
納するための二次元メモリ４と、前記三次元メモリ３が
保持する色データ、及び奥行きデータの中から、色デー
タを読み出し、これを前記二次元メモリ４へ転送する機
構と、前記二次元メモリ４が保持する色データを、表示
メモリ５へ転送する機構とを設けることにより構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、グラフィクス・ワーク
ステーションなどの、画像を高速に描画する装置に関
し、ウィンドウシステムを搭載し、ウィンドウ処理とグ
ラフィクス表示とを共存させ、描画回路が生成する画像
を、効率よく高速に表示するためのシステム構成に係る
ものである。
ステーションなどの、画像を高速に描画する装置に関
し、ウィンドウシステムを搭載し、ウィンドウ処理とグ
ラフィクス表示とを共存させ、描画回路が生成する画像
を、効率よく高速に表示するためのシステム構成に係る
ものである。
【０００２】グラフィクス・ワークステーションは、エ
ンジニアリング分野において、省力化、及び効率化を目
指す目的で、企画から設計・製造分野に至るまで使用さ
れている。また、ネットワークを介在させたＣＡＤ／Ｃ
ＡＭ／ＣＡＥを中心として、電気・機械・化学・建築・
医療など、幅広くマーケットを拡大してきている。
ンジニアリング分野において、省力化、及び効率化を目
指す目的で、企画から設計・製造分野に至るまで使用さ
れている。また、ネットワークを介在させたＣＡＤ／Ｃ
ＡＭ／ＣＡＥを中心として、電気・機械・化学・建築・
医療など、幅広くマーケットを拡大してきている。
【０００３】近年のグラフィクス・ワークステーション
は、ワイヤフレーム画像や質感を伴った三次元画像を、
高速に描画する機能を要求されている。その要求処理速
度は、年率３０％以上もの高い伸びを示している。とり
わけ、グラフィカル・ユーザ・インタフェースの標準化
動向も伴い、Ｘウィンドウを基本としたグラフィクスシ
ステムの要求が増えている。
は、ワイヤフレーム画像や質感を伴った三次元画像を、
高速に描画する機能を要求されている。その要求処理速
度は、年率３０％以上もの高い伸びを示している。とり
わけ、グラフィカル・ユーザ・インタフェースの標準化
動向も伴い、Ｘウィンドウを基本としたグラフィクスシ
ステムの要求が増えている。
【０００４】そのため、ウィンドウ上でユーザが操作し
ている最中であっても、装置は高速描画を続行しなけれ
ばならないし、逆に装置が高速描画を続行中であって
も、ユーザは、同一ウィンドウを操作したいという要求
が高い。しかし、描画処理とウィンドウ操作処理とは、
互いに排他的関係にある。
ている最中であっても、装置は高速描画を続行しなけれ
ばならないし、逆に装置が高速描画を続行中であって
も、ユーザは、同一ウィンドウを操作したいという要求
が高い。しかし、描画処理とウィンドウ操作処理とは、
互いに排他的関係にある。
【０００５】従って、描画処理とウィンドウ操作処理と
が共存すると、互いに他方の処理効率を落としてしまう
結果となるので、ハードウェア性能の向上を図ることが
できないという問題が生じる。
が共存すると、互いに他方の処理効率を落としてしまう
結果となるので、ハードウェア性能の向上を図ることが
できないという問題が生じる。
【０００６】
【従来の技術】従来の描画装置は、図４に示すように、
表示メモリ２３を備え、この内容を表示回路２４によっ
てディスプレイ２５に表示する。描画回路２１は、生成
画像を直接表示メモリ２３に書き込んだりするものであ
り、ＣＰＵ２０は、表示メモリ２３の内容を読み書き
し、ユーザによる操作を表示に反映させる。
表示メモリ２３を備え、この内容を表示回路２４によっ
てディスプレイ２５に表示する。描画回路２１は、生成
画像を直接表示メモリ２３に書き込んだりするものであ
り、ＣＰＵ２０は、表示メモリ２３の内容を読み書き
し、ユーザによる操作を表示に反映させる。
【０００７】このような従来の装置では、ＣＰＵ２０か
らのアクセスと、描画回路２１からのアクセスが競合す
るので、切替え２２などを設け、排他制御のための待ち
を入れる必要がある。そのため、性能の劣化がある。
らのアクセスと、描画回路２１からのアクセスが競合す
るので、切替え２２などを設け、排他制御のための待ち
を入れる必要がある。そのため、性能の劣化がある。
【０００８】
【発明が解決しようとする課題】特に、Ｘウィンドウな
どのウィンドウシステムを採用している装置では、ある
ウィンドウに画像を描画している間、描画回路が表示メ
モリへのアクセス優先権を握っているとすると、画像の
描画が終了するまで、ユーザはＣＰＵを介して表示メモ
リへ一切アクセスできないという問題点がある。
どのウィンドウシステムを採用している装置では、ある
ウィンドウに画像を描画している間、描画回路が表示メ
モリへのアクセス優先権を握っているとすると、画像の
描画が終了するまで、ユーザはＣＰＵを介して表示メモ
リへ一切アクセスできないという問題点がある。
【０００９】逆に、ＣＰＵ側のアクセス優先権が高けれ
ば、描画回路が表示メモリをアクセスしている時にで
も、ユーザは、その要求によりいつでも表示メモリをア
クセスすることができる。しかし、ＣＰＵが表示メモリ
をアクセスする都度、描画回路は描画演算を中断しなけ
ればならないので、この場合、描画性能が低下するとい
う問題点がある。
ば、描画回路が表示メモリをアクセスしている時にで
も、ユーザは、その要求によりいつでも表示メモリをア
クセスすることができる。しかし、ＣＰＵが表示メモリ
をアクセスする都度、描画回路は描画演算を中断しなけ
ればならないので、この場合、描画性能が低下するとい
う問題点がある。
【００１０】また、表示中にアクセスするとチラツキが
発生する。そのチラツキを取り除くため、表示回路にア
クセス優先権を持たせると、ＣＰＵ又は描画回路は、表
示周期の合間を縫って表示メモリにアクセスしなければ
ならないので、効率が格段に低下する。
発生する。そのチラツキを取り除くため、表示回路にア
クセス優先権を持たせると、ＣＰＵ又は描画回路は、表
示周期の合間を縫って表示メモリにアクセスしなければ
ならないので、効率が格段に低下する。
【００１１】そこで、表示メモリを２枚用意して、１枚
の表示メモリに描画回路又はＣＰＵがアクセスしている
間に、他方の表示メモリの内容を表示回路がディスプレ
イに表示するというやり方を採っているシステムもあ
る。しかしながら、依然として描画回路とＣＰＵとの間
には、アクセス権の取り合いがあり、効率低下が免れて
いないのが実情である。
の表示メモリに描画回路又はＣＰＵがアクセスしている
間に、他方の表示メモリの内容を表示回路がディスプレ
イに表示するというやり方を採っているシステムもあ
る。しかしながら、依然として描画回路とＣＰＵとの間
には、アクセス権の取り合いがあり、効率低下が免れて
いないのが実情である。
【００１２】また、三次元画像の描画装置においては、
描画回路が生成する画像データは、Ｒ／Ｇ／Ｂという色
データと、奥行き情報を持ったＺデータとの２種類のデ
ータである。この場合、例え２枚の表示メモリを持たせ
ても、描画回路が新たな生成画像を、一の表示メモリに
書き込み、描画を開始する前に、少なくともＺデータを
格納するメモリの内容をクリアしなければならない。
描画回路が生成する画像データは、Ｒ／Ｇ／Ｂという色
データと、奥行き情報を持ったＺデータとの２種類のデ
ータである。この場合、例え２枚の表示メモリを持たせ
ても、描画回路が新たな生成画像を、一の表示メモリに
書き込み、描画を開始する前に、少なくともＺデータを
格納するメモリの内容をクリアしなければならない。
【００１３】三次元画像の描画では、新しく計算して得
た、表示メモリに書き込むデータが、奥にあるのか手前
にあるのかを、Ｚデータを使って判断しながら処理する
必要がある。つまり、従来の方式では、画像メモリの内
容をクリアする処理が必要となり、全体の描画速度が低
下するという問題点がある。
た、表示メモリに書き込むデータが、奥にあるのか手前
にあるのかを、Ｚデータを使って判断しながら処理する
必要がある。つまり、従来の方式では、画像メモリの内
容をクリアする処理が必要となり、全体の描画速度が低
下するという問題点がある。
【００１４】本発明は、このような従来のさまざまな問
題点に鑑みて為されたものであり、全体の描画時間を短
縮すると共に、描画装置がウィンドウシステムをサポー
トしても、ＣＰＵによる表示メモリのアクセスと、描画
回路による表示メモリのアクセスとが、排他制御になら
ないようにするための手段を提供することを目的とす
る。
題点に鑑みて為されたものであり、全体の描画時間を短
縮すると共に、描画装置がウィンドウシステムをサポー
トしても、ＣＰＵによる表示メモリのアクセスと、描画
回路による表示メモリのアクセスとが、排他制御になら
ないようにするための手段を提供することを目的とす
る。
【００１５】
【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。
【００１６】すなわち、請求項１の発明は、ディスプレ
イに画像を描画するための元データを生成する描画回路
と、表示メモリに書き込まれたデータを表示するための
表示回路とを具備する装置において、前記描画回路が生
成する色データ、及び奥行きデータを格納するための三
次元メモリと、色データを格納するための二次元メモリ
と、前記三次元メモリが保持する色データ、及び奥行き
データの中から、色データを読み出し、これを前記二次
元メモリへ転送する機構と、前記二次元メモリが保持す
る色データを、前記表示メモリへ転送する機構とを設け
る高速画像描画装置である。
イに画像を描画するための元データを生成する描画回路
と、表示メモリに書き込まれたデータを表示するための
表示回路とを具備する装置において、前記描画回路が生
成する色データ、及び奥行きデータを格納するための三
次元メモリと、色データを格納するための二次元メモリ
と、前記三次元メモリが保持する色データ、及び奥行き
データの中から、色データを読み出し、これを前記二次
元メモリへ転送する機構と、前記二次元メモリが保持す
る色データを、前記表示メモリへ転送する機構とを設け
る高速画像描画装置である。
【００１７】また、請求項２の発明は、前記三次元メモ
リから前記二次元メモリへ、色データを転送するサイク
ルと同一のサイクルで、前記三次元メモリを初期化する
手段を設ける高速画像描画装置である。
リから前記二次元メモリへ、色データを転送するサイク
ルと同一のサイクルで、前記三次元メモリを初期化する
手段を設ける高速画像描画装置である。
【００１８】また、請求項３の発明は、表示サイクルと
同じサイクル、若しくはそれ以上高速なサイクルで、前
記二次元メモリから前記表示メモリへ、色データを転送
する機構を設ける高速画像描画装置である。
同じサイクル、若しくはそれ以上高速なサイクルで、前
記二次元メモリから前記表示メモリへ、色データを転送
する機構を設ける高速画像描画装置である。
【００１９】また、請求項４の発明は、ＣＰＵによる前
記表示メモリのアクセスと、前記二次元メモリから前記
表示メモリへ、色データを転送する際に行なう前記表示
メモリのアクセスとのアービトレーション機構を設ける
高速画像描画装置である。
記表示メモリのアクセスと、前記二次元メモリから前記
表示メモリへ、色データを転送する際に行なう前記表示
メモリのアクセスとのアービトレーション機構を設ける
高速画像描画装置である。
【００２０】
【作用】図１は、本発明の原理説明図である。図１にお
いて、描画回路２が生成する画像データは、ディスプレ
イ７の各ピクセルに表示する内容を特徴づけるＲ／Ｇ／
Ｂの色データと、奥行き情報のＺデータである。この色
データとＺデータとを格納するための描画メモリ３を、
三次元メモリと名付けることとする。
いて、描画回路２が生成する画像データは、ディスプレ
イ７の各ピクセルに表示する内容を特徴づけるＲ／Ｇ／
Ｂの色データと、奥行き情報のＺデータである。この色
データとＺデータとを格納するための描画メモリ３を、
三次元メモリと名付けることとする。
【００２１】ところで、ディスプレイ７に表示するため
のデータは、Ｒ／Ｇ／Ｂの色データだけである。つま
り、描画回路２が奥行き計算に使用するＺデータは、表
示に関しては無意味なデータとなる。従って、描画メモ
リは、図示するように、三次元メモリ３と二次元メモリ
４とに分けることが、すなわち、ハードウェアを分離
し、構成することができる。
のデータは、Ｒ／Ｇ／Ｂの色データだけである。つま
り、描画回路２が奥行き計算に使用するＺデータは、表
示に関しては無意味なデータとなる。従って、描画メモ
リは、図示するように、三次元メモリ３と二次元メモリ
４とに分けることが、すなわち、ハードウェアを分離
し、構成することができる。
【００２２】本発明では、三次元メモリ３に格納される
三次元画像データのうち、Ｒ／Ｇ／Ｂの色データを、一
旦二次元メモリ４へＲ／Ｇ／Ｂの色データとして転送す
る。また、表示メモリ５の内容をディスプレイ７に表示
するサイクルの合間に、Ｒ／Ｇ／Ｂの色データを、二次
元メモリ４から特定のウィンドウへ転送する機構を設け
る。
三次元画像データのうち、Ｒ／Ｇ／Ｂの色データを、一
旦二次元メモリ４へＲ／Ｇ／Ｂの色データとして転送す
る。また、表示メモリ５の内容をディスプレイ７に表示
するサイクルの合間に、Ｒ／Ｇ／Ｂの色データを、二次
元メモリ４から特定のウィンドウへ転送する機構を設け
る。
【００２３】特に、Ｒ／Ｇ／Ｂの色データを、三次元メ
モリ３から二次元メモリ４へ転送する時に、読み出しレ
ジスタへデータを読み出す。そして、さらに同じサイク
ル内で、三次元メモリ３の内容をクリアすれば、転送後
に改めて三次元メモリ４の内容をクリアするという余分
な時間を除去することができる。
モリ３から二次元メモリ４へ転送する時に、読み出しレ
ジスタへデータを読み出す。そして、さらに同じサイク
ル内で、三次元メモリ３の内容をクリアすれば、転送後
に改めて三次元メモリ４の内容をクリアするという余分
な時間を除去することができる。
【００２４】また、ＣＰＵ１からウィンドウ制御をする
ために、表示メモリ５をアクセスする経路と、描画回路
２が表示メモリ５をアクセスする経路とを、全く独立に
したことで、描画演算を実行している最中であっても、
ユーザは描画演算を中断することなくウィンドウ操作を
行なうことができる。
ために、表示メモリ５をアクセスする経路と、描画回路
２が表示メモリ５をアクセスする経路とを、全く独立に
したことで、描画演算を実行している最中であっても、
ユーザは描画演算を中断することなくウィンドウ操作を
行なうことができる。
【００２５】特に、表示回路６が表示メモリ５の内容を
読み出す、ひとつの同一サイクル内で、表示メモリから
のデータの読み出し、及び、二次元メモリ４から特定の
ウィンドウへのデータ転送を行なうように制御すれば、
表示画像のチラツキを取り除くことができ、しかも、Ｃ
ＰＵ１からのメモリアクセスサイクルと、二次元メモリ
４からの転送サイクルとの調停も、容易に実現すること
ができる。
読み出す、ひとつの同一サイクル内で、表示メモリから
のデータの読み出し、及び、二次元メモリ４から特定の
ウィンドウへのデータ転送を行なうように制御すれば、
表示画像のチラツキを取り除くことができ、しかも、Ｃ
ＰＵ１からのメモリアクセスサイクルと、二次元メモリ
４からの転送サイクルとの調停も、容易に実現すること
ができる。
【００２６】これは、ユーザがマウスやキーボードを使
用してウィンドウ操作を行なうための処理が、ＣＰＵ１
からの指令となって行なわれることを考えれば、容易に
理解することができる。すなわち、人間の操作速度は、
装置の処理速度と比較して、極めて低速だからである。
用してウィンドウ操作を行なうための処理が、ＣＰＵ１
からの指令となって行なわれることを考えれば、容易に
理解することができる。すなわち、人間の操作速度は、
装置の処理速度と比較して、極めて低速だからである。
【００２７】
【実施例】図２は、本発明の一実施例を示す図である。
また、図３は、図２に示す描画回路１０、選択回路１３
によって選択的に使用される二枚の三次元メモリ１１，
１２、二次元メモリ１４、並びに表示メモリ１５間のデ
ータ転送を説明するためのタイムチャートの図である。
以下、図３のタイムチャートに基づき、図２の実施例に
ついて詳細に説明する。
また、図３は、図２に示す描画回路１０、選択回路１３
によって選択的に使用される二枚の三次元メモリ１１，
１２、二次元メモリ１４、並びに表示メモリ１５間のデ
ータ転送を説明するためのタイムチャートの図である。
以下、図３のタイムチャートに基づき、図２の実施例に
ついて詳細に説明する。
【００２８】まず画像描画装置の描画回路１０は、ｎフ
レーム目の画像データを生成し、これを三次元メモリ１
１’Ａ’に格納する。そのフレームと同一のタイミング
で、既に三次元メモリ１２’Ｂ’に格納されている（ｎ
−１）番目の画像データを、三次元メモリ１２’Ｂ’か
ら二次元メモリ１４へ転送する。
レーム目の画像データを生成し、これを三次元メモリ１
１’Ａ’に格納する。そのフレームと同一のタイミング
で、既に三次元メモリ１２’Ｂ’に格納されている（ｎ
−１）番目の画像データを、三次元メモリ１２’Ｂ’か
ら二次元メモリ１４へ転送する。
【００２９】その読み出しサイクルにおいて、二次元メ
モリ１４に既に格納されていた（ｎ−２）番目の画像デ
ータを、二次元メモリ１４から表示メモリ１５へ転送す
る。これと同時に、三次元メモリ１２’Ｂ’から二次元
メモリ１４へ転送される（ｎ−１）番目の画像データ
を、二次元メモリ１４へ転送し格納する。
モリ１４に既に格納されていた（ｎ−２）番目の画像デ
ータを、二次元メモリ１４から表示メモリ１５へ転送す
る。これと同時に、三次元メモリ１２’Ｂ’から二次元
メモリ１４へ転送される（ｎ−１）番目の画像データ
を、二次元メモリ１４へ転送し格納する。
【００３０】また、そのフレームと同一のタイミング
で、既に二次元メモリ１４に格納されている（ｎ−２）
番目の画像データを、二次元メモリ１４から表示メモリ
１５へ転送する。その読み出しサイクルにおいて、表示
メモリ１５に既に格納されていた（ｎ−３）番目の画像
データを、ディスプレイへ表示する。
で、既に二次元メモリ１４に格納されている（ｎ−２）
番目の画像データを、二次元メモリ１４から表示メモリ
１５へ転送する。その読み出しサイクルにおいて、表示
メモリ１５に既に格納されていた（ｎ−３）番目の画像
データを、ディスプレイへ表示する。
【００３１】同様に次のフレーム周期では、画像描画装
置の描画回路１０は、（ｎ＋１）フレーム目の画像デー
タを生成し、これを三次元メモリ１２’Ｂ’に格納す
る。そのフレームと同一のタイミングで、既に三次元メ
モリ１１’Ａ’に格納されている（ｎ）番目の画像デー
タを、三次元フレームメモリ１１’Ａ’から二次元メモ
リ１４へ転送する。
置の描画回路１０は、（ｎ＋１）フレーム目の画像デー
タを生成し、これを三次元メモリ１２’Ｂ’に格納す
る。そのフレームと同一のタイミングで、既に三次元メ
モリ１１’Ａ’に格納されている（ｎ）番目の画像デー
タを、三次元フレームメモリ１１’Ａ’から二次元メモ
リ１４へ転送する。
【００３２】その読み出しサイクルにおいて、二次元メ
モリ１４に既に格納されていた（ｎ−１）番目の画像デ
ータを、表示メモリ１５へ転送する。同時に、三次元メ
モリ１１’Ａ’から読み出された（ｎ）番目の画像デー
タを、二次元メモリ１４へ転送し格納する。
モリ１４に既に格納されていた（ｎ−１）番目の画像デ
ータを、表示メモリ１５へ転送する。同時に、三次元メ
モリ１１’Ａ’から読み出された（ｎ）番目の画像デー
タを、二次元メモリ１４へ転送し格納する。
【００３３】そのフレームと同一のタイミングで、既に
二次元メモリ１４に格納されている（ｎ−１）番目の画
像データを、二次元メモリ１４から表示メモリ１５へ転
送する。その読み出しサイクルにおいて、表示メモリ１
５に既に格納されていた（ｎ−２）番目の画像データを
ディスプレイへ表示する。
二次元メモリ１４に格納されている（ｎ−１）番目の画
像データを、二次元メモリ１４から表示メモリ１５へ転
送する。その読み出しサイクルにおいて、表示メモリ１
５に既に格納されていた（ｎ−２）番目の画像データを
ディスプレイへ表示する。
【００３４】同様に次のフレーム周期では、画像描画装
置の描画回路１０は、（ｎ＋２）フレーム目の画像デー
タを生成し、これを三次元メモリ１１’Ａ’に格納す
る。そのフレームと同一のタイミングで、既に三次元メ
モリ１２’Ｂ’格納されている（ｎ＋１）番目の画像デ
ータを、三次元メモリ１２’Ｂ’から二次元メモリ１４
へ転送する。
置の描画回路１０は、（ｎ＋２）フレーム目の画像デー
タを生成し、これを三次元メモリ１１’Ａ’に格納す
る。そのフレームと同一のタイミングで、既に三次元メ
モリ１２’Ｂ’格納されている（ｎ＋１）番目の画像デ
ータを、三次元メモリ１２’Ｂ’から二次元メモリ１４
へ転送する。
【００３５】その読み出しサイクルにおいて、二次元メ
モリ１４に既に格納されていた（ｎ）番目の画像データ
を、表示メモリ１５へ転送する。同時に、三次元メモリ
１２’Ｂ’から読み出した（ｎ＋１）番目の画像データ
を、二次元メモリ１４へ転送し格納する。
モリ１４に既に格納されていた（ｎ）番目の画像データ
を、表示メモリ１５へ転送する。同時に、三次元メモリ
１２’Ｂ’から読み出した（ｎ＋１）番目の画像データ
を、二次元メモリ１４へ転送し格納する。
【００３６】そのフレームと同一のタイミングで、既に
二次元メモリ１４に格納されている（ｎ）番目の画像
を、二次元メモリ１４から表示メモリ１５へ転送する。
その読み出しサイクルにおいて、表示メモリ１５に既に
格納されていた（ｎ−１）番目の画像データをディスプ
レイへ表示する。以上のようにパイプライン式に画像デ
ータを転送することで、画像生成と表示とを途切れなく
実現できる。
二次元メモリ１４に格納されている（ｎ）番目の画像
を、二次元メモリ１４から表示メモリ１５へ転送する。
その読み出しサイクルにおいて、表示メモリ１５に既に
格納されていた（ｎ−１）番目の画像データをディスプ
レイへ表示する。以上のようにパイプライン式に画像デ
ータを転送することで、画像生成と表示とを途切れなく
実現できる。
【００３７】また、三次元メモリ１１’Ａ’あるいは三
次元メモリ１２’Ｂ’から、二次元メモリ１４へ画像デ
ータを転送するサイクルで、読み出しに係るメモリ領域
と同一のメモリ領域に、特定の定数（例えば、’０’）
を書き込めば、次のフレーム周期において、三次元メモ
リ１１，１２を初期化する必要がなくなるので、全体と
して高速な描画／表示を実現できる。
次元メモリ１２’Ｂ’から、二次元メモリ１４へ画像デ
ータを転送するサイクルで、読み出しに係るメモリ領域
と同一のメモリ領域に、特定の定数（例えば、’０’）
を書き込めば、次のフレーム周期において、三次元メモ
リ１１，１２を初期化する必要がなくなるので、全体と
して高速な描画／表示を実現できる。
【００３８】また、ウィンドウ管理を行なうＣＰＵは、
画像データを、二次元メモリから表示メモリへ転送する
時に、どの画像領域へデータ転送を行なえば良いのかを
指示するだけで、ハードウェアが高速に、かつフレーム
周期に同期して実現できる。そのため、ウィンドウ処理
と描画処理とをオーバラップして実現でき、アクセスの
持ち時間などのオーバヘッドを無くすることが可能とな
る。
画像データを、二次元メモリから表示メモリへ転送する
時に、どの画像領域へデータ転送を行なえば良いのかを
指示するだけで、ハードウェアが高速に、かつフレーム
周期に同期して実現できる。そのため、ウィンドウ処理
と描画処理とをオーバラップして実現でき、アクセスの
持ち時間などのオーバヘッドを無くすることが可能とな
る。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
描画演算を実行中であっても、ユーザはウィンドウ操作
を行なえ、しかも、この操作が描画演算の実行を中断さ
せないため、高速描画装置の描画速度を維持することが
できる。
描画演算を実行中であっても、ユーザはウィンドウ操作
を行なえ、しかも、この操作が描画演算の実行を中断さ
せないため、高速描画装置の描画速度を維持することが
できる。
【００４０】また、三次元メモリと二次元メモリとにハ
ードウェアを分離すると共に、データ転送を行なう同一
のサイクルで三次元メモリをクリアしてしまうこともで
きるので、新しい画像を生成し、三次元メモリへ転送す
る時に、改めて描画メモリの全内容をクリアする処理を
除去できる。従って、全体の描画速度が高速になるとい
う効果がある。
ードウェアを分離すると共に、データ転送を行なう同一
のサイクルで三次元メモリをクリアしてしまうこともで
きるので、新しい画像を生成し、三次元メモリへ転送す
る時に、改めて描画メモリの全内容をクリアする処理を
除去できる。従って、全体の描画速度が高速になるとい
う効果がある。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例を示す図である。
【図３】データ転送を説明するためのタイムチャートの
図である。
図である。
【図４】従来の描画装置を説明する図である。
１，２０ ＣＰＵ ２，１０，２１ 描画回路 ３，１１，１２ 三次元メモリ ４，１４ 二次元メモリ ５，１５，２３ 表示メモリ ６，２４ 表示回路 ７，２５ ディスプレイ １３ 選択回路 ２２ 切替え
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 9177−5Ｇ
Claims (4)
- 【請求項１】ディスプレイ（７）に画像を描画するため
の元データを生成する描画回路（２）と、表示メモリ
（５）に書き込まれたデータを表示するための表示回路
（６）とを具備する装置において、 前記描画回路（２）が生成する色データ、及び奥行きデ
ータを格納するための三次元メモリ（３）と、 色データを格納するための二次元メモリ（４）と、 前記三次元メモリ（３）が保持する色データ、及び奥行
きデータの中から、色データを読み出し、これを前記二
次元メモリ（４）へ転送する機構と、 前記二次元メモリ（４）が保持する色データを、前記表
示メモリ（５）へ転送する機構とを設けることを特徴と
する高速画像描画装置。 - 【請求項２】前記三次元メモリから前記二次元メモリ
へ、色データを転送するサイクルと同一のサイクルで、
前記三次元メモリを初期化する手段を設ける請求項１記
載の高速画像描画装置。 - 【請求項３】表示サイクルと同じサイクル、若しくはそ
れ以上高速なサイクルで、前記二次元メモリから前記表
示メモリへ、色データを転送する機構を設ける請求項１
記載の高速画像描画装置。 - 【請求項４】ＣＰＵによる前記表示メモリのアクセス
と、前記二次元メモリから前記表示メモリへ、色データ
を転送する際に行なう前記表示メモリのアクセスとのア
ービトレーション機構を設ける請求項１〜３いずれか記
載の高速画像描画装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15337192A JP3161811B2 (ja) | 1992-06-12 | 1992-06-12 | 高速画像描画装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15337192A JP3161811B2 (ja) | 1992-06-12 | 1992-06-12 | 高速画像描画装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05341751A true JPH05341751A (ja) | 1993-12-24 |
| JP3161811B2 JP3161811B2 (ja) | 2001-04-25 |
Family
ID=15560997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15337192A Expired - Fee Related JP3161811B2 (ja) | 1992-06-12 | 1992-06-12 | 高速画像描画装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161811B2 (ja) |
-
1992
- 1992-06-12 JP JP15337192A patent/JP3161811B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3161811B2 (ja) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4496944A (en) | Graphics display system and method including associative addressing | |
| US4491836A (en) | Graphics display system and method including two-dimensional cache | |
| CN104641412B (zh) | 用于选择性显示刷新的方法和设备 | |
| US4492956A (en) | Graphics display system and method including preclipping circuit | |
| US6977649B1 (en) | 3D graphics rendering with selective read suspend | |
| US6166743A (en) | Method and system for improved z-test during image rendering | |
| JP3350043B2 (ja) | 図形処理装置及び図形処理方法 | |
| KR20030036822A (ko) | 싱글 블록변환의 일부를 두개의 그래픽 컨트롤러 각각이병렬로 실행하게 하는 메커니즘 및 방법 | |
| Kim et al. | Data cache and direct memory access in programming mediaprocessors | |
| JP2500858B2 (ja) | 拡張ラスタ演算回路を有する表示システム | |
| EP0658858B1 (en) | Graphics computer | |
| JPH08202524A (ja) | グラフィック表示スクロール装置 | |
| JPH06214549A (ja) | 二重緩衝方式出力表示システムにおける表示装置及び表示方法 | |
| JPS6267632A (ja) | コンピュータ表示装置 | |
| US6414689B1 (en) | Graphics engine FIFO interface architecture | |
| JPH05341751A (ja) | 高速画像描画装置 | |
| WO1999040518A1 (en) | Method and apparatus to synchronize graphics rendering and display | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JPH0325684A (ja) | 画像描画制御装置 | |
| EP0814428A2 (en) | A method and apparatus for transferring pixel data stored in a memory circuit | |
| KR0170665B1 (ko) | 3차원 그래픽스용 램 | |
| JP2810609B2 (ja) | 図形表示方法及びその装置 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JPS62297975A (ja) | マルチ・ウインドウ表示制御方式 | |
| JP3899977B2 (ja) | 描画装置、方法及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |