JPH0533859B2 - - Google Patents
Info
- Publication number
- JPH0533859B2 JPH0533859B2 JP16469585A JP16469585A JPH0533859B2 JP H0533859 B2 JPH0533859 B2 JP H0533859B2 JP 16469585 A JP16469585 A JP 16469585A JP 16469585 A JP16469585 A JP 16469585A JP H0533859 B2 JPH0533859 B2 JP H0533859B2
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- signal
- data
- value
- data string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多値変調誤訂正伝送方式に関し、特に
デイジタル無線回線に用いる多値変調誤訂正伝送
方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multilevel modulation error correction transmission system, and more particularly to a multilevel modulation error correction transmission system used in digital radio lines.
多値変調方式器は、変調値数が大きいほど単位
伝送情報量当りの搬送波帯専有周波数幅が小さ
く、無線伝送において電波を有効に使用できるの
で大容量のデイジタルゥ黒回線に多用されてい
る。
The multi-level modulation system is widely used in large-capacity digital black lines because the larger the number of modulation values, the smaller the carrier band exclusive frequency width per unit amount of transmitted information, and the more effectively radio waves can be used in wireless transmission.
デイジタル通信回線において、伝送誤を減らす
ためにリー（Lee）距離に基づく誤訂正符号を用
いる方式が知られている。 In digital communication lines, a method is known in which an error correction code based on Lee distance is used to reduce transmission errors.
従来のかかる多値変調誤訂正伝送方式は、変調
値数が（ｌ・2n＋ｍ）のとき（伝送されるデータ
もこの値数の多値データとして扱われるので）、
（ｌ・2n＋ｍ）2xを満足する最小の整数をX0と
して2x０を値数とする誤訂正符号を用いて構成さ
れていた。 In the conventional multilevel modulation error correction transmission system, when the number of modulation values is (l 2 n + m) (because the transmitted data is also treated as multilevel data with this number of values),
It was constructed using an error correction code whose value is 2 x 0, with X 0 being the smallest integer that satisfies (l·2 n +m) 2 x .
以上説明したように従来の多値変調誤訂正伝送
方式は、変調値数を増すと誤訂正符号の値数も増
大し、したがつて誤訂正演算回路の論理段数（た
とえば全加算器のビツト数）が増大するので、回
路規模が大きく高価となり、また動作速度も遅く
なるという欠点がある。
As explained above, in the conventional multilevel modulation error correction transmission system, as the number of modulation values increases, the number of error correction code values also increases. ) increases, the circuit size becomes large and expensive, and the operating speed also becomes slow.
本発明の目的は、回路規模が小さく高速動作に
適する多値変調誤訂正伝送方式を提供することに
ある。 An object of the present invention is to provide a multilevel modulation error correction transmission system that has a small circuit scale and is suitable for high-speed operation.
本発明の多値変調誤訂正伝送方式は、多値デー
タの列を誤訂正符号化し多値変調して伝送し、受
信信号から誤訂正した多値データの列を再生する
多値変調誤訂正伝送方式において、送信側は、
（ｌ・2n＋ｍ）値（ｎ：自然数、ｍ：０≦ｍ＜2n
である整数、ｌ：ｍ＋ｌ≧２である正の整数）の
第一のデータ列を2n値の第二のデータ列と（ｌ＋
ｋ）値（ただしｍ＝のときｋ＝０、ｍ≠０のとき
ｋ＝１）の第三のデータ列とに変換する第一の符
号変換手段と、前記第二のデータ列をリー
（Lee）距離に基づく誤訂正符号化演算して冗長
データ列を出力する第一の誤訂正演算手段と、前
記第二・第三のデータ列に前記冗長データ列を多
重化して第四・第五のデータ列を出力する多重化
手段と、前記第四・第五のデータ列により（ｌ・
2n＋ｍ）値の変調信号を出力する変調手段とを備
え、受信側は、伝送路を介して受信した前記延長
信号を復調して2n値の第六のデータ列と（ｌ＋
ｋ）値の第七のデータ列とを出力する復調手段
と、前記第六のデータ列を誤訂正復号化演算して
誤訂正信号を出力する第二の誤訂正演算手段と、
前記第六・第七のデータ列を前記誤訂正信号で誤
訂正して第八・第九のデータ列を出力する誤訂正
手段と、前記第八・第九のデータ列を（ｌ・2n＋
ｍ）値の第十のデータ列に変換する第二の符号変
換手段とを備えて構成される。
The multilevel modulation error correction transmission method of the present invention encodes a multilevel data sequence, performs multilevel modulation, and transmits the multilevel data sequence, and reproduces the erroneously corrected multilevel data sequence from the received signal. In this method, the sender:
(l・2 n + m) value (n: natural number, m: 0≦m<2 n
A first data string of 2n values, l: a positive integer with m+l≧2), and a second data string of 2n values (l+
k) value (k=0 when m=0, k=1 when m≠0); ) a first error correction calculation means for performing an error correction encoding calculation based on distance and outputting a redundant data string; A multiplexing means for outputting a data string and the fourth and fifth data strings (l.
2 n + m) value modulation means, and the receiving side demodulates the extension signal received via the transmission path to generate a sixth data string of 2 n values and (l + m) value modulation means.
k) demodulation means for outputting a seventh data string of values, and second error correction calculation means for performing an error correction decoding operation on the sixth data string and outputting an error correction signal;
an error correction means for error-correcting the sixth and seventh data strings using the error correction signal and outputting eighth and ninth data strings ; +
m) second code conversion means for converting the value into a tenth data string.
以下実施例を示す図面を参照して本発明につい
て詳細に説明する。
The present invention will be described in detail below with reference to drawings showing embodiments.
第１Ａ図・第１Ｂ図は、本発明の多値変換誤訂
正伝送方式の一実施例の送別側・受信側を示すブ
ロツク図である。 FIGS. 1A and 1B are block diagrams showing the sending and receiving sides of an embodiment of the multi-value conversion error correction transmission system of the present invention.
第１Ａ図・第１Ｂ図において、送信データ信号
１０１・受信データ信号２０１は４列の２値デー
タ信号であり、以下これらを４桁２進数と見倣し
10進表示して24（＝16）値の信号であると記述す
る。同様にして送信変調信号１０７・受信変調信
号２０７を除く全ての信号について2i値であると
の記述は、その信号がｉ列の２値信号であること
を示すものとする。 In Figures 1A and 1B, the transmission data signal 101 and reception data signal 201 are binary data signals in four columns, and hereinafter these will be referred to as four-digit binary numbers.
It is expressed as a 2 4 (=16) value signal in decimal notation. Similarly, the description that all signals except the transmitted modulated signal 107 and the received modulated signal 207 have 2 i values indicates that the signals are binary signals in the i column.
第１Ａ図・第１Ｂ図に示す実施例は、16値の送
信データ信号１０１・受信データ信号２０１を、
（ｌ・2n＋ｍ）値（ただしｎ＝３、ｍ＝０、ｌ＝
２）の信号として扱う。 In the embodiment shown in FIGS. 1A and 1B, the 16-value transmission data signal 101 and reception data signal 201 are
(l・2 n + m) value (where n=3, m=0, l=
Treated as a signal of 2).
第１Ａ図に示す送信側は、16値の送信データ信
号を23（＝８）値の信号１０２と21（＝２）値の信
号１０３とに変換する符号変換器１１と、信号１
０２を誤訂正符号化演算して８値の冗長データ信
号１０４を出力する誤訂正演算回路１２と、信号
１０２，１０３に冗長データ信号１０４を多重化
して信号１０５，１０６を出力する多重化回路13
と、信号１０５，１０６を入力し16値多値変調さ
れた送信変調信号１０７を出力する変調器１４と
を備えて構成されている。 The transmitting side shown in FIG. 1A includes a code converter 11 that converts a 16-value transmission data signal into a 2 3 (=8) value signal 102 and a 2 1 (=2) value signal 103, and a signal 1
an error correction calculation circuit 12 that performs an error correction encoding operation on 02 and outputs an 8-value redundant data signal 104; and a multiplexing circuit 13 that multiplexes the redundant data signal 104 onto signals 102 and 103 and outputs signals 105 and 106.
and a modulator 14 which inputs signals 105 and 106 and outputs a transmission modulation signal 107 subjected to 16-level multi-level modulation.
第１Ｂ図に示す受信側は、送信変調信号１０７
が伝送路を介して受信された変調信号である受信
変調信号２０７を復調して８値の信号２０５と２
値の信号２０６とを出力する復調器２４と、信号
２０５を誤訂正復号化演算して伝送誤検出時に＋
１または−１の誤訂正信号２０４を出力する誤訂
正演算回路２２と、信号２０５，２０６を誤訂正
信号２０４で誤訂正して信号２０２，２０３を出
力する誤訂正回路２３と、信号２０２，２０３を
16値の受信データ信号２０１に変換する符号変換
器２１とを備えて構成されている。 On the receiving side shown in FIG. 1B, the transmit modulated signal 107
demodulates the received modulated signal 207, which is a modulated signal received via the transmission path, and generates 8-value signals 205 and 2.
A demodulator 24 outputs a value signal 206, and a demodulator 24 performs an error correction decoding operation on the signal 205 to generate a
an error correction calculation circuit 22 that outputs an error correction signal 204 of 1 or -1; an error correction circuit 23 that outputs signals 202 and 203 by correcting signals 205 and 206 with the error correction signal 204; and signals 202 and 203. of
It is configured to include a code converter 21 that converts the received data signal 201 into a 16-value received data signal 201.
以下第１Ａ図・第１Ｂ図に示す実施例の動作に
ついて説明する。 The operation of the embodiment shown in FIGS. 1A and 1B will be described below.
第２図は符号変換器１１の動作を説明するため
の説明図である。 FIG. 2 is an explanatory diagram for explaining the operation of the code converter 11.
符号変換器１１は、入力である送信データ信号
１０１が、取得る１６個の値のうち中央部すなわ
ち“４”〜“11”であるとき出力の一つである信
号１０３を“０”にし、外側部すなわち“０”〜
“３”または“12”〜“15”であるとき“１”に
する。一方もう一つの出力である信号１０２は送
信データ信号１０１に対し第２図に図示するよう
に対応づけられた８値の信号である。このように
送信データ信号１０１を第２図の細線枠で図示す
る二つのグループに分けて扱うのは、ｌ＋ｋ＝２
＋０＝２（ｍ＝０だからｋ＝０である）であるこ
とに対応している。すなわち符号変換器１１は16
値の入力信号を８個の信号と２値の信号の組み合
せに変換する。 The code converter 11 sets the signal 103, which is one of the outputs, to "0" when the input transmission data signal 101 is in the center of the 16 values obtained, that is, "4" to "11". Outer part i.e. “0”~
Set to “1” when the value is “3” or “12” to “15”. On the other hand, the other output signal 102 is an 8-value signal associated with the transmission data signal 101 as shown in FIG. In this way, the transmission data signal 101 is divided into two groups shown by the thin line frame in FIG.
This corresponds to +0=2 (k=0 because m=0). That is, the code converter 11 has 16
Converts a value input signal into a combination of 8 signals and a binary signal.
誤訂正演算回路１２は、信号１０２を８値のデ
ータの時系列と見倣し、一重り一誤り訂正符号の
冗長符号である冗長データ信号１０４を演算出力
する。多重化回路１３は、信号１０２に冗長デー
タ信号１０４を時分割多重して信号１０５とし、
また信号１０３に冗長データ信号１０４に対応し
て“０”を多重化して信号１０６とする。信号１
０５は時系列として一重り一誤訂正符号を構成し
ている。この符号構成および誤訂正演算回路１２
の構成は本発明の直接の目的ではなく、また下記
文献に詳しく述べられているので詳細は省略す
る。 The error correction calculation circuit 12 treats the signal 102 as a time series of 8-value data, and calculates and outputs a redundant data signal 104 which is a redundant code of a single error correction code. The multiplexing circuit 13 time-division multiplexes the redundant data signal 104 onto the signal 102 to produce a signal 105;
Furthermore, "0" is multiplexed on the signal 103 in correspondence with the redundant data signal 104 to form a signal 106. signal 1
05 constitutes a single error correction code as a time series. This code configuration and error correction calculation circuit 12
The configuration is not a direct object of the present invention and is described in detail in the following document, so the details will be omitted.
（文献）ICC′79 Conference Record、（1976
−6.）（米）p.45・４・１〜45・４・５
変調器１４は、信号１０５，１０６を（符号変
換器１１の変換の逆変換に対応する）16レベルの
電圧信号に変換し、この電圧信号で搬送波を変調
して送信変調信号１０７を出力する。 (Reference) ICC'79 Conference Record, (1976
-6.) (US) p.45・4.1 to 45・4.5 The modulator 14 converts the signals 105 and 106 into 16-level voltage signals (corresponding to the inverse conversion of the code converter 11). A carrier wave is modulated with this voltage signal, and a transmission modulation signal 107 is output.
送信変調信号１０７は伝送路を介して受信変調
信号２０７として復調器２４に入力する。復調器
２４は、変調器１４による信号変換・変調の逆変
換である復調・信号変換を行ない、信号２０５・
信号２０６を出力する。伝送誤がなければ信号２
０５は信号１０５に、信号２０６は信号１０６に
一致する。 The transmitted modulated signal 107 is input to the demodulator 24 as a received modulated signal 207 via a transmission path. The demodulator 24 performs demodulation and signal conversion, which is the inverse conversion of the signal conversion and modulation performed by the modulator 14, and outputs the signals 205 and 205.
A signal 206 is output. If there is no transmission error, signal 2
05 matches signal 105, and signal 206 matches signal 106.
誤訂正演算回路２２は、信号２０５を８値のデ
ータの時系列と見倣し、データの値（“０”〜
“７”）に８を法として＋１または−１が加算され
た一個の誤（一重り一誤）を検出して誤訂正信号
２０４として−１または＋１を出力する演算をす
る（もちろん冗長符号を増せば＋２あるいは−２
が加算された一個の誤とか＋１または＝１が加算
された誤り二個分を訂正する二重リー誤訂正符号
も構成できることが上記文献に述べられている）。
誤訂正演算回路２２についても上記文献に詳しく
述べられているので詳細は省略する。 The error correction calculation circuit 22 regards the signal 205 as a time series of 8-value data, and calculates the data values (“0” to
7) plus +1 or -1 modulo 8 (one error at a time) is detected, and an operation is performed to output -1 or +1 as the error correction signal 204 (of course, redundant code is used). +2 or -2 if increased
(It is stated in the above-mentioned document that a double Lee error correction code can be constructed that corrects one error in which +1 or =1 is added or two errors in which +1 or =1 is added.)
The error correction calculation circuit 22 is also described in detail in the above-mentioned document, so the details will be omitted.
第３図は誤訂正回路２３の動作を説明するため
の説明図である。 FIG. 3 is an explanatory diagram for explaining the operation of the error correction circuit 23.
誤訂正回路２３は、入力である信号２０５，２
０６を、誤訂正信号２０４が＋１または−１の場
合にそれぞれ第３図に図示するように、信号２０
２・２０３に変換することにより一重り一誤りを
訂正する。なお変調方式が振幅変調または周波数
変調の場合、図に括弧を付けたケースな発生しな
い。 The error correction circuit 23 receives the input signals 205, 2
06 as shown in FIG. 3 when the error correction signal 204 is +1 or -1, respectively.
By converting to 2.203, each error is corrected. Note that if the modulation method is amplitude modulation or frequency modulation, the cases in parentheses in the figure will not occur.
さて、誤訂正演算回路１２２，２２は16値の信
号を８値の信号として扱いそれが（信号１０３，
２０６で区別される）二つのグループのどちらで
あるかは区別しないので、信号１０５と信号２０
５が一致し信号１０６と信号２０６が一致しない
（たとえば（７・１）である信号１０５・１０６
が（７・０）である信号２０５・２０６として受
信されるような）伝送誤は検知できない。しかし
このような伝送誤は距離“８”の誤であり、その
発生確立は十分小さ無視できる。 Now, the error correction arithmetic circuits 122 and 22 treat the 16-value signal as an 8-value signal (signal 103,
Since there is no distinction between the two groups (distinguished by signal 105 and signal 206),
5 matches and signal 106 and signal 206 do not match (for example, signals 105 and 106 which are (7 1)
Transmission errors (such as those received as signals 205 and 206 with (7.0)) cannot be detected. However, such a transmission error is a distance error of "8", and the probability of its occurrence is sufficiently small that it can be ignored.
符号変換器２１は、符号変換器１１の変換の逆
変換により信号２０２・２０３を受信データ信号
２０１に変換し出力する。受信データ信号２０１
は伝送路で受けた一重り一誤を訂正された信号と
なつている。 The code converter 21 converts the signals 202 and 203 into a received data signal 201 by inversely converting the conversion performed by the code converter 11, and outputs the received data signal 201. Received data signal 201
is a signal that has been corrected for each error received on the transmission path.
誤訂正演算回路１２，２２は信号を16値でなく
８値として扱うから、その理論段数も４（＝
log216）段でなく３（＝log28）段で済む。 Since the error correction calculation circuits 12 and 22 handle the signal as 8 values instead of 16 values, the number of theoretical stages is also 4 (=
Only 3 (=log 2 8) stages are required instead of log 2 16) stages.
以上、ｎ＝３、ｍ＝０、ｌ＝２の場合について
本発明の実施例を説明した。 The embodiments of the present invention have been described above for the case where n=3, m=0, and l=2.
本発明の多値変調誤訂正伝送方式は上記実施例
の説明からもわかるように、伝送する（ｌ，2n＋
ｍ）値のデータをｌ組の2n値データ（またはｍ≠
０のとき一組のｍ値データ）のいずれか一つであ
るとして扱い、誤訂正演算ではこれらｌまたは
（ｌ＋１）組のいずれであるかを区別することな
く2n値のデータとして扱う。したがつて誤訂正演
算手段の論理段数も以前に述べたX0段でなくｎ
段ですむ。誤訂正演算においてデータの組を区別
しないことにより、発生を検知できない伝送誤が
存在することになるが、このような誤が距離2nの
誤になるように符号変換手段の変換を選ぶことが
でき、距離2nの誤は発生確立が小さく無視でき
る。 As can be seen from the description of the above embodiment, the multilevel modulation error correction transmission system of the present invention transmits (l, 2 n +
m) value data and l sets of 2 n value data (or m≠
When it is 0, it is treated as any one of a set of m-value data), and in the error correction calculation, it is treated as 2 n- value data without distinguishing whether it is l or (l+1) set. Therefore, the number of logical stages of the error correction calculation means is n instead of the previously mentioned X 0 stages.
It only takes steps. By not distinguishing data sets in the error correction calculation, there will be transmission errors whose occurrence cannot be detected, but it is possible to select the conversion of the code conversion means so that such errors become errors with a distance of 2 n . The probability of occurrence of an error of distance 2 n is small and can be ignored.
以上詳細に説明したように本発明の多値変調誤
訂正伝送方式は、誤訂正演算手段の論理段数が少
くて済むので、回路規模が小さく経済的であると
いう効果があり、また同じ理由により高速動作に
適するという効果がある。
As explained in detail above, the multilevel modulation error correction transmission system of the present invention requires only a small number of logic stages in the error correction calculation means, so it has the advantage of being small in circuit scale and economical. It has the effect of being suitable for movement.
第１Ａ図・第１Ｂ図は、本発明の多値変調誤訂
正伝送方式の一実施例の送信側、受信側を示すブ
ロツク図、第２図・第３図は、第１Ａ図・第１Ｂ
図における符号変換器１１・誤訂正回路２３の動
作を説明するための説明図である。
１１，２１……符号変換器、１２，２２……誤
訂正演算回路、１３……多重化回路、１４……変
調器、２３……誤訂正回路、２４……復調器。
1A and 1B are block diagrams showing the transmitting side and receiving side of an embodiment of the multilevel modulation error correction transmission system of the present invention, and FIGS.
It is an explanatory diagram for explaining operation of code converter 11 and error correction circuit 23 in the figure. 11, 21... code converter, 12, 22... error correction calculation circuit, 13... multiplexing circuit, 14... modulator, 23... error correction circuit, 24... demodulator.
Claims (1)
て伝送し、受信信号から誤訂正した多値データの
列を再生する多値変調誤訂正伝送方式において、 送信側は、 （ｌ・2n＋ｍ）値（ｎ：自然数、ｍ：０≦ｍ＜
2nである整数、ｌ：ｍ＋ｌ≧２である正の整数）
の第一のデータ列を2n値の第二のデータ列と（ｌ
＋ｋ）値（ただしｍ＝のときｋ＝０、ｍ≠０のと
きｋ＝１）の第三のデータ列とに変換する第一の
符号変換手段と、 前記第二のデータ列をリー（Lee）距離に基づ
く誤訂正符号化演算して冗長データ列を出力する
第一の誤訂正演算手段と、 前記第二・第三のデータ列に前記冗長データ列
を多重化して第四・第五のデータ列を出力する多
重化手段と、前記第四・第五のデータ列により
（ｌ・2n＋ｍ）値の変調信号を出力する変調手段
と、 を備え、 受信側は、 伝送路を介して受信した前記変調信号を復調し
て2n値の第六のデータ列と（ｌ＋ｋ）値の第七の
データ列とを出力する復調手段と、 前記第六のデータ列を誤訂正復合化演算して誤
訂正信号を出力する第二の誤訂正演算手段と、 前記第六・第七のデータ列を前記誤訂正信号で
誤訂正して第八・第九のデータ列を出力する誤訂
正手段と、 前記第八・第九のデータ列を（ｌ・2n＋ｍ）値
の第十のデータ列に変換する第二の符号変換手段
と を備えることを特徴とする多値変調誤訂正伝送方
式。[Scope of Claims] 1. In a multi-level modulation error correction transmission system in which a sequence of multi-level data is error-corrected encoded, multi-level modulated and transmitted, and the erroneously corrected multi-level data sequence is reproduced from a received signal, the transmitting side is (l・2 n + m) value (n: natural number, m: 0≦m<
2 an integer that is n , l: a positive integer that is m+l≧2)
The first data string of 2 n values and the second data string of (l
+k) value (k=0 when m=0, k=1 when m≠0); ) a first error correction calculation means for performing an error correction encoding calculation based on distance and outputting a redundant data string; The receiving side includes: multiplexing means for outputting a data string; and modulation means for outputting a modulated signal of (l 2 n + m) value using the fourth and fifth data strings; demodulating means for demodulating the received modulated signal and outputting a sixth data string of 2n values and a seventh data string of (l+k) values; and performing an error correction decoding operation on the sixth data string. second error correction calculation means for outputting an error correction signal using the error correction signal; and error correction means for error correcting the sixth and seventh data strings using the error correction signal and outputting eighth and ninth data strings. and second code conversion means for converting the eighth and ninth data strings into a tenth data string of (l·2 n +m) values.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16469585A JPS6223645A (en) | 1985-07-24 | 1985-07-24 | Multi-value modulation error correction and transmission system |
| DE86110147T DE3689370T2 (en) | 1985-07-24 | 1986-07-23 | Multi-level modulator with a compact unit for generating an error correction code. |
| EP86110147A EP0209902B1 (en) | 1985-07-24 | 1986-07-23 | Multilevel modulator comprising a compact error correcting code producing unit |
| US06/889,804 US4716385A (en) | 1985-07-24 | 1986-07-23 | Multilevel modulator comprising a compact error correcting code producing unit |
| CA000514537A CA1257665A (en) | 1985-07-24 | 1986-07-24 | Multilevel modulator comprising a compact error correcting code producing unit |
| AU60515/86A AU576162B2 (en) | 1985-07-24 | 1986-07-24 | Multilevel modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16469585A JPS6223645A (en) | 1985-07-24 | 1985-07-24 | Multi-value modulation error correction and transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6223645A JPS6223645A (en) | 1987-01-31 |
| JPH0533859B2 true JPH0533859B2 (en) | 1993-05-20 |
Family
ID=15798109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16469585A Granted JPS6223645A (en) | 1985-07-24 | 1985-07-24 | Multi-value modulation error correction and transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6223645A (en) |
-
1985
- 1985-07-24 JP JP16469585A patent/JPS6223645A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6223645A (en) | 1987-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4553237A (en) | Error-correction system for two-dimensional multilevel signals | |
| US5168509A (en) | Quadrature amplitude modulation communication system with transparent error correction | |
| US6954492B1 (en) | Method of differential encoding a precoded multiple modulus encoder | |
| JP3115734B2 (en) | Data encoding method, data transmission signal processing method, and apparatus therefor | |
| JP2845705B2 (en) | Multi-level coded modulation communication device | |
| JP2818534B2 (en) | Coded modulation method | |
| JPH0630056A (en) | Apparatus and method for transmission and reception of data | |
| EP0392538B1 (en) | Quadrature amplitude modulation communication system with transparent error correction | |
| JPH028503B2 (en) | ||
| US6304614B1 (en) | Differential codec for pragmatic PSK TCM schemes | |
| US4523323A (en) | Digital signal communication system for multi-level modulation including unique encoder and decoder | |
| GB2115655A (en) | Signal processing apparatus | |
| US6279132B1 (en) | Concatenated error control method and system for a processing satellite uplink | |
| US4346472A (en) | Method and apparatus for eliminating double bit errosion in a differential phase shift keying system | |
| JPH0214649A (en) | Code error correction device | |
| JPH0533859B2 (en) | ||
| JPS5923946A (en) | Error correcting system of digital signal transmission | |
| JP2518355B2 (en) | Coding modem circuit | |
| JPS6339239A (en) | Encoing, modulating and demodulating circuit | |
| JP2712680B2 (en) | Code error detection method | |
| JPH0795762B2 (en) | Multilevel QAM communication system | |
| JPH08116341A (en) | Digital modulator and demodulator | |
| JP2969690B2 (en) | Code error correction circuit | |
| JPH0334696B2 (en) | ||
| JPH08293801A (en) | Method and device for controlling error of digital information |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |